[go: up one dir, main page]

TWI761662B - 太陽能電池之製造方法 - Google Patents

太陽能電池之製造方法 Download PDF

Info

Publication number
TWI761662B
TWI761662B TW108105417A TW108105417A TWI761662B TW I761662 B TWI761662 B TW I761662B TW 108105417 A TW108105417 A TW 108105417A TW 108105417 A TW108105417 A TW 108105417A TW I761662 B TWI761662 B TW I761662B
Authority
TW
Taiwan
Prior art keywords
layer
lift
semiconductor layer
type semiconductor
solar cell
Prior art date
Application number
TW108105417A
Other languages
English (en)
Other versions
TW201937748A (zh
Inventor
三島良太
足立大輔
中野邦裕
口山崇
山本憲治
Original Assignee
日商鐘化股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鐘化股份有限公司 filed Critical 日商鐘化股份有限公司
Publication of TW201937748A publication Critical patent/TW201937748A/zh
Application granted granted Critical
Publication of TWI761662B publication Critical patent/TWI761662B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本發明主旨在於提供一種太陽能電池之製造方法。係包括以下製程：在晶體基板11的一個主面11S上形成第一導電型的第一半導體層13p；將含有密度不同的矽的第一掀離層LF1及第二掀離層LF2層疊在第一半導體層上；選擇性地去除第一掀離層、第二掀離層以及第一半導體層；在包括第一掀離層、第二掀離層以及第一半導體層的一個主面上形成第二導電型的第二半導體層13n；以及透過利用第一蝕刻溶液去除第一掀離層、第二掀離層來去除覆蓋第二掀離層的第二半導體層。第一蝕刻溶液對第一半導體層、第一掀離層、第二掀離層的蝕刻速率係滿足式(1)：對第一半導體層的蝕刻速率<對第二掀離層的蝕刻速率<對第一掀離層。藉此能夠高效率地製造出高輸出的背面接觸式太陽能電池。

Description

太陽能電池之製造方法
本發明係關於一種太陽能電池之製造方法。
在先前技術中，太陽能電池一般為將電極佈置在半導體基板的兩個主面(受光面及背面)上的雙面電極式電池。近年來已開發出一種僅在背面佈置有電極的背面接觸(背面電極)式太陽能電池，其不會因電極而產生屏蔽損失(Shielding Loss)。
背面接觸式太陽能電池必須在背面以高精度形成有p型半導體層及n型半導體層等的半導體層圖案，製造方法比雙面電極式太陽能電池複雜。作為用於簡化製造方法的技術，如專利文獻1所示，例如有一種透過掀離(lift-off)法形成半導體層圖案的技術。
亦即，正在開發一種圖案化技術，係用氧化矽(SiOx)或氮化矽形成掀離層(也稱為遮罩層或犧牲層)，去除該掀離層，並去除形成在該掀離層上的半導體層，籍此形成半導體層圖案。
〔專利文獻〕
[專利文獻1]日本特開2013-120863號公報
然而，於透過掀離法形成高精度的半導體層圖案之情形，若掀離層與半導體層的溶解性相近，則有時連無意去除的層也 會被去除，可能造成圖案精度下降或生產率下降。
本發明係為解決前述既有問題而完成者，其目的在於：高效率地製造高輸出之背面接觸式太陽能電池。
為了達到目的，本發明之一態樣係包括：在半導體基板中之彼此相對的兩個主面的一個主面上，形成第一導電型的第一半導體層之製程，在第一半導體層上，依次層疊含有密度互不相同的矽系薄膜材料的第一掀離層及第二掀離層之製程，選擇性地去除第二掀離層、第一掀離層以及第一半導體層之製程，在包括第二掀離層、第一掀離層以及第一半導體層的一個主面上，形成第二導電型的第二半導體層之製程，以及透過用第一蝕刻溶液去除第一掀離層及第二掀離層，來去除覆蓋第二掀離層的第二半導體層之製程。第一蝕刻溶液對第一半導體層、第一掀離層以及第二掀離層的蝕刻速率係滿足以下關係式(1)：對第一半導體層的蝕刻速率<對第二掀離層的蝕刻速率<對第一掀離層的蝕刻速率......(1)。
根據本發明，能夠高效率地製造出高輸出之背面接觸式太陽能電池。
10:太陽能電池
11:晶體基板(半導體基板)
12:本徵半導體層
13:導電型半導體層
13p:p型半導體層[第一導電型的第一半導體層/第二導電型的第二半導體層]
13n:n型半導體層[第二導電型的第二半導體層/第一導電型的第一半導體層]
15:電極層
17:透明電極層
18:金屬電極層
LF:掀離層
LF1:第一掀離層
LF2:第二掀離層
圖1係顯示一實施方式之太陽能電池的局部示意剖視圖。
圖2係顯示構成一實施方式之太陽能電池的晶體基板的背面側主面的俯視圖。
圖3係顯示一實施方式之太陽能電池之製造方法中之一製程的局部示意剖視圖。
圖4係顯示一實施方式之太陽能電池之製造方法中之一製 程的局部示意剖視圖。
圖5係顯示一實施方式之太陽能電池之製造方法中之一製程的局部示意剖視圖。
圖6係顯示一實施方式之太陽能電池之製造方法的一製程的局部示意剖視圖。
圖7係顯示一實施方式之太陽能電池之製造方法中之一製程的局部示意剖視圖。
圖8係顯示一實施方式之太陽能電池之製造方法中之一製程的局部示意剖視圖。
圖9係顯示一實施方式之太陽能電池之製造方法中之一製程的局部示意剖視圖。
圖10係穿透式電子顯微鏡(TEM)的照片，係顯示一實施方式之太陽能電池之製造方法中使用的掀離層之一部分。
以下根據圖式詳細說明本發明的實施方式。以下較佳實施方式的說明僅為本質上的示例，並無限制本發明、其應用對象或其用途之意圖。此外，圖式中各構成部件的尺寸比例僅為便於圖示的比例，並不一定代表實際比例。
(一實施方式)
參照圖式說明本發明的一實施方式。
圖1係顯示本實施方式之太陽能電池(cell)之一部分的剖視圖。如圖1所示，本實施方式之太陽能電池10採用矽(Si)製晶體基板11。晶體基板11具有彼此相對的兩個主面11S(11SU、11SB)。在此，將光入射的主面稱為表面側主面11SU，將與其相反一側的主面稱為背面側主面11SB。為方便起見，將表面側主面11SU的比背面側主面11SB積極接受光的一側定為受光側，將 背面側主面11SB的不積極接受光的一側定為非受光側。
本實施方式之太陽能電池10係所謂的矽晶異質接合太陽能電池，亦係將電極層佈置於背面側主面11SB的背面接觸式(背面電極式)太陽能電池。
太陽能電池10包括晶體基板11、本徵半導體層12、導電型半導體層13(p型半導體層13p、n型半導體層13n)、低反射層14以及電極層15(透明電極層17、金屬電極層18)。
以下，為了方便起見，有時會在對應於p型半導體層13p之部件的參照符號末尾標註「p」，或者在對應於n型半導體層13n之部件的參照符號末尾標註「n」。此外，因為導電型不同，如有p型、n型，所以有時將一導電型稱為「第一導電型」，將另一導電型稱為「第二導電型」。
晶體基板11既可以為由單晶矽形成的半導體基板，也可以為由多晶矽形成的半導體基板。以下，以單晶矽基板為例說明。
晶體基板11的導電型既可以為n型單晶矽基板，也可以為p型單晶矽基板。其中，n型單晶矽基板係摻入將電子供向矽原子的雜質(例如磷(P)原子)而成者；p型單晶矽基板係摻入將電洞供向矽原子的雜質(例如硼(B)原子)而成者。以下，以公認載流子壽命較長的n型單晶體基板為例做說明。
此外，從封閉所接受之光的觀點來看，於晶體基板11的兩個主面11S的表面可具有由峰(凸)與谷(凹)構成的紋理構造TX(第一紋理構造)。又，紋理構造TX(凹凸面)例如能夠透過利用了下述差值的各向異性蝕刻形成，該差值為晶體基板11中的晶面方向為(100)之結晶面的蝕刻速率與晶面方向為(111)之結晶面的蝕刻速率之差。
紋理構造TX中之凹凸大小例如可以用頂點(峰)的個數定 義。本實施方式中，從光之獲取與生產率的觀點來看，較佳為50000個/mm2以上100000個/mm2以下之範圍，特佳為70000個/mm2以上85000個/mm2以下之範圍。
晶體基板11的厚度可以在250μm以下。又，測量厚度時的測量方向係與晶體基板11的平均面(平均面係指基板整體的不依賴紋理構造TX的面)垂直的方向。於是，此後將該垂直方向亦即測量厚度的方向定為厚度方向。
若使晶體基板11的厚度在250μm以下，則能夠減少矽的使用量，因此易於節約矽基板的成本，實現低成本化。而且，就僅在背面側回收矽基板內由於光激發而生成的電洞與電子之背面接觸式構造而言，從各激子的自由徑的觀點來看，較佳亦為上述厚度。
又，若晶體基板11的厚度過小，則會導致機械強度下降，或者，無法充分吸收外界光(太陽光)，導致短路電流密度減小。因此，晶體基板11的厚度較佳為50μm以上，更佳為70μm以上。在晶體基板11的主面上形成有紋理構造TX時，晶體基板11的厚度用下述直線之間的距離表示，該直線係連接受光側的凹凸構造中的凸的頂點而成的直線以及連接背面側的凹凸構造中的凸的頂點而成的直線。
本徵半導體層12(12U、12p、12n)覆蓋晶體基板11的兩個主面11S(11SU、11SB)，籍此抑制雜質向晶體基板11擴散，並保護其表面。又，「本徵(i型)」不限於不含導電性雜質的絕對本徵，還包括「弱n型」或「弱p型」之實質上為本徵的層，該實質上為本徵的層中，在矽系層能夠作為本徵層發揮作用之範圍內含有微量的n型雜質或p型雜質。
又，本徵半導體層12(12U、12p、12n)並非必需，只要 視需要適當形成即可。
本徵半導體層12的材料沒有特別限定，可以為非晶態矽系材料，也可以為作為薄膜含有矽與氫的氫化非晶態矽系薄膜(a-Si：H薄膜)。又，在此所說的非晶態係指長程無序構造，亦即，並非僅包括完全無序的構造，還包括短期有序構造。
此外，本徵半導體層12的厚度沒有特別限定，可以為2nm以上20nm以下。理由在於，若厚度在2nm以上，則作為保護晶體基板11之保護層的效果會升高；若厚度在20nm以下，則能夠抑制由於高電阻化導致的轉換特性下降。
本徵半導體層12的形成方法沒有特別限定，可以採用電漿CVD(Plasma enhanced Chemical Vapor Deposition)法。透過該方法，既能夠抑制雜質向單晶矽擴散，又能夠有效地保護基板表面。
若採用電漿CVD法，透過使本徵半導體層12中的氫濃度在其厚度方向上發生變化，還能夠形成有利於回收載流子的能隙分佈。
又，透過電漿CVD法形成薄膜的成膜條件例如可以為：基板溫度係100℃以上300℃以下，壓力係20Pa以上2600Pa以下，高頻功率密度係0.003W/cm2以上0.5W/cm2以下。
此外，於本徵半導體層12之情形，用於形成薄膜的原料氣體可以為甲矽烷(SiH4)及乙矽烷(Si2H6)等含矽氣體或由此等氣體與氫(H2)混合而成的氣體。
又，還可以向上述氣體中添加甲烷(CH4)、氨(NH3)或甲鍺烷(GeH4)等含有異種元素之氣體，形成碳化矽(SiC)、氮化硅(SiNx)或矽鍺(SIGe)等矽化合物，籍此適當地改變薄膜的能隙。
導電型半導體層13例如有p型半導體層13p及n型半導體層13n。如圖1所示，p型半導體層13p隔著本徵半導體層12p形成在晶體基板11的背面側主面11SB的一部分上。n型半導體層13n隔著本徵半導體層12n形成在晶體基板11的背面側主面的另一部分上。亦即，本徵半導體層12存在於p型半導體層13p與晶體基板11之間以及n型半導體層13n與晶體基板11之間，該本徵半導體層12作為中間層發揮保護作用。
p型半導體層13p及n型半導體層13n各自的厚度沒有特別限定，可以為2nm以上20nm以下。理由在於，若厚度在2nm以上，則作為保護晶體基板11的保護層的效果會升高；若厚度在20nm以下，則能夠抑制由於高電阻化導致的轉換特性下降。
p型半導體層13p及n型半導體層13n佈置在晶體基板11的背面側，以保證p型半導體層13p與n型半導體層13n電氣隔離。導電型半導體層13的寬度既可為50μm以上3000μm以下，也可為80μm以上500μm以下(又，半導體層的寬度及後述電極層的寬度若無特別說明，則意指與例如被圖案化成線狀之圖案的延伸方向正交的方向上的長度)。
當於晶體基板11內生成的光激子(載流子)經由導電型半導體層13被取出時，電洞的有效質量大於電子的有效質量。因此，從減少傳送損失的觀點來看，p型半導體層13p的寬度可以小於n型半導體層13n的寬度。例如，p型半導體層13p的寬度可以為n型半導體層13n的寬度的0.5倍以上0.9倍以下，也可以為0.6倍以上0.8倍以下。
p型半導體層13p係添加有p型摻雜物(硼等)的矽層，從抑制雜質擴散或抑制串聯電阻的觀點來看，還可以由非晶態矽形成。另一方面，n型半導體層13n係添加有n型雜質(磷等) 的矽層，與p型半導體層13p一樣，n型半導體層13n也可以由非晶態矽層形成。
導電型半導體層13的原料氣體可以採用含矽氣體或者矽系氣體與氫(H2)的混合氣體。其中，含矽氣體有甲矽烷(SiH4)或乙矽烷(Si2H6)等。作為摻雜物氣體，能夠使用二硼烷(B2H6)等形成p型半導體層13p，能夠使用磷(PH3)等形成n型半導體層。此外，因為硼(B)或磷(P)之類雜質的添加量係微量即可，所以還可以採用摻雜物氣體被原料氣體稀釋後而得到的混合氣體。
此外，為了調節p型半導體層13p或n型半導體層13n的能隙，還可以透過添加甲烷(CH4)、二氧化碳(CO2)、氨(NH3)或甲鍺烷(GeH4)等含有異種元素的氣體，來實現p型半導體層13p或n型半導體層13n的化合物化。
低反射層14係抑制太陽能電池10所接受的光的反射的層。低反射層14的材料，只要為讓光透過的透光性材料便沒有特別限定，例如有氧化矽(SiOx)、氮化矽(SiNx)、氧化鋅(ZnO)或氧化鈦(TiOx)。此外，低反射層14的形成方法，例如可以藉由塗佈分散有氧化鋅或氧化鈦等氧化物的奈米粒子的樹脂材料來形成低反射層14。
電極層15將p型半導體層13p或n型半導體層13n分別覆蓋起來，而與各導電型半導體層13電氣連接。藉此，電極層15作為引導於半導體層13p或n型半導體層13n中生成的載流子之輸送層發揮作用。
又，電極層15可以僅由高導電性金屬形成。此外，從p型半導體層13p及n型半導體層13n各自的電氣接合的觀點來看，或者從抑制原子向電極材料即金屬的兩個半導體層13p、13n擴 散的觀點來看，可以設金屬製的電極層與p型半導體層13p之間以及金屬製的電極層與n型半導體層13n之間分別形成由透明導電性氧化物形成的電極層15。
在本實施方式中，將由透明導電性氧化物形成的電極層15稱為透明電極層17，將金屬電極層15稱為金屬電極層18。此外，如圖2所示的晶體基板11的背面側主面11SB的俯視圖顯示的一般，在分別具有梳齒形狀的p型半導體層13p及n型半導體層13n中，有時將形成於梳脊部的電極層稱為主柵線(bus bar)部，將形成在梳齒部上的電極層稱為副柵線(finger)部。
透明電極層17的材料沒有特別限定，例如有氧化鋅(ZnO)、氧化銦(InOx)或向氧化銦中以1重量%以上10重量%以下的濃度添加各種金屬氧化物而得到的透明導電性氧化物，上述金屬氧化物例如有氧化鈦(TiOx)、氧化錫(SnO)、氧化鎢(WOx)或氧化鉬(MoOx)等。
透明電極層17的厚度可以為20nm以上200nm以下。透明電極層的適合此厚度之形成方法例如有：濺鍍法等物理氣相沉積(PVD：physical Vapor Deposition)法；或者，利用金屬有機化合物與氧或水的反應進行的金屬有機化學氣相沉積法(MOCVD：Metal-Organic Chemical Vapor Deposition)等。
金屬電極層18的材料沒有特別限定，例如有銀(Ag)、銅(Cu)、鋁(Al)或鎳(Ni)等。
金屬電極層18的厚度可以為1μm以上80μm以下。金屬電極層18的適合此厚度之形成方法例如有使用材料漿料進行噴墨印刷或絲網印刷的印刷法或鍍敷法。不過，並不限於此，若採用真空工藝，還可以採用蒸鍍法或濺鍍法。
此外，p型半導體層13p及n型半導體層13n的梳齒部的寬度 與形成在該梳齒部上的金屬電極層18的寬度可以相等。不過，金屬電極層18的寬度也可以比梳齒部的寬度窄。此外，若採用防止金屬電極層18之間產生漏電流之構成方式，則金屬電極層18的寬度還可以比梳齒部的寬度寬。
本實施方式中，在晶體基板11的背面側主面11SB上層疊有本徵半導體層12、導電型半導體層13、低反射層14及電極層15之狀態下，進行規定的退火處理，其目的係為了保護各接合面，抑制於導電型半導體層13及其界面處產生缺陷能階，並實現透明電極層17中的透明導電性氧化物的晶體化。
本實施方式之退火處理，例如係將已形成有上述各層的晶體基板11放入已加熱至150℃以上200℃以下之烘箱中進行的退火處理。於此情形，烘箱內的氣體環境可以為大氣環境。而且，若採用氫氣或氮氣環境，則能夠更有效地進行退火處理。此外，該退火處理可以為用紅外線加熱器對已形成有各層的晶體基板11照射紅外線之RTA(快速熱退火：Rapid Thermal Annaaling)處理。
[太陽能電池之製造方法]
以下，參照圖3~圖9說明本實施方式之太陽能電池10的製造方法。
首先，如圖3所示，準備表面側主面11SU及背面側主面11SB均具有紋理構造TX的晶體基板11。
其次，如圖4所示，在晶體基板11的表面側主面11SU上例如形成本徵半導體層12U。接著，在已形成的本徵半導體層12U上形成反射防止層14。從封閉入射光的光封閉效應的觀點來看，反射防止層14採用具有適宜光吸收係數及適宜折射率的氮化硅(SiNx)或氧化矽(SiOx)。
然後，如圖5所示，在晶體基板11的背面側主面11SB上，例如形成用i型非晶態矽形成的本徵半導體層12p。接著，在已形成的本徵半導體層12p上形成p型半導體層13p。藉此，便在晶體基板11的一個主面亦即背面側主面11SB上，夾著本徵半導體層12p形成了p型半導體層13p。
之後，在已形成的p型半導體層13p上形成複數層掀離層LF(第一掀離層LF1及第二掀離層LF2)。具體而言，將含有密度互不相同的矽系薄膜材料的第一掀離層LF1及第二掀離層LF2依次層疊在p型半導體層13p上。藉此，第一掀離層LF1形成在p型半導體層13p上，第二掀離層LF2形成在第一掀離層LF1上。
然後，如圖6所示，在晶體基板11的背面側主面11SB將第二掀離層LF2、第一掀離層LF1以及p型半導體層13p圖案化。藉此，p型半導體層13p被選擇性地去除，而產生不會形成p型半導體層13p的非形成區域NA。另一方面，在晶體基板11的背面側主面11SB未被蝕刻的區域，至少第二掀離層LF2、第一掀離層LF1及p型半導體層13p殘留下來。
此等圖案化製程按照以下所述來實現：透過光刻法，例如在第二掀離層LF2上形成具有規定圖案的光阻膜(未圖示)，蝕刻被已形成的光阻膜遮罩起來的區域即可。圖6所示的情形係，透過將本徵半導體層12p、p型半導體層13p、第一掀離層LF1以及第二掀離層LF2各層圖案化，而在晶體基板11的背面側主面11SB的一部分的區域產生非形成區域NA，亦即產生背面側主面11SB的露出區域。又，非形成區域NA的詳情后述。
圖6所示製程中使用的蝕刻溶液例如有氫氟酸與氧化性溶液的混合溶液(例如氟硝酸)或使臭氧溶解於氫氟酸而得到的溶液(以下稱為臭氧/氫氟酸液)。此時的蝕刻溶液相當於第二 蝕刻溶液。此外，有助於蝕刻掀離層LF之蝕刻劑係氟化氫。又，在此的圖案化不限於使用蝕刻溶液進行的濕蝕刻。例如也可以利用乾蝕刻進行圖案化，還可以為使用蝕刻膠等進行圖案印刷，以實現圖案化。
然後，如圖7所示，不僅在第二掀離層LF2、第一掀離層LF1、p型半導體層13p以及本徵半導體層12p上依次形成本徵半導體層12n及n型半導體層13n，在晶體基板11的背面側主面11SB上也依次形成本徵半導體層12n及n型半導體層13n。藉此，本徵半導體層12n與n型半導體層13n的層疊膜形成在非形成區域NA上、第二掀離層LF2的表面及側面(端面)上、第一掀離層LF1、p型半導體層13p以及本徵半導體層12p的側面(端面)上。
然後，如圖8所示，用蝕刻溶液去除層疊之第一掀離層LF1及第二掀離層LF2，藉此從晶體基板11上去除沉積在第二掀離層LF2上的n型半導體層13n及本徵半導體層12n。此時的蝕刻溶液相當於第一蝕刻溶液。又，該圖案化所使用的蝕刻溶液例如有氫氟酸。
此外，在圖8所示的去除覆蓋掀離層LF的n型半導體層(第二導電型半導體層)13n之製程(以下簡稱為掀離製程)中，蝕刻溶液對p型半導體層13p、第一掀離層LF1以及第二掀離層LF2的蝕刻速率滿足以下關係式(1)。
對p型半導體層13p的蝕刻速率<對第二掀離層LF2的蝕刻速率<對第一掀離層LF1的蝕刻速率......(1)
然後，如圖9所示，透過例如使用了遮罩的濺鍍法，在晶體基板11的背面側主面11SB上，亦即p型半導體層13p及n型半導體層13n上，分別形成透明電極層17(17p、17n)，以便產生隔離槽25。又，還可以採用以下方法代替濺鍍法，來形成透明電 極層17(17p、17n)。例如，還可以不用遮罩而在背面側主面11SB整個面上形成透明導電性氧化物膜，然後，透過光刻法進行蝕刻，使得p型半導體層13p上及n型半導體層13n上分別殘留有透明導電性氧化物膜。在此，透過形成使p型半導體層13p及n型半導體層13n彼此隔離絕緣的隔離槽25，則難以產生漏電流。
之後，例如使用具有開口部的網篩(未圖示)，在透明電極層17上形成線狀的金屬電極層18(18p、18n)。
藉由以上製程，形成背面接觸型太陽能電池10。
(總結及效果)
由上述太陽能電池10的製造方法可以得出以下結論。
首先，掀離層LF至少由兩層構成，且彼此存在密度差，由於該密度差之存在而滿足上述關係式(1)。亦即，與蝕刻速率較慢的第二掀離層LF2相比，蝕刻速率較快的第一掀離層LF1設在更靠近晶體基板11之一側。如此，利用掀離層LF內的蝕刻速率之差，在圖6所示的製程及如圖8所示製程中各自的蝕刻精度提高。
為了防止太陽能電池10中產生不希望有的短路或漏電流，很重要的就是蝕刻精度，亦即高精度地形成導電型半導體層13或電極層15。於圖6所示的製程，亦即在選擇性地去除p型半導體層(第一導電型半導體層)13p之製程(以下簡稱為p型半導體層圖案化製程)中，掀離層LF的一部分起遮罩作用，係防止蝕刻溶液附著於形成區域之p型半導體層13p上。因此，已圖案化之p型半導體層13p的寬度便取決於殘留下來的掀離層LF的寬度。亦即，儘管要求在p型半導體層圖案化製程中高精度地蝕刻出具有數百μm左右寬度的圖案，但厚度方向上的精度並不那麼重要。
因此，若蝕刻溶液對掀離層LF的蝕刻速率過快，掀離層LF容易在寬度方向上被過度蝕刻(寬度變得比所希望的寬度窄)。因此，掀離層LF的圖案精度可能下降。如此，蝕刻液(第二蝕刻溶液)對掀離層LF的蝕刻速率過快不佳。
另一方面，在圖8所示掀離製程中，n型半導體層13n不僅覆蓋在p型半導體層圖案化製程中殘留下來的第二掀離層LF2，在所希望的位置(與殘留的p型半導體層13p相鄰的非成型區域NA)上還形成有n型半導體層13n。接著，一邊將所希望位置處的n型半導體層13n作為圖案留下，一邊去除第二掀離層LF2的上表面及側面(端面)、第一掀離層LF1、p型半導體層13p及本徵半導體層12p的側面(端面)上的n型半導體層13n。因此，較佳為，蝕刻液(第一蝕刻溶液)對掀離層LF的蝕刻速率大於對p型半導體層12p的蝕刻速率。例如，要求在寬度為數十nm至數百nm左右的區域完全蝕刻，但對寬度方向上的精度並無要求。此外，從生產率的觀點來看，較佳為，蝕刻速率較快，則處理時間縮短。
如此，要求p型半導體層圖案化製程與掀離製程中對掀離層LF的蝕刻特性相反。只要利用掀離層LF1與掀離層LF2之密度差來滿足關係式(1)，即可實現該特性。
若p型半導體層圖案化製程中滿足關係式(1)，在非成型區域NA第一掀離層LF1就溶解得最快，其上的第二掀離層LF2也容易從晶體基板11上脫離(此時，第二掀離層LF2不僅脫離而且溶解)，並且，從第一掀離層LF1露出的p型半導體層13p也開始溶解。
更具體而言，例如，如圖6所示，在p型半導體層圖案化製程中，即使第二掀離層LF2之下的第一掀離層LF1經由因層疊而 殘留下來的各層(第二掀離層LF2、第一掀離層LF1、p型半導體層13p以及本徵半導體層12p)的側面SE遭到蝕刻而被腐蝕，未被腐蝕掉的第一掀離層LF1也會殘留下來。因此，與其相連的第二掀離層LF2也會殘留下來。藉此，殘留下來的第二掀離層LF2便在掀離製程中作為掀離層LF發揮作用。又，因為必須留下形成區域的p型半導體層13p，所以其蝕刻速率比第一掀離層LF1及第二掀離層LF2慢。
此外，在掀離製程中，若下層亦即第一掀離層LF1被完全去除，則即使該第一掀離層LF1上的第二掀離層LF2殘留下來，n型半導體層13n也會被去除。亦即，第二導電型半導體層LF2乃至其上的n型半導體層13n會被掀離掉。
如上所述，複數層掀離層LF係希望在圖8所示的掀離製程中幾乎完全被去除的層，但在至此為止的製程(例如圖6所示的p型半導體層圖案化製程)中為了不過度蝕刻，利用掀離層LF1、LF2之密度差，將蝕刻速率設計為滿足：p型半導體層13p的蝕刻速率<第二掀離層LF2的蝕刻速率<第一掀離層LF1(關係式(1))。此外，與p型半導體層圖案化製程一樣，在掀離製程中，也因為必須留下形成區域的p型半導體層13p，所以p型半導體層13p的蝕刻速率比第一掀離層LF1及第二掀離層LF2的蝕刻速率慢。
如此，若使用滿足關係式(1)的p型半導體層13p及掀離層LF，則例如在掀離製程中，無需用光阻膜進行蝕刻，n型半導體層13n就會被圖案化。亦即，若採用上述太陽能電池10的製造方法，則圖案化製程會被簡化，能夠高效率地製造背面接觸式太陽能電池10。並且，因為圖案精度提高，所以還能夠防止在太陽能電池10中發生短路或者產生漏電流。結果是、能夠從 該太陽能電池10得到高輸出。
又，掀離層LF的層疊數可以為2層以上，從生產率的觀點來看也可以為2層。
此外，在圖5所示的製程中，在先形成的p型半導體層13p上形成複數層掀離層LF。在圖6所示的製程中，該掀離層LF透過例如蝕刻被圖案化。之後，在圖8所示的製程中，該掀離層LF與n型半導體層13n一起被去除。因此，較佳為，掀離層LF由溶解於在圖6及圖8所示的兩個製程中使用的蝕刻溶液之材料形成。例如，可以為以氧化矽為主要成分的複數層掀離層LF。
此外，從設計上來講，掀離層LF係在圖8所示的掀離製程中幾乎完全被去除的層，但在至此為止的製程(例如圖6所示的製程)中為了不過度蝕刻，設計其蝕刻速率時，較佳為滿足上述關係式(1)：p型半導體層13p的蝕刻速率<第二掀離層LF2的蝕刻速率<第一掀離層LF1的蝕刻速率......(1)。
若此等p型半導體層13p、第二掀離層LF2以及第一掀離層LF1滿足上述關係式(1)，則第一掀離層LF1會快速溶解。因此，沉積在第一掀離層LF1上的各種層就容易從晶體基板11上脫離。其結果，圖案化製程被簡化，因此能夠高效率地製造背面接觸式太陽能電池10。
如此，為了實現不同的蝕刻速率例如有一種設計法，係讓第一掀離層LF1與第二掀離層LF2之間具有密度差。具體例如係，使第一掀離層LF1及第二掀離層LF2的各主要成分為氧化矽，並且，為了控制蝕刻速率，使它們的密度有差異。理由在於，若層的密度越低，則該層的蝕刻速率越大。
具體而言，較佳為，第一掀離層LF1及第二掀離層LF2以氧化矽為主要成分，且第一掀離層LF1及第二掀離層LF2的密度滿 足以下關係式(3)：第二掀離層LF1的密度>第一掀離層LF1的密度......(3)
又，如圖10所示，使用穿透式電子顯微鏡(TEM)觀察太陽能電池10的斷面，可以看出：與各掀離層LF1、LF2的密度高低相應，在第一掀離層LF1及第二掀離層LF2中，層中疏密存在差異(亦即，根據斷面TEM圖像上有無空隙，能夠判斷出掀離層LF1、LF2密度的高低)。。
在此所說的疎密不僅包括源於形成層的原子排列狀況的微觀密度大(密)小(疎)，還包括層中有(疎)無(密)微小空隙的宏觀情形。因此，第一掀離層LF1可以為層整體都具有空隙的構造。上述密度較低，蝕刻速率大這一關係很大程度取決於該疎密構造。
又，也能夠根據掀離層LF1、LF2各層的折射率的大小判斷密度的高低。亦即，折射率大對應密度大；折射率小對應密度小。
此外，從掀離層LF的組分的觀點來看，於掀離層LF係以氧化矽為主要成分之膜的情形，以SiOx表示第一掀離層且以SiOy表示第二掀離層，則較佳為，氧的各組分比x、y的值滿足以下關係式(3')及關係式(4)。
y>x......(3')
1.0<x<2.2，0.5<y<2.2......(4)
較佳為，在上述各範圍內設計大小關係。
又，在此，組分比x的值的上限大於一般的化學計量值(x=2.0)。理由在於，在掀離層LF的薄膜形成工藝中，有時會含有過多的氧。
於透過CVD法成膜之情形，藉由利用壓力控制氧化矽之此 等疎密構造，例如透過將壓力設定得較低，便容易得到稀疏的構造。
較佳為，掀離層LF的膜厚合計為20nm以上600nm以下，特佳為掀離層LF的膜厚合計為50nm以上450nm以下。在此範圍內，較佳為第二掀離層LF2比第一掀離層LF1厚。
又，從優先考慮光獲取效率的觀點來看，於晶體基板11的背面側也形成有紋理構造TX之情形，因為會受到紋理構造導致的散射之影響，所以用雷射光進行圖案化製程會有些困難。
此外，於圖6所示p型半導體層圖案化製程中，可以蝕刻到本徵半導體層12p，使晶體基板11的一部分露出。如此一來，有時候，能夠抑制載流子的壽命因光電轉換而縮短。
此外，在圖7所示的n型半導體層形成製程中形成n型半導體層13n。n型半導體層13n形成在晶體基板11的背面側主面11SB整個面上。亦即，n型半導體層13n不僅形成在晶體基板11的沒有p型半導體層13p的一部分露出面上，還形成在掀離層LF上。又，還可以在晶體基板11與n型半導體層13n之間形成本徵半導體層12n。
此外，在圖7所示的製程中形成本徵半導體層12n及n型半導體層13n之前，設置一清洗製程來清洗晶體基板11的在圖6所示p型半導體層圖案化製程中露出的表面。又，清洗製程的目的係為，去除在圖6所示製程中在晶體基板11的表面上生成的缺陷或雜質，例如用氫氟酸進行處理。
此外，在圖8所示掀離製程中，若利用蝕刻溶液去除複數層掀離層LF，則沉積於該掀離層LF上的本徵半導體層12n及n型半導體層13n也會同時被從晶體基板11上去除(所謂的掀離)。與圖6所示製程中例如採用光刻法之情形相比，該製程不需要 在光刻法中使用的光阻劑塗布製程及顯影製程。因此，很容易將n型半導體層13n圖案化。又，若掀離層LF採用以氧化矽為主要成分的膜，則圖8所示製程中的蝕刻液較佳為氫氟酸。於此情形，用於蝕刻掀離層的蝕刻劑為氟化氫。
此外，較佳為，晶體基板11具有紋理構造TX，形成在該晶體基板11的背面側主面11SB上的p型半導體層13p及n型半導體層13n的各面含有反映與紋理構造TX的紋理構造(第二紋理構造)。
若導電型半導體層13為表面具有紋理構造TX的半導體層，蝕刻溶液會因該紋理構造TX的凹凸而易於滲入半導體層13中。因此，易於去除導電型半導體層13，亦即導電型半導體層13易於被圖案化。
又，本實施方式中，在晶體基板11的兩個主面11S，亦即，在表面側主面11SU與背面側主面11SB上都形成有紋理構造TX(第一紋理構造)，但也可以僅在一個主面上形成紋理構造TX。亦即，於表面側主面11SU上形成紋理構造TX之情形，對所接收光之獲取效果及封閉效應都提高。另一方面，於背面側主面11SB形成紋理構造TX之情形，光的獲取效果提高，且易於進行導電型半導體層13之圖案化。因此，晶體基板11的紋理構造TX只要形成在至少一個主面11S上即可。此外，本實施方式中，兩個主面11S的紋理構造TX採用相同的構造，但不限於此，還可以使表面側主面11SU的紋理構造TX的凹凸的大小與背面側主面11SB不同。
此外，在圖6所示的p型半導體層圖案化製程中，晶體基板11的背面側主面11SB在非形成區域NA露出，但不限於此。亦即，本徵半導體層12p殘留在背面側主面11SB的非形成區域NA 也無妨。重要的是，在晶體基板11的背面側主面11SB的一部分，選擇性地去除p型半導體層13p，讓p型半導體層13p已被去除的區域作為非形成區域NA即可。
於此情形，能夠省去在沉積n型半導體層13n之前在殘留的第二掀離層LF2及非形成區域NA上，能夠省略形成本徵半導體層12n之製程。
又，較佳為，於圖8所示掀離製程中使用的蝕刻溶液(第一蝕刻溶液)所含有的蝕刻劑濃度在於圖6所示p型半導體層圖案化製程中使用的蝕刻溶液(第二蝕刻溶液)所含有的蝕刻劑濃度以下。
如此一來，在圖6所示製程中，留下掀離層LF的一部分，但在圖8所示製程中去除掀離層LF，很簡單地即能夠進行所希望的圖案化。不過，第一蝕刻溶液與第二蝕刻溶液之蝕刻劑的濃度可以相同。而且，兩種溶液的蝕刻劑的組分並非一定不同，組分可以相同。
本發明不限於上述實施方式，可以在請求項所示範圍內作出各種變更。亦即，將在請求項所示的範圍內適當變更得到的技術手段進行組合，藉此得到的實施方式也包含在本發明的技術範圍內。
例如，在圖5所示的半導體層形成製程中使用的半導體層為p型半導體層13p，但不限於此，還可以為n型半導體層13n。此外，晶體基板11的導電型也沒有特別限定，既可以為p型，也可以為n型。
【實施例】
以下，根據實施例具體說明本發明。不過，本發明並不限於此等實施例。實施例及比較例係按照下述製造(參照[表1])。
[晶體基板]
首先，晶體基板採用厚度為200μm的單晶矽基板。在單晶矽基板的兩個主面上進行各向異性蝕刻。藉此，就在晶體基板上形成金字塔形紋理構造。
[本徵半導體層]
然後，將晶體基板放入CVD裝置中，在放入的晶體基板的兩個主面上形成由矽形成的本徵半導體層(厚度8nm)。成膜條件為：基板溫度係150℃，壓力係120Pa，SiH4/H2的流量比係3/10，功率密度係0.011W/cm2。
[p型半導體層(第一導電型半導體層)]
將兩個主面上已形成有本徵半導體層的晶體基板放入CVD裝置中，在晶體基板的背面側主面的本徵半導體層上，形成p型氫化非晶態矽系薄膜(膜厚10nm)。
基板溫度係150℃，壓力係60Pa，SiH4/B2H6的流量比係1/3，功率密度係0.01W/cm2。成膜條件為：此外，B2H6氣體的流量係B2H6被H2稀釋至5000ppm後的稀釋氣體的流量。
[掀離層]
使用CVD裝置，在p型氫化非晶態矽系薄膜上，依次形成以氧化矽(SiOx)為主要成分的第一掀離層與第二掀離層。
第一掀離層的成膜條件為：基板溫度係180℃，壓力係50Pa，SiH4/CO2的流量比係1/5，功率密度係0.01W/cm2。此外，第二掀離層的成膜條件除了SiH4/CO2的流量比係1/7以及功率密度係0.3W/cm2之外，其他條件旨與第一掀離層相同。調節兩個掀離層的成膜時間，保證它們達到規定的膜厚。
[掀離層及p型半導體層的圖案化]
在形成有p型半導體層的晶體基板的兩個主面上形成感光 性光阻膜。透過光刻法將已形成的感光性光阻膜進行圖案化，以便於背面側主面的一部分去除第二掀離層、第一掀離層以及p型半導體層，而形成p型半導體層被去除的非形成區域，另一方面，於背面側主面的剩餘部分保留下至少p型半導體層、第一掀離層以及第二掀離層。
此時，將形成有複數層的晶體基板浸漬於加水硝氟混酸中，去除第一掀離層及第二掀離層。其中，該加水硝氟混酸為蝕刻劑，含有濃度為1重量%的氟化氫。之後，去除由於第一掀離層及第二掀離層被去除而露出的p型半導體層與其正下方的本徵半導體層。亦即，使晶體基板的背面側主面中的非形成區域露出。
又，在實施例4中，使用含有濃度為5重量%的氟化氫之加水硝氟混酸，使浸漬時間比其他實施例短。
[n型半導體層(第二導電型半導體層)]
在p型半導體層圖案化製程之後，將背面側主面的露出部分已用濃度為2重量%的氫氟酸清洗過的晶體基板放入CVD裝置中，以與第一次的本徵半導體層一樣的成膜條件在背面側主面上形成本徵半導體層(膜厚8nm)。接著，在形成的本徵半導體層上形成n型氫化非晶態矽系薄膜(膜厚10nm)。
基板溫度係150℃，壓力係60Pa，SiH4/PH3的流量比係1/2，功率密度係0.01W/cm2。此外，PH3氣體的流量係PH3被H2稀釋至5000ppm後的稀釋氣體的流量。
[掀離層及n型半導體層的去除(掀離)]
將形成有n型半導體層的晶體基板浸漬於氫氟酸。其中，該氫氟酸為蝕刻劑，含有濃度為3重量%的氟化氫。藉此，掀離層、覆蓋該掀離層的n型半導體層以及掀離層與n型半導體層之 間的本徵半導體層被一起去除。
[電極層、低反射層]
用磁控濺射裝置在晶體基板的導電型半導體層上，形成將成為透明電極層的氧化物膜(膜厚100nm)。此外，在晶體基板的受光面側形成作為低反射層的氮化矽層。使用氧化銦(ITO)作為透明導電性氧化物，該氧化銦(ITO)為靶(target)。其中，該氧化錫中含有濃度為10重量%的氧化錫。向濺鍍裝置的腔室內引入氬(Ar)與氧(O2)的混合氣體，並將腔室內壓力設定為0.6Pa。氬與氧的混合比以電阻率達到最低(所謂的bottom)為條件。此外，使用直流電源，以0.4W/cm2的功率密度成膜。
然後，透過光刻法進行蝕刻，僅使導電型半導體層(p型半導體層及n型半導體層)上的透明導電性氧化物膜殘留下來，由該透明導電性氧化物膜形成透明電極層。利用透過該蝕刻形成的透明電極層，能夠防止p型半導體層上的透明導電性氧化物膜與n型半導體層上的透明導電性氧化物膜之間導通。
並且，不稀釋銀漿(Fujikura Kasei Co.,Ltd.製：DOTITE FA-333)，將該銀漿直接藉由絲網印刷而印刷在透明電極層上，在溫度為150℃的烘箱中進行60分的加熱處理。藉此，形成金屬電極層。
接著，說明對背面接觸式太陽能電池的評價方法。評價結果參照[表1]。
[膜厚及蝕刻性的評價]
掀離層的膜厚及掀離層的蝕刻狀態，用光學顯微鏡(BX51：OLYMPUS CORPORATION製)與SEM(場場發射掃描式電子顯微鏡S4800：Hitachi High-Technologies Corporation製)做了評價。將在p型半導體層圖案化製程之後按照設計上的圖案化去除區域完成蝕刻之情形記為「○」；將掀離層被過度蝕刻而對太陽能電池特性產生不良影響之情形記為「×」。
將於掀離製程中掀離層被去除之情形記為「○」，將於掀離製程中掀離層殘留下來之情形記為「×」。比較例2中，在p型半導體層圖案化製程中掀離層被去除，無法再次評價掀離製程之後的情形，因此記為「-」。
[掀離層的疎密評價]
用穿透式電子顯微鏡(TEM)觀察太陽能電池的斷面。根據斷面TEM圖像中有無空隙，判斷第一掀離層的斷面構造是否稀疏、第二掀離層的構造是否緻密。
[轉換效率的評價]
使用太陽光模擬器，讓AM(氣團：air mass)1.5之基準太陽光以100mW/cm2的光量進行照射，測量太陽能電池的轉換效率(Eff(%))。設實施例1的轉換效率(太陽能電池特性)為1.00，將其相對值揭示於[表1]。
Figure 108105417-A0305-02-0026-2
在各實施例及各比較例中，濃度為3重量%的氫氟酸對第一掀離層的蝕刻速率為6.5nm/s，對第二掀離層的蝕刻速率為0.3nm/s。相對於此，對p型半導體層的蝕刻速率為0.1nm/s以 下。
實施例1~4的圖案化精度及太陽能電池特性旨為良好。第一掀離層的厚度較大的實施例2在掀離製程中去除掀離層時所需要的時間短，生產率優異。
此外，實施例1~3在p型半導體層圖案化製程中使用了含有濃度為1重量%的氟化氫之加水硝氟混酸。對於實施例1~3，用光學顯微鏡觀察了p型半導體層圖案化製程之後的圖案，結果圖案精度旨為良好。其中，實施例3的第一掀離層的厚度最小，且第一掀離層的厚度小於第二掀離層的厚度，該實施例3的圖案精度特別良好。
與實施例1相比，從電池內之均勻性的觀點來看，實施例4的圖案精度略差，但並未對太陽能電池特性造成不良影響。
結果概括如下：與比較例相比，實施例中之掀離層採用層疊構造，因此太陽能電池特性良好。可以認為理由在於，於p型半導體層圖案化製程能夠均勻且高精度地進行圖案化，於掀離製程能夠均勻且高精度地進行蝕刻，藉此能夠使第一導電型半導體層及第二導電型半導體層的排列狀況或第一導電型半導體層及第二導電型半導體層與電極層的電氣接觸良好(抑制串聯電阻升高)。
特別是，於掀離層僅由高折射率層形成之情形(比較例1)，在掀離製程中存在掀離層之殘渣，因此無法得到足夠的太陽能電池特性；於掀離層僅由低折射率層形成之情形(比較例2)，掀離層幾乎都被p型半導體層圖案化製程的加水硝氟混酸去除，因此無法得到足夠的太陽能電池特性。
11‧‧‧晶體基板
11S(11SB)‧‧‧主面
12n‧‧‧本徵半導體層
12p‧‧‧本徵半導體層
12U‧‧‧本徵半導體層
13n‧‧‧n型半導體層
13p‧‧‧p型半導體層
14‧‧‧低反射層
LF‧‧‧掀離層
LF1‧‧‧第一掀離層
LF2‧‧‧第二掀離層
NA‧‧‧非形成區域

Claims (6)

  1. 一種太陽能電池之製造方法，係包括：在半導體基板中之彼此相對的兩個主面的一個主面上，形成第一導電型的第一半導體層之製程，在前述第一半導體層上，依次層疊含有密度互不相同的矽系薄膜材料的第一掀離層及第二掀離層之製程，用第二蝕刻溶液選擇性地去除前述第二掀離層、第一掀離層以及第一半導體層之製程，在包括前述第二掀離層、第一掀離層以及第一半導體層的前述一個主面上，形成第二導電型的第二半導體層之製程，以及透過用第一蝕刻溶液去除前述第一掀離層及第二掀離層，來去除覆蓋前述第二掀離層的前述第二半導體層之製程；前述第一蝕刻溶液對第一半導體層、第一掀離層以及第二掀離層的蝕刻速率係滿足以下關係式(1)：對第一半導體層的蝕刻速率<對第二掀離層的蝕刻速率<對第一掀離層的蝕刻速率......(1)，前述第二蝕刻溶液對第一掀離層以及第二掀離層的蝕刻速率係滿足以下關係式(2)：對第二掀離層的蝕刻速率<對第一掀離層的蝕刻速率......(2)。
  2. 如請求項1之太陽能電池之製造方法，其中，前述第一掀離層及前述第二掀離層係以氧化矽為主要成分，各層密度係滿足以下關係式(3)：第二掀離層的密度>第一掀離層的密度......(3)。
  3. 如請求項1或2之太陽能電池之製造方法，其中， 前述第一掀離層具有比前述第二掀離層稀疏的構造。
  4. 如請求項1或2之太陽能電池之製造方法，其中，前述半導體基板係於前述兩個主面具有第一紋理構造，形成於前述半導體基板的前述一個主面上之前述第一半導體層及第二半導體層，係具有反映前述第一紋理構造的第二紋理構造。
  5. 如請求項1或2之太陽能電池之製造方法，其中，於選擇性地去除前述第一半導體層之製程中，使前述半導體基板的前述一個主面的一部分露出來。
  6. 如請求項1或2之太陽能電池之製造方法，其中，形成前述第一半導體層之製程包括：於形成前述第一半導體層之前，在前述半導體基板的前述一個主面上形成第一本徵半導體層之製程；選擇性地去除前述第一半導體層之製程包括：繼前述第一半導體層之後，選擇性地去除前述第一本徵半導體層之製程；形成前述第二半導體層之製程包括：在形成前述第二半導體層之前，在前述半導體基板之包括前述第二掀離層、第一掀離層以及第一半導體層的前述一個主面上形成第二本徵半導體層之製程；去除前述第二半導體層之製程包括：繼前述第二半導體層之後，選擇性地去除前述第二本徵半導體層之製程。
TW108105417A 2018-02-23 2019-02-19 太陽能電池之製造方法 TWI761662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018030753 2018-02-23
JP2018-030753 2018-02-23

Publications (2)

Publication Number Publication Date
TW201937748A TW201937748A (zh) 2019-09-16
TWI761662B true TWI761662B (zh) 2022-04-21

Family

ID=67688115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105417A TWI761662B (zh) 2018-02-23 2019-02-19 太陽能電池之製造方法

Country Status (3)

Country Link
JP (1) JPWO2019163646A1 (zh)
TW (1) TWI761662B (zh)
WO (1) WO2019163646A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228561B2 (ja) * 2018-02-23 2023-02-24 株式会社カネカ 太陽電池の製造方法
JP7495341B2 (ja) * 2020-12-21 2024-06-04 株式会社カネカ 太陽電池の製造方法
TWI799118B (zh) * 2022-01-28 2023-04-11 勝慧科技有限公司 雙能區光電效應電極耦合的雙異質接面太陽能電池及其製造方法
CN118053922A (zh) 2023-12-15 2024-05-17 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN118053927A (zh) 2023-12-15 2024-05-17 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件
CN118053928A (zh) 2023-12-15 2024-05-17 浙江晶科能源有限公司 太阳能电池及光伏组件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200929377A (en) * 2007-09-11 2009-07-01 Univ Tohoku Nat Univ Corp Method of manufacturing an electronic device
TW201030837A (en) * 2008-11-19 2010-08-16 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer
US20100258524A1 (en) * 2007-04-03 2010-10-14 Commissariat A L'energie Atomique Method of depositing localized coatings
CN103123895A (zh) * 2008-08-06 2013-05-29 硅绝缘体技术有限公司 应变层的松弛
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
TW201442267A (zh) * 2013-04-16 2014-11-01 Hanwha Chemical Corp 太陽能電池及其製造方法
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
WO2016129481A1 (ja) * 2015-02-09 2016-08-18 シャープ株式会社 光電変換素子
WO2017217219A1 (ja) * 2016-06-15 2017-12-21 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013000026A1 (en) * 2011-06-30 2013-01-03 Newsouth Innovations Pty Limited Dielectric structures in solar cells

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258524A1 (en) * 2007-04-03 2010-10-14 Commissariat A L'energie Atomique Method of depositing localized coatings
JP2010532817A (ja) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 局所皮膜の堆積方法
TW200929377A (en) * 2007-09-11 2009-07-01 Univ Tohoku Nat Univ Corp Method of manufacturing an electronic device
CN103123895A (zh) * 2008-08-06 2013-05-29 硅绝缘体技术有限公司 应变层的松弛
TW201030837A (en) * 2008-11-19 2010-08-16 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer
JP2013120863A (ja) * 2011-12-08 2013-06-17 Sharp Corp 太陽電池の製造方法
TW201442267A (zh) * 2013-04-16 2014-11-01 Hanwha Chemical Corp 太陽能電池及其製造方法
WO2015060432A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換装置
WO2016129481A1 (ja) * 2015-02-09 2016-08-18 シャープ株式会社 光電変換素子
WO2017217219A1 (ja) * 2016-06-15 2017-12-21 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール

Also Published As

Publication number Publication date
TW201937748A (zh) 2019-09-16
JPWO2019163646A1 (ja) 2021-02-04
WO2019163646A1 (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
TWI761662B (zh) 太陽能電池之製造方法
CN102349166A (zh) 太阳能电池的制造方法和太阳能电池
US20150075601A1 (en) Solar Cell, Solar Cell Manufacturing Method, and Solar Cell Module
US9761749B2 (en) Photoelectric conversion device
TWI424582B (zh) 太陽能電池的製造方法
JP7361023B2 (ja) 太陽電池の製造方法及びそれに用いるホルダ
CN102334192A (zh) 太阳能电池的制造方法
US11211519B2 (en) Method for manufacturing solar cell
JP6207414B2 (ja) 光起電力素子およびその製造方法
JP2014199875A (ja) 太陽電池、およびその製造方法、ならびに太陽電池モジュール
TWI783063B (zh) 太陽電池之製造方法
JP5645734B2 (ja) 太陽電池素子
CN111727508B (zh) 太阳能电池的制造方法
JP6502147B2 (ja) 太陽電池の製造方法および太陽電池モジュールの製造方法
JP7281444B2 (ja) 太陽電池の製造方法
WO2019181834A1 (ja) 太陽電池の製造方法、および、太陽電池
CN111742416B (zh) 太阳能电池的制造方法
WO2020022044A1 (ja) 太陽電池の製造方法
JP7361045B2 (ja) 太陽電池の製造方法
JP2020096126A (ja) 裏面電極型太陽電池の製造方法