TWI758167B - 封裝結構及其製作方法 - Google Patents

Abstract

一種封裝結構，包括一重配置線路層、一晶片組件、多個銲球及一封裝膠體。重配置線路層包括多個重配置線路、多個光敏介電層、多個導電通孔及多個晶片接墊。位於相對兩最外側的光敏介電層分別具有上表面及多個開口。晶片接墊位於上表面且透過導電通孔與重配置線路電性連接。開口暴露出部分重配置線路而定義出多個銲球接墊。重配置線路的線寬與線距從銲球接墊往晶片接墊的方向變小。晶片組件配置於晶片接墊上且包括具有不同尺寸的至少二個晶片。銲球分別配置於銲球接墊上，且封裝膠體至少覆蓋晶片組件。

Description

封裝結構及其製作方法

本發明是有關於一種半導體結構及其製作方法，且特別是有關於一種封裝結構及其製作方法。

現有技術中，在製作後晶片（chip-last，或稱為RDL first）的扇出型面板級封裝（fan out panel level package, FOPLP）時，是先在臨時基板上製作重配置線路基板的細線路。接著，製作完重配置線路基板的一般線路之後，需將重配置線路基板從原先的臨時基板轉移至另一臨時基板上，並且在晶片與重配置線路基板進行接合之前，解板（debond）原先的臨時基板而露出晶片接墊來與晶片電性連接。然而，在轉板的過程中，重配置線路基板容易產生不均勻的膨脹與收縮，進而影響後續產品的結構可靠度。

本發明提供一種封裝結構，其可具有較佳的結構可靠度。

本發明還提供一種封裝結構的製作方法，用以製作上述的封裝結構。

本發明的封裝結構，其包括一重配置線路層、一晶片組件、多個銲球以及一封裝膠體。重配置線路層包括多個重配置線路、多個光敏介電層、多個導電通孔以及多個晶片接墊。重配置線路與光敏介電層交替配置，導電通孔貫穿光敏介電層且電性連接重配置線路。位於相對兩最外側的光敏介電層中的一個具有一上表面，晶片接墊位於上表面且透過導電通孔與重配置線路電性連接。位於相對兩最外側的光敏介電層中的另一個具有多個開口，開口暴露出部分重配置線路而定義出多個銲球接墊。重配置線路的線寬與線距從銲球接墊往晶片接墊的方向變小。晶片組件配置於晶片接墊上且電性連接晶片接墊，其中晶片組件中包括具有不同尺寸的至少兩個晶片。銲球分別配置於銲球接墊上，且電性連接銲球接墊。封裝膠體至少覆蓋晶片組件。

在本發明的一實施例中，上述的重配置線路層包括一第一重配置線路層、一第二重配置線路層以及一第三重配置線路層。重配置線路包括一第一重配置線路、一第二重配置線路以及一第三重配置線路。光敏介電層包括一第一光敏介電層、一第二光敏介電層、一第三光敏介電層以及一第四光敏介電層。導電通孔包括多個第一導電通孔、多個第二導電通孔以及多個第三導電通孔。第一重配置線路層包括晶片接墊、第一重配置線路、第一光敏介電層以及貫穿第一光敏介電層的第一導電通孔。第一光敏介電層具有上表面，而晶片接墊透過第一導電通孔與第一重配置線路電性連接。第二重配置線路層包括第二重配置線路、第二光敏介電層以及貫穿第二光敏介電層的第二導電通孔。第二導電通孔電性連接第一重配置線路與第二重配置線路。第三重配置線路層包括第三重配置線路、第三光敏介電層、第四光敏介電層以及貫穿第三光敏介電層的第三導電通孔。第三導電通孔電性連接第二重配置線路與第三重配置線路。第四光敏介電層覆蓋第三光敏介電層及第三重配置線路且具有開口。開口暴露出部分第三重配置線路而定義出銲球接墊。第三重配置線路的線寬與線距大於第二重配置線路的線寬與線距。第二重配置線路的線寬與線距大於第一重配置線路的線寬與線距。

在本發明的一實施例中，上述的第一重配置線路的線寬與線距分別為2微米。第二重配置線路的線寬與線距分別為5微米。第三重配置線路的線寬與線距分別為10微米。

在本發明的一實施例中，上述的第一重配置線路的厚度等於第二重配置線路的厚度，且第二重配置線路的厚度小於第三重配置線路的厚度。

在本發明的一實施例中，上述的第二導電通孔的深度等於第三導電通孔的深度，且第一導電通孔的深度小於第二導電通孔的深度。

在本發明的一實施例中，上述的封裝膠體的周圍切齊於第一重配置線路層的周圍、第二重配置線路層的周圍以及第三重配置線路層的周圍。

在本發明的一實施例中，上述的封裝結構更包括多個銅柱以及多個銲料。銅柱配置於晶片組件上且位於晶片組件與晶片接墊之間。銲料配置於銅柱上且位於銅柱與晶片接墊之間。

在本發明的一實施例中，上述的封裝結構更包括一底膠，配置於封裝膠體與重配置線路層之間。底膠覆蓋銅柱、銲料以及晶片接墊，且底膠的周圍切齊於封裝膠體的周圍。

在本發明的一實施例中，上述的晶片組件包括一處理器以及兩記憶體，且處理器的尺寸大於每一記憶體的尺寸。

在本發明的一實施例中，上述的封裝結構更包括一電路板，配置於重配置線路層的下方，且晶片組件透過銲球與電路板電性連接。

本發明的封裝結構的製作方法，其包括以下步驟。形成一重配置線路層於一暫時承載件上。重配置線路層包括多個重配置線路、多個光敏介電層、多個導電通孔以及多個晶片接墊。重配置線路與光敏介電層交替配置。導電通孔貫穿光敏介電層且電性連接重配置線路。位於相對兩最外側的光敏介電層中的一個具有一上表面，且晶片接墊位於上表面且透過導電通孔與重配置線路電性連接。位於相對兩最外側的光敏介電層中的另一個直接貼附於暫時承載件上。配置一晶片組件於晶片接墊上且電性連接晶片接墊，其中晶片組件中包括具有不同尺寸的至少兩個晶片。形成一封裝膠體以至少覆蓋晶片組件。移除暫時承載件於配置晶片組件於晶片接墊上之後，以暴露出位於相對兩最外側的光敏介電層中的另一個。形成多個開口於位於相對兩最外側的光敏介電層中的另一個，以暴露出部分重配置線路而定義出多個銲球接墊。重配置線路的線寬與線距從銲球接墊往晶片接墊的方向變小。分別形成多個銲球於銲球接墊上以電性連接銲球接墊。

在本發明的一實施例中，上述的重配置線路層包括一第一重配置線路層、一第二重配置線路層以及一第三重配置線路層。重配置線路包括一第一重配置線路、一第二重配置線路以及一第三重配置線路。光敏介電層包括一第一光敏介電層、一第二光敏介電層、一第三光敏介電層以及一第四光敏介電層。導電通孔包括多個第一導電通孔、多個第二導電通孔以及多個第三導電通孔。形成重配置線路層於暫時承載件上的步驟，包括提供暫時承載件，暫時承載件包括一基材以及位於基材上的一離型膜。形成第三重配置線路層於暫時承載件上，第三重配置線路層包括第三重配置線路、第三光敏介電層、第四光敏介電層以及貫穿第三光敏介電層的第三導電通孔。第四光敏介電層覆蓋第三光敏介電層及第三重配置線路。形成第二重配置線路層於第三重配置線路層上。第二重配置線路層包括第二重配置線路、第二光敏介電層以及貫穿第二光敏介電層的第二導電通孔。第二重配置線路與第三導電通孔同時形成。第三導電通孔電性連接第二重配置線路與第三重配置線路。形成第一重配置線路層於第二重配置線路層上。第一重配置線路層包括晶片接墊、第一重配置線路、第一光敏介電層以及貫穿第一光敏介電層的第一導電通孔。第一光敏介電層具有上表面，晶片接墊透過第一導電通孔與第一重配置線路電性連接。第一重配置線路與第二導電通孔同時形成。第二導電通孔電性連接第一重配置線路與第二重配置線路。晶片接墊與第一導電通孔同時形成。第三重配置線路的線寬與線距大於第二重配置線路的線寬與線距。第二重配置線路的線寬與線距大於第一重配置線路的線寬與線距。

在本發明的一實施例中，上述的第一重配置線路的線寬與線距分別為2微米。第二重配置線路的線寬與線距分別為5微米。第三重配置線路的線寬與線距分別為10微米。

在本發明的一實施例中，上述的第一重配置線路的厚度等於第二重配置線路的厚度，且第二重配置線路的厚度小於第三重配置線路的厚度。

在本發明的一實施例中，上述的第二導電通孔的深度等於第三導電通孔的深度，且第一導電通孔的深度小於第二導電通孔的深度。

在本發明的一實施例中，上述形成開口的步驟包括：對第四光敏介電層進行一鑽孔程序，而形成暴露出部分第三重配置線路的開口。

在本發明的一實施例中，上述配置晶片組件於晶片接墊上之前，更包括形成多個銅柱於一晶圓的至少兩個晶片上，以及形成多個銲料於銅柱上。銅柱位於至少兩個晶片與銲料之間。

在本發明的一實施例中，上述的形成封裝膠體以至少覆蓋晶片組件之前，更包括形成一底膠於重配置線路層上，以覆蓋銅柱、銲料以及晶片接墊。

在本發明的一實施例中，上述的晶片組件包括一處理器以及兩記憶體，且處理器的尺寸大於每一記憶體的尺寸。

在本發明的一實施例中，上述的封裝結構的製作方法更包括提供一電路板於重配置線路層的下方，其中晶片組件透過銲球與電路板電性連接。

基於上述，在本發明的封裝結構及其製作方法中，重配置線路層是形成於暫時承載件上，且此暫時承載件是在晶片組件配置於晶片接墊上之後才移除。換言之，本發明是先製作後續形成銲球接墊的重配置線路，而後才製作形成晶片接墊的重配置線路。因此，本發明無須轉板，可使得封裝結構具有較佳的結構可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明的一實施例的一種封裝結構的俯視示意圖。圖2A至圖2Z是依照本發明的一實施例的一種封裝結構的製作方法的剖面示意圖。須說明的是，圖2A至圖2Z是沿圖1中的線I-I的剖面示意圖。關於本實施例的封裝結構的製作方法，首先，請參考圖2S，形成一重配置線路層RDL於一暫時承載件10上，其中重配置線路層RDL包括一第一重配置線路層110、一第二重配置線路層120以及一第三重配置線路層130。

詳細來說，請參考圖2A，提供暫時承載件10，其中暫時承載件10包括一基材12以及位於基材12上的一離型膜14。基材12例如是玻璃基材，但不以此為限。緊接著，形成一第四光敏介電層138及其上的一第一種子層S1於暫時承載件10的離型膜14上。

接著，請參考圖2B，形成一第一圖案化光阻層P1於第一種子層S1上，其中第一圖案化光阻層P1暴露出部分第一種子層S1。

接著，請參考圖2C，以第一圖案化光阻層P1作為電鍍罩幕，電鍍一第一金屬層M1於未配置第一圖案化光阻層P1的第一種子層S1上。

接著，請同時參考圖2C與圖2D，移除第一圖案化光阻層P1及其下方的第一種子層S1，而暴露出部分第四光敏介電層138，且形成一第三重配置線路132。

接著，請參考圖2E，形成一第三光敏介電層134於第三重配置線路132及被暴露出的第四光敏介電層138上。此處，第三光敏介電層134具有多個開口135，其中開口135暴露出部分第三重配置線路132。

接著，請參考圖2F，形成一第二種子層S2於第三光敏介電層134上，其中第二種子層S2覆蓋第三光敏介電層134以及開口135的內壁。

接著，請參考圖2G，形成一第二圖案化光阻層P2於第二種子層S2上，其中第二圖案化光阻層P2暴露出部分第二種子層S2。

接著，請參考圖2H，以第二圖案化光阻層P2作為電鍍罩幕，電鍍一第二金屬層M2於未配置第二圖案化光阻層P2的第二種子層S2上。

接著，請同時參考圖2H以及圖2I，移除第二圖案化光阻層P2及其下方的第二種子層S2，而暴露出部分第三光敏介電層134，且形成位於開口135中的多個第三導電通孔136以及位於第三光敏介電層134上的一第二重配置線路122。此處，第三導電通孔136與第二重配置線路122同時形成，且第三導電通孔136電性連接第三重配置線路132以及第二重配置線路122。至此，已形成第三重配置線路層130於暫時承載件10上，其中第三重配置線路層130包括第三重配置線路132、第三光敏介電層134、貫穿第三光敏介電層134的第三導電通孔136以及覆蓋第三光敏介電層134及第三重配置線路132的第四光敏介電層138。

特別是，在本實施例中，第三重配置線路132的線寬與線距大於第二重配置線路122的線寬與線距。較佳地，第二重配置線路122的線寬與線距例如分別為5微米，而第三重配置線路132的線寬與線距例如分別為10微米。再者，第二重配置線路122的厚度T2小於第三重配置線路132的厚度T3，其中第二重配置線路122的厚度T2例如是2.5微米，而第三重配置線路132的厚度T3例如是8微米。此外，第三導電通孔136的深度D3例如是6.5微米。

接著，請參考圖2J，形成一第二光敏介電層124於第二重配置線路122及被暴露出的第三光敏介電層134上。此處，第二光敏介電層124具有多個開口125，其中開口125暴露出部分第二重配置線路122。

接著，請參考圖2K，形成一第三種子層S3於第二光敏介電層124上，其中第三種子層S3覆蓋第二光敏介電層124以及開口125的內壁。

接著，請參考圖2L，形成一第三圖案化光阻層P3於第三種子層S3上，其中第三圖案化光阻層P3暴露出部分第三種子層S3。

接著，請參考圖2M，以第三圖案化光阻層P3作為電鍍罩幕，電鍍一第三金屬層M3於未配置第三圖案化光阻層P3的第三種子層S3上。

接著，請同時參考圖2M以及圖2N，移除第三圖案化光阻層P3及其下方的第三種子層S3，而暴露出部分第二光敏介電層124，且形成位於開口125中的多個第二導電通孔126以及位於第二光敏介電層124上的一第一重配置線路112。此處，第二導電通孔126與第一重配置線路112同時形成，且第二導電通孔126電性連接第二重配置線路122以及第一重配置線路112。至此，已形成第二重配置線路層120於第三重配置線路層130上，其中第二重配置線路層120包括第二重配置線路122、第二光敏介電層124以及貫穿第二光敏介電層124的第二導電通孔126。

特別是，第二重配置線路122的線寬與線距大於第一重配置線路112的線寬與線距。較佳地，第一重配置線路112的線寬與線距例如分別為2微米。再者，第一重配置線路112的厚度T1等於第二重配置線路122的厚度T2，意即第一重配置線路112的厚度T2為2.5微米。此外，第二導電通孔126的深度D2等於第三導電通孔136的深度D3，意即第二導電通孔126的深度D2例如是6.5微米。

接著，請參考圖2O，形成一第一光敏介電層114於第一重配置線路112及被暴露出的第二光敏介電層124上。此處，第一光敏介電層114具有多個開口115，其中開口115暴露出部分第一重配置線路112。

接著，請參考圖2P，形成一第四種子層S4於第一光敏介電層114上，其中第四種子層S4覆蓋第一光敏介電層114以及開口115的內壁。

接著，請參考圖2Q，形成一第四圖案化光阻層P4於第四種子層S4上，其中第四圖案化光阻層P4暴露出部分第四種子層S4。

接著，請參考圖2R，以第四圖案化光阻層P4作為電鍍罩幕，電鍍一第四金屬層M4於未配置第四圖案化光阻層P4的第四種子層S4上。

接著，請同時參考圖2R以及圖2S，移除第四圖案化光阻層P4及其下方的第四種子層S4，而暴露出部分第一光敏介電層114，且形成位於開口115中的多個第一導電通孔116以及位於第一光敏介電層114上的多個晶片接墊118。此處，第一導電通孔116與晶片接墊118同時形成，且第一導電通孔116電性連接第一重配置線路112以及晶片接墊118。特別是，第一導電通孔116的深度D1小於第二導電通孔126的深度D2，其中第一導電通孔116的深度D1例如是5微米。晶片接墊118的尺寸例如是35微米，而晶片接墊118的厚度T4例如是8微米。至此，已形成第一重配置線路層110於第二重配置線路層120上，其中第一重配置線路層110包括第一重配置線路112、第一光敏介電層114、貫穿第一光敏介電層114的第一導電通孔116以及晶片接墊118。

接著，請參考圖2T，形成一表面處理層E1於晶片接墊118上，以保護晶片接墊118，避免產生氧化。此處，表面處理層E1的材質例如是化鎳鈀浸金（ENEPIG）、有機保銲劑（organic solderability preservatives, OSP）或無電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)，但並不以此為限。

接著，請同時參考圖1與圖2U，配置一晶片組件於晶片接墊118上，其中晶片組件包括一處理器140以及兩記憶體150，而處理器140的尺寸大於記憶體150的尺寸。此處，處理器140的尺寸例如是10毫米X 10毫米，而記憶體150的尺寸例如是5毫米X 7毫米，且處理器140與記憶體150是應用於移動應用程序的應用晶片組。更進一步來說，配置晶片組件於晶片接墊118上之前，先形成多個銅柱C於一晶圓的處理器140及記憶體150上。緊接著，再形成多個銲料S於銅柱C上，其中銅柱C位於銲料S與處理器140及記憶體150之間。之後，處理器140及記憶體150透過銅柱C上的銲料S而接合於位於晶片接墊118上的表面處理層E1上，而使處理器140及記憶體150與晶片接墊118電性連接。

須說明的是，於一實施例中，晶圓切割成晶片是在形成銅柱C與銲料S之後，因此銅柱C與銲料S形成在未單體化前的晶圓上可稱為晶圓凸點（wafer bumping）。單體化晶圓而形成各自獨立的晶片（如處理器140、記憶體150）時，即可直接透過銲料S而組裝於晶片接墊118上。於另一實施例中，晶圓切割成晶片亦可以是在形成銅柱C與銲料S之前，此仍屬於本發明所欲保護的範圍。

接著，請參考圖2V，形成一底膠160於重配置線路層RDL上，以覆蓋銅柱C、銲料S、表面處理層E1以及晶片接墊118。緊接著，形成一封裝膠體170以至少覆蓋處理器140與記憶體150，其中封裝膠體170覆蓋處理器140、記憶體150以及底膠160。

接著，請同時參考圖2V以及圖2W，移除暫時承載件10而暴露出第四光敏介電層138，其中移除暫時承載件10的方式例如是透過雷射解板（laser debond），而暴露出第四光敏介電層138。此處，在移除暫時承載件10之前，可選擇性地設置暫時承載件20於封裝膠體170上，以增加整體的結構強度，其中暫時承載件20包括一基材22以及位於基材22上的一離型膜24。

接著，請參考圖2X，對第四光敏介電層138進行一鑽孔程序，而形成暴露出部分第三重配置線路132的開口139。緊接著，以蝕刻的方式，移除開口139所暴露出的第三重配置線路層132中的第一種子層S1（請參考圖2A），而暴露出部分第一金屬層M1（請參考圖2C），以定義出多個銲球接墊SP。此處，第四光敏介電層138可視為一防銲層，而鑽孔程序例如是二氧化碳雷射鑽孔，但不以此為限。較佳地，第四光敏介電層138的厚度T5例如是5微米，而開口139的孔徑例如是245微米至250微米。

接著，請參考圖2Y，形成一表面處理層E2於銲球接墊SP上，以保護銲球接墊SP，避免產生氧化。此處，表面處理層E2的材質例如是化鎳鈀浸金（ENEPIG）、有機保銲劑（OSP）或無電鍍鎳浸金(ENIG)，但並不以此為限。

之後，請同時參考圖2Y以及圖2Z，分別形成多個銲球180於銲球接墊SP的表面處理層E2上以電性連接銲球接墊SP。最後，若有設置暫時承載件20，則可移除暫時承載件20，而暴露出封裝膠體170，其中移除暫時承載件20的方法例如是剝離離型膜24，而暴露出封裝膠體170。至此，已完成封裝結構100a的製作。

在結構上，請再參考圖2Z，本實施例的封裝結構100a包括重配置線路層RDL、晶片組件、銲球180以及封裝膠體170。重配置線路層RDL包括多個重配置線路、多個光敏介電層、多個導電通孔以及多個晶片接墊118，其中重配置線路與光敏介電層交替配置，而導電通孔貫穿光敏介電層且電性連接重配置線路。進一步來說，重配置線路層RDL包括第一重配置線路層110、第二重配置線路層120以及第三重配置線路層130。重配置線路包括第一重配置線路112、第二重配置線路122以及第三重配置線路132。光敏介電層包括第一光敏介電層114、第二光敏介電層124、第三光敏介電層134以及第四光敏介電層138。導電通孔包括第一導電通孔116、第二導電通孔126以及第三導電通孔136。第一重配置線路層110包括晶片接墊118、第一重配置線路112、第一光敏介電層114以及貫穿第一光敏介電層114的第一導電通孔116。第一光敏介電層114具有上表面117，而晶片接墊118透過第一導電通孔116與第一重配置線路112電性連接。第二重配置線路層120包括第二重配置線路122、第二光敏介電層124以及貫穿第二光敏介電層124的第二導電通孔126。第二導電通孔126電性連接第一重配置線路112與第二重配置線路122。第三重配置線路層130包括第三重配置線路132、第三光敏介電層134、第四光敏介電層138以及貫穿第三光敏介電層134的第三導電通孔136。第三導電通孔136電性連接第二重配置線路122與第三重配置線路132。第四光敏介電層138覆蓋第三光敏介電層134及第三重配置線路132且具有開口139。開口139暴露出部分第三重配置線路132而定義出銲球接墊SP。此處，重配置線路層RDL位於相對兩最外側的光敏介電層分別是第一光敏介電層114以及第四光敏介電層138，其中第一光敏介電層114具有上表面117，而第四光敏介電層138具有開口139。

特別是，在本實施例中，重配置線路的線寬與線距從銲球接墊SP往晶片接墊118的方向變小。意即，第三重配置線路132的線寬與線距大於第二重配置線路122的線寬與線距，而第二重配置線路122的線寬與線距大於第一重配置線路112的線寬與線距。較佳地，第一重配置線路112的線寬與線距例如分別為2微米，而第二重配置線路122的線寬與線距例如分別為5微米，且第三重配置線路的線寬與線距例如分別為10微米。再者，第一重配置線路112的厚度T1等於第二重配置線路122的厚度T2，且第二重配置線路122的厚度T2小於第三重配置線路132的厚度T3。此外，第二導電通孔126的深度D2等於第三導電通孔136的深度D3，且第一導電通孔116的深度D1小於第二導電通孔126的深度D2。

請再參考圖2Z，晶片組件配置於晶片接墊118上且電性連接晶片接墊118，其中晶片組件包括處理器140以及記憶體150，且處理器140的尺寸大於每一記憶體150的尺寸。為了避免晶片接墊118產生氧化，本實施例的封裝結構100a還包括表面處理層E1，配置於晶片接墊118上。再者，本實施例的封裝結構100a還包括銅柱C以及銲料S，其中銅柱C配置於晶片組件上且位於晶片組件與晶片接墊118之間，而銲料S配置於銅柱C上且位於銅柱C與晶片接墊118之間。處理器140與記憶體150透過銅柱C、銲料S以及表面處理層E1與晶片接墊118電性連接。為了保護銅柱C、銲料S、表面處理層E1以及晶片接墊118，本實施例的封裝結構100a還可包括底膠160，以覆蓋銅柱C、銲料S、表面處理層E1以及晶片接墊118。封裝膠體170覆蓋處理器140、記憶體150以及底膠160，其中底膠160配置於封裝膠體170與重配置線路層RDL之間，且底膠160的周圍切齊於封裝膠體170的周圍。此處，封裝膠體170的周圍切齊於第一重配置線路層110的周圍、第二重配置線路層120的周圍以及第三重配置線路層130的周圍。此外，銲球180分別配置於銲球接墊SP上，且電性連接銲球接墊SP。

簡言之，本實施例是先使重配置線路層RDL形成於暫時承載件10上，且此暫時承載件10是在晶片組件配置於晶片接墊118上之後才移除。也就是說，是先製作後續形成銲球接墊SP的第三重配置線路132，而後才製作形成晶片接墊118。因此，本實施例無須轉板，可使得封裝結構100a具有較佳的結構可靠度。再者，因為重配置線路層RDL是形成於暫時承載件10上，因此重配置線路層RDL可非常堅硬且平坦，因而可使得晶片組件與重配置線路層RDL之間的銲料S回流，可具有較高的產出率（high throughput）。此外，相較於現有的層疊封裝(Package-On-Package，POP)，本實施例的晶片組件與重配置線路層RDL所形成的封裝結構100a，因為不需疊層（即處理器140與記憶體150可放置在同一基板上），故可具有較低的製作成本、封裝尺寸小，且整體的訊號傳輸路徑變短會有較佳的性能表現。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖3是依照本發明的另一實施例的一種封裝結構的剖面示意圖。請同時參考圖2Z與圖3，本實施例的封裝結構100a與上述的封裝結構100b相似，兩者的差異在於：在本實施例中，還包括提供一電路板190於重配置線路層RDL的下方，其中處理器140與記憶體150可透過銲球180與電路板190電性連接。

綜上所述，本發明是先使重配置線路層形成於暫時承載件上，且此暫時承載件是在晶片組件配置於晶片接墊上之後才移除。也就是說，是先製作後續形成銲球接墊的第三重配置線路，而後才製作形成晶片接墊。因此，本發明無須轉板，可使得封裝結構具有較佳的結構可靠度。此外，因為重配置線路層是形成於暫時承載件上，因此重配置線路層可非常堅硬且平坦，因而可使得晶片組件與重配置線路層之間的銲料回流，可具有較高的產出率（high throughput）。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:暫時承載件 12:基材 14:離型膜 20:暫時承載件 22:基材 24:離型膜 100a、100b:封裝結構 110:第一重配置線路層 112:第一重配置線路 114:第一光敏介電層 115:開口 116:第一導電通孔 117:上表面 118:晶片接墊 120:第二重配置線路層 122:第二重配置線路 124:第二光敏介電層 125:開口 126:第二導電通孔 130:第三重配置線路層 132:第三重配置線路 134:第三光敏介電層 135:開口 136:第三導電通孔 138:第四光敏介電層 139:開口 140:處理器 150:記憶體 160:底膠 170:封裝膠體 180:銲球 190:電路板 C:銅柱 D1、D2、D3:深度 E1、E2:表面處理層 M1:第一金屬層 M2:第二金屬層 M3:第三金屬層 M4:第四金屬層 P1:第一圖案化光阻層 P2:第二圖案化光阻層 P3:第三圖案化光阻層 P4:第四圖案化光阻層 S:銲料 S1:第一種子層 S2:第二種子層 S3:第三種子層 S4:第四種子層 SP:銲球接墊 T1、T2、T3、T4、T5:厚度 RDL:重配置線路層

圖1是依照本發明的一實施例的一種封裝結構的俯視示意圖。 圖2A至圖2Z是依照本發明的一實施例的一種封裝結構的製作方法的剖面示意圖。 圖3是依照本發明的另一實施例的一種封裝結構的剖面示意圖。

100a:封裝結構

110:第一重配置線路層

112:第一重配置線路

114:第一光敏介電層

116:第一導電通孔

117:上表面

118:晶片接墊

120:第二重配置線路層

122:第二重配置線路

124:第二光敏介電層

126:第二導電通孔

130:第三重配置線路層

132:第三重配置線路

134:第三光敏介電層

136:第三導電通孔

138:第四光敏介電層

139:開口

140:處理器

150:記憶體

160:底膠

170:封裝膠體

180:銲球

C:銅柱

E1、E2:表面處理層

S:銲料

SP:銲球接墊

RDL:重配置線路層

Claims (20)

1. 一種封裝結構，包括：一重配置線路層，包括多個重配置線路、多個光敏介電層、多個導電通孔以及多個晶片接墊，該些重配置線路與該些光敏介電層交替配置，該些導電通孔貫穿該些光敏介電層且電性連接該些重配置線路，其中位於相對兩最外側的該些光敏介電層中的一個具有一上表面，該些晶片接墊位於該上表面且透過該些導電通孔與該些重配置線路電性連接，而位於相對兩最外側的該些光敏介電層中的另一個具有多個開口，該些開口暴露出部分該些重配置線路而定義出多個銲球接墊，且該些重配置線路的線寬與線距從該些銲球接墊往該些晶片接墊的方向變小；一晶片組件，配置於該些晶片接墊上且電性連接該些晶片接墊，其中該晶片組件中包括具有不同尺寸的至少兩個晶片；多個銲球，分別配置於該些銲球接墊上，且電性連接該些銲球接墊；一封裝膠體，至少覆蓋該晶片組件；以及一底膠，配置於該封裝膠體與該重配置線路層之間，其中該底膠的周圍切齊於該封裝膠體的周圍。
2. 如請求項1所述的封裝結構，其中該重配置線路層包括一第一重配置線路層、一第二重配置線路層以及一第三重配置線路層，該些重配置線路包括一第一重配置線路、一第二重配置線路以及一第三重配置線路，該些光敏介電層包括一第一光敏介 電層、一第二光敏介電層、一第三光敏介電層以及一第四光敏介電層，該些導電通孔包括多個第一導電通孔、多個第二導電通孔以及多個第三導電通孔；該第一重配置線路層包括該些晶片接墊、該第一重配置線路、該第一光敏介電層以及貫穿該第一光敏介電層的該些第一導電通孔，該第一光敏介電層具有該上表面，該些晶片接墊透過該些第一導電通孔與該第一重配置線路電性連接；該第二重配置線路層包括該第二重配置線路、該第二光敏介電層以及貫穿該第二光敏介電層的該些第二導電通孔，該些第二導電通孔電性連接該第一重配置線路與該第二重配置線路；該第三重配置線路層包括該第三重配置線路、該第三光敏介電層、該第四光敏介電層以及貫穿該第三光敏介電層的該些第三導電通孔，該些第三導電通孔電性連接該第二重配置線路與該第三重配置線路，該第四光敏介電層覆蓋該第三光敏介電層及該第三重配置線路且具有該些開口，該些開口暴露出部分該第三重配置線路而定義出該些銲球接墊，其中，該第三重配置線路的線寬與線距大於該第二重配置線路的線寬與線距，且該第二重配置線路的線寬與線距大於該第一重配置線路的線寬與線距。
3. 如請求項2所述的封裝結構，其中該第一重配置線路的線寬與線距分別為2微米，而該第二重配置線路的線寬與線距分別為5微米，且該第三重配置線路的線寬與線距分別為10微米。
4. 如請求項2所述的封裝結構，其中該第一重配置線路的厚度等於該第二重配置線路的厚度，且該第二重配置線路的厚度小於該第三重配置線路的厚度。
5. 如請求項2所述的封裝結構，其中各該第二導電通孔的深度等於該第三導電通孔的深度，且該第一導電通孔的深度小於該第二導電通孔的深度。
6. 如請求項2所述的封裝結構，其中該封裝膠體的周圍切齊於該第一重配置線路層的周圍、該第二重配置線路層的周圍以及該第三重配置線路層的周圍。
7. 如請求項1所述的封裝結構，更包括：多個銅柱，配置於該晶片組件上，且位於該晶片組件與該些晶片接墊之間；以及多個銲料，配置於該些銅柱上，且位於該些銅柱與該些晶片接墊之間。
8. 如請求項7所述的封裝結構，其中該底膠覆蓋該些銅柱、該些銲料以及該些晶片接墊。
9. 如請求項1所述的封裝結構，其中該晶片組件包括一處理器以及兩記憶體，且該處理器的尺寸大於各該記憶體的尺寸。
10. 如請求項1所述的封裝結構，更包括：一電路板，配置於該重配置線路層的下方，且該晶片組件透過該些銲球與該電路板電性連接。
11. 一種封裝結構的製作方法，包括： 形成一重配置線路層於一暫時承載件上，該重配置線路層包括多個重配置線路、多個光敏介電層、多個導電通孔以及多個晶片接墊，該些重配置線路與該些光敏介電層交替配置，該些導電通孔貫穿該些光敏介電層且電性連接該些重配置線路，其中位於相對兩最外側的該些光敏介電層中的一個具有一上表面，且該些晶片接墊位於該上表面且透過該些導電通孔與該些重配置線路電性連接，而位於相對兩最外側的該些光敏介電層中的另一個直接貼附於該暫時承載件上；配置一晶片組件於該些晶片接墊上且電性連接該些晶片接墊，其中該晶片組件中包括具有不同尺寸至少兩個晶片；形成一封裝膠體以至少覆蓋該晶片組件；移除該暫時承載件於配置該晶片組件於該些晶片接墊上之後，以暴露出位於相對兩最外側的該些光敏介電層中的該另一個；形成多個開口於位於相對兩最外側的該些光敏介電層中的該另一個，以暴露出部分該些重配置線路而定義出多個銲球接墊，其中該些重配置線路的線寬與線距從該些銲球接墊往該些晶片接墊的方向變小；以及分別形成多個銲球於該些銲球接墊上以電性連接該些銲球接墊。
12. 如請求項11所述的封裝結構的製作方法，其中該重配置線路層包括一第一重配置線路層、一第二重配置線路層以及一第三重配置線路層，該些重配置線路包括一第一重配置線路、 一第二重配置線路以及一第三重配置線路，該些光敏介電層包括一第一光敏介電層、一第二光敏介電層、一第三光敏介電層以及一第四光敏介電層，該些導電通孔包括多個第一導電通孔、多個第二導電通孔以及多個第三導電通孔，形成該重配置線路層於該暫時承載件上的步驟，包括：提供該暫時承載件，該暫時承載件包括一基材以及位於該基材上的一離型膜；形成該第三重配置線路層於該暫時承載件上，該第三重配置線路層包括該第三重配置線路、該第三光敏介電層、該第四光敏介電層以及貫穿該第三光敏介電層的該些第三導電通孔，且該第四光敏介電層覆蓋該第三光敏介電層及該第三重配置線路；形成該第二重配置線路層於該第三重配置線路層上，該第二重配置線路層包括該第二重配置線路、該第二光敏介電層以及貫穿該第二光敏介電層的該些第二導電通孔，該第二重配置線路與該些第三導電通孔同時形成，且該些第三導電通孔電性連接該第二重配置線路與該第三重配置線路；以及形成該第一重配置線路層於該第二重配置線路層上，該第一重配置線路層包括該些晶片接墊、該第一重配置線路、該第一光敏介電層以及貫穿該第一光敏介電層的該些第一導電通孔，該第一光敏介電層具有該上表面，該些晶片接墊透過該些第一導電通孔與該第一重配置線路電性連接，該第一重配置線路與該些第二導電通孔同時形成，且該些第二導電通孔電性連接該第一重配置 線路與該第二重配置線路，而該些晶片接墊與該些第一導電通孔同時形成；其中，該第三重配置線路的線寬與線距大於該第二重配置線路的線寬與線距，且該第二重配置線路的線寬與線距大於該第一重配置線路的線寬與線距。
13. 如請求項12所述的封裝結構的製作方法，其中該第一重配置線路的線寬與線距分別為2微米，而該第二重配置線路的線寬與線距分別為5微米，且該第三重配置線路的線寬與線距分別為10微米。
14. 如請求項12所述的封裝結構的製作方法，其中該第一重配置線路的厚度等於該第二重配置線路的厚度，且該第二重配置線路的厚度小於該第三重配置線路的厚度。
15. 如請求項12所述的封裝結構的製作方法，其中該第二導電通孔的深度等於該第三導電通孔的深度，且該第一導電通孔的深度小於該第二導電通孔的深度。
16. 如請求項12所述的封裝結構的製作方法，其中形成該些開口的步驟包括：對該第四光敏介電層進行一鑽孔程序，而形成暴露出部分該第三重配置線路的該些開口。
17. 如請求項11所述的封裝結構的製作方法，其中配置該晶片組件於該些晶片接墊上之前，更包括：形成多個銅柱於一晶圓的該至少兩個晶片上；以及 多個銲料於該些銅柱上，其中該些銅柱位於該至少兩個晶片與該些銲料之間。
18. 如請求項17所述的封裝結構的製作方法，其中形成該封裝膠體以至少覆蓋該晶片組件之前，更包括：形成一底膠於該重配置線路層上，以覆蓋該些銅柱、該些銲料以及該些晶片接墊。
19. 如請求項11所述的封裝結構的製作方法，其中該晶片組件包括一處理器以及兩記憶體，且該處理器的尺寸大於各該記憶體的尺寸。
20. 如請求項11所述的封裝結構的製作方法，更包括：提供一電路板於該重配置線路層的下方，其中該晶片組件透過該些銲球與該電路板電性連接。

Images