TWI695584B

TWI695584B - 時脈突波檢測電路

Info

Publication number: TWI695584B
Application number: TW108132223A
Authority: TW
Inventors: 藍永吉; 王政治
Original assignee: 新唐科技股份有限公司
Priority date: 2019-09-06
Filing date: 2019-09-06
Publication date: 2020-06-01
Also published as: CN112462160A; CN112462160B; TW202112069A; US10884448B1

Abstract

一種時脈突波檢測電路，包括偵測電路及邏輯電路。偵測電路用以接收時脈輸入訊號及時脈輸出訊號，偵測電路判斷時脈輸入訊號及時脈輸出訊號是否同相，以輸出第一偵測訊號及第二偵測訊號；以及邏輯電路耦接偵測電路，用以接收第一偵測訊號及第二偵測訊號，邏輯電路判斷第一偵測訊號與第二偵測訊號是否同相，以產生突波檢測訊號，其中突波檢測訊號用以指示時脈輸入訊號中是否發生時脈突波。

Description

時脈突波檢測電路

本發明是有關於一種檢測突波技術，且特別是有關於一種時脈突波檢測電路。

駭客在對保密晶片或系統進行攻擊時，透過在保密晶片或系統的操作時脈上施加適當的時脈突波（clock glitch）是最常被使用的方法之一。

時脈突波是指寬度小於一預定時間的時脈訊號，當時脈突波發生時，會造成系統無法正常運作或者運作錯誤，因而使得保密晶片或系統產生非正常的處理程序，也因此駭客得以進而取得權限及相關保密資料。

本發明提供一種時脈突波檢測電路，可偵測時脈突波，進而保護晶片或系統免於受時脈突波攻擊的威脅。

本發明的時脈突波檢測電路包括偵測電路以及邏輯電路。偵測電路用以接收時脈輸入訊號及時脈輸出訊號，所述偵測電路判斷所述時脈輸入訊號及所述時脈輸出訊號是否同相，以輸出第一偵測訊號及第二偵測訊號。邏輯電路耦接所述偵測電路，用以接收所述第一偵測訊號及所述第二偵測訊號，所述邏輯電路判斷所述第一偵測訊號與所述第二偵測訊號是否同相，以產生突波檢測訊號，其中所述突波檢測訊號用以指示所述時脈輸入訊號中是否發生時脈突波。

基於上述，本發明的實施例提供一種時脈突波檢測電路，利用時脈輸入訊號及時脈輸出訊號（此為將時脈輸入訊號中的時脈突波濾除後所產生的訊號）是否同相來產生用以指示時脈輸入訊號中未發生時脈突波的突波檢測訊號，進而利用突波檢測訊號來通知系統是否有時脈突波的發生。如此一來，可保護晶片或系統免於受時脈突波攻擊的威脅。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示本發明一實施例的時脈突波檢測電路的方塊圖。請參照圖1，時脈突波檢測電路100包括偵測電路110以及邏輯電路120，邏輯電路120耦接偵測電路110。

在本發明實施例中，偵測電路110接收時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT，並判斷時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT是否同相，以輸出偵測訊號DS1及偵測訊號DS2。邏輯電路120接收偵測訊號DS1與偵測訊號DS2，並判斷偵測訊號DS1與偵測訊號DS2是否同相，以產生突波檢測訊號GDS。特別是，突波檢測訊號GDS用以指示時脈輸入訊號CLK_IN中是否發生時脈突波。

具體而言，在偵測電路110判斷時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT為反相時，在一實施例中，偵測電路110致能偵測訊號DS1與偵測訊號DS2中的一者，並禁能偵測訊號DS1與偵測訊號DS2中的另一者。接著，邏輯電路120判斷偵測訊號DS1與偵測訊號DS2為反相，而產生指示時脈輸入訊號CLK_IN中有時脈突波發生的突波檢測訊號GDS。

相對地，在偵測電路110判斷時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT為同相時，在一實施例中，偵測電路110同時「致能」偵測訊號DS1與偵測訊號DS2，在另一實施例中，偵測電路110同時「禁能」偵測訊號DS1與偵測訊號DS2。接著，邏輯電路120判斷偵測訊號DS1與偵測訊號DS2為同相，而產生指示時脈輸入訊號CLK_IN中沒有時脈突波發生的突波檢測訊號GDS。值得一提的，關於偵測電路110同時「致能」或同時「禁能」偵測訊號DS1與偵測訊號DS2的實施例將於圖2至圖4進一步說明。

在另一實施例中，時脈突波檢測電路100更包括賦能電路130，賦能電路130耦接邏輯電路120。賦能電路130接收致能訊號EN及時脈輸入訊號CLK_IN，並判斷致能訊號EN是否致能及時脈輸入訊號CLK_IN是否為未知訊號（unknown signal），以輸出賦能訊號ES。且在本實施例中，邏輯電路120接收偵測訊號DS1、偵測訊號DS2及賦能訊號ES，以產生突波檢測訊號GDS。特別是，在一實施例中，致能訊號EN例如為電源電壓位準，本發明並不加以限制。

詳細來說，在致能訊號EN為致能狀態（邏輯1）且時脈輸入訊號CLK_IN不為未知訊號時，賦能電路130致能賦能訊號ES。且在賦能訊號ES為致能狀態時，邏輯電路120判斷偵測訊號DS1與偵測訊號DS2是否同相，以產生突波檢測訊號GDS，此判斷方式已於前述段落中描述，在此便不多贅述。相對地，在致能訊號EN為禁能狀態（邏輯0）或時脈輸入訊號CLK_IN為未知訊號時，賦能電路130禁能賦能訊號ES。且在賦能訊號ES為禁能狀態時，邏輯電路120產生指示時脈輸入訊號CLK_IN中沒有時脈突波發生的突波檢測訊號GDS。藉此，時脈突波檢測電路100可利用賦能電路130來防止在時脈輸入訊號CLK_IN為未知訊號時可能發生時脈突波偵測錯誤的問題。

在此，值得注意的，時脈輸出訊號CLK_OUT是將時脈輸入訊號CLK_IN中的時脈突波濾除後所產生的訊號。且在一實施例中，時脈突波檢測電路100更包括時脈濾波電路（圖1中未繪示），時脈濾波電路耦接偵測電路110。時脈濾波電路接收時脈輸入訊號CLK_IN，並濾除時脈輸入訊號CLK_IN中的時脈突波，以產生時脈輸出訊號CLK_OUT。時脈濾波電路將於圖5進一步說明。

圖2及圖3為說明時脈突波檢測電路100在時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT為同相時，偵測電路110「致能」偵測訊號DS1與偵測訊號DS2的電路架構。

圖2繪示本發明一實施例的時脈突波檢測電路的電路圖。請參照圖2，在一實施例中，時脈突波檢測電路200包括偵測電路210以及邏輯電路220，邏輯電路220耦接偵測電路210。

偵測電路210包括反向器211、反向器212、D型正反器213及D型正反器214，D型正反器213耦接反向器211，D型正反器214耦接反向器212。反向器211接收時脈輸出訊號CLK_OUT，以輸出反向時脈輸出訊號CLK_OUTB。反向器212接收時脈輸入訊號CLK_IN，以輸出反向時脈輸入訊號CLK_INB。D型正反器213的資料輸入端（D）接收反向時脈輸出訊號CLK_OUTB及時脈輸入端（CLK）接收時脈輸入訊號CLK_IN，並於資料輸出端（Q）輸出偵測訊號DS1。D型正反器214的資料輸入端（D）接收時脈輸出訊號CLK_OUT及時脈輸入端（CLK）接收反向時脈輸入訊號CLK_INB，並於資料輸出端（Q）輸出偵測訊號DS2。

邏輯電路220包括反及閘221，反及閘221接收偵測訊號DS1及偵測訊號DS2，以輸出判斷訊號DS（在本實施例中，判斷訊號DS即為突波檢測訊號GDS）。也就是說，在偵測訊號DS1及偵測訊號DS2皆為致能（邏輯1）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中未發生時脈突波，且在偵測訊號DS1及偵測訊號DS2中的一者為禁能（邏輯0）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中發生時脈突波。

在另一實施例中，時脈突波檢測電路200更包括賦能電路230，賦能電路230耦接邏輯電路220。

賦能電路230包括D型正反器231及D型正反器232，D型正反器232耦接D型正反器231。D型正反器231的資料輸入端（D）接收致能訊號EN、時脈輸入端（CLK）接收時脈輸入訊號CLK_IN及清除輸入端（CLR）接收反向的致能訊號EN，並於資料輸出端（Q）輸出正反器輸出訊號FS。D型正反器232的資料輸入端（D）接收正反器輸出訊號FS、時脈輸入端（CLK）接收時脈輸入訊號CLK_IN及清除輸入端（CLR）接收反向的致能訊號EN，並於資料輸出端（Q）輸出賦能訊號ES。

且邏輯電路220更包括及閘222，及閘222耦接反及閘221。及閘222接收判斷訊號DS及賦能訊號ES，以輸出突波檢測訊號GDS。換言之，在判斷訊號DS及賦能訊號ES中的一者為禁能（邏輯0）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中未發生時脈突波，且在判斷訊號DS及賦能訊號ES皆為致能（邏輯1）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中發生時脈突波。

圖3繪示本發明一實施例的時脈突波檢測電路的電路圖。請參照圖3，在一實施例中，時脈突波檢測電路300包括偵測電路310以及邏輯電路320，邏輯電路320耦接偵測電路310。

偵測電路310包括反向器311、反向器312、SR型正反器313及SR型正反器314，SR型正反器313耦接反向器311，SR型正反器314耦接反向器311及反向器312。反向器311接收時脈輸出訊號CLK_OUT，以輸出反向時脈輸出訊號CLK_OUTB。反向器312接收時脈輸入訊號CLK_IN，以輸出反向時脈輸入訊號CLK_INB。SR型正反器313的資料輸入端（S）接收時脈輸出訊號CLK_OUT、資料輸入端（R）接收輸出反向時脈輸出訊號CLK_OUTB及時脈輸入端（CLK）接收時脈輸入訊號CLK_IN，並於資料輸出端（Q）輸出偵測訊號DS1。SR型正反器314的資料輸入端（S）接收反向時脈輸出訊號CLK_OUTB、資料輸入端（R）接收時脈輸出訊號CLK_OUT及時脈輸入端（CLK）接收反向時脈輸入訊號CLK_INB，並於資料輸出端（Q）輸出偵測訊號DS2。

邏輯電路320包括反及閘321，反及閘321接收偵測訊號DS1及偵測訊號DS2，以輸出判斷訊號DS（在本實施例中，判斷訊號DS即為突波檢測訊號GDS）。也就是說，在偵測訊號DS1及偵測訊號DS2皆為致能（邏輯1）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中未發生時脈突波，且在偵測訊號DS1及偵測訊號DS2中的一者為禁能（邏輯0）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中發生時脈突波。

在一實施例中，SR型正反器313及SR型正反器314的資料輸入端（S）所接收的訊號與資料輸入端（R）所接收的訊號為可互換的。

在另一實施例中，時脈突波檢測電路300更包括賦能電路330。賦能電路330包括D型正反器331及D型正反器332，且邏輯電路320更包括及閘322。在此須特別注意的是，圖3的邏輯電路320及賦能電路330相同於圖2的邏輯電路220及賦能電路230，在此便不多贅述。

圖4為說明時脈突波檢測電路在時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT為同相時，偵測電路「禁能」偵測訊號DS1與偵測訊號DS2的電路架構。

圖4繪示本發明一實施例的時脈突波檢測電路的電路圖。請參照圖4，在一實施例中，時脈突波檢測電路400包括偵測電路410以及邏輯電路420，邏輯電路420耦接偵測電路410。

偵測電路410包括反向器411、反向器412、D型正反器413及D型正反器414，D型正反器414耦接反向器411及反向器412。反向器411接收時脈輸出訊號CLK_OUT，以輸出反向時脈輸出訊號CLK_OUTB。反向器412接收時脈輸入訊號CLK_IN，以輸出反向時脈輸入訊號CLK_INB。D型正反器413的資料輸入端（D）接收時脈輸出訊號CLK_OUT及時脈輸入端（CLK）接收時脈輸入訊號CLK_IN，並於資料輸出端（Q）輸出偵測訊號DS1。D型正反器414的資料輸入端（D）接收反向時脈輸出訊號CLK_OUTB及時脈輸入端（CLK）接收反向時脈輸入訊號CLK_INB，並於資料輸出端（Q）輸出偵測訊號DS2。

邏輯電路420包括或閘421，或閘421接收偵測訊號DS1及偵測訊號DS2，以輸出判斷訊號DS（在本實施例中，判斷訊號DS即為突波檢測訊號GDS）。也就是說，在偵測訊號DS1及偵測訊號DS2皆為禁能（邏輯0）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中未發生時脈突波，且在偵測訊號DS1及偵測訊號DS2中的一者為致能（邏輯1）時，突波檢測訊號GDS指示時脈輸入訊號CLK_IN中發生時脈突波。

在另一實施例中，時脈突波檢測電路400更包括賦能電路430。賦能電路430包括D型正反器4331及D型正反器432，且邏輯電路420更包括及閘422。在此須特別注意的是，圖4的賦能電路430相同於圖2的賦能電路230，並且邏輯電路420中及閘422的動作類似於邏輯電路220中及閘222的動作，在此便不多贅述。

圖5繪示本發明一實施例的時脈濾波電路的電路圖。請參照圖5，時脈濾波電路500包括反向器510、脈波產生器520、脈波產生器530及SR型正反器540，脈波產生器520耦接反向器510，SR型正反器540耦接脈波產生器520及脈波產生器530。反向器510接收時脈輸入訊號CLK_IN，以輸出反向時脈輸入訊號CLK_INB。脈波產生器520接收反向時脈輸入訊號CLK_INB，且輸出脈波訊號CLK_INB_P。脈波產生器530接收時脈輸入訊號CLK_IN，且輸出脈波訊號CLK_IN_P。SR型正反器540的資料輸入端（S）接收脈波訊號CLK_INB_P及資料輸入端（R）接收脈波訊號CLK_IN_P，且輸出時脈輸出訊號CLK_OUT。

在一實施例中，SR型正反器540的資料輸入端（S）所接收的訊號與資料輸入端（R）所接收的訊號為可互換的。

圖6繪示本發明一實施例的時脈突波檢測電路的模擬波形圖。請參照圖6，圖6示出時脈輸入訊號CLK_IN、時脈輸出訊號CLK_OUT及突波檢測訊號GDS的波形600。圖6為圖2實施例的時脈突波檢測電路200的模擬波形圖。因圖5時脈濾波電路500的脈波產生器520及脈波產生器530的電路結構，會使時脈輸入訊號CLK_IN和時脈輸出訊號CLK_OUT間有一延遲（delay）時間。在一實施例中，延遲時間的長度可與脈波產生器520及脈波產生器530的電路結構相關，本發明並不加以限制。在時脈輸入訊號CLK_IN相位改變時，時脈突波檢測電路200會依時脈輸出訊號CLK_OUT的準位判斷時脈輸入訊號CLK_IN是否發生時脈突波。值得注意的是，時脈突波檢測電路200會依據延遲時間設定判斷的依據。在圖6實施例中，因延遲時間未滿半個週期，故當時脈輸入訊號CLK_IN準位由高變低，則時脈突波檢測電路200會判斷時脈輸出訊號CLK_OUT是否為高準位，若時脈輸出訊號CLK_OUT為高準位，則表示沒有發生時脈突波，若時脈輸出訊號CLK_OUT為低準位，則表示有發生時脈突波。當時脈輸入訊號CLK_IN準位由低變高，則時脈突波檢測電路200會判斷時脈輸出訊號CLK_OUT是否為低準位，若時脈輸出訊號CLK_OUT為低準位，則表示沒有發生時脈突波，若時脈輸出訊號CLK_OUT為高準位，則表示有發生時脈突波。應注意，時脈突波檢測電路200以延遲時間未滿半個週期來設定判斷的依據，然而本發明並不加以限制。

在波形600中虛線方框610處，時脈輸入訊號CLK_IN準位由高變低，而時脈輸出訊號CLK_OUT為低準位，故時脈輸入訊號CLK_IN發生時脈突波，因而藉由時脈濾波電路500將時脈輸入訊號CLK_IN中的時脈突波濾除，以產生時脈輸出訊號CLK_OUT，並且藉由偵測電路210及邏輯電路220接收時脈輸入訊號CLK_IN及時脈輸出訊號CLK_OUT，以產生偵測到時脈輸入訊號CLK_IN中有時脈突波發生的突波檢測訊號GDS。據此，時脈突波檢測電路能在抑制時脈突波的同時，也能夠具有偵測時脈突波的功能（輸出突波檢測訊號GDS以通知系統時脈輸入訊號CLK_IN中有無時脈突波的發生）。

綜上所述，本發明所提供的時脈突波檢測電路，首先，偵測電路接收時脈輸入訊號及時脈輸出訊號（此為將時脈輸入訊號中的時脈突波濾除後所產生的訊號），並且在偵測電路判斷時脈輸入訊號及時脈輸出訊號為同相時，輸出一組同相的偵測訊號，接著，邏輯電路接收該組同相的偵測訊號，並產生用以指示時脈輸入訊號中未發生時脈突波的突波檢測訊號；在偵測電路判斷時脈輸入訊號及時脈輸出訊號為反相時，輸出一組反相的偵測訊號，接著，邏輯電路接收該組反相的偵測訊號，並產生用以指示時脈輸入訊號中發生時脈突波的突波檢測訊號，藉此可利用突波檢測訊號來通知系統是否有時脈突波的發生。如此一來，可保護晶片或系統免於受時脈突波攻擊的威脅。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400:時脈突波檢測電路 110、210、310、410:偵測電路 120、220、320、420:邏輯電路 130、230、330、430:賦能電路 211、212、311、312、411、412、510:反向器 213、214、231、232、331、332、413、414、431、432:D型正反器 221、321:反及閘 222、322、422:及閘 313、314、540:SR型正反器 421:或閘 500:時脈濾波電路 520、530:脈波產生器 600:波形 610:虛線方框 CLK_IN:時脈輸入訊號 CLK_IN_P、CLK_INB_P:脈波訊號 CLK_INB:反向時脈輸入訊號 CLK_OUT:時脈輸出訊號 CLK_OUTB:反向時脈輸出訊號 DS:判斷訊號 DS1、DS2:偵測訊號 EN:致能訊號 ES:賦能訊號 FS:正反器輸出訊號 GDS:突波檢測訊號

圖1繪示本發明一實施例的時脈突波檢測電路的方塊圖。圖2繪示本發明一實施例的時脈突波檢測電路的電路圖。圖3繪示本發明一實施例的時脈突波檢測電路的電路圖。圖4繪示本發明一實施例的時脈突波檢測電路的電路圖。圖5繪示本發明一實施例的時脈濾波電路的電路圖。圖6繪示本發明一實施例的時脈突波檢測電路的模擬波形圖。

100:時脈突波檢測電路

110:偵測電路

120:邏輯電路

130:賦能電路

CLK_IN:時脈輸入訊號

CLK_OUT:時脈輸出訊號

DS1、DS2:偵測訊號

EN:致能訊號

ES:賦能訊號

GDS:突波檢測訊號

Claims

一種時脈突波檢測電路，包括：偵測電路，用以接收時脈輸入訊號及時脈輸出訊號，所述偵測電路判斷所述時脈輸入訊號及所述時脈輸出訊號是否同相，以輸出第一偵測訊號及第二偵測訊號；以及邏輯電路，耦接所述偵測電路，用以接收所述第一偵測訊號及所述第二偵測訊號，所述邏輯電路判斷所述第一偵測訊號與所述第二偵測訊號是否同相，以產生突波檢測訊號，其中所述突波檢測訊號用以指示所述時脈輸入訊號中是否發生時脈突波，其中所述時脈輸出訊號是將所述時脈輸入訊號中的所述時脈突波濾除後所產生的訊號。
如申請專利範圍第1項所述的時脈突波檢測電路，其中在所述時脈輸入訊號及所述時脈輸出訊號為反相時，所述偵測電路致能所述第一偵測訊號與所述第二偵測訊號中的一者，並禁能所述第一偵測訊號與所述第二偵測訊號中的另一者，且所述邏輯電路判斷所述第一偵測訊號與所述第二偵測訊號為反相以產生所述突波檢測訊號，所述突波檢測訊號指示所述時脈輸入訊號中發生時脈突波。
如申請專利範圍第2項所述的時脈突波檢測電路，其中在所述時脈輸入訊號及所述時脈輸出訊號為同相時，所述偵測電路致能所述第一偵測訊號與所述第二偵測訊號，且所述邏輯電路判斷所述第一偵測訊號與所述第二偵測訊號為同相以產生所述突波檢測訊號，所述突波檢測訊號指示所述時脈輸入訊號中未發生時脈突波。
如申請專利範圍第3項所述的時脈突波檢測電路，其中所述邏輯電路包括反及閘，在所述第一偵測訊號及所述第二偵測訊號皆為致能時，所述突波檢測訊號指示所述時脈輸入訊號中未發生時脈突波，且在所述第一偵測訊號及所述第二偵測訊號中的一者為禁能時，所述突波檢測訊號指示所述時脈輸入訊號中發生時脈突波。
如申請專利範圍第4項所述的時脈突波檢測電路，其中所述偵測電路包括：第一反向器，用以接收所述時脈輸出訊號，以輸出反向時脈輸出訊號；第二反向器，用以接收所述時脈輸入訊號，以輸出反向時脈輸入訊號；第一正反器，耦接所述第一反向器，用以接收所述反向時脈輸出訊號及所述時脈輸入訊號，以輸出所述第一偵測訊號；以及第二正反器，耦接所述第二反向器，用以接收所述反向時脈輸入訊號及所述時脈輸出訊號，以輸出所述第二偵測訊號。
如申請專利範圍第4項所述的時脈突波檢測電路，其中所述偵測電路包括：第一反向器，用以接收所述時脈輸出訊號，以輸出反向時脈輸出訊號；第二反向器，用以接收所述時脈輸入訊號，以輸出反向時脈輸入訊號；第一正反器，耦接所述第一反向器，用以接收所述時脈輸出訊號、所述反向時脈輸出訊號及所述時脈輸入訊號，以輸出所述第一偵測訊號；以及第二正反器，耦接所述第一反向器及所述第二反向器，用以接收所述反向時脈輸出訊號、所述時脈輸出訊號及所述反向時脈輸入訊號，以輸出所述第二偵測訊號。
如申請專利範圍第2項所述的時脈突波檢測電路，其中在所述時脈輸入訊號及所述時脈輸出訊號為同相時，所述偵測電路禁能所述第一偵測訊號與所述第二偵測訊號，且所述邏輯電路判斷所述第一偵測訊號與所述第二偵測訊號為同相以產生所述突波檢測訊號，所述突波檢測訊號指示所述時脈輸入訊號中未發生時脈突波。
如申請專利範圍第1項所述的時脈突波檢測電路，更包括：賦能電路，耦接所述邏輯電路，用以接收致能訊號及所述時脈輸入訊號，所述賦能電路判斷所述致能訊號是否致能及所述時脈輸入訊號是否為未知訊號，以輸出賦能訊號，且其中所述邏輯電路接收所述第一偵測訊號、所述第二偵測訊號及所述賦能訊號，以產生所述突波檢測訊號。
如申請專利範圍第1項所述的時脈突波檢測電路，更包括：時脈濾波電路，耦接所述偵測電路，用以接收所述時脈輸入訊號，並濾除所述時脈輸入訊號中的時脈突波，以產生所述時脈輸出訊號。
如申請專利範圍第9項所述的時脈突波檢測電路，所述時脈濾波電路包括：第三反向器，用以接收所述時脈輸入訊號，以輸出反向時脈輸入訊號；第一脈波產生器，耦接所述第三反向器，用以接收所述反向時脈輸入訊號，以輸出第一脈波訊號；第二脈波產生器，用以接收所述時脈輸入訊號，以輸出第二脈波訊號；以及第五正反器，耦接所述第一脈波產生器及所述第二脈波產生器，用以接收所述第一脈波訊號及所述第二脈波訊號，以輸出所述時脈輸出訊號。