[go: up one dir, main page]

TWI690757B - 畫素結構及其修補方法 - Google Patents

畫素結構及其修補方法 Download PDF

Info

Publication number
TWI690757B
TWI690757B TW108100533A TW108100533A TWI690757B TW I690757 B TWI690757 B TW I690757B TW 108100533 A TW108100533 A TW 108100533A TW 108100533 A TW108100533 A TW 108100533A TW I690757 B TWI690757 B TW I690757B
Authority
TW
Taiwan
Prior art keywords
emitting element
electrode
light emitting
signal lines
light
Prior art date
Application number
TW108100533A
Other languages
English (en)
Other versions
TW202026732A (zh
Inventor
顏澤宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108100533A priority Critical patent/TWI690757B/zh
Priority to US16/520,356 priority patent/US10867875B2/en
Priority to CN201910778080.6A priority patent/CN110416231B/zh
Application granted granted Critical
Publication of TWI690757B publication Critical patent/TWI690757B/zh
Publication of TW202026732A publication Critical patent/TW202026732A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種畫素結構包括，基板、元件層設置於基板上、第一絕緣層設置於元件層上、第一發光元件設置於第一絕緣層上、第二發光元件設置於第一絕緣層上、多條第一訊號線設置於第一絕緣層上以及多條第二訊號線。第一訊號線電性連接至元件層且第一訊號線電性絕緣於第一發光元件。第二訊號線電性連接第一訊號線及第二發光元件。於第一方向上，第二發光元件重疊第一發光元件的部分，且第一發光元件的電極及第二發光元件的電極朝第一方向設置。一種畫素結構的修補方法亦被提出。

Description

畫素結構及其修補方法
本發明是有關於一種畫素結構及其修補方法，且特別是有關於一種垂直堆疊發光元件的畫素結構及其修補方法。
隨著科技的進步，發光二極體已成為常見且廣泛應用於各種領域的元件。以作為光源而言，發光二極體具有許多優點，包含能量消耗低、使用壽命長以及切換速度快等。因此，傳統光源已經逐漸被發光二極體所替代。
除了作為光源外，發光二極體也已經應用於顯示領域。一般而言，發光二極體是透過巨量轉置於子畫素內。當發光二極體損壞或因精度公差而偏移預定位置而無法與導線連接時，就無法發光而產生暗點，降低顯示品質。此外，習知的修補方法是透過逐一替換發光二極體，不僅製程繁瑣，更需要大量時間，提升製造成本。
本發明之一實施例的畫素結構，包括基板、元件層設置於基板上、第一絕緣層設置於元件層上、第一發光元件設置於第一絕緣層上、第二發光元件設置於第一絕緣層上、多條第一訊號線設置於第一絕緣層上以及多條第二訊號線。第一發光元件包括第一半導體層、第二半導體層、第一電極電性連接第一半導體層以及第二電極電性連接第二半導體層。第二發光元件包括第三半導體層、第四半導體層、第三電極電性連接第三半導體層以及第四電極電性連接第四半導體層。這些第一訊號線電性連接至元件層，這些第一訊號線電性絕緣於第一發光元件的第一電極。這些第二訊號線電性連接至這些第一訊號線及第二發光元件的第三電極。於第一方向上，第二發光元件重疊第一發光元件的部分，且第一電極、第二電極、第三電極及第四電極朝第一方向設置。
本發明之一實施例的畫素結構的修補方法，包括以下步驟。提供基板。形成元件層於基板上。形成第一絕緣層於元件層上。轉置第一發光元件於第一絕緣層上。形成線路層於第一絕緣層上，電性連接至元件層。形成第二絕緣層於第一絕緣層上，覆蓋第一發光元件及線路層。設置第二發光元件於第二絕緣層上，且於第一方向上，第二發光元件重疊第一發光元件的部分。以及，形成多條第二訊號線於第二絕緣層上，這些第二訊號線電性連接至線路層及第二發光元件。第一發光元件具有第一電極及第二電極，第二發光元件具有第三電極及第四電極，第一電極、第二電極、第三電極及第四電極朝第一方向設置。
基於上述，在本發明一實施例的畫素結構及/或其修補方法中，由於在進行修補時，不需移除因精度公差或損壞產生暗點的第一發光元件，即可進行修補。因此，可簡化畫素結構的修補方法、縮短修補時間以減少畫素結構的製造成本。另外，由於畫素結構於修補後，第二發光單元可以重疊部分的第一發光單元，係以垂直堆疊的方式設置，因此，畫素結構可以具有優良的光場型，以提升應用上述畫素結構的顯示品質。
本發明之目的之一係為修補因精度公差產生暗點的畫素結構。
本發明之目的之一係為修補因損壞產生暗點的畫素結構。
本發明之目的之一係為簡化畫素結構的修補方法。
本發明之目的之一係為縮短畫素結構的修補時間。
本發明之目的之一係為減少畫素結構的製造成本。
本發明之目的之一係為提升應用畫素結構的顯示品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。
在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或 “直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。
應當理解，儘管術語“第一”、“第二”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式“一”、“一個”和“該”旨在包括複數形式，包括“至少一個”。“或”表示“及/或”。如本文所使用的，術語“及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語“包括”及/或“包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其他特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
此外，諸如“下”或“底部”和“上”或“頂部”的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的“下”側的元件將被定向在其他元件的“上”側。因此，示例性術語“下”可以包括“下”和“上”的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其他元件“下方”或“下方”的元件將被定向為在其他元件 “上方”。因此，示例性術語“下面”或“下面”可以包括上方和下方的取向。
本文使用的“約”、“實質上”、“基本上”、或“近似”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1為本發明一實施例的畫素結構的剖面示意圖。請參考圖1，在本實施例中，畫素結構10包括基板100、元件層120設置於基板100上、第一絕緣層140設置於元件層120上、第一發光元件210設置於第一絕緣層140上、第二發光元件220設置於第一絕緣層140上、多條第一訊號線161設置於第一絕緣層140上以及多條第二訊號線162電性連接這些第一訊號線161及第二發光元件。其中，於第一方向D1上，第二發光元件220重疊第一發光元件210的部分。畫素結構10更包括第三發光元件230設置於第一絕緣層140上。這些第一訊號線161電性連接至第三發光元件230。在本實施例中，畫素結構10例如為發光二極體（light emitting diode，LED），應用於需進行修補的顯示面板（display panel）。以下將以一實施例說明畫素結構10的修補方法。
圖2A至圖2H為本發明一實施例的畫素結構的修補方法的剖面示意圖。圖3A為本發明一實施例的第一發光元件及第二發光元件的上視示意圖，圖3A為了方便說明及觀察，僅示意性地繪示部分構件。圖3B為本發明一實施例的第三發光元件的上視示意圖，圖3B為了方便說明及觀察，僅示意性地繪示部分構件。請先參考圖2A，首先，提供基板100。接著，形成元件層120於基板100上。基板100的材料可以是玻璃、石英、有機聚合物、不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料）或是其他可適用的材料。若使用導電材料或金屬時，則在基板100上覆蓋一層絕緣材料（未繪示），以避免短路問題。
元件層120例如是主動元件陣列，包括介電層、多個主動元件以及連接這些主動元件的多條導線（未繪示）。上述主動元件包括薄膜電晶體（thin film transistor，TFT）。薄膜電晶體包括閘極、通道層以及電性連接至通道層的源極與汲極（未繪示）。薄膜電晶體可為底部閘極型薄膜電晶體（Bottom Gate-TFT）、頂部閘極型薄膜電晶體（Top Gate-TFT）或其他適合類型的薄膜電晶體。在本實施例中，薄膜電晶體例如為低溫多晶矽薄膜電晶體（low temperature poly-Si，LTPS）或非晶矽薄膜電晶體（amorphous Si，a-Si），但本發明不以此為限。
接著，形成第一絕緣層140於元件層120上。形成第一絕緣層140的步驟包括，先形成第一絕緣材料（未繪示），再於第一絕緣材料中形成多個容置空間142，以完成第一絕緣層140。在一些實施例中，還包括於第一絕緣材料中形成多個貫穿第一絕緣層140的開孔（未標示），以於後續的製程中，讓訊號線，例如掃描線、資料線或電源線等，透過開口而電性連接至元件層120。在本實施例中，第一絕緣層140的材質包括具黏性的光阻材料。上述光阻材料包括光固型光阻材料或熱固型光阻材料。形成第一絕緣材料的方法，包括物理氣相沉積法或化學氣相沉積法。形成容置空間142的方法，包括透過半色調光罩（half-tone mask）或灰階光罩（grey-tone mask）進行微影蝕刻製程，以圖案化第一絕緣材料。如此，本發明可直接圖案化光阻材料做為絕緣層，以簡化製程。
在一些實施例中，第一絕緣層140的材質也包括無機材料、有機材料或其組合，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料，但本發明不以此為限。
請參考圖2B，接著，轉置第一發光元件210於第一絕緣層140上。此外，在進行後續形成第一訊號線的步驟之前，畫素結構10的修補方法更包括轉置第三發光元件230於第一絕緣層140上。舉例而言，第一發光元件210與第三發光元件230是分別設置於第一絕緣層140的對應的容置空間142中。在本實施例中，第一發光元件210設置於圖2B中位於右側的容置空間142，而第三發光元件230設置於圖2B中位於左側的容置空間142。
轉置發光元件210、230的方式包括，先將成長好的發光元件210、230配置在臨時載板（未繪示）上，再以靜電方式、真空吸取方式、機械手臂取放（pick and place）方式、晶圓對晶圓接合（wafer to wafer bonding）方式或黏取方式將發光元件210、230轉置（transfer）第一絕緣層140上。
在本實施例中，第一發光元件210可以是水平式發光二極體，亦即第一發光元件210及第三發光元件230的電極均位於同一側，將稍後再進行說明。在本實施例中，發光元件210、230例如為微型發光二極體（microLED）、次毫米發光二極體（mini-LED）或量子點發光二極體（quantum dot）。如圖2B所示，第一發光元件210包括第一半導體層211、第二半導體層212、第一電極213電性連接第一半導體層211以及第二電極214電性連接第二半導體層212。第一半導體層211形成於第二半導體層212上。在一些實施例中，第一發光元件210還包括第一發光層215，且第一發光層215位於第一半導體層211與第二半導體層212之間。第三發光元件230包括第五半導體層231、第六半導體層232、第五電極233電性連接第五半導體層231以及第六電極234電性連接第六半導體層232。第五半導體層231形成於第六半導體層232上。在一些實施例中，第三發光元件230還包括第三發光層235，且第三發光層235位於第五半導體層231與第六半導體層232之間。
詳細而言，第一發光元件210的製造方法如下。首先，於磊晶基板（未繪示）上依序形成第二半導體層212、第一發光層215以及第一半導體層211。在一些實施例中，第一半導體層211的導電型與第二半導體層212的導電型不同。舉例來說，第二半導體層212可以是N型半導體材料，第一半導體層211可以是P型半導體材料；反之亦然。在一些實施例中，N型半導體材料或P型半導體材料包括氮化鎵 （GaN）、氮化銦鎵（InGaN）、砷化鎵（GaAs）或其他IIIA族和VA族元素組成的材料或其他合適的材料，但本發明不以此為限。第一發光層215例如具有量子井（Quantum Well, QW），例如：單量子井（SQW）、多量子井（MQW）或其它的量子井，P型半導體層提供的電洞與N型半導體層提供的電子可以在發光層結合，並以光的模式釋放出能量。第一發光層215的材料例如包括氮化鎵（GaN）、氮化銦鎵（InGaN）、砷化鎵（GaAs）、磷化鋁鎵銦（AlGaInP）、砷化銦鋁鎵（InAlGaAs）或其他IIIA族和VA族元素組成的材料或其他合適的材料。
然後，移除部分第一半導體層211與部分第一發光層215，以暴露出第二半導體層212的部分表面。接著，將第一電極213形成在第一半導體層211的部分表面上，並將第二電極214形成在第二半導體層212的表面上。在一些實施例中，第一電極213與第二電極214可以是相同材料，例如是導電材料。在本實施例中，第一電極213與第二電極214係形成於第一發光元件210的同一側，面向同一方向。因此，第一發光元件210係為水平式發光二極體。
第三發光元件230的製造方法及材料與第一發光元件210相似，故不再贅述。在本實施例中，第五電極233與第六電極234係形成於第三發光元件230的同一側，面向同一方向。至此，已完成第一發光元件210及第三發光元件230的成長。
在本實施例中，於垂直基板100的第一方向D1上，第一發光元件210的第二半導體層212接觸第一絕緣層140，第三發光元件230的第六半導體層232接觸第一絕緣層140。如此，第一電極213、第二電極214、第五電極233及第六電極234均朝相同的第一方向D1設置。在本實施例中，第一方向D1為往基板100上方垂直延伸的方向。
在此需注意的是，由於轉置製程具有精度公差，或者由於第一絕緣層140的表面不平整，而造成第一發光元件210在轉置後位移，因此導致第一發光元件210發生偏移。具體而言，容置空間142具有中線L，且中線L的位置例如是發光元件210、230的預定轉置位置。舉例而言，第一發光元件210的中心不重疊對應的容置空間142的中線L，且與中線L之間具有距離K1。這是因為第一發光元件210於轉置時偏移了預定轉置位置。而，第三發光元件230的中心可以重疊對應的容置空間142的中線L，因此第三發光元件230的中心與中線L之間的距離K2可為極小或無距離（如圖2B所述，由於第三發光元件230的中心完全重疊中線L，因此距離K2為零，而直接標示於中線L上）。也就是說，距離K1大於距離K2。由於第一發光元件210發生偏移，因此第一發光元件210於後續的製程中，無法確實地與導線電性連接，而被定義為待修補的發光元件。由於第三發光元件230沒有偏移，因此可順利地在後續製程中與導線電性連接，而被定義為不需修補的發光元件。
請參考圖2C，接著，形成線路層M1於第一絕緣層141上。基於導電性的考量，線路層M1一般是使用金屬材料，但本發明不限於此。在其他實施例中，線路層M1也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其他導電材料的堆疊層。形成線路層M1的方法包括物理氣相沉積法或化學氣相沉積法。
線路層M1包括多條第一訊號線161及多條第三訊號線163。具體而言，於後續進行的移除程序前，線路層M1更包括多條切斷前的第一訊號線161’。舉例而言，線路層M1的這些第一訊號線161及切斷前的第一訊號線161’可以電性連接至元件層120的主動元件，而這些第三訊號線163可以電性連接至元件層120的電源線；反之亦然。
形成這些第一訊號線161、切斷前的第一訊號線161’及第三訊號線163的方法包括微影蝕刻製程。進一步而言，第一訊號線161、切斷前的第一訊號線161’及第三訊號線163可為同一膜層且於同一製程步驟完成，但本發明不以此為限。
如圖2C所示，第一訊號線161可以電性連接至第三發光元件230的第五電極233，第三訊號線163可以電性連接至第三發光元件230的第六電極234，以完成將第三發光元件230電性連接至元件層120。然而，由於第一發光元件210產生偏移，因此切斷前的第一訊號線161’可將元件層120電性連接至第一發光元件210的第一電極213，但第三訊號線163不會接觸第一發光元件210的第二電極214。也就是說，第三訊號線163電性絕緣於第二電極214。
在一些實施例中，可在形成線路層M1的步驟之後，進行檢測程序。上述檢測程序適於檢測出畫素結構10中是否具有電性異常的發光元件。舉例而言，由於第三發光元件230可被第一訊號線161及第三訊號線163電性連接至元件層120，因此不會產生電性異常，而可被判定為不需修補的發光元件。然而，由於第一發光元件210僅與切斷前的第一訊號線161’電性連接，而與第三訊號線163電性絕緣，因此會產生電性異常，而被判定為待修補的發光元件。
值得注意的是，請參考圖2C及圖2D，當畫素結構10具有判定為待修補的發光元件時，例如第一發光元件210，畫素結構10的修補方法會在形成線路層M1的步驟之後，更包括進行移除程序（未繪示）的步驟。上述移除程序可以斷開線路層M1與第一發光元件210之間的連接。舉例而言，當檢測程序判定第一發光元件210具有電性異常時，可接著進行移除程序，以將連接於元件層120與第一發光元件210之間的切斷前的第一訊號線161’切斷，且斷開後的切斷前的第一訊號線161’可作為第一訊號線161而殘留於第一絕緣層140上。而，判定為電性正常的第三發光元件230則不進行移除程序。換句話說，在移除程序的步驟後，線路層M1的第一訊號線161（包括斷開後的切斷前第一訊號線161’）電性絕緣於第一發光元件210。在上述的設置下，第一發光元件210與元件層120電性連接可被斷開，因此不會影響元件層120的電性及功能。上述移除程序包括雷射切割（laser cutting）或刀具切割，但本發明不以此為限。其他在本領域中常用的移除方式亦可以用於本發明中。
在一些實施例中，若待修補的第一發光元件是僅電性連接至第三訊號線，移除程序也可以切斷連接元件層與第一發光元件的第三訊號線，本發明不以此為限。
然後，請參考圖2E及圖2F，形成第二絕緣層240於第一絕緣層140上。形成第二絕緣層240的方法與材料與第一絕緣層140類似，故不再贅述，惟主要的差異在於，於設置第二絕緣材料240’後，對第二絕緣材料240’進行微影蝕刻以形成第二絕緣層240於容置空間142中。舉例而言，於垂直基板100的第一方向D1上，第二絕緣層240重疊容置空間142並覆蓋第一發光元件210、第三發光元件230及線路層M1（標示於圖2C）的部分。在上述的設置下，第二絕緣層240可將第一發光元件210及第三發光元件230固定於容置空間142中，減少第三發光元件230脫落或斷線的機率。此外，第二絕緣層240還可以隔開第一訊號線161與第一發光元件210，減少電性異常的機率。
接著，請參考圖2G，設置第二發光元件220於第二絕緣層240上。具體而言，第二發光元件220設置於位於第一絕緣層140上的第二絕緣層240上。第二發光元件220製造方法及材料與第一發光元件210及第三發光元件230相似，故不再贅述。在本實施例中，第二發光元件220包括第三半導體層221、第四半導體層222、第三電極223電性連接第三半導體層221以及第四電極224電性連接第四半導體層222。第三半導體層221形成於第四半導體層222上。在一些實施例中，第二發光元件220還包括第二發光層225，且第二發光層225位於第三半導體層221與第四半導體層222之間。第三電極223與第四電極224係形成於第二發光元件220的同一側，面向同一方向，例如第一方向D1。在本實施例中，如圖2G所示，第二發光元件220的第四半導體層222接觸第二絕緣層240，且第一電極213、第二電極214、第三電極223及第四電極224均朝相同的第一方向D1設置。
值得注意的是，於垂直基板100的第一方向D1上，第二發光元件220重疊第一發光元件210的部分，但不以此為限。在一些實施例中，第二發光元件220也可以不重疊第一發光元件210。從另一角度而言，第二發光元件220垂直堆疊於第一發光元件210上，因此第二發光元件220與第一發光元件210及/或第三發光元件220分屬不同水平的膜層。在上述的設置下，第二發光元件220可與第一發光元件210重疊，而不需設置於第一發光元件210於基板上的正投影的側邊。如此，除了不影響其他光學元件如遮光層或反光層的設置外，更可以減少對出光的光場型的影響，提升畫素結構10的顯示品質。
另外，由於第二絕緣層240具有黏性，因此第二發光元件220可被固定在第二絕緣層240上，減少第二發光元件220於設置後脫落或移動的機率，提升畫素結構10的信賴度。
請參考圖2H、圖3A及圖3B。圖2H繪示為圖3A及圖3B中的剖面線A-A’、B-B’的剖面示意圖。圖3A繪示了第一發光元件210及第二發光元件220，且為了方便說明及觀察，而將被第二絕緣層240覆蓋的第一發光元件210以虛線表示。圖3B繪示了第三發光元件230，且為了方便說明及觀察，而將被第二絕緣層240覆蓋的第三發光元件230以虛線表示。接著，形成多條第二訊號線162於第二絕緣層240上。畫素結構10的修補方法更包括於形成這些第二訊號線162的步驟之後，形成多條第四訊號線164於第二絕緣層240上。這些第二訊號線162與第四訊號線164的形成方法與第一訊號線161及第三訊號線163相似，故不再贅述。換句話說，第二訊號線162與第四訊號線164也可以為同一膜層且於同一製程步驟完成，但本發明不以此為限。在一些實施例中，第二訊號線162與第四訊號線164的材質可為透明導電材料。所述透明導電材料包括金屬氧化物，諸如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物（諸如氧化鋅）、或者是上述至少二者之堆疊層，本發明不以此為限。
在本實施例中，這些第二訊號線162與第四訊號線164可全面地形成於每一發光元件，例如第一發光元件210及第三發光元件230上。換句話說，這些第二訊號線162與第四訊號線164是對應所有容置空間142設置，且於第一方向D1上，第二訊號線162與第四訊號線164分別重疊第一發光元件210的部分及第三發光元件230的部分。舉例而言，重疊第一發光元件210的一部分第二訊號線162及一部分第四訊號線164可分別電性連接第二發光元件220的第三電極223及第四電極224。重疊第三發光元件230的另一部分第二訊號線162及另一部分第四訊號線164則僅覆蓋第二絕緣層240且電性連接第一訊號線161及第三訊號線163，但不接觸任何發光元件，因此不會產生任何電性異常。如此，可簡化修補方法並縮短修補時間。
值得注意的是，如圖2H、圖3A及圖3B所示，第二訊號線162可以電性連接至線路層M1（標示於圖2C）的第一訊號線161及第二發光元件220的第三電極223。這些第四訊號線164可以電性連接至第三訊號線163及第二發光元件220的第四電極224，以完成將第二發光元件220電性連接至元件層120。在上述的設置下，由於第一電極213、第二電極214、第三電極223及第四電極224均朝相同的第一方向D1設置，因此可以簡單的直接於電極所在的表面上，直接形成第二訊號線162及第四訊號線164以將第二發光元件220導通至元件層120，進而完成修補。如此，本實施例的修補方法不需移除因精度公差或損壞產生暗點的發光元件，即可進行修補，以簡化畫素結構10的修補方法。此外，整面性形成第二訊號線162及第四訊號線164可以更進一步簡化修補方法、縮短修補時間以減少畫素結構10的製造成本。修補後的畫素結構10更可以具有優良的光場型，可以提升應用上述畫素結構10的顯示品質。
簡言之，本實施例的畫素結構10及/或其修補方法，由於不需移除因精度公差或損壞產生暗點的第一發光元件210，即可進行修補，因此可簡化畫素結構10的修補方法。此外，整面性形成第二訊號線162及第四訊號線164可以更進一步簡化修補方法、縮短修補時間以減少畫素結構10的製造成本。另外，由於畫素結構10於修補後，第二發光單元220可以重疊部分的第一發光單元210，係以垂直堆疊的方式設置，因此，畫素結構10可以具有優良的光場型，以提升應用上述畫素結構10的顯示品質。
下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。
圖4為本發明另一實施例的畫素結構的剖面示意圖。請參考圖1及圖4，本實施例的畫素結構10A與圖1的畫素結構10相似，主要的差異在於：第二訊號線162設置於第一發光元件210上，且於第一方向上D1，第二訊號線162重疊第一發光元件210的部分。舉例而言，這些第二訊號線162與第四訊號線164非全面地形成於每一發光元件。換句話說，使用者可以依據上述檢測程序的結果，選擇性地形成這些第二訊號線162與第四訊號線164以對應第一發光元件120。因此，第二訊號線162及第四訊號線僅重疊第一發光元件210及第二發光元件220的部分。在上述的設置下，重疊第一發光元件210的一部分第二訊號線162及一部分第四訊號線164可分別電性連接第二發光元件220的第三電極223及第四電極224。如此，除了可減少修補方法的用料，以減少製造成本，還可獲致與上述實施例類似的技術功效。
綜上所述，在本發明一實施例的畫素結構及/或其修補方法中，由於在進行修補時，於轉置第二發光元件前可先進行移除程序，切斷第一訊號線使第一發光元件不連接至元件層，因此不需移除因精度公差或損壞產生暗點的第一發光元件，即可進行修補。如此，不會影響元件層的電性及功能，還可簡化畫素結構的修補方法。此外，整面性形成第二訊號線及第四訊號線可以更進一步簡化修補方法、縮短修補時間以減少畫素結構的製造成本。另外，由於畫素結構於修補後，第二發光單元可以重疊部分的第一發光單元，係以垂直堆疊的方式設置，因此，畫素結構可以具有優良的光場型，以提升應用上述畫素結構的顯示品質。另外，也可以選擇性地形成第二訊號線及第四訊號線，以減少修補方法的用料，進一步減少製造成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10A:畫素結構 100:基板 120:元件層 140:第一絕緣層 142:容置空間 161:第一訊號線 161’:切斷前的第一訊號線 162:第二訊號線 163:第三訊號線 164:第四訊號線 210:第一發光元件 211:第一半導體層 212:第二半導體層 213:第一電極 214:第二電極 215:第一發光層 220:第二發光元件 221:第三半導體層 222:第四半導體層 223:第三電極 224:第四電極 225:第二發光層 230:第三發光元件 231:第五半導體層 232:第六半導體層 233:第五電極 234:第六電極 235:第三發光層 240:第二絕緣層 240’:第二絕緣材料 A-A’、B-B’:剖面線 D1:第一方向 K1、K2:距離 L:中線 M1:線路層
圖1為本發明一實施例的畫素結構的剖面示意圖。 圖2A至圖2H為本發明一實施例的畫素結構的修補方法的剖面示意圖。 圖3A為本發明一實施例的第一發光元件及第二發光元件的上視示意圖。 圖3B為本發明一實施例的第三發光元件的上視示意圖。 圖4為本發明另一實施例的畫素結構的剖面示意圖。
10:畫素結構
100:基板
120:元件層
140:第一絕緣層
161:第一訊號線
162:第二訊號線
163:第三訊號線
164:第四訊號線
210:第一發光元件
211:第一半導體層
212:第二半導體層
213:第一電極
214:第二電極
215:第一發光層
220:第二發光元件
221:第三半導體層
222:第四半導體層
223:第三電極
224:第四電極
225:第二發光層
230:第三發光元件
231:第五半導體層
232:第六半導體層
233:第五電極
234:第六電極
235:第三發光層
240:第二絕緣層
D1:第一方向

Claims (11)

  1. 一種畫素結構，包括：一基板；一元件層，設置於該基板上；一第一絕緣層，設置於該元件層上；一第一發光元件，設置於該第一絕緣層上，該第一發光元件包括一第一半導體層、一第二半導體層、一第一電極電性連接該第一半導體層以及一第二電極電性連接該第二半導體層；一第二發光元件，設置於該第一絕緣層上，該第二發光元件包括一第三半導體層、一第四半導體層、一第三電極電性連接該第三半導體層以及一第四電極電性連接該第四半導體層；多條第一訊號線，設置於該第一絕緣層上，該些第一訊號線電性連接至該元件層，且該些第一訊號線電性絕緣於該第一發光元件的該第一電極；以及多條第二訊號線，該些第二訊號線電性連接至該些第一訊號線及該第二發光元件的該第三電極，其中，於一第一方向上，該第二發光元件重疊該第一發光元件的部分，且該第一電極、該第二電極、該第三電極及該第四電極朝該第一方向設置。
  2. 如申請專利範圍第1項所述的畫素結構，更包括一第三發光元件，設置於該第一絕緣層上，該第三發光元件包括一第五 半導體層、一第六半導體層、一第五電極電性連接該第五半導體層以及一第六電極電性連接該第六半導體層，其中該些第一訊號線電性連接至該第三發光元件的該第五電極，其中該第五電極及該第六電極朝該第一方向設置。
  3. 如申請專利範圍第2項所述的畫素結構，更包括：多條第三訊號線，設置於該第一絕緣層上，該些第三訊號線電性連接至該元件層，該些第三訊號線電性絕緣於該第一發光元件的該第二電極，且該些第三訊號線電性連接至該第三發光元件的該第六電極；以及多條第四訊號線，該些第四訊號線的其中一部分電性連接至該些第三訊號線及該第二發光元件的該第四電極。
  4. 如申請專利範圍第2項所述的畫素結構，其中該第一絕緣層具有多個容置空間，該第一發光元件與該第三發光元件分別設置於對應的該容置空間。
  5. 如申請專利範圍第4項所述的畫素結構，更包括一第二絕緣層設置於該第一絕緣層上，該第二絕緣層覆蓋該第一發光元件及該第三發光元件，且該第一發光元件的中心與對應的該容置空間的中線之間的距離大於該第三發光元件的中心與對應的該另一容置空間的中線之間的距離。
  6. 一種畫素結構的修補方法，包括：提供一基板； 形成一元件層於該基板上；形成一第一絕緣層於該元件層上；轉置一第一發光元件於該第一絕緣層上；形成一線路層於該第一絕緣層上，電性連接至該元件層；形成一第二絕緣層於該第一絕緣層上，覆蓋該第一發光元件及該線路層；設置一第二發光元件於該第二絕緣層上，於一第一方向上，該第二發光元件重疊該第一發光元件的部分；以及形成多條第二訊號線於該第二絕緣層上，該些第二訊號線電性連接至該線路層及該第二發光元件，其中該第一發光元件具有一第一電極及一第二電極，該第二發光元件具有一第三電極及一第四電極，該第一電極、該第二電極、該第三電極及該第四電極朝該第一方向設置。
  7. 如申請專利範圍第6項所述的畫素結構的修補方法，其中該線路層包括多條第一訊號線及多條第三訊號線，該線路層將該元件層電性連接至該第一發光元件的該第一電極，且於形成該線路層的步驟之後，更包括：進行一移除程序，以斷開該線路層與該第一發光元件的連接，並使該些第一訊號線電性絕緣於該第一發光元件。
  8. 如申請專利範圍第7項所述的畫素結構的修補方法，更包括：於形成該第一絕緣層的步驟之後，且於形成該些第一訊號線 的步驟之前，轉置一第三發光元件於該第一絕緣層上，該第三發光元件具有一第五電極及一第六電極，且該些第一訊號線電性連接至該第三發光元件的該第五電極；以及於形成該些第二訊號線的步驟之後，形成多條第四訊號線於該第二絕緣層上，該些第四訊號線的其中一部分電性連接至該些第三訊號線及該第二發光元件的該第四電極，其中，該些第三訊號線電性絕緣於該第一發光元件的該第二電極，且該些第三訊號線電性連接至該第三發光元件的該第六電極。
  9. 如申請專利範圍第8項所述的畫素結構的修補方法，其中該些第二訊號線的形成方法包括，將該些第二訊號線設置於第一發光元件及第三發光元件上，且於該第一方向上，該些第二訊號線分別重疊該第一發光元件的部分及該第三發光元件的部分。
  10. 如申請專利範圍第8項所述的畫素結構的修補方法，其中該些第二訊號線的形成方法包括，將該些第二訊號線設置於第一發光元件上，且於該第一方向上，該些第二訊號線重疊該第一發光元件的部分。
  11. 一種畫素結構，包括：一基板；一元件層，設置於該基板上；一第一絕緣層，設置於該元件層上；一第一發光元件，設置於該第一絕緣層上，該第一發光元件 包括一第一半導體層、一第二半導體層、一第一電極電性連接該第一半導體層以及一第二電極電性連接該第二半導體層；一第二絕緣層設置於該第一絕緣層上；一第二發光元件，設置於該第二絕緣層上，該第二發光元件包括一第三半導體層、一第四半導體層、一第三電極電性連接該第三半導體層以及一第四電極電性連接該第四半導體層；多條第一訊號線，設置於該第一絕緣層上，該些第一訊號線電性連接至該元件層，且該些第一訊號線電性絕緣於該第一發光元件的該第一電極；以及多條第二訊號線，該些第二訊號線電性連接至該些第一訊號線及該第二發光元件的該第三電極，其中，於一第一方向上，該第二發光元件重疊該第一發光元件的部分，且該第一電極、該第二電極、該第三電極及該第四電極朝該第一方向設置。
TW108100533A 2019-01-07 2019-01-07 畫素結構及其修補方法 TWI690757B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108100533A TWI690757B (zh) 2019-01-07 2019-01-07 畫素結構及其修補方法
US16/520,356 US10867875B2 (en) 2019-01-07 2019-07-24 Pixel structure and repairing method thereof
CN201910778080.6A CN110416231B (zh) 2019-01-07 2019-08-22 像素结构及其修补方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108100533A TWI690757B (zh) 2019-01-07 2019-01-07 畫素結構及其修補方法

Publications (2)

Publication Number Publication Date
TWI690757B true TWI690757B (zh) 2020-04-11
TW202026732A TW202026732A (zh) 2020-07-16

Family

ID=68368463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100533A TWI690757B (zh) 2019-01-07 2019-01-07 畫素結構及其修補方法

Country Status (3)

Country Link
US (1) US10867875B2 (zh)
CN (1) CN110416231B (zh)
TW (1) TWI690757B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720725B (zh) * 2019-12-11 2021-03-01 財團法人工業技術研究院 畫素結構及其製造方法、以及具有此種畫素結構的顯示器
TWI855019B (zh) * 2019-12-31 2024-09-11 優顯科技股份有限公司 光電裝置及其修補方法
US11476301B2 (en) * 2020-01-14 2022-10-18 Au Optronics Corporation Display apparatus and manufacturing method thereof
TWI717986B (zh) * 2020-01-31 2021-02-01 友達光電股份有限公司 顯示面板及其製造方法
CN113497073B (zh) * 2020-03-18 2022-10-21 重庆康佳光电技术研究院有限公司 一种便于修复的led显示器及其修复方法
WO2021184257A1 (zh) * 2020-03-18 2021-09-23 重庆康佳光电技术研究院有限公司 一种便于修复的led显示器及其修复方法
CN116157920A (zh) * 2020-10-19 2023-05-23 三星电子株式会社 显示模块
TWI751900B (zh) 2021-01-29 2022-01-01 錼創顯示科技股份有限公司 可選擇性修補之微型發光二極體顯示器及其修補方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
CN119698154B (zh) * 2024-10-31 2025-12-19 惠科股份有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791474B1 (en) * 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US20150371974A1 (en) * 2014-06-18 2015-12-24 X-Celeprint Limited Micro assembled led displays and lighting elements
WO2017066921A1 (en) * 2015-10-20 2017-04-27 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140044566A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판 리페어 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 리페어 방법
EP2973715B1 (en) * 2013-03-15 2021-10-27 Apple Inc. Light emitting diode display with redundancy scheme
TWI557702B (zh) 2015-06-01 2016-11-11 友達光電股份有限公司 顯示面板及其修補方法
TWI574394B (zh) * 2016-02-05 2017-03-11 友達光電股份有限公司 自發光型顯示器及其修補方法
CN106684098B (zh) 2017-01-06 2019-09-10 深圳市华星光电技术有限公司 微发光二极管显示面板及其修复方法
TWI641126B (zh) 2017-12-04 2018-11-11 友達光電股份有限公司 畫素結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791474B1 (en) * 2013-03-15 2014-07-29 LuxVue Technology Corporation Light emitting diode display with redundancy scheme
US20150371974A1 (en) * 2014-06-18 2015-12-24 X-Celeprint Limited Micro assembled led displays and lighting elements
WO2017066921A1 (en) * 2015-10-20 2017-04-27 Goertek.Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led

Also Published As

Publication number Publication date
CN110416231B (zh) 2022-04-01
US20200219779A1 (en) 2020-07-09
CN110416231A (zh) 2019-11-05
TW202026732A (zh) 2020-07-16
US10867875B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
TWI690757B (zh) 畫素結構及其修補方法
KR102531884B1 (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
KR102341625B1 (ko) 마이크로 발광다이오드 디스플레이 패널 및 그 제조방법
CN101271919B (zh) 显示基板、有机发光二极管显示器件及其制造方法
US11664358B2 (en) Display apparatus
CN112216803A (zh) 发光装置及其制作方法
US10903195B2 (en) High-resolution micro-LED display device and manufacturing method of the same
US20190355785A1 (en) Display array
KR20240150733A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US11855062B2 (en) Method for manufacturing display array
KR20200128274A (ko) 유연 전자 소자
TW201306242A (zh) 發光元件的轉移方法以及發光元件陣列
EP4040495A1 (en) Light-emitting device and display apparatus including the same
CN114068775B (zh) 一种倒装led芯片、led封装模组及显示装置
TW202320320A (zh) 顯示裝置
WO2022099995A1 (zh) 一种检测结构及检测方法
CN109192719B (zh) 显示装置及其制造方法
GB2614398A (en) Nanorod light emitting element and display device including the same
CN115548195A (zh) 一种显示装置及其制作方法
KR100744024B1 (ko) 발광 다이오드의 제조방법
TW202238983A (zh) 顯示裝置
KR102788148B1 (ko) Led 표시장치 및 이의 제조방법
CN115763351B (zh) 发光元件阵列基板及其制造方法
TWI750838B (zh) 顯示面板及其製造方法
TWI699598B (zh) 顯示陣列