[go: up one dir, main page]

TWI665717B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI665717B
TWI665717B TW104126853A TW104126853A TWI665717B TW I665717 B TWI665717 B TW I665717B TW 104126853 A TW104126853 A TW 104126853A TW 104126853 A TW104126853 A TW 104126853A TW I665717 B TWI665717 B TW I665717B
Authority
TW
Taiwan
Prior art keywords
single crystal
crystal layer
concentration
undoped
layer
Prior art date
Application number
TW104126853A
Other languages
English (en)
Other versions
TW201620013A (zh
Inventor
Kohei Sasaki
佐佐木公平
Masataka Higashiwaki
東脇正高
Man Hoi Wong
黃文海
Original Assignee
Tamura Corporation
日商田村製作所股份有限公司
National Institute Of Information And Communications Technology
國立研究開發法人情報通信研究機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corporation, 日商田村製作所股份有限公司, National Institute Of Information And Communications Technology, 國立研究開發法人情報通信研究機構 filed Critical Tamura Corporation
Publication of TW201620013A publication Critical patent/TW201620013A/zh
Application granted granted Critical
Publication of TWI665717B publication Critical patent/TWI665717B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/875—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having thin-film semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明的問題是在於提供一種半導體元件及其製造方法，該半導體元件能夠達成製造步驟的簡略化與製造成本的削減。
本發明的解決手段的半導體元件10，具備：高電阻基板11，其由含有受體雜質之β-Ga2O3系單晶所構成；非摻雜的β-Ga2O3系單晶層12，其被形成於高電阻基板11上；及，n型通道層13，其側面被非摻雜的β-Ga2O3系單晶層12所圍繞。非摻雜的β-Ga2O3系單晶層12，被作為元件分離區域。

Description

半導體元件及其製造方法
本發明是關於半導體元件及其製造方法，特別是關於β-Ga2O3系半導體元件及其製造方法。
在先前的半導體元件中，採用一種元件分離構造，其將被配置在半導體積層體上的元件之間作電性分離。要形成這種元件分離構造，例如是採用一種將受體雜質進行離子注入的元件分離法等(例如，參照專利文獻1)。
上述專利文獻1所記載的先前的半導體裝置，在P型矽基板的表面的元件分離區域，形成用於元件分離的P+型通道阻絕層。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開平11-97519號公報。
採用受體雜質離子注入而成的元件分離，是自元件分離區域的上表面，以高濃度將受體雜質離子注入至到達基板這樣的深處位置為止。因此，隨著注入時間增長，製造步驟亦拉長，不僅在製造上費時，也難以謀求製造成本的削減。
於是，本發明的目的在於提供一種半導體元件及其製造方法，該半導體元件可達成製造步驟的簡略化與製造成本的削減。
另外，設想例如在氮化物半導體、β-Ga2O3等的氧化物半導體等之中，非摻雜結晶是n型。其理由是因為，原料或裝置的清潔化有極限，而難以完全抑制無意的供體雜質混入。又，空洞等的結晶缺陷經常會作為供體來運作，而難以完全除去結晶缺陷也是理由之一。
本發明者們，對非摻雜結晶不斷傾力檢討後的結果，發現到β-Ga2O3系單晶可根據一般已知的結晶成長方法輕易地製作出高電阻的非摻雜結晶，並且意外的是，藉由將該非摻雜結晶用於元件分離，便能夠達成上述目的，而完成了本發明。
亦即，本發明提供以下[1]~[12]的半導體元件及[13]~[15]的半導體元件的製造方法。
[1]一種半導體元件，其具備：高電阻基板，其由含有受體雜質之β-Ga2O3系單晶所構成；非摻雜的β-Ga2O3系單晶層，其被形成於前述高電阻基板 上；及，n型通道層，其側面被前述非摻雜的β-Ga2O3系單晶層所圍繞；並且，將前述非摻雜的β-Ga2O3系單晶層作為元件分離區域。
[2]一種半導體元件，其具備：高電阻基板，其由含有受體雜質之β-Ga2O3系單晶所構成；非摻雜的β-Ga2O3系單晶層，其被形成於前述高電阻基板上；及，n型通道層，其側面和基板側的底面被前述非摻雜的β-Ga2O3系單晶層所圍繞；並且，將前述非摻雜的β-Ga2O3系單晶層作為元件分離區域。
[3]如[1]或[2]所述之半導體元件，其中，前述非摻雜的β-Ga2O3系單晶層，為含有未滿1×1015cm-3的無意的供體雜質及/或受體雜質之區域。
[4]如[1]或[2]所述之半導體元件，其中，添加於前述n型通道層中的供體雜質的濃度，被設定成比前述非摻雜的β-Ga2O3系單晶層的受體雜質的濃度更高。
[5]如[1]或[2]所述之半導體元件，其中，前述半導體元件為MESFET(金屬半導體場效電晶體)或MOSFET(金氧半導體場效電晶體)。
[6]如[1]或[2]所述之半導體元件，其中，在n型通道區域與n型通道區域之間有非摻雜區域。
[7]如[1]或[2]所述之半導體元件，其中，前述非摻雜的β-Ga2O3系單晶層，位於前述高電阻基板與前述n型通道層之間。
[8]一種半導體元件，其具備：高電阻基板，其由含有受體雜質之β-Ga2O3系單晶所構成；含有低濃度受體雜質之β-Ga2O3系單晶層，其被形成於前述高電阻基板上；及，n型通道層，其側面和基板側的底面被前述含有低濃度受體雜質之β-Ga2O3系單晶層所圍繞；並且，將前述含有低濃度受體雜質之β-Ga2O3系單晶層作為元件分離區域。
[9]如[8]所述之半導體元件，其中，前述含有低濃度受體雜質之β-Ga2O3系單晶層，為含有未滿1×1016cm-3的受體雜質之區域，且該受體雜質是自前述高電阻基板擴散而來。
[10]如[8]或[9]所述之半導體元件，其中，前述含有低濃度受體雜質之β-Ga2O3系單晶層的供體濃度，被設成定比自前述高電阻基板擴散而來的受體雜質的濃度更低；並且，添加於前述n型通道層中的供體雜質的濃度，被設定成比前述含有低濃度受體雜質之β-Ga2O3系單晶層的受體雜質的濃度更高。
[11]如[8]或[9]所述之半導體元件，其中，前述含有低濃度受體雜質之β-Ga2O3系單晶層，為含有被刻意摻雜的未滿1×1016cm-3的受體雜質之區域。
[12]如[8]所述之半導體元件，其中，前述n型通道層的側面和基板側的底面被含有相同元素且相同濃度的受體雜質之β-Ga2O3系單晶層所圍繞。
[13]一種半導體元件的製造方法，其具備以下步驟：在由含有受體雜質之β-Ga2O3系單晶所構成的高電阻基板上，形成非摻雜的β-Ga2O3系單晶層的步驟；及，將供體雜質摻雜於前述非摻雜的β-Ga2O3系單晶層的規定區域，而形成側面被前述非摻雜的β-Ga2O3系單晶層所圍繞之n型通道層的步驟；並且，將前述非摻雜的β-Ga2O3系單晶層作為元件分離區域。
[14]一種半導體元件的製造方法，其具備以下步驟：在由含有受體雜質之β-Ga2O3系單晶所構成的高電阻基板上，形成含有低濃度受體雜質之β-Ga2O3系單晶層的步驟；及，將供體雜質摻雜於前述含有低濃度受體雜質之β-Ga2O3系單晶層的規定區域，而形成側面和基板側的底面被前述含有低濃度受體雜質之β-Ga2O3系單晶層所圍繞之n型通道層的步驟；並且，將前述含有低濃度受體雜質之β-Ga2O3系單晶層作為元件分離區域。
[15]如[14]所述之半導體元件的製造方法，其中，形成前述含有低濃度受體雜質之β-Ga2O3系單晶層的步驟，包含以下步驟：將未滿1×1016cm-3的受體雜質摻雜於非摻雜的β-Ga2O3系單晶層，以作成含有低濃度受體雜質之β-Ga2O3系單晶層。
在本發明中，所謂非摻雜的β-Ga2O3系單晶層，是指由含有並非刻意添加入的未滿1×1015cm-3的供體雜質及/或受體雜質之β-Ga2O3系單晶所構成 的層，而所謂含有低濃度的受體雜質之β-Ga2O3系單晶層，是指由含有未滿1×1016cm-3的受體雜質之β-Ga2O3系單晶所構成的層。作為含有低濃度的受體雜質之β-Ga2O3系單晶層，例如可舉出：為了提高對於無意的供體雜質混入的安全性而添加了微量受體雜質之β-Ga2O3系單晶層、含有自已添加了受體雜質之層(例如、高電阻基板)擴散而來的微量受體雜質之β-Ga2O3系單晶層等。此處，所謂β-Ga2O3系單晶，是指具有以下組成的單晶：β-(GaxInyAlz)2O3(0<x≦1，0≦y<1，0≦z<1，x+y+z=1)。
根據本發明，便能夠達成半導體元件的製造步驟的簡略化與製造成本的削減。
在本發明中，能夠藉由一般已知的結晶成長方法，例如HVPE(Halide Vapor Phase Epitaxy，鹵化物氣相磊晶)法或MBE(Molecular Beam Epitaxy，分子束磊晶)法，使非摻雜的β-Ga2O3系單晶變成高電阻(參照後述的【0042】段落)。藉由將此變成高電阻的非摻雜的β-Ga2O3系單晶、以及在此處摻雜了微量受體雜質的含有低濃度的受體雜質之β-Ga2O3系單晶用來作為元件分離，而構成半導體元件。
10‧‧‧Ga2O3MESFET
11‧‧‧高電阻基板
12‧‧‧β-Ga2O3單晶層
13‧‧‧通道層
14‧‧‧源極區域
15‧‧‧汲極區域
16‧‧‧源極電極
17‧‧‧汲極電極
18‧‧‧閘極電極
19‧‧‧閘極絕緣膜
20‧‧‧Ga2O3MOSFET
20a‧‧‧Ga2O3MOSFET
20b‧‧‧Ga2O3MOSFET
D‧‧‧距離
T‧‧‧厚度
第1A圖是本發明的第1實施型態的典型的Ga2O3MESFET(金屬半導體場效電晶體)的平面示意圖。
第1B圖是第1A圖中的I-I線的箭頭方向的剖面示意圖。
第2圖是第1A圖中的II-II線的箭頭方向的剖面示意圖。
第3A圖是用來說明第1實施型態的Ga2O3MESFET的製造步驟的剖面示意圖。
第3B圖是用來說明第1實施型態的Ga2O3MESFET的製造步驟的剖面示意圖。
第3C圖是用來說明第1實施型態的Ga2O3MESFET的製造步驟的剖面示意圖。
第3D圖是用來說明第1實施型態的Ga2O3MESFET的製造步驟的剖面示意圖。
第3E圖是用來說明第1實施型態的Ga2O3MESFET的製造步驟的剖面示意圖。
第4A圖是本發明的第2實施型態的Ga2O3MOSFET(金氧半導體場效電晶體)的平面示意圖。
第4B圖是第4A圖中的IV-IV線的箭頭方向的剖面示意圖。
第5圖是第4A圖中的V-V線的箭頭方向的剖面示意圖。
第6A圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6B圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6C圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6D圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6E圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6F圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6G圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第6H圖是用來說明第2實施型態的Ga2O3MOSFET的製造步驟的剖面示意圖。
第7圖是實施例的半導體裝置的剖面示意圖。
第8圖是表示實施例的半導體裝置的通道層間的電流-電壓特性的圖表。
以下，基於隨附圖式來具體說明本發明的適用實施型態。
[第1實施型態] (Ga2O3半導體元件的全體構成)
第1A圖~第2圖表示作為本第1實施型態的Ga2O3系半導體元件的Ga2O3系MESFET(Metal Semiconductor Field Effect Transistor，金屬半導體場效電晶體)10(以下簡稱為「MESFET 10」)。
MESFET 10，具有：未摻雜或是含有低濃度的受體雜質之β-Ga2O3單晶層12(以下有時簡稱為「β-Ga2O3單晶層」)，其被形成於高電阻基板11上；通道層13，其被形成於β-Ga2O3單晶層12的通道區域；源極區域14和汲極區域15，其被形成於β-Ga2O3單晶層12和通道層13的規定區域。
MESFET 10，更具有：源極電極16，其被形成於源極區域14上；汲極電極17，其被形成於汲極區域15上；閘極電極18，其被形成於源極電極16和汲極電極17之間的通道層13上。此處，β-Ga2O3單晶層12為非摻雜或是含有低濃度的受體雜質之高電阻層。
(高電阻基板的構成)
高電阻基板11，例如是由添加有Fe(鐵)、Be(鈹)、Mg(鎂)、Zn(鋅)等受體雜質之β-Ga2O3系單晶所構成的基板，其藉由添加受體雜質而高電阻化。
作為受體雜質，例如，添加有Fe之高電阻基板11，例如可藉由下述方法獲得：以EFG(Edge-defined Film-fed Growth，限邊饋膜生長)法培育 出摻雜Fe之高電阻β-Ga2O3單晶，並將該單晶切片或研磨加工成所欲的厚度。
作為高電阻基板11的主面，例如自β-Ga2O3單晶的(100)面旋轉50°以上且90°以下後的面是適合的。亦即，在高電阻基板11中，較佳為主面與(100)面所夾的角θ(0<θ≦90°)在50°以上。自(100)面旋轉50°以上且90°以下後的面，例如存在有(010)面、(001)面、(-201)面、(101)面及(310)面。
在高電阻基板11的主面是自(100)面旋轉50°以上且90°以下後的面的情況下，於高電阻基板11上磊晶成長β-Ga2O3結晶時，能夠有效地抑制β-Ga2O3結晶的原料自高電阻基板11的再蒸發。
具體而言，將β-Ga2O3結晶在成長溫度500℃成長時會再蒸發的原料比例作成0%時，在高電阻基板11的主面為自(100)面旋轉50°以上且90°以下後的面的情況下，能夠將再蒸發的原料比例抑制到40%以下。因此，變得能夠將所供給的原料的60%以上用於β-Ga2O3結晶的形成，而從β-Ga2O3結晶的成長速度和製造成本等的觀點來看較佳。
在β-Ga2O3結晶中，若將c軸作為轉軸並將(100)面旋轉52.5°便會與(310)面一致，而若旋轉90°便會與(010)面一致。若將b軸作為轉軸而將(100)面旋轉53.8°便會與(101)面一致，若旋轉76.3°便會與(001)面一致，而若旋轉53.8°便會與(-201)面一致。
高電阻基板11的主面，例如為自(101)面或(010)面以37.5°以內的角度範圍旋轉後的面。在此情況下，便能夠將β-Ga2O3單晶層12的表面作成原子等級的平坦化，因此β-Ga2O3單晶層12與通道層13的界面變得更陡峭，而能夠獲得更高的漏洩抑制功效。並且可抑制被導入至β-Ga2O3單晶層12的元素量的偏差，而將β-Ga2O3單晶層12均質化。此外，若將c軸作為轉軸並將(010)面旋轉37.5°便會與(310)面一致。
在這些面方位中，在高電阻基板11的主面的面方位為(001)的情況下，在高電阻基板11上的β-Ga2O3單晶的磊晶成長速度變得特別大，而能夠抑制受體雜質自高電阻基板11擴散至β-Ga2O3單晶層12和通道層13的情形。因此，高電阻基板11的主面的面方位較佳為(001)。
(非摻雜或含有低濃度受體雜質之β-Ga2O3單晶層的構成)
非摻雜或含有低濃度受體雜質之β-Ga2O3單晶層12，是以高電阻基板11作為基底基板而磊晶成長出β-Ga2O3單晶者，並且能夠將複數個MESFET作成彼此電性分離的元件分離區域。在此磊晶成長中，形成具有元件分離區域之β-Ga2O3單晶，該元件分離區域為不含有刻意添加的供體雜質和受體雜質之元件分離區域，且含有自高電阻基板11擴散而來的未滿1×1016cm-3的受體雜質。
在此第1實施型態中，所謂成為上述元件分離區域之非摻雜的β-Ga2O3單晶層12，是指針對無意的供體雜質及/或受體雜質，僅含有未滿1×1015cm-3的濃度的區域。在此區域中，例如可能摻雜未滿1×1016cm-3程度的微量受體雜質，而成為含有低濃度的受體雜質之區域。藉此，能夠提高對於無意的供體雜質的混入的安全性。
此β-Ga2O3單晶層12，例如能夠藉由利用MBE法的磊晶成長而形成。β-Ga2O3單晶層12的厚度，例如為10~10000nm的程度。此時，在使用高純度化學股份有限公司於市面上販賣的純度99.9999%的Ga金屬，與臭氧發生裝置所製造的氧氣95%和臭氧5%的混合氣體作為原料時，能夠得到供體濃度未滿1×1015cm-3的非摻雜的β-Ga2O3單晶層12。
為了估算β-Ga2O3單晶層12的電阻率，而在厚度600μm的n+基板上形成厚度3μm的非摻雜的β-Ga2O3單晶層，並測量電流-電壓特性。在n+基板中摻雜有1018cm-3程度的Sn，其電阻率約為0.01Ω．cm。在此測量中，在β-Ga2O3單晶層上形成直徑200μm的圓形的Pt/Ti/Au電極，又，在n+基板的下表面的整個面形成與n+基板歐姆接觸的Ti/Au電極。在這些電極間施加電壓以進行電流-電壓測量，從測量結果算出電阻值，並進而自β-Ga2O3單晶層的厚度、電極面積及所得到的電阻值算出β-Ga2O3單晶層的電阻率。其結 果，β-Ga2O3單晶層的電阻率為2.5×107Ω．cm的程度。此外，即使在β-Ga2O3單晶層含有未滿1×1016cm-3的程度的微量受體雜質的情況下，電阻率也幾乎沒有變化。
此外，作為β-Ga2O3單晶層12的代替方案，亦可使用由β-Ga2O3單晶以外的β-Ga2O3系單晶所構成的非摻雜或摻雜有未滿1×1016cm-3的受體雜質之β-Ga2O3系單晶層。各種β-Ga2O3系單晶層的電阻率，與β-Ga2O3單晶層的電阻率幾乎相同。
(通道層的構成)
通道層13，是由含有供體雜質的β-Ga2O3系單晶所形成的n型層。此供體雜質，例如為Si、Sn等IV族元素。通道層13中的除了表面以外的其他面，被β-Ga2O3單晶層12的非摻雜或含有低濃度受體雜質之區域所圍繞。又，對通道層13摻雜供體雜質，是藉由離子注入或熱擴散來進行。
(源極區域和汲極區域的構成)
源極區域14和汲極區域15，例如是藉由將Si、Sn等供體雜質摻雜於β-Ga2O3單晶層12而形成。該摻雜，是藉由離子注入或熱擴散來進行。源極區域14和汲極區域15中所含的供體雜質，與通道層13中所含的供體雜質可相同亦可不同。
源極區域14和汲極區域15的厚度，例如為150nm的程度。在圖示例中，源極區域14和汲極區域15 的供體雜質的濃度，例如為5×1019cm-3的程度，比通道層13的供體雜質的濃度更高。
(電極的構成)
在源極區域14和汲極區域15的各者上，電性連接有源極電極16和汲極電極17。源極電極16、汲極電極17及閘極電極18，例如是由Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等的金屬、含有這些金屬中的兩者以上的合金、或是ITO等導電性化合物所構成。
源極電極16、汲極電極17及閘極電極18，例如亦可為Ti/Al、Ti/Au、Pt/Ti/Au、Al/Au、Ni/Au、Au/Ni等不同的二種金屬所構成的2層以上的積層構造體。
(Ga2O3半導體元件的動作)
以上述方式被構成的MESFET 10，依據緊鄰閘極電極18下方(亦即，位於閘極電極18的正下方)的通道層13的供體濃度與厚度，會成為常開(normally on)型或常關(normally off)型。
在MESFET 10是常開型的情況中，源極電極16與汲極電極17經由通道層13而電性連接。因此，在未對閘極電極18施加電壓的狀態下，若於源極電極16與汲極電極17之間施加電壓，則電流會自源極電極16流向汲極電極17。
另一方面，若對閘極電極18施加電壓，則會在通道層13的位於閘極電極18下的區域中形成空乏層。即使在源極電極16與汲極電極17之間施加電壓，電流也無法自源極電極16流向汲極電極17。
在MESFET10是常關型的情況中，在未對閘極電極18施加電壓的狀態下，即使在源極電極16與汲極電極17之間施加電壓，電流也不會流動。
另一方面，若對閘極電極18施加電壓，則通道層13的位於閘極電極18下的區域中的空乏層會變窄。若在源極電極16與汲極電極17之間施加電壓，則電流便能夠自源極電極16流向汲極電極17。
(Ga2O3半導體元件的製造方法)
繼而，一邊參照第3A圖~第3E圖，一邊說明製造以上述方式被構成的MESFET10的方法。
MESFET10的製造方法，具備依序進行的以下一連串步驟：形成高電阻基板11的步驟；在高電阻基板11上形成β-Ga2O3單晶層12的步驟，在β-Ga2O3單晶層12中形成通道層13的步驟；以自通道層13跨到β-Ga2O3單晶層12的方式形成源極區域14和汲極區域15的步驟；在源極區域14上形成源極電極16，並在汲極區域15上形成汲極電極17，且在源極電極16和汲極電極17之間的通道層13上形成閘極電極18的步驟。
(高電阻基板的形成步驟)
要製造Ga2O3系半導體元件時，首先針對以EFG法所培育出來的摻雜Fe之高電阻β-Ga2O3單晶，藉由施行切片和研磨加工至所欲的厚度，而如第3A圖所示，形成高電阻基板11。高電阻基板11的主面，例如作成(010)面。
(β-Ga2O3單晶層的形成步驟)
β-Ga2O3單晶層12，例如是使用HVPE法或分子束磊晶法，如第3B圖所示，以高電阻基板11作為基底基板而磊晶成長出β-Ga2O3單晶。藉由將β-Ga2O3單晶層12的厚度作成例如10~10000nm的程度，便能夠獲得非摻雜之β-Ga2O3單晶層12。
藉由此磊晶成長，形成具有非摻雜區域之β-Ga2O3系單晶，該非摻雜區域中的供體雜質及/或受體雜質的濃度未滿1×1015cm-3。根據需求，在非摻雜區域中，例如摻雜了1×1016cm-3的程度的微量受體雜質。
(通道層的形成步驟)
將供體雜質導入β-Ga2O3單晶層12中的方法，例如有離子注入法。此處，使用離子注入法，如第3C圖所示，藉由將Si等n型摻雜物以多段離子注入至β-Ga2O3單晶層12中，而在β-Ga2O3單晶層12中形成通道層13。
藉由將n型摻雜物的注入深度作成300nm，並將n型摻雜物的平均濃度作成3×1017cm-3，能夠得到常開型的Ga2O3系MESFET。另一方面，藉由將n型摻雜 物的注入深度作成300nm，並將n型摻雜物的平均濃度作成1×1016cm-3，能夠得到常關型的Ga2O3系MESFET。
(源極區域和汲極區域的形成步驟)
在第3D圖中，源極區域14和汲極區域15，例如是採用離子注入法等，將Si、Sn等n型摻雜物以多段離子注入至通道層13的內部，或是注入至自通道層13跨到β-Ga2O3單晶層12的區域而形成。藉由將n型摻雜物的注入深度作成150nm，並將n型摻雜物的平均濃度作成5×1019cm-3，能夠得到濃度比通道層13的濃度更高的高濃度的源極區域14和汲極區域15。
n型摻雜物，例如是採用遮罩而多段注入至通道層13的供體雜質摻雜區域中，該遮罩是使用微影方式而形成。n型摻雜物的多段注入後，在氮氣環境下根據950℃、30分鐘的處理條件進行活性化退火處理，而實行通道層13、源極區域14及汲極區域15中所注入的n型摻雜物的活性化。
(電極的形成步驟)
在第3E圖中，在源極區域14上形成源極電極16，並在汲極區域15上形成汲極電極17。在源極電極16和汲極電極17之間的通道層13上形成閘極電極18。
關於源極電極和汲極電極的形成，例如是藉由微影方式在β-Ga2O3單晶層12、通道層13、源極區域14及汲極區域15的上表面形成遮罩圖案後，將Ti/Au等 的金屬膜蒸鍍於β-Ga2O3單晶層12、通道層13、源極區域14、汲極區域15及遮罩圖案的整個面上，並藉由掀離技術(lift off)除去遮罩圖案及遮罩圖案的開口部以外的金屬膜。藉此，形成源極電極16和汲極電極17。
形成源極電極16和汲極電極17後，例如在氮氣環境下根據450℃、1分鐘的處理條件施加電極退火處理。藉由電極退火處理，能夠減低源極區域14與源極電極16之間、以及汲極區域15與汲極電極17之間的接觸電阻。
關於閘極電極的形成，例如是藉由微影方式在β-Ga2O3單晶層12、通道層13、源極區域14、汲極區域15、源極電極16及汲極電極17的上表面形成遮罩圖案後，將Pt/Ti/Au等的金屬膜蒸鍍於整個面上，並藉由掀離技術除去遮罩圖案及遮罩圖案的開口部以外的金屬膜。藉此，形成閘極電極18。藉由以上步驟，全部步驟結束。
(第1實施型態的功效)
以上述方式被構成的第1實施型態之MESFET10及其製造方法，在上述功效之外，還具有以下的功效。
(1)所得到的MESFET10，可應用於未採用藉由受體雜質的離子注入或台狀(mesa)加工來進行的元件分離技術之元件分離構造。
(2)相較於採用受體雜質的離子注入或台狀加工的方法，更能夠縮短製造時間，並且可製造廉價的MESFET 10。
(3)由於在通道層13中幾乎未含有自高電阻基板11擴散而來的受體雜質，因此能夠抑制因載體補償所導致的通道層13的高電阻化。
(第2實施型態)
第4A圖~第5圖表示作為第2實施型態之Ga2O3半導體元件的Ga2O3系MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金氧半導體場效電晶體)20(以下簡稱為「MOSFET 20」)。此外，在這些圖中，針對與上述第1實施型態實質上相同的構件附加上相同的構件名與元件符號。因此，省略有關於該等構件的詳細說明。
第2實施型態，與上述第1實施型態的差異點在於，Ga2O3半導體元件為MOSFET。
(Ga2O3半導體元件的構成)
在第4A圖和第4B圖中，於β-Ga2O3單晶層12的表面披覆有閘極絕緣膜19。閘極絕緣膜19，例如是由氧化矽(SiO2)或藍寶石(Al2O3)等絕緣材料所構成。閘極絕緣膜19的膜厚，例如為20nm的程度。
源極電極16和汲極電極17的一部分，如第4A圖~第5圖所示，露出於表面。另一方面，閘極電極18， 隔著閘極絕緣膜19而被形成於源極電極16和汲極電極17之間的通道層13上。
(Ga2O3半導體元件的製造方法)
MOSFET 20的製造方法，如第6A圖~第6H圖所示，具備依序進行的以下一連串步驟：高電阻基板11的形成步驟、β-Ga2O3單晶層12的形成步驟、通道層13的形成步驟、源極區域14和汲極區域15的形成步驟、源極電極16和汲極電極17的形成步驟、閘極絕緣膜19的形成步驟、閘極電極18的形成步驟、對閘極絕緣膜19的一部分進行蝕刻的步驟。
自β-Ga2O3單晶層12的形成步驟至源極電極16和汲極電極17的形成步驟為止的一連串程序，以與上述第1實施型態同樣的方式來進行。因此，在第6A圖~第6E圖中例示自β-Ga2O3單晶層12的形成步驟至源極電極16和汲極電極17的形成步驟為止的一連串程序，並省略有關於該等製法的詳細說明。
在此第2實施型態中，與上述第1實施型態的差異點在於，如第6F圖~第6H圖所示，在源極電極16和汲極電極17的形成步驟後進行以下步驟：閘極絕緣膜19的形成步驟、閘極電極18的形成步驟、對閘極絕緣膜19的一部分進行蝕刻的步驟。
(閘極絕緣膜的形成步驟)
在第6F圖中，藉由在β-Ga2O3單晶層12上的整個面堆積以Al2O3等氧化物絕緣體為主成份的材料，而形成 閘極絕緣膜19。閘極絕緣膜19的形成，例如使用ALD(Atomic Layer Deposition，原子層沈積)法，該ALD法使用氧氣電漿等的氧化劑。此外，作為ALD法的替代方案，亦能夠使用CVD(Chemical Vapor Deposition，化學氣相沈積)法、PVD(Physical Vapor Deposition，物理氣相沈積)法等其他方法來形成閘極絕緣膜19。
(閘極電極的形成步驟)
閘極電極18，如第6G圖所示，被形成於源極電極16和汲極電極17之間的閘極絕緣膜19上。閘極電極18的形成，例如是藉由以下方法來進行：藉由微影法在閘極絕緣膜19上形成遮罩圖案後，將Pt/Ti/Au等的金屬膜蒸鍍於閘極絕緣膜19上和遮罩圖案上，並藉由掀離技術除去遮罩圖案及金屬膜。
(閘極絕緣膜的蝕刻步驟)
在第6H圖中，於形成閘極電極18後，藉由乾蝕刻等除去源極電極16和汲極電極17上的閘極絕緣膜19，使源極電極16和汲極電極17的一部分露出於表面。藉由上述步驟，全部步驟結束。
(第2實施型態的功效)
此第2實施型態，亦能夠得到與上述第1實施型態相同的功效。
[實施例]
在本實施例中，在同一基板上並排形成二個第2實施型態的MOSFET20，並對非摻雜的β-Ga2O3單晶層12評價其作為元件分離區域的功能。此外，元件分離區域的功能的評價，是在形成MOSFET20的途中(第6E圖)的狀態下實施。
(半導體裝置的構成)
第7圖是半導體裝置30的剖面示意圖，該半導體裝置30具有二個MOSFET20(標示為MOSFET20a、20b)。在半導體裝置30中，MOSFET20a的通道層13與MOSFET20b的通道層13的距離D為10μm。通道層中的MOSFET20a、20b的源極區域14和汲極區域15在垂直於第7圖的紙面的方向上的寬度(第4A圖的上下方向的寬度)為固定，也就是100μm。此外，此寬度比通道層13的寬度窄了數μm的程度，源極區域14和汲極區域15，位於通道層13的內側。又，將β-Ga2O3單晶層12的厚度T作成0.5、1.0或是1.5μm。
(半導體裝置的製造方法)
最初，使用EFG法培育出摻雜Fe的高電阻β-Ga2O3單晶。將該結晶以(010)面成為主面的方式切片成1mm厚度之後，進行磨削研磨加工，最後施行有機清洗和酸清洗，而製作出0.65mm厚度的高電阻基板11。
繼而，在製作出的高電阻基板11上，採用MBE法來形成未摻雜的β-Ga2O3單晶層12。作為β-Ga2O3單晶層12的原料，使用純度99.99999%的Ga金 屬、與臭氧發生裝置所製造出的氧氣95%和臭氧5%的混合氣體。β-Ga2O3單晶層12的成長溫度設成560℃，膜厚作成0.5、1.0或是1.5μm。
繼而，進行離子注入，這是用來形成MOSFET20a、20b的通道層13。針對供體雜質，選擇Si。在β-Ga2O3單晶層12上，使用微影方式，以僅將要形成通道層13的區域進行開口的方式，形成光阻層與由SiO2所構成的注入遮罩後，注入Si，形成通道層13，該通道層13具有Si濃度3×1017cm-3、深度300nm的盒狀輪廓。注入後，藉由有機清洗、O2電漿灰化(ashing)以及經緩衝的HF(氫氟酸)清洗來除去注入遮罩與其上的光阻層。
繼而，進行離子注入，這是用來形成MOSFET20a、20b的源極區域14和汲極區域15。使用微影方式，形成由SiO2所構成的注入遮罩後，注入Si，形成源極區域14和汲極區域15，該源極區域14和汲極區域15具有Si濃度5×1019cm-3、深度150nm的盒狀輪廓。注入後，藉由有機清洗、O2電漿灰化以及經緩衝的HF清洗來除去注入遮罩與其上的光阻層。
繼而，為了使離子注入後的供體雜質活性化，而在氮氣環境中進行950℃、30分鐘的退火處理。
繼而，以掀離法來形成MOSFET20a、20b的源極電極16和汲極電極17，該源極電極16和汲極電極17具有Ti/Au二層構造。形成源極電極16和汲極電極17後，為了降低源極電極16與源極區域14、以及汲極電極 17與汲極區域15的接觸電阻來獲得良好的歐姆接觸，而在氮氣環境中進行450℃、1分鐘的退火處理。
(元件分離性能的評價)
使用KEITHLEY公司製造的4200-SCS型半導體參數分析器與Vectorsemicon股份有限公司製造的MX-1100系列的探針儀，測量MOSFET20a的通道層13與MOSFET20b的通道層13之間的電流-電壓特性。此測量是拿探針儀的探針去碰觸MOSFET20a的汲極電極17與MOSFET20b的源極電極16來進行。
第8圖是表示所測量的MOSFET20a的通道層13a與MOSFET20b的通道層13之間的電流-電壓特性的圖表。第8圖，針對β-Ga2O3單晶層12的厚度T為0.5、1.0、1.5μm的三種試料的各者，分別包含在3個不同測量位置所測量到的資料。
自電阻值與通道層間的非摻雜的β-Ga2O3單晶區域12的尺寸，估算非摻雜的β-Ga2O3單晶區域12的電阻率，其中上述電阻值是自第8圖的直線的斜率所計算出來。其結果，在β-Ga2O3單晶層12的厚度T為0.5μm的情況下，約為2~3×1010Ω．cm，在厚度T為1.0μm的情況下，約為1~2×1010Ω．cm，而在厚度T為1.5μm的情況下，約為2~3×1010Ω．cm。由於所估算出來的電阻率並不依存於非摻雜的β-Ga2O3單晶層12的厚度，因此可設想所測量到的電流不是在非摻雜的β-Ga2O3單晶層12的內部流動的電流，而是流過膜 的表面等的漏洩電流。據此，能夠推斷實際的非摻雜的β-Ga2O3單晶層12的電阻率，會比上述數值更高。
藉由本評價可知，MOSFET 20a的通道層13與MOSFET20b的通道層13之間的非摻雜的β-Ga2O3單晶層12，發揮作為具有非常高的絕緣性的元件分離區域的功能。
又，藉由相同的方法，對第1實施型態的MESFET10中的非摻雜的β-Ga2O3單晶層12評價其元件分離區域的功能情況，亦能得到相同的結果，也就是非摻雜的β-Ga2O3單晶層12具有足夠的電阻率，而發揮作為具有非常高的絕緣性的元件分離區域的功能。
自以上說明可清楚得知，雖然已例示出本發明的代表性實施型態、實施例、變化例以及圖示例，但上述實施型態、實施例、變化例以及圖示例並不用來限定申請專利範圍之發明。因此應留意的是，在用於解決發明的問題的手段中，並不一定需要包含上述實施型態、變化例以及圖示例中所說明過的特徵的所有組合。

Claims (15)

  1. 一種半導體元件，其具備：高電阻基板，其由含有受體雜質之β-Ga2O3系單晶所構成；非摻雜的β-Ga2O3系單晶層，其被形成於前述高電阻基板上；及，n型通道層，其側面被前述非摻雜的β-Ga2O3系單晶層所圍繞；並且，將前述非摻雜的β-Ga2O3系單晶層作為元件分離區域。
  2. 一種半導體元件，其具備：高電阻基板，其由含有受體雜質之β-Ga2O3系單晶所構成；非摻雜的β-Ga2O3系單晶層，其被形成於前述高電阻基板上；及，n型通道層，其側面和基板側的底面被前述非摻雜的β-Ga2O3系單晶層所圍繞；並且，將前述非摻雜的β-Ga2O3系單晶層作為元件分離區域。
  3. 如請求項1或2所述之半導體元件，其中，前述非摻雜的β-Ga2O3系單晶層，為含有未滿1×1015cm-3的無意的供體雜質及/或受體雜質之區域。
  4. 如請求項1或2所述之半導體元件，其中，添加於前述n型通道層中的供體雜質的濃度，被設定成比前述非摻雜的β-Ga2O3系單晶層的受體雜質的濃度更高。
  5. 如請求項1或2所述之半導體元件，其中，前述半導體元件為金屬半導體場效電晶體或金氧半導體場效電晶體。
  6. 如請求項1或2所述之半導體元件，其中，在n型通道區域與n型通道區域之間有非摻雜區域。
  7. 如請求項1或2所述之半導體元件，其中，前述非摻雜的β-Ga2O3系單晶層，位於前述高電阻基板與前述n型通道層之間。
  8. 一種半導體元件，其具備：高電阻基板，其由含有受體雜質之β-Ga2O3系單晶所構成；含有低濃度受體雜質之β-Ga2O3系單晶層，其被形成於前述高電阻基板上；及，n型通道層，其側面和基板側的底面被前述含有低濃度受體雜質之β-Ga2O3系單晶層所圍繞；並且，將前述含有低濃度受體雜質之β-Ga2O3系單晶層作為元件分離區域。
  9. 如請求項8所述之半導體元件，其中，前述含有低濃度受體雜質之β-Ga2O3系單晶層，為含有未滿1×1016cm-3的受體雜質之區域，且該受體雜質是自前述高電阻基板擴散而來。
  10. 如請求項8或9所述之半導體元件，其中，前述含有低濃度受體雜質之β-Ga2O3系單晶層的供體濃度，被設成定比自前述高電阻基板擴散而來的受體雜質的濃度更低；並且，添加於前述n型通道層中的供體雜質的濃度，被設定成比前述含有低濃度受體雜質之β-Ga2O3系單晶層的受體雜質的濃度更高。
  11. 如請求項8或9所述之半導體元件，其中，前述含有低濃度受體雜質之β-Ga2O3系單晶層，為含有被刻意摻雜的未滿1×1016cm-3的受體雜質之區域。
  12. 如請求項8所述之半導體元件，其中，前述n型通道層的側面和基板側的底面被含有相同元素且相同濃度的受體雜質之β-Ga2O3系單晶層所圍繞。
  13. 一種半導體元件的製造方法，其具備以下步驟：在由含有受體雜質之β-Ga2O3系單晶所構成的高電阻基板上，形成非摻雜的β-Ga2O3系單晶層的步驟；及，將供體雜質摻雜於前述非摻雜的β-Ga2O3系單晶層的規定區域，而形成側面被前述非摻雜的β-Ga2O3系單晶層所圍繞之n型通道層的步驟；並且，將前述非摻雜的β-Ga2O3系單晶層作為元件分離區域。
  14. 一種半導體元件的製造方法，其具備以下步驟：在由含有受體雜質之β-Ga2O3系單晶所構成的高電阻基板上，形成含有低濃度受體雜質之β-Ga2O3系單晶層的步驟；及，將供體雜質摻雜於前述含有低濃度受體雜質之β-Ga2O3系單晶層的規定區域，而形成側面和基板側的底面被前述含有低濃度受體雜質之β-Ga2O3系單晶層所圍繞之n型通道層的步驟；並且，將前述含有低濃度受體雜質之β-Ga2O3系單晶層作為元件分離區域。
  15. 如請求項14所述之半導體元件的製造方法，其中，形成前述含有低濃度受體雜質之β-Ga2O3系單晶層的步驟，包含以下步驟：將未滿1×1016cm-3的受體雜質摻雜於非摻雜的β-Ga2O3系單晶層，以作成含有低濃度受體雜質之β-Ga2O3系單晶層。
TW104126853A 2014-08-29 2015-08-18 半導體元件及其製造方法 TWI665717B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-175915 2014-08-29
JP2014175915A JP5828568B1 (ja) 2014-08-29 2014-08-29 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
TW201620013A TW201620013A (zh) 2016-06-01
TWI665717B true TWI665717B (zh) 2019-07-11

Family

ID=54784323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126853A TWI665717B (zh) 2014-08-29 2015-08-18 半導體元件及其製造方法

Country Status (6)

Country Link
US (1) US20170288061A1 (zh)
JP (1) JP5828568B1 (zh)
CN (2) CN106796889B (zh)
DE (1) DE112015003970B4 (zh)
TW (1) TWI665717B (zh)
WO (1) WO2016031522A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN106935661B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 垂直型肖特基二极管及其制作方法
CN107658337B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN107359127B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107359122B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107369707B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
WO2020194763A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 半導体膜
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
CN114747021A (zh) * 2019-11-29 2022-07-12 株式会社Flosfia 半导体装置及具有半导体装置的半导体系统
CN114747020A (zh) 2019-11-29 2022-07-12 株式会社Flosfia 半导体装置及半导体系统
KR20220106816A (ko) * 2019-11-29 2022-07-29 가부시키가이샤 플로스피아 반도체 장치 및 반도체 시스템
JP7457508B2 (ja) * 2020-01-20 2024-03-28 日本放送協会 固体撮像素子およびその製造方法
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法
JP7672604B2 (ja) * 2020-09-15 2025-05-08 株式会社ノベルクリスタルテクノロジー β－Ｇａ２Ｏ３系単結晶膜の製造方法
CN113629148A (zh) * 2021-06-24 2021-11-09 湖南大学 一种双栅极增强型氧化镓mesfet器件及其制作方法
JPWO2023182312A1 (zh) * 2022-03-25 2023-09-28
WO2023182313A1 (ja) * 2022-03-25 2023-09-28 国立大学法人東海国立大学機構 β型酸化ガリウムナノロッド付き基板及びその製造方法並びに生体分子抽出用デバイス
JPWO2023182311A1 (zh) * 2022-03-25 2023-09-28
WO2025062944A1 (ja) * 2023-09-22 2025-03-27 国立大学法人東海国立大学機構 β型酸化ガリウム膜の製造方法及びβ型酸化ガリウム膜付き基板
WO2025203560A1 (ja) * 2024-03-29 2025-10-02 三菱電機株式会社 半導体装置および電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187329A (ja) * 1985-02-15 1986-08-21 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法及び製造装置
JPH1197519A (ja) * 1997-09-17 1999-04-09 Sony Corp 半導体装置の製造方法
WO2013035465A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法
US20130234135A1 (en) * 2010-10-28 2013-09-12 Fujifilm Corporation Thin film transistor and method for manufacturing same
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法
US20140217469A1 (en) * 2011-09-08 2014-08-07 National Institute of Information and Communicatio Technology Ga2O3 SEMICONDUCTOR ELEMENT

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396962A (ja) * 1986-10-13 1988-04-27 Nec Corp 電界効果トランジスタ及びその製造方法
US5072267A (en) * 1989-06-28 1991-12-10 Nec Corporation Complementary field effect transistor
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2006324294A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5038633B2 (ja) * 2006-02-14 2012-10-03 株式会社東芝 半導体装置及びその製造方法
JP2007305630A (ja) * 2006-05-08 2007-11-22 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP5072397B2 (ja) * 2006-12-20 2012-11-14 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP5749888B2 (ja) * 2010-01-18 2015-07-15 住友電気工業株式会社 半導体素子及び半導体素子を作製する方法
JP5126245B2 (ja) * 2010-02-12 2013-01-23 株式会社デンソー コンプリメンタリー接合電界効果トランジスタを備えた炭化珪素半導体装置およびその製造方法
KR101030823B1 (ko) * 2011-01-19 2011-04-22 주식회사 퀀텀디바이스 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
WO2013035464A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 結晶積層構造体及びその製造方法
JP6142358B2 (ja) * 2011-09-08 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5975466B2 (ja) * 2011-09-08 2016-08-23 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
CN103781947B (zh) * 2011-09-08 2019-05-10 株式会社田村制作所 晶体层叠结构体
WO2013035845A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
US9657410B2 (en) * 2011-11-29 2017-05-23 Tamura Corporation Method for producing Ga2O3 based crystal film
US9466670B2 (en) * 2014-03-12 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sandwich epi channel for device enhancement
US20150363092A1 (en) * 2014-05-30 2015-12-17 Contatta, Inc. Systems and methods for collaborative electronic communications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187329A (ja) * 1985-02-15 1986-08-21 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法及び製造装置
JPH1197519A (ja) * 1997-09-17 1999-04-09 Sony Corp 半導体装置の製造方法
US20130234135A1 (en) * 2010-10-28 2013-09-12 Fujifilm Corporation Thin film transistor and method for manufacturing same
WO2013035465A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法
US20140217469A1 (en) * 2011-09-08 2014-08-07 National Institute of Information and Communicatio Technology Ga2O3 SEMICONDUCTOR ELEMENT
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Also Published As

Publication number Publication date
CN112928026A (zh) 2021-06-08
JP2016051796A (ja) 2016-04-11
JP5828568B1 (ja) 2015-12-09
DE112015003970B4 (de) 2024-03-14
DE112015003970T5 (de) 2017-06-01
TW201620013A (zh) 2016-06-01
CN112928026B (zh) 2023-09-19
CN106796889A (zh) 2017-05-31
US20170288061A1 (en) 2017-10-05
CN106796889B (zh) 2021-02-12
WO2016031522A1 (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
TWI665717B (zh) 半導體元件及其製造方法
CN107078063B (zh) 半导体元件和晶体层叠结构体
TWI428991B (zh) 用以形成量子井電晶體之接點的技術
JP6284140B2 (ja) Ｇａ２Ｏ３系半導体素子
TWI747944B (zh) 用於iii族氮化物結構之生長的成核層
US20120261718A1 (en) Method And Structure For Compound Semiconductor Contact
EP0064829A2 (en) High electron mobility semiconductor device and process for producing the same
US20230369417A1 (en) Method for manufacturing semiconductor device
EP0045181A2 (en) High electron mobility heterojunction semiconductor device and method of manufacturing
US20100285649A1 (en) Field-Effect Heterostructure Transistors
CN105977291A (zh) 半导体装置和形成该半导体装置的方法
JPH1050714A (ja) シリコン基板とその製造方法
JP2016157801A (ja) 半導体装置およびその製造方法
JP6406602B2 (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
US12476111B2 (en) Selective area diffusion doping of III-N materials
TW201721753A (zh) 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法
CN118077034A (zh) 提高掺杂剂的活化率的方法以及通过该方法制造的结构
CN115020242A (zh) 一种增强型晶体管及其制造方法
Li Electrical properties of ZnO grown by metalorganic vapour phase epitaxy
KR20130137983A (ko) 질화물 반도체 소자 및 그 제조 방법
JPH0360161A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2002050741A (ja) 半導体抵抗素子およびその製造方法