[go: up one dir, main page]

TWI539490B - 基板背面變形加工 - Google Patents

基板背面變形加工 Download PDF

Info

Publication number
TWI539490B
TWI539490B TW103127368A TW103127368A TWI539490B TW I539490 B TWI539490 B TW I539490B TW 103127368 A TW103127368 A TW 103127368A TW 103127368 A TW103127368 A TW 103127368A TW I539490 B TWI539490 B TW I539490B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
back surface
deformation
substrate
determining
Prior art date
Application number
TW103127368A
Other languages
English (en)
Other versions
TW201526074A (zh
Inventor
卡洛斯Ａ 佛那斯卡
安東 德維利耶
班傑明Ｍ 盧斯薩克
傑佛瑞Ｔ 史密斯
里歐 修里
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201526074A publication Critical patent/TW201526074A/zh
Application granted granted Critical
Publication of TWI539490B publication Critical patent/TWI539490B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Materials For Photolithography (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

基板背面變形加工
相關申請案之交互參照 本申請案係以2013年8月9日所提申的美國臨時專利申請案第61/864,151號、及2013年8月9日所提申的美國臨時專利申請案第61/864,212號為基礎，並主張此等專利案之申請日的優先權，此二件專利案之內容藉由參照其整體而併入於本文中。
本發明係關於一種用於減低微影變形的方法及裝置。
在積體電路（integrated circuit, IC）的製造期間，為了將半導體基板曝光，基板可能被夾持於成像掃描儀或相機上。在夾持期間，可將晶圓想成能「皺起」的「派餅」，而致使投射於晶圓上的影像明顯變形。當在積體電路製造中對準複數個微影層時，這會影響整體的性能。
本文中所描述的實施例係關於一種用於減低微影變形的方法及裝置。半導體基板的背面可進行變形加工。接著可在具有經變形加工之背面的半導體基板上進行微影程序。
通常，在IC製造中，半導體基板的背面可能會在處理期間受到污染。汙染物可能包含殘餘膜以及有機與無機微粒。此種汙染物可能係由製造程序中的許多步驟所導致，這些步驟例如熱材料生長（例如使SiN或SiO2 膜生長）、光阻處理、快速熱退火、及/或化學氣相沉積（chemical vapor deposition,  CVD）。此外，由於在晶圓自工具轉移至工具期間的晶圓搬運（例如透過機械手臂）所致，背面基板表面亦可能被劃傷。
晶圓背面的狀態可對夾持於成像掃描儀或相機上之期間產生的最終晶圓變形特徵起重要作用。圖1顯示接觸區域（例如卡盤銷100）及容納半導體基板104的晶圓載台102。微粒106係附著於半導體基板104的背面。基板104的背面表面與卡盤銷100之間的交互作用會決定基板104將如何滑過銷100。當基板104的背面係不均勻的，例如當微粒106存在或表面不均勻性存在時，基板104在各銷100處會以不同方式滑動，而導致不均勻的基板變形。不均勻的基板變形係不樂見的，因為此種變形可能會導致較差的覆蓋性能。
為了改善變形均勻性並可能改善覆蓋性能，可將接觸卡盤銷100的半導體基板104之背面表面變形加工，以產生更均勻的晶圓變形，此乃由於卡盤上之晶圓滑動所致。將半導體基板104的背面變形加工以產生較小的摩擦係數，其可改善在掃描器夾持期間，整個半導體基板104之背面的滑動均勻性。
圖2根據一實施例，顯示改善變形均勻性的程序。一批基板200於202進行變形加工，並接著在204經受光阻處理。光阻處理204可包含：光阻塗佈、及烘烤各基板200之頂面。變形加工202及光阻處理204可藉由晶圓軌道系統206來執行。
在光阻處理204之後，可在掃描儀中將各半導體基板200曝光208，其中各基板200可夾持於卡盤銷100上。接著各半導體基板200經受進一步的光阻處理210，以將光阻顯影。接著，在212進行覆蓋量測，像是例如使用射手工具（Archer tool）。接著可在214進行後續處理，像是例如蝕刻處理。
在變形加工202之前，可判定在曝光208所使用之微影工具的接觸區域（例如卡盤銷100）。可判定在批次200中的一或更多基板之背面的紋理。如以下所更詳細解釋，此判定步驟可至少部分基於：在半導體基板之一或更多部分處的背面特徵部之頻繁度、在半導體基板之一或更多部分處的背面特徵部之變幅、及/或一或更多接觸區域的尺寸。此判定步驟可使用包含電腦的顯微鏡工具，該電腦具有處理器及電腦可讀取非暫態媒體（例如記憶體）。記憶體可儲存程式指令，此程式指令用以使處理器控制顯微鏡工具，以判定背面表面的變形加工。
基板背面的變形加工202可以化學方式、機械方式、或藉由電漿處理來完成。可選擇地，作為預備程序，可清潔基板的背面以移除污染物，例如微粒或殘餘膜。變形加工202可改變基板的表面，以相較於背面未進行變形加工的基板達到更小且均勻的摩擦係數。在夾持期間更小且更均勻的摩擦係數可產生更均勻的晶圓變形特徵，並因而在後續微影級堆疊期間改善覆蓋性能。
圖3根據一實施例，顯示用以改善變形均勻性的裝置。將批次300中的半導體基板提供至將基板之背面變形加工的蝕刻機302。如前面所指出，可先將基板提供至清潔站以清潔基板背面、或可在蝕刻機302中進行清潔。在蝕刻機302之後，可將基板300提供至光阻塗佈機/烤箱304。在塗佈機/烤箱304中，係將光阻材料塗佈於基板的頂面並於其上烘烤。蝕刻機302及塗佈機/烤箱304可以是晶圓軌道系統306的部件。
可接著在掃描儀308中將具有光阻層的基板曝光，其中各基板300可夾持於卡盤銷100上。接著，將基板傳遞至光阻顯影機310。在將光阻顯影後，可將基板傳遞至覆蓋度量衡工具312（例如射手工具）以供量測進行。隨後，傳遞各基板以供後續處理314。
如前面所指出，變形加工202可以化學方式來完成。因此，蝕刻機302可以是化學蝕刻機。所使用的化學蝕刻劑係取決於待移除的材料。變形加工202可包含下列處理：藉由蝕刻劑移除不需要的殘餘膜（例如氮化矽、氧化物等等）；藉由蝕刻劑以將基板背面變形加工的方式移除矽；或此二者之組合。可用以蝕刻矽基板及/或在基板背面上之材料的蝕刻劑係列於圖4中。圖4提供待蝕刻材料及對應之蝕刻劑的範例，但可能的基板材料及對應之蝕刻劑的列表並不限於那些圖4中所指明者。那些在本技術領域中具有通常知識者應知曉其他可用的基板材料及蝕刻劑。舉例來說，其他的基板材料可包含GaAs、藍寶石、釓鎵石榴石（gadolinium gallium garnet, GGG）、及鈮酸鋰。可使用二或更多化學品的組合以控制基板的蝕刻速率，蝕刻速率又決定所得到的表面之幾何形狀，例如表面是否有凹痕或平滑。
除了蝕刻之外，用以改變基板背面之摩擦係數的另一方法為，以化學方式改變材料在原子級的特性或性質。可使用已為那些熟習本技藝者所熟知、會與基板背面表面反應的蒸氣處理之利用，例如六甲基二矽氮烷（Hexamethyldisilazane, HMDS）或其他蒸氣處理。舉例來說，呈更稀釋形式的圖4中所列之蝕刻劑亦可以化學方式改變基板背面。藉由以化學方式改變表面，可實現不同的表面能量及摩擦性質，而改變基板與掃描儀載台102上之卡盤銷100的交互作用。
變形加工202可替代地包含電漿或乾式蝕刻機302。如同化學蝕刻，其目的在於：移除不需要的殘餘膜；以將晶圓表面變形加工的方式蝕刻矽；或此二者之組合。
替代地，變形加工202可藉由研磨來完成。圖5顯示使用研磨機以改善變形均勻性的裝置。將批次500中的半導體基板提供至將基板背面變形加工的研磨機502。如前面所指出，可先將基板提供至清潔站以清潔基板背面。在研磨機502之後，可將基板提供至光阻塗佈機/烤箱504。在塗佈機/烤箱504中，係將光阻材料塗佈於基板的頂面並於其上烘烤。研磨機502及塗佈機/烤箱504可以是晶圓軌道系統506的部件。
接著可在掃描儀508中將具有光阻層的基板曝光，其中各基板500可夾持於卡盤銷100上。接著，將基板傳遞至光阻顯影機510。在將光阻顯影後，可將基板傳遞至覆蓋度量衡工具512（例如射手工具）以供量測進行。隨後，傳遞各基板以供後續處理514。
研磨機502可包含旋轉的研磨刷，該研磨刷擦洗/劃刮基板背面以移除污染物並產生所期望的紋理。旋轉的研磨刷的頭部可包含以嵌於其中之鑽石微粒接觸基板的表面。那些在本技術領域中具有通常知識者應當瞭解，可使用任何適當的硬質材料來接觸基板背面。作為鑽石微粒的替代物，亦可使用碳化矽。
研磨刷可在乾燥狀態下接觸晶圓。替代地，在研磨程序期間可添加漿液材料。該漿液可包含研磨料。替代地，在研磨程序期間可使用例如HDMS、四甲基氫氧化銨（tetramethyl ammnium hydroxide, TMAH）、或任何圖4中所列之蝕刻劑的化學製劑。
圖6顯示用於改善變形均勻性的圖2之替代程序。要件600-614可類似於圖2中的要件200-214且因此將不再重複描述。一旦覆蓋量測結果已在612取得，則可使用此量測結果來創建可校正覆蓋特徵的覆蓋模型616。覆蓋模型616係用以修改在608的曝光以補償覆蓋特徵。此回授程序可加以重複，例如，每10至12個基板之批次。
圖7顯示基板背面上之變形加工的示意圖。變形加工提供了受控制的粗糙度。粗糙度可描述為基板中的一系列谷及脊。粗糙度之特徵可在於：表示從谷到峰之垂直距離的變幅A、及表示峰到峰之距離的週期λ。粗糙度之特徵亦可在於：在整個基板背面之區域上的變幅及/或週期之均勻性。原子力顯微鏡（Atomic Force Microscopy, AFM）可用以量測或量化這些度量。可藉由電腦來控制顯微鏡工具，該電腦包含處理器及電腦可讀取非暫態媒體（例如記憶體）。記憶體可儲存程式指令，此程式指令用以使處理器控制顯微鏡工具，以根據前面所討論的參數之一或更多者及/或微影工具之接觸區域的尺寸來判定背面表面的紋理。
理想的變形加工特性係由半導體基板104與掃描儀102上之卡盤銷100的交互作用所決定。在夾持期間當施加真空時，基板104之背面與卡盤銷100之間的交互作用主要係由存在於此二表面之間的摩擦係數所決定。一般而言，隨著基板104的背面由最佳範圍變得較平滑及較不平滑，摩擦係數均變得較高。較高的摩擦係數會導致較大的變形程度。此外，整個晶圓的摩擦係數之均勻性可能會影響基板滑動的均勻性，這亦會影響變形。較大的不均勻性可能會導致具有在整個基板上之較大變化性的基板變形，這會導致更差的覆蓋特性。
一般而言，半導體的背面係經變形加工，而影響卡盤銷100與基板104之間的有效接觸表面面積。一般而言，可存在變形加工之週期λ的最佳範圍。若變形加工的週期λ過小，則基板104之背面可能會在過多位置接觸到卡盤銷100以至於無法使摩擦係數最小化。若週期λ變得過大，則基板104與卡盤銷100之間的接觸點之數量可能會變得很少，使基板104卡於卡盤銷100上而增加摩擦係數。晶圓背面上之紋理的變幅A亦可在判定摩擦係數上起一定作用，特別是當考慮到卡盤銷100其本身的表面粗糙度時。因此，一實施例亦可涉及將紋理之變幅A特徵化以使摩擦係數減至最小。
在一實施例中，背面紋理在基板背面之至少一部分的範圍內可具有50 nm以內的變幅A。
通常，卡盤銷100可具有150微米之數量級的直徑。若變形加工的週期λ小於各接觸銷100的寬度，則可使摩擦係數最小化。若在背面表面與各卡盤銷100之間存在5-20個接觸點，則可使摩擦係數最小化。變形加工的週期λ可以是各卡盤銷100之寬度的1/5至1/10。背面特徵可以不超過每毫米70個接觸點的頻繁度接觸各卡盤銷。替代地，背面特徵可以每微米5-10個接觸點的頻繁度接觸各卡盤銷。
在一實施例中，背面特徵的變幅A彼此之分佈可在10 nm以內。
在其他實施例中，以上所列的變幅、週期及/或均勻性之要求可組合在一起、單獨使用、或在省略該等要求之一或更多者時集合使用。
雖然數個實施例已於前面詳加描述，但那些熟習本技藝者應容易理解到，在未實質脫離本發明之新穎教示的情況下，在所描述之實施例中的許多修改係可能的。因此，所有這些修改均欲包含於如隨附之申請專利範圍所定義的本發明之範疇內。
100‧‧‧（卡盤）銷
102‧‧‧（掃描儀）晶圓載台
104‧‧‧（半導體）基板
106‧‧‧微粒
200‧‧‧基板（批次）
202‧‧‧變形加工
204‧‧‧光阻處理
206‧‧‧晶圓軌道系統
208‧‧‧曝光
210‧‧‧光阻處理
212‧‧‧覆蓋量測
214‧‧‧後續處理
300‧‧‧基板（批次）
302‧‧‧蝕刻機
304‧‧‧（光阻）塗佈機/烤箱
306‧‧‧晶圓軌道系統
308‧‧‧掃描儀
310‧‧‧光阻顯影機
312‧‧‧覆蓋度量衡工具
314‧‧‧後續處理
500‧‧‧基板（批次）
502‧‧‧研磨機
504‧‧‧（光阻）塗佈機/烤箱
506‧‧‧晶圓軌道系統
508‧‧‧掃描儀
510‧‧‧光阻顯影機
512‧‧‧覆蓋度量衡工具
514‧‧‧後續處理
600‧‧‧基板（批次）
602‧‧‧粗糙化
604‧‧‧光阻處理
606‧‧‧晶圓軌道系統
608‧‧‧曝光
610‧‧‧光阻處理
612‧‧‧覆蓋量測
614‧‧‧後續處理
616‧‧‧覆蓋模型
A‧‧‧變幅
λ‧‧‧週期
現將結合隨附圖式提供數個實施例的詳細說明，其中： 圖1係卡盤銷及半導體基板的簡圖； 圖2係根據一實施例的程序之示意圖； 圖3係根據一實施例的裝置之示意圖； 圖4係說明半導體基板材料及對應之蝕刻劑的圖表； 圖5係根據一實施例的裝置之示意圖； 圖6係根據一實施例的程序之示意圖；及 圖7係與半導體基板之背面相關的粗糙度之示意圖。
200‧‧‧基板(批次)
202‧‧‧變形加工
204‧‧‧光阻處理
206‧‧‧晶圓軌道系統
208‧‧‧曝光
210‧‧‧光阻處理
212‧‧‧覆蓋量測
214‧‧‧後續處理

Claims (19)

  1. 一種用於判定半導體基板之背面之變形加工的方法，該半導體基板係在一微影工具上進行處理，該方法包含以下步驟：判定該半導體基板用之該微影工具上的一或更多接觸區域；至少部分基於以下所列以判定該半導體基板的背面表面變形加工：在該半導體基板之一或更多部分的該半導體基板之背面特徵部的頻繁度，在該半導體基板之一或更多部分的背面特徵部之變幅，或該一或更多接觸區域的尺寸；及處理該半導體基板以獲得一目標背面表面變形加工，該目標背面表面變形加工使該半導體基板與該一或更多接觸區域之間的摩擦係數減低，該目標背面表面變形加工包含以該一或更多接觸區域之尺寸的1/5至1/10的週期而存在的背面特徵部。
  2. 如申請專利範圍第1項之用於判定半導體基板之背面之變形加工的方法，其中，經處理之該背面係以不超過每毫米70個接觸點的頻繁度接觸該一或更多接觸區域之各者。
  3. 如申請專利範圍第1項之用於判定半導體基板之背面之變形加工的方法，其中，該等背面特徵部的變幅彼此變化不超過10nm。
  4. 如申請專利範圍第1項之用於判定半導體基板之背面之變形加工的方法，其中，該處理步驟包括：藉由至少一化學製劑將一或更多膜從該半導體基板之背面移除；藉由至少一化學製劑將該半導體基板之背面的材料從該背面移除；或 其組合。
  5. 如申請專利範圍第4項之用於判定半導體基板之背面之變形加工的方法，其中，該至少一化學製劑包含下列之一或更多者：四甲基氫氧化銨(tetramethyl ammnium hydroxide,TMAH)、HF、HF硝酸、H3PO4、NH4F、KOH、HF+H2O2、NH4OH、NH4OH+H2O2、六甲基二矽氮烷(Hexamethyldisilazane,HMDS)、或IPA+NH4F。
  6. 如申請專利範圍第1項之用於判定半導體基板之背面之變形加工的方法，其中，該處理步驟包括：以一旋轉元件來研磨該背面，其將該半導體基板之至少一部分或附著於該半導體基板之背面的成分移除。
  7. 如申請專利範圍第6項之用於判定半導體基板之背面之變形加工的方法，其中，該處理步驟更包括：在該研磨步驟期間使用化學漿液。
  8. 如申請專利範圍第6項之用於判定半導體基板之背面之變形加工的方法，其中，該處理步驟更包括：結合該研磨步驟藉由至少一化學製劑將該背面的一或更多膜及/或材料移除。
  9. 一種用於改善半導體基板之背面之變形加工的方法，包含以下步驟：判定將用以處理該半導體基板之微影工具的類型，該微影工具包含一或更多接觸區域，該一或更多接觸區域將於一曝光程序期間將該半導體基板支撐於該微影工具中；及處理該半導體基板以獲得一背面變形加工，其係至少部分基於該一或更多接觸區域的尺寸比較、及該半導體基板之背面的表面形貌，該背面變形加 工包含以該一或更多接觸區域之尺寸的1/5至1/10的週期而存在的背面特徵部。
  10. 如申請專利範圍第9項之用於改善半導體基板之背面之變形加工的方法，其中，該表面形貌係至少部分基於在該半導體基板之背面上的特徵部之間的距離。
  11. 如申請專利範圍第9項之用於改善半導體基板之背面之變形加工的方法，其中，該表面形貌係至少部分基於在該半導體基板之背面上的特徵部之變幅。
  12. 如申請專利範圍第9項之用於改善半導體基板之背面之變形加工的方法，其中，該背面變形加工包含一水平距離成分，該水平距離成分小於該半導體基板之背面的至少一部分之一或更多接觸區域的寬度。
  13. 如申請專利範圍第9項之用於改善半導體基板之背面之變形加工的方法，其中，該背面變形加工更包含一垂直距離成分，該垂直距離成分在該半導體基板之背面的至少一部分之範圍中係在50nm以內。
  14. 一種減低微影變形的方法，包含以下步驟：將一半導體基板之背面變形加工；及藉由一微影工具在具有經變形加工之背面的該半導體基板上執行一微影程序，該微影工具將該半導體基板支撐於一或更多接觸區域，該變形加工步驟使該背面與該一或更多接觸區域之間的摩擦係數降低，以及該變形加工步驟包含以該一或更多接觸區域之尺寸的1/5至1/10的週期來產生背面特徵部。
  15. 如申請專利範圍第14項之減低微影變形的方法，其中，該變形加工步驟包括： 藉由至少一化學製劑將一或更多膜從該半導體基板之背面移除；藉由至少一化學製劑將材料從該半導體基板的背面移除；或其組合。
  16. 如申請專利範圍第14項之減低微影變形的方法，其中，該變形加工步驟包括：以一旋轉元件來研磨該背面，其將該半導體基板之至少一部分或附著於該半導體基板之背面的成分移除。
  17. 如申請專利範圍第14項之減低微影變形的方法，其中，經變形加工之該背面係以每微米5-10個接觸點的頻繁度接觸該一或更多接觸區域之各者。
  18. 如申請專利範圍第14項之減低微影變形的方法，其中，經變形加工之該背面具有多個特徵部，該等特徵部在垂直於該半導體基板之表面的方向上的距離上之變化不超過10nm。
  19. 如申請專利範圍第14項之減低微影變形的方法，更包含以下步驟：在該基板之前表面上產生一影像；測量該影像與一基準的差異；及根據該差異，在一後續的基板之前表面上產生與該影像不同的修改之影像。
TW103127368A 2013-08-09 2014-08-08 基板背面變形加工 TWI539490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361864212P 2013-08-09 2013-08-09
US201361864151P 2013-08-09 2013-08-09

Publications (2)

Publication Number Publication Date
TW201526074A TW201526074A (zh) 2015-07-01
TWI539490B true TWI539490B (zh) 2016-06-21

Family

ID=52448986

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105103407A TWI606487B (zh) 2013-08-09 2014-08-08 基板背面變形加工
TW103127368A TWI539490B (zh) 2013-08-09 2014-08-08 基板背面變形加工

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105103407A TWI606487B (zh) 2013-08-09 2014-08-08 基板背面變形加工

Country Status (6)

Country Link
US (2) US9281251B2 (zh)
JP (2) JP6528286B2 (zh)
KR (3) KR102379878B1 (zh)
CN (2) CN105531811B (zh)
TW (2) TWI606487B (zh)
WO (1) WO2015021297A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing
JP6442582B2 (ja) * 2014-03-05 2018-12-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
US9711419B2 (en) 2014-08-06 2017-07-18 Tokyo Electron Limited Substrate backside texturing
US9330988B1 (en) * 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness
JP6540430B2 (ja) * 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
EP3299889A1 (en) * 2016-09-27 2018-03-28 ASML Netherlands B.V. A substrate, a substrate holder, a substrate coating apparatus, a method for coating the substrate and a method for removing the coating
US10770327B2 (en) 2017-07-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for correcting non-ideal wafer topography
JP6934376B2 (ja) * 2017-09-20 2021-09-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR102718679B1 (ko) * 2017-11-29 2024-10-16 도쿄엘렉트론가부시키가이샤 기판의 후면 마찰 감소
JP7022589B2 (ja) * 2018-01-05 2022-02-18 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ記憶媒体
CN113287065A (zh) 2019-01-18 2021-08-20 Asml荷兰有限公司 用于估计衬底中的应力的方法、衬底和系统
US11036147B2 (en) * 2019-03-20 2021-06-15 Kla Corporation System and method for converting backside surface roughness to frontside overlay

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499733A (en) * 1992-09-17 1996-03-19 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
DE634699T1 (de) * 1993-07-16 1996-02-15 Semiconductor Systems Inc Gruppiertes fotolithografisches System.
US5891352A (en) * 1993-09-16 1999-04-06 Luxtron Corporation Optical techniques of measuring endpoint during the processing of material layers in an optically hostile environment
US5778481A (en) 1996-02-15 1998-07-14 International Business Machines Corporation Silicon wafer cleaning and polishing pads
TW484039B (en) 1999-10-12 2002-04-21 Asm Lithography Bv Lithographic projection apparatus and method
JP2001232561A (ja) * 1999-12-16 2001-08-28 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
US6494765B2 (en) * 2000-09-25 2002-12-17 Center For Tribology, Inc. Method and apparatus for controlled polishing
US20040040576A1 (en) 2002-08-29 2004-03-04 Yuxia Sun Wafer cleaning brush
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
JP2005039155A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びそれに用いる半導体基板の製造方法
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
JP4835069B2 (ja) * 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US7672110B2 (en) * 2005-08-29 2010-03-02 Applied Materials, Inc. Electrostatic chuck having textured contact surface
JP2007109967A (ja) 2005-10-14 2007-04-26 Tokyo Electron Ltd 半導体処理装置
JP2007194503A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 基板処理方法および基板処理装置
US7831083B1 (en) * 2006-07-13 2010-11-09 Kla-Tencor Technologies Corporation Image quality monitoring for substrate inspection
US7765077B2 (en) * 2007-09-21 2010-07-27 Tokyo Electron Limited Method and apparatus for creating a Spacer-Optimization (S-O) library
US8801497B2 (en) * 2009-04-30 2014-08-12 Rdc Holdings, Llc Array of abrasive members with resilient support
US8349203B2 (en) * 2009-09-04 2013-01-08 International Business Machines Corporation Method of forming self-assembled patterns using block copolymers, and articles thereof
US8072044B2 (en) * 2009-09-17 2011-12-06 Fairchild Semiconductor Corporation Semiconductor die containing lateral edge shapes and textures
US8212250B2 (en) * 2009-12-10 2012-07-03 Leonard Forbes Backside texturing by cusps to improve IR response of silicon solar cells and photodetectors
JP5598350B2 (ja) * 2010-02-16 2014-10-01 信越化学工業株式会社 電子線用又はｅｕｖ用化学増幅ネガ型レジスト組成物及びパターン形成方法
JP5554846B2 (ja) * 2010-02-19 2014-07-23 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置、デバイス製造方法とそれに関連付けられたデータ処理装置及びコンピュータプログラム
US9496308B2 (en) * 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10195704B2 (en) * 2013-03-15 2019-02-05 Infineon Technologies Ag Lift pin for substrate processing
US9275868B2 (en) * 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
US9281251B2 (en) * 2013-08-09 2016-03-08 Tokyo Electron Limited Substrate backside texturing

Also Published As

Publication number Publication date
WO2015021297A1 (en) 2015-02-12
KR20210040461A (ko) 2021-04-13
JP6528286B2 (ja) 2019-06-12
CN108803255B (zh) 2022-05-10
CN105531811A (zh) 2016-04-27
KR102331821B1 (ko) 2021-11-29
TWI606487B (zh) 2017-11-21
TW201526074A (zh) 2015-07-01
US20150044785A1 (en) 2015-02-12
KR20160042072A (ko) 2016-04-18
TW201620011A (zh) 2016-06-01
CN105531811B (zh) 2018-09-21
CN108803255A (zh) 2018-11-13
US9281251B2 (en) 2016-03-08
KR102490708B1 (ko) 2023-01-19
JP2016528551A (ja) 2016-09-15
KR102379878B1 (ko) 2022-03-30
KR20210040462A (ko) 2021-04-13
JP2016177303A (ja) 2016-10-06
US20160141169A1 (en) 2016-05-19
JP6439203B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
TWI539490B (zh) 基板背面變形加工
JP6726830B2 (ja) 基板背面テクスチャリング
KR101322443B1 (ko) 웨이퍼들의 접합 동안에 결함들을 처리하는 공정
JP2004063669A (ja) 半導体製造装置クリーニングウエハとその製造方法、およびそれを用いたクリーニング方法
TWI852112B (zh) 矽片加工方法及矽片
TW201103083A (en) Scrubber clean before oxide chemical mechanical polish (CMP) for reduced microscratches and improved yields
JP6858763B2 (ja) 多結晶仕上げを有する半導体ウエハを処理する方法
TW201829117A (zh) 晶圓之製造方法以及晶圓
WO2020158210A1 (ja) エッチング方法
US20150044783A1 (en) Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device
TWI266675B (en) CMP apparatus for polishing dielectric layer and method of controlling dielectric layer thickness
US9318347B2 (en) Wafer backside particle mitigation
JPH03265121A (ja) 半導体装置の製造方法
TW202531361A (zh) 基板處理方法及基板處理系統
JP2011103354A (ja) 半導体ウェーハの裏面粗さ評価方法及び評価装置
KR20130029471A (ko) 웨이퍼 흠결 제거방법