[go: up one dir, main page]

TWI536464B - 電晶體及其製造方法 - Google Patents

電晶體及其製造方法 Download PDF

Info

Publication number
TWI536464B
TWI536464B TW103101470A TW103101470A TWI536464B TW I536464 B TWI536464 B TW I536464B TW 103101470 A TW103101470 A TW 103101470A TW 103101470 A TW103101470 A TW 103101470A TW I536464 B TWI536464 B TW I536464B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
mask
source
drain
Prior art date
Application number
TW103101470A
Other languages
English (en)
Other versions
TW201528381A (zh
Inventor
楊朝舜
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103101470A priority Critical patent/TWI536464B/zh
Priority to CN201410125986.5A priority patent/CN103871903A/zh
Priority to US14/262,802 priority patent/US9484441B2/en
Publication of TW201528381A publication Critical patent/TW201528381A/zh
Application granted granted Critical
Publication of TWI536464B publication Critical patent/TWI536464B/zh
Priority to US15/263,394 priority patent/US20160380109A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

電晶體及其製造方法
本發明是有關於一種電晶體及其製造方法，且特別是有關於一種具有氧化物半導體通道層的電晶體及其製造方法。
近年來，相較於傳統的非晶矽(amorphous silicon,a-Si)薄膜電晶體，由於氧化物半導體(oxide semiconductor)薄膜電晶體更具有較高的載子移動率(carrier mobility)、較為穩定的臨界電壓(threshold voltage,Vth)以及適合大面積製造，因此已逐漸被廣泛的應用於顯示面板中。
一般常見的氧化物半導體薄膜電晶體有共平面(Coplanar)、蝕刻阻擋層(Island Stop/Etch Stop Layer,IS/ESL)和背通道蝕刻(Back Channel Etch,BCE)三種型態，其中背通道蝕刻與蝕刻阻擋層型態的氧化物半導體薄膜電晶體在元件特性及製程良率上較具有優勢。再者，背通道蝕刻結構相較於蝕刻阻擋層結構可進一步減省一道光罩製程，因此更具優勢。
然而，在背通道蝕刻型態之氧化物半導體薄膜電晶體的製程中，用以圖案化通道層之光阻會直接接觸到通道層，且光阻含有會影響電晶體之次臨限斜率(Subthreshold Swing，S.S.)的有機物溶劑，故導致電晶體的電器特性以及穩定性不佳。
本發明提供一種電晶體及其製造方法，能夠避免通道層受到損傷。
本發明提供一種電晶體的製造方法，其包括下列步驟。首先，於基板上形成閘極，並於基板以及閘極上形成閘絕緣層以覆蓋基板以及閘極。接著，於閘絕緣層上形成圖案化通道層以及遮罩層，其中圖案化通道層與遮罩層位於閘極上方，且遮罩層位於圖案化通道層上。之後，藉由濕式蝕刻劑於閘絕緣層上形成一源極與一汲極，並且藉由濕式蝕刻劑移除未被源極與汲極覆蓋之遮罩層的部分直到圖案化通道層被暴露為止，以形成多個圖案化遮罩層。
在本發明之一實施例中，上述之圖案化遮罩層之材質與源極及汲極之至少部分材質相同。
在本發明之一實施例中，上述圖案化遮罩層之材質包括金屬或不含錫之氧化物半導體，而圖案化通道層之材質包括含錫之氧化物半導體或多晶型之氧化銦鎵(poly-Indium-Gallium Oxide,poly-IGO)。
在本發明之一實施例中，上述圖案化通道層之片電阻值(sheet resistance)介於107歐母/單位面積至1010歐母/單位面積之間。
在本發明之一實施例中，上述圖案化遮罩層、源極以及汲極的形成是藉由相同的蝕刻劑(etchant)來達成。
在本發明之一實施例中，上述濕式蝕刻劑包括硫酸、磷酸、硝酸與醋酸至少二者之混合液。
在本發明之一實施例中，上述濕式蝕刻劑包括硫酸、磷酸、硝酸或醋酸。
在本發明之一實施例中，上述於閘絕緣層上形成圖案化通道層以及遮罩層的方法包括：於絕緣層上依序形成一通道材料層以及一遮罩材料層；於遮罩材料層上形成一第一圖案化光阻層，並以該第一圖案化光阻層為罩幕，移除部分未被第一圖案化光阻層覆蓋之通道材料層以及遮罩材料層，以形成圖案化通道層以及遮罩層；以及移除第一圖案化光阻層。
在本發明之一實施例中，上述於形成源極、汲極與圖案化遮罩層的方法包括：於圖案化通道層以及遮罩層上形成一金屬材料層；於金屬材料層上形成一第二圖案化光阻層，並以第二圖案化光阻層為罩幕，藉由濕式蝕刻劑，移除未被第二圖案化光阻層覆蓋之金屬材料層，以形成源極與汲極；以及藉由濕式蝕刻劑，移除位於源極與汲極之間未被第二圖案化光阻層覆蓋之遮罩層，以形成圖案化遮罩層。
在本發明之一實施例中，上述濕式蝕刻劑對於源極與汲極的蝕刻速率為VSD，濕式蝕刻劑對於圖案化通道層的蝕刻速率為VCH，而濕式蝕刻劑對於遮罩層的蝕刻速率為VHM，且VSD、VCH與VHM滿足下列關係式：10VHM/VCH 100；以及0.1VSD/VHM 10。
本發明提出一種電晶體，其包括一閘極、一閘絕緣層、一圖案化通道層、多個圖案化遮罩層以及一源極與一汲極。閘絕緣層覆蓋閘極。圖案化通道層配置於閘絕緣層上且位於閘極上方，其中圖案化通道層之片電阻值介於107歐母/單位面積至1010歐母/單位面積之間。圖案化遮罩層配置於圖案化通道層上。源極與汲極設置於閘絕緣層上，其中圖案化遮罩層位於源極與圖案化通道層之間以及汲極與圖案化通道層之間。
在本發明之一實施例中，上述圖案化遮罩層之材質包括不含錫之氧化物半導體，而圖案化通道層之材質包括含錫之氧化物半導體或多晶型之氧化銦鎵。
在本發明之一實施例中，上述圖案化遮罩層之材質包括銦鎵氧化物(Indium-Gallium Oxide,IGO)、銦鋅氧化物(Indium-Zinc Oxide,IZO)、銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、摻雜鋁氧化鋅(Al-doped ZnO,AZO)、氧化鋅(Zinc Oxide,ZnO)、氧化銦(indium oxide,In2O3)或氧化鎵(Gallium oxide,Ga2O3)，而圖案化通道層之材質包括銦錫鋅氧化物(Indium-Tin-Zinc Oxide, ITZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)、摻雜銦之鋅錫氧化物(Zinc-Tin Oxide：Indium,ZTO：In)、摻雜鎵之鋅錫氧化物(Zinc-Tin Oxide：Gallium,ZTO：Ga)、摻雜錫之銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide：Stannum,IGZO：Sn)、鎵錫氧化物(Gallium-Tin Oxide,GTO)、銦鎵錫氧化物(Indium-Gallium-Tin Oxide,IGTO)或多晶型之氧化銦鎵(poly-IGO)。
在本發明之一實施例中，上述圖案化遮罩層暴露出部分之圖案化通道層。
基於上述，本發明之電晶體及其製造方法可避免通道層直接與光阻接觸，進而使電晶體具有較佳之次臨限斜率(S.S.)以及穩定性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧基板
102‧‧‧閘極
104‧‧‧閘絕緣層
106’‧‧‧通道材料層
106‧‧‧圖案化通道層
108’‧‧‧遮罩材料層
108‧‧‧遮罩層
108a、108b‧‧‧圖案化遮罩層
110‧‧‧第一圖案化光阻層
112‧‧‧金屬材料層
112a‧‧‧源極
112b‧‧‧汲極
114‧‧‧第二圖案化光阻層
圖1A至圖1G是依照本發明之一實施例之一種電晶體的製造流程示意圖。
圖2為在攝氏溫度40度的情況下，以鋁酸蝕刻液分別對鉬、銦鎵鋅氧化物以及銦錫鋅氧化物的蝕刻選擇比。
圖3A為本發明之一實施例的電晶體之特性曲線圖。
圖3B為習知的電晶體之特性曲線圖。
圖1A至圖1G是依照本發明之第一實施例之一種電晶體的製造流程示意圖。請參照圖1A，首先，提供基板100，並於基板100上形成閘極102。在本實施例中，基板100例如為硬質基板(rigid substrate)或可撓式基板(flexible substrate)等。舉例而言，硬質基板可為玻璃基板，而可撓式基板可為塑膠基板。此外，閘極102例如是單層或多層堆疊之金屬材料，例如選自由銅(Copper,Cu)、鉬(Molybdenum,Mo)、鈦(Titanium,Ti)、鋁(Aluminum,Al)、鎢(Tungsten,W)、銀(Silver,Ag)、金(Gold,Au)及其合金所組成之族群中的至少之一，且閘極102可透過微影蝕刻製程來圖案化金屬材料而製作。
請參照圖1B，接著，於基板100以及閘極102上形成閘絕緣層104，其中閘絕緣層104同時覆蓋基板100以及閘極102。在本實施例中，閘絕緣層104可為單層結構或多層堆疊的複合結構，且閘絕緣層104之材質例如是氮化矽、氧化矽、氮氧化矽或其他合適之介電材料。
請參照圖1C，在完成閘絕緣層104的製作之後，在閘絕緣層104上形成通道材料層106’以及遮罩材料層108’。詳言之，在閘絕緣層104形成之後，在閘絕緣層104上依序形成通道材料層106’、遮罩材料層108’以及第一圖案化光阻層110，其中通道材料層106’覆蓋於閘絕緣層104上，而遮罩材料層108’覆蓋於通 道材料層106’上，且第一圖案化光阻層110配置於遮罩材料層108’的局部區域上，其中第一圖案化光阻層110位於閘極102的上方。
請同時參照圖1C與圖1D，在形成第一圖案化光阻層110之後，接著以第一圖案化光阻層110為罩幕，移除未被第一圖案化光阻層110所覆蓋之部分通道材料層106’以及部分遮罩材料層108’，以形成圖案化通道層106以及遮罩層108。在本實施例中，由於圖案化通道層106不會與圖案化光阻層110直接接觸，因此圖案化光阻層110中所含的有機物溶劑不易對圖案化通道層106造成損傷。
在本發明之一實施例中，圖案化通道層106的材質可包括含錫之氧化物半導體或多晶型之氧化銦鎵(poly-IGO)，例如是銦錫鋅氧化物(ITZO)、鋅錫氧化物(ZTO)、摻雜銦之鋅錫氧化物(ZTO：In)、摻雜鎵之鋅錫氧化物(ZTO：Ga)、摻雜錫之銦鎵鋅氧化物IGZO：Sn)、鎵錫氧化物(GTO)或銦鎵錫氧化物(IGTO)等，其中圖案化通道層106的片電阻值(sheet resistance)介於107歐母/單位面積至1010歐母/單位面積之間。此外，遮罩層108之材質可包括金屬或不含錫之氧化物半導體，例如是銦鎵氧化物(IGO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、摻雜鋁氧化鋅(AZO)、氧化鋅(ZnO)、氧化銦(In2O3)或氧化鎵(Ga2O3)等。為方便描述，以下將以圖案化通道層106的材質為銦錫鋅氧化物(ITZO)以及遮罩層108之材質為銦鎵鋅氧化物(IGZO)為例說明，但本發明不限定於此。
請參照圖1E，在完成圖案化通道層106以及遮罩層108 的製作後，移除覆蓋於遮罩層108上的第一圖案化光阻層110，接著，再於遮罩層108以及閘絕緣層104上形成金屬材料層112。之後，在金屬材料層112上形成一第二圖案化光阻層114，此第二圖案化光阻層114是用以定義後續欲形成之源極與汲極(未繪示)之圖案。如圖1E所示，第二圖案化光阻層114配置在金屬材料層112上，且對應於部份的遮罩層108以及部份的閘絕緣層104上方。承上述，金屬材料層112可以為單層結構或多層堆疊的複合結構，且其材質例如是鋁(Al)、鉬(Mo)、銀(Ag)、鈀(Palladium,Pd)或其合金等金屬材料。金屬材料層112之材質可與閘極102之材質相同或不同。以下將以金屬材料層112之材質為鉬/鋁/鉬(Mo/Al/Mo)為例，進行實施例之說明。值得注意的是，本實施例不限定金屬材料層112必須為鉬/鋁/鉬(Mo/Al/Mo)疊層。
請參照圖1E與圖1F，在形成第二圖案化光阻層114之後，藉由濕式蝕刻劑移除未被第二圖案化光阻層114所覆蓋的金屬材料層112以及未被第二圖案化光阻層114所覆蓋的遮罩層108，以完成源極112a與汲極112b的製作，並使遮罩層108能夠進一步被圖案化為圖案化遮罩層108a、108b。在此，如圖1F所示，圖案化遮罩層108a、108b的數量為二，但本發明並不限定於此。接著，如圖1F所示，源極112a與汲極112b覆蓋於圖案化遮罩層108a、108b以及部分的閘絕緣層104上。具體而言，在本發明之一實施例中，圖案化遮罩層108a、108b、源極112a以及汲極112b可藉由相同的濕式蝕刻劑(etchant)蝕刻所形成，濕式蝕刻劑例如為 硫酸、磷酸、硝酸與醋酸或至少上述二者之混合。在其他實施例中，濕式蝕刻劑亦可為鋁酸蝕刻液。換言之，當濕式蝕刻劑對於源極112a與汲極112b的蝕刻速率為VSD，濕式蝕刻劑對於圖案化通道層106的蝕刻速率為VCH，而濕式蝕刻劑對於遮罩層108的蝕刻速率為VHM，則VSD、VCH與VHM滿足下列關係式：10VHM/VCH 100；以及0.1VSD/VHM 10。
請同時參照圖1F與圖1G，在源極112a以及汲極112b形成之後，移除第二圖案化光阻層114，即初步完成電晶體的製作。如圖1G所示，本實施例之電晶體包括閘極102、閘絕緣層104、圖案化通道層106、圖案化遮罩層108a、108b以及一源極112a與一汲極112b。閘絕緣層104覆蓋閘極102。圖案化通道層106配置於閘絕緣層104上且位於閘極102上方，其中圖案化通道層106之片電阻值介於107歐母/單位面積至1010歐母/單位面積之間。圖案化遮罩層108a、108b配置於圖案化通道層106上。源極112a與汲極112b設置於閘絕緣層104上，其中圖案化遮罩層108a、108b位於源極112a與圖案化通道層106之間以及汲極112b與圖案化通道層106之間。
圖2為在攝氏溫度40度的情況下，以鋁酸蝕刻液分別對鉬(Mo)、銦鎵鋅氧化物(IGZO)以及銦錫鋅氧化物(ITZO)進行蝕刻的蝕刻選擇比。請同時參照圖1E、圖1F與圖2所示，在攝氏溫度40度的情況下，鋁酸蝕刻液對於鉬(Mo)的蝕刻速率為V1，鋁 酸蝕刻液對於銦鎵鋅氧化物(IGZO)的蝕刻速率為V2，而鋁酸蝕刻液對於銦錫鋅氧化物(ITZO)的蝕刻速率為V3，且V1：V2：V3為1：0.1：0.001。換言之，當源極112a與汲極112b的材質為鉬/鋁/鉬(Mo/Al/Mo)、遮罩層108的材質為銦鎵鋅氧化物(IGZO)，且圖案化通道層106的材質為銦錫鋅氧化物(ITZO)時，鋁酸蝕刻液可以有效的蝕刻金屬材料層112以及遮罩層108以形成源極112a、汲極112b以及圖案化遮罩層108a、108b，但不會過度的損害圖案化通道層106。
舉例而言，當遮罩層108形成厚度為10~40奈米(nm)且金屬材料層112形成厚度為400~500奈米(nm)時，則遮罩層108未被第二圖案化光阻層114覆蓋的部份，亦即遮罩層108未被上述的源極112a與汲極112b覆蓋之的部分，將會被移除直至圖案化通道層106被暴露為止，也就是遮罩層108暴露出部分之圖案化通道層106，由此遮罩層108被蝕刻而形成分隔為兩部分的圖案化遮罩層108a、108b，此時，再移除第二圖案化光阻層114之後，則可實現一電晶體結構，如圖1G中所示。
此外，在本發明之另一實施例中，遮罩層108之材質以及源極112a與汲極112b之至少部分材質相同，例如為鋁、鉬、銀、鈀(Pd)或其合金等金屬材料等。如上所述，遮罩層108、源極112a以及汲極112b可藉由相同的蝕刻劑蝕刻所形成，在此省略後續重複敘述。
圖3A為本發明一實施例之電晶體的特性曲線圖，其中本 發明電晶體之圖案化通道層的材質為銦錫鋅氧化物(ITZO)，圖案化遮罩層之材質為銦鎵鋅氧化物(IGZO)；而圖3B為習知的電晶體之特性曲線圖，其中習知電晶體之通道層的材質為銦錫鋅氧化物(ITZO)，但不具有圖案化遮罩層。請參考圖3A與圖3B，是由在汲極與源極之間施予一汲源極電壓0.1伏特或10伏特的條件下量測閘源極電壓自-20V變化到+20V相對應的汲極電流，以縱軸表示電晶體的汲極電流(Id)與橫軸表示電晶體的閘源極電壓(Vgs)所繪製而成。在此，特別將本發明一實施例的電晶體與習知的電晶體的次臨限斜率(S.S.)、臨界電壓(Vt)以及場效應遷移率(Ufe)等數值擷取出並整理如下表1所示：
請參照表1，本發明的電晶體的次臨限斜率、臨界電壓特性參數之數值皆小於習知的電晶體，且場效應遷移率幾乎不受影響。換句話說，由於本發明的電晶體的圖案化通道層不會與圖案化光阻層直接接觸，因此圖案化光阻層中所含的有機物溶劑不易對圖案化通道層造成損傷。因此，相較於習知的電晶體，本發明 的電晶體可在幾乎不影響場效應遷移率的情況下，具有較佳的次臨限斜率及臨界電壓等特性參數。
綜上所述，本發明之電晶體及其製造方法可避免通道直接與光阻接觸，進而使電晶體具有較佳之次臨限斜率及臨界電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板
102‧‧‧閘極
104‧‧‧閘絕緣層
106‧‧‧圖案化通道層
108a、108b‧‧‧圖案化遮罩層
112a‧‧‧源極
112b‧‧‧汲極

Claims (14)

  1. 一種電晶體的製造方法，包括：於一基板上形成一閘極；於該基板以及該閘極上形成一閘絕緣層，以覆蓋該基板以及該閘極；於該閘絕緣層上以一第一圖案化光阻層形成一圖案化通道層以及一遮罩層，其中該圖案化通道層與該遮罩層位於該閘極上方，且該遮罩層位於該圖案化通道層上；以及藉由一濕式蝕刻劑於該閘絕緣層上形成一源極與一汲極，並且藉由該濕式蝕刻劑移除部分未被該源極與該汲極覆蓋之該遮罩層直到該圖案化通道層被暴露為止，以形成多個圖案化遮罩層。
  2. 如申請專利範圍第1項所述的電晶體的製造方法，其中該些圖案化遮罩層之材質與該源極及該汲極之至少部分材質相同。
  3. 如申請專利範圍第1項所述的電晶體的製造方法，其中該些圖案化遮罩層之材質包括金屬或不含錫之氧化物半導體，而該圖案化通道層之材質包括含錫之氧化物半導體或多晶型之氧化銦鎵(poly-IGO)。
  4. 如申請專利範圍第1項所述的電晶體的製造方法，其中該圖案化通道層之片電阻值介於107歐母/單位面積至1010歐母/單位面積之間。
  5. 如申請專利範圍第1項所述的電晶體的製造方法，其中該些圖案化遮罩層、該源極以及該汲極的形成是藉由相同的蝕刻劑 來達成。
  6. 如申請專利範圍第5項所述的電晶體的製造方法，其中該濕式蝕刻劑包括硫酸、磷酸、硝酸與醋酸至少二者之混合液。
  7. 如申請專利範圍第5項所述的電晶體的製造方法，其中該濕式蝕刻劑包括硫酸、磷酸、硝酸或醋酸。
  8. 如申請專利範圍第1項所述的電晶體的製造方法，其中於該閘絕緣層上形成該圖案化通道層以及該遮罩層的方法包括：於該絕緣層上依序形成一通道材料層以及一遮罩材料層；於該遮罩材料層上形成該第一圖案化光阻層，並以該第一圖案化光阻層為罩幕，移除部分未被該第一圖案化光阻層覆蓋之該通道材料層以及該遮罩材料層，以形成該圖案化通道層以及該遮罩層；以及移除該第一圖案化光阻層。
  9. 如申請專利範圍第8項所述的電晶體的製造方法，其中形成該源極、該汲極與該些圖案化遮罩層的方法包括：於該圖案化通道層以及該遮罩層上形成一金屬材料層；於該金屬材料層上形成一第二圖案化光阻層，並以該第二圖案化光阻層為罩幕，藉由該濕式蝕刻劑，移除未被該第二圖案化光阻層覆蓋之該金屬材料層，以形成該源極與該汲極；以及藉由該濕式蝕刻劑，移除位於該源極與該汲極之間未被該第二圖案化光阻層覆蓋之該遮罩層，以形成該些圖案化遮罩層。
  10. 如申請專利範圍第1項所述的電晶體的製造方法，其中 該濕式蝕刻劑對於該源極與該汲極的蝕刻速率為VSD，該濕式蝕刻劑對於該圖案化通道層的蝕刻速率為VCH，而該濕式蝕刻劑對於該遮罩層的蝕刻速率為VHM，且VSD、VCH與VHM滿足下列關係式：10VHM/VCH 100；以及0.1VSD/VHM 10。
  11. 一種電晶體，包括：一閘極；一閘絕緣層，以覆蓋該閘極；一圖案化通道層，配置於該閘絕緣層上且位於該閘極上方，其中該圖案化通道層之片電阻值介於107歐母/單位面積至1010歐母/單位面積之間；多個圖案化遮罩層，配置於該圖案化通道層上，其中該圖案化遮罩層的一邊緣與該圖案化通道層的一邊緣實質上對齊；以及一源極與一汲極，於該閘絕緣層上，其中該些圖案化遮罩層位於該源極與該圖案化通道層之間以及該汲極與該圖案化通道層之間。
  12. 如申請專利範圍第11項所述的電晶體，其中該些圖案化遮罩層之材質包括不含錫之氧化物半導體，而該圖案化通道層之材質包括含錫之氧化物半導體或多晶型之氧化銦鎵(poly-IGO)。
  13. 如申請專利範圍第11項所述的電晶體，其中該些圖案化遮罩層之材質包括IGO、IZO、IGZO、AZO、ZnO、In2O3或Ga2O3，而該圖案化通道層之材質包括ITZO、ZTO、ZTO：In、ZTO：Ga、 IGZO：Sn、GTO、IGTO或多晶型之氧化銦鎵(poly-IGO)。
  14. 如申請專利範圍第11項所述的電晶體，其中該些圖案化遮罩層暴露出部分之該圖案化通道層。
TW103101470A 2014-01-15 2014-01-15 電晶體及其製造方法 TWI536464B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103101470A TWI536464B (zh) 2014-01-15 2014-01-15 電晶體及其製造方法
CN201410125986.5A CN103871903A (zh) 2014-01-15 2014-03-31 晶体管及其制造方法
US14/262,802 US9484441B2 (en) 2014-01-15 2014-04-27 Method for fabricating transistor having hard-mask layer
US15/263,394 US20160380109A1 (en) 2014-01-15 2016-09-13 Transistor having hard-mask layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103101470A TWI536464B (zh) 2014-01-15 2014-01-15 電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201528381A TW201528381A (zh) 2015-07-16
TWI536464B true TWI536464B (zh) 2016-06-01

Family

ID=50910316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101470A TWI536464B (zh) 2014-01-15 2014-01-15 電晶體及其製造方法

Country Status (3)

Country Link
US (2) US9484441B2 (zh)
CN (1) CN103871903A (zh)
TW (1) TWI536464B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783953B (zh) * 2016-12-26 2019-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
CN106935660B (zh) * 2017-05-12 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
WO2025041671A1 (ja) * 2023-08-24 2025-02-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362028B1 (en) * 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20100320457A1 (en) 2007-11-22 2010-12-23 Masahito Matsubara Etching solution composition
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101743111B1 (ko) * 2010-08-10 2017-06-05 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法

Also Published As

Publication number Publication date
TW201528381A (zh) 2015-07-16
US20150200281A1 (en) 2015-07-16
CN103871903A (zh) 2014-06-18
US9484441B2 (en) 2016-11-01
US20160380109A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
CN103646924B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
JP5620179B2 (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
US9831350B2 (en) Thin film transistor and method of manufacturing the same
TWI416736B (zh) 薄膜電晶體及其製造方法
WO2017008345A1 (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN104934481A (zh) 一种薄膜晶体管及其制备方法
CN103855030B (zh) 制造氧化物薄膜晶体管的方法
TWI536464B (zh) 電晶體及其製造方法
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN107507867A (zh) 顶栅自对准薄膜晶体管层叠结构及其制作方法
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
CN105140239B (zh) 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
JP6498745B2 (ja) 薄膜トランジスタの製造方法
CN102903674B (zh) 显示面板及其制作方法
Lyu et al. Downscaling metal—oxide thin-film transistors to sub-50 nm in an exquisite film-profile engineering approach
CN107689391B (zh) 薄膜晶体管基板及其制备方法
CN104966738B (zh) 主动元件结构及其制作方法
KR20150068746A (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
CN104992985B (zh) 薄膜晶体管及其制造方法、阵列基板
CN106033731A (zh) 半导体元件及其制作方法
CN107464848B (zh) 底栅氧化物半导体薄膜晶体管及其制备方法
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN105374881B (zh) 氧化物半导体薄膜晶体管及其制造方法
KR102829905B1 (ko) 피모스 소자, 이를 포함하는 씨모스 소자 및 그 제조방법
CN103579361A (zh) 金属氧化物半导体薄膜晶体管及其制造方法