[go: up one dir, main page]

TWI509677B - 自微電子基材移除導電材料之拋光系統及方法 - Google Patents

自微電子基材移除導電材料之拋光系統及方法 Download PDF

Info

Publication number
TWI509677B
TWI509677B TW098124605A TW98124605A TWI509677B TW I509677 B TWI509677 B TW I509677B TW 098124605 A TW098124605 A TW 098124605A TW 98124605 A TW98124605 A TW 98124605A TW I509677 B TWI509677 B TW I509677B
Authority
TW
Taiwan
Prior art keywords
opening
substrate
conductive
filling
conductive material
Prior art date
Application number
TW098124605A
Other languages
English (en)
Other versions
TW201013769A (en
Inventor
尼許安特 辛哈
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201013769A publication Critical patent/TW201013769A/zh
Application granted granted Critical
Publication of TWI509677B publication Critical patent/TWI509677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

自微電子基材移除導電材料之拋光系統及方法
本發明係針對用於自微電子基材移除導電材料(例如，鉑及/或鉑合金)之拋光系統及方法。
微電子器件通常包括電容器、電晶體及/或形成於微電子基材中之隔離容器中之其他電特徵。一種用於形成此等容器之技術包括以一導電材料(例如，鉑)覆蓋具有開孔之半導體基材，且接著以一通常不導電材料(例如，一光阻劑或氧化矽)過填充該等開孔。接著使用化學機械拋光(CMP)移除在該等開孔外部的過多導電材料及不導電材料。接著移除該等開孔中之剩餘不導電材料以形成在該等開孔之側壁上具有一等形導電材料層之個別容器。
前述技術之一個缺點係：在該CMP過程期間，該導電材料之一部分可變得嵌入於該等開孔內之不導電材料中。在一個實例中，該不導電材料可吸收在CMP期間自導電層移除之導電材料之小粒子。在另一實例中，該CMP方法之機械力可將導電材料塗入開孔中之不導電材料中。該所嵌入之導電材料可導致短路及/或隨後形成於該等容器中之電特徵中之其他缺陷。因此，需要在自微電子基材移除導電材料方面具有改良之效力之拋光系統及方法。
下文參照用於自微電子基材移除導電材料之拋光系統及方法闡述本揭示內容之若干實施例之特定細節。通篇使用術語「微電子基材」來包括其上及/或其中製作微電子器件、微機械器件、資料儲存元件、讀取/寫入組件及其他特徵之基材。熟習此項技術者亦應理解，本揭示內容可具有額外實施例，且可在無下文參照圖2A-5闡述之實施例之若干細節的情形下實踐本發明。
圖1A-E係一微電子基材110之局部截面圖，其根據本揭示內容之一實施例圖解說明一用於形成電特徵之方法之若干階段。如下文更詳細闡述般，該方法之若干實施例包括以較習用技術更少之導電材料塗抹自微電子基材100移除一導電材料(例如，鉑或鉑合金)。在所圖解說明之實施例中，該所闡述之方法包括一特定處理階段序列。在其他實施例中，該方法亦可包括不同及/或額外處理階段。
如圖1A所顯示，微電子基材110包括形成於一基材材料111之一基材材料平面113中之一個或多個開孔112(在圖1A中基於圖解說明目的而顯示兩個)。基材材料111可包括硼磷矽酸鹽玻璃(BPSG)、未經摻雜之二氧化矽及/或其他適宜之基材材料111。開孔112可具有約4:1、6:1、10:1之縱橫比(亦即，深度對寬度比)及/或其他所期望之縱橫比。視情況，微電子基材110可包括位於基材平面113上且毗鄰於開孔112之壁之障壁層(未顯示)。
如圖1A所圖解說明，該方法之一早期階段包括將一導電材料層115沈積於基材材料111上。導電材料115可包括位於開孔112中之一第一部分115a及位於開孔112外部的一第二部分115b。導電材料115可使用物理氣相沈積(PVD)、化學氣相沈積(CVD)及/或其他適宜之沈積技術沈積於微電子基材110上。在一特定實施例中，導電材料115包括鉑或鉑合金。在其他實施例中，導電材料115可包括金、銀、鉭、鈀及銠，其他適宜之貴金屬及/或其合金。在其他實施例中，導電材料115可包括鎳、銥及/或其他適宜之VIII族材料及/或其等之合金。
圖1A圖解說明該方法之另一階段，其包括將一填充材料117沈積於導電材料115上。填充材料117可包括位於基材材料平面113下方且位於開孔112中之一第一部分117a。填充材料117亦可包括位於開孔112外部且遠離基材材料平面113向外延伸之一第二部分117b。第二部分117b可具有約100埃至約250埃之厚度及/或其他適宜之厚度。在所圖解說明之實施例中，第一部分117a包括一錐形端120且自基材材料平面113延伸至對應開孔112中達一距離D(例如，至少約1000埃)而不完全填充開孔112。在其他實施例中，第一部分117a可大致完全填充開孔112。在其他實施例中，第一部分117a可與基材材料平面113大致齊平。在此等實施例中之任一者中，第一部分117a可填充開孔112之至少一部分。
填充材料117可具有一大於導電材料115之硬度的硬度。舉例而言，在一特定實施例中，導電材料115包括鉑，且填充材料117包括使用低溫CVD沈積至導電材料115上之氮化鈦(TiN)。在其他實施例中，填充材料117可包括經由PVD沈積至導電材料115上之鈦(Ti)、旋塗氧化鈦(TiOx )、鎢(W)、鎳(Ni)、鉬(Mo)、鈷(Co)及/或具有至少約30GPa之硬度之其他材料。在此等實施例中之任一者中，如下文更詳細闡述般，相對硬之填充材料117可抵抗隨後拋光階段期間自導電材料115之穿透。
圖1B圖解說明該方法之另一階段，其包括自微電子基材110移除填充材料117之第二部分117b。在所圖解說明之實施例中，剩餘填充材料117通常與導電材料115齊平。在其他實施例中，剩餘填充材料117可延伸超過導電材料115。在其他實施例中，剩餘材料117可自導電材料115凹陷至開孔112中。在此等實施例中之任一者中，可使用習用CMP技術及漿料來移除填充材料之第二部分117b。下文參照圖2-5更詳細地闡述用於移除第二部分117b之拋光裝置之實例。
圖1C圖解說明該方法之一隨後階段，其包括移除在基材平面113上且位於開孔112外部的導電材料115及填充材料117之部分。可使用CMP、電化學機械拋光(ECMP)及/或其他適宜之技術來移除導電材料115及填充材料117。舉例而言，在一個實施例中，可使用與圖1B之階段相同之CMP方法及漿料來移除導電材料115及填充材料117。在其他實施例中，可使用不同CMP方法及/或適宜之漿料來移除導電材料115及填充材料117。在此等實施例中，可在曝光基材材料平面113時中止導電材料115及填充材料117之移除。
圖1D圖解說明該方法之一隨後階段，其包括自開孔112移除填充材料117之剩餘部分以形成容器130。在一個實施例中，移除填充材料117可包括使用一濕式蝕刻程序來移除填充材料117。舉例而言，可藉助含有過氧化氫(H2 O2 )、氫氧化銨(NH4 OH)及/或其他適宜之化學品之一蝕刻劑來處理微電子基材110以移除含有氮化鈦之填充材料。在其他實施例中，可使用幹式蝕刻(例如，反應離子蝕刻)、鐳射剝蝕及/或其他適宜之技術來移除含有鈦及/或氧化鈦之填充材料。
圖1E圖解說明該方法之另一階段，其包括在容器130中形成電特徵(諸如電極、電容器等等)。可使用選擇性蝕刻及沈積及/或其他適宜之技術來形成該等電特徵。該等電特徵可彼此電耦合及/或藉助以鑲嵌技術及/或其他適宜之技術形成之一通路及/或線路(未顯示)網路電耦合至外部觸點。舉例而言，在一個實施例中，在安置導電電極122之前將一不導電材料層121(例如，氧化矽、五氧化二鉭等等)安置於開孔112中以形成電容器。在其他實施例中，可使用前述技術來在微電子基材中110形成電晶體、溝道、導電線路及/或其他電特徵。在此等實施例中之任一者中，可接著自一較大晶圓切割微電子基材110之部分且可將該等部分併入至各種電子裝置中。
上文參照圖1A-E闡述之該方法之若干實施例可減少或消除拋光期間導電材料115於填充材料117中之嵌入。根據習用技術，通常使用一光阻劑作為填充材料117以防止磨料及/或其他粒子進入容器130。然而，發明人已發現光阻劑不能防止在拋光期間將含有(例如)鉑及/或鉑合金之導電材料115塗入容器130中，即使以低拋光力(例如，約0.3PSI)或以ECMP亦如此。因不受理論限制，所以相信鉑及/或鉑合金之展性至少部分地引起此一塗抹效應。發明人亦已認識到，若填充材料117可至少約束導電材料115在拋光期間之移動以使得能夠將足夠的拋光力應用於其移除，則可至少減少(若不消除)鉑及/或鉑合金之塗抹。因不受理論限制，所以相信含有氮化鈦(TiN)、鈦(Ti)、氧化鈦(TiOx )、鎢(W)、鎳(Ni)、鉬(Mo)、鈷(Co)及/或具有至少約30GPa之一硬度之其他材料之填充材料117之硬度及/或其他實體特性可產生在拋光期間壓縮且約束下伏導電材料115之一內部應變。相信此壓縮可在施加一拋光力時防止導電材料115散佈至容器130中。
上文參照圖1A-E闡述之該方法之若干實施例亦可減少用於形成容器130之製造成本。根據習用技術，在使用一CMP方法移除在開孔112外部的光阻劑之後，使用一干式蝕刻程序來移除在開孔112外部的導電材料115。在該幹式蝕刻程序之後，習用技術進一步包括使用(例如)一濕式蝕刻程序自開孔112移除光阻劑。因此，上文闡述之該方法之若干實施例可藉由消除幹式蝕刻程序且替代地藉助一單個CMP及/或一ECMP程序移除在開孔112外部的導電材料115及填充材料117兩者來減少製造成本。
上文參照圖1A-E闡述之該方法可具有額外及/或不同方法階段。舉例而言，可在一個處理階段中使用一CMP或一ECMP程序執行移除填充材料117之第二部分117b(如圖1B所圖解說明)及移除在開孔112外部的導電材料115及填充材料117之部分(如圖1C所圖解說明)。在其他實施例中，該方法可進一步包括(例如)在導電材料115與基材材料111之間沈積障壁層(未顯示)。儘管填充材料117之第一部分117a在圖1A-C中圖解說明為具有錐形端120，但在其他實施例中，第一部分117a亦可具有其他適宜之形狀及尺寸。
圖2-5示意性地圖解說明用於以大致類似於上文參照圖1A-E闡述之一方式處理微電子基材110之拋光裝置之實例。舉例而言，圖2示意性地圖解說明一拋光裝置260，其經組態以按化學機械方式及/或按電化學機械方式拋光根據本發明之一實施例之微電子基材110。如圖2中所圖解說明，拋光裝置260包括具有其上定位有一拋光墊283之一頂部面板281之一支撐台280。頂部面板281可包括一大致剛性板以提供拋光墊283之一特定區段可在拋光期間緊固至其之一扁平、固體表面。
拋光裝置260亦可包括複數個輥輪以將拋光墊283引導、定位及固持於頂部面板281上方。該等輥輪可包括一供應輥輪287、第一及第二惰輥輪284a及284b、第一及第二引導輥輪285a及285b及一卷取輥輪286。供應輥輪287攜載拋光墊283之一未使用或操作前部分，且卷取輥輪286攜載拋光墊283之一已使用或操作後部分。另外，第一惰輥輪284a及第一引導輥輪285a可在拋光墊283上方拉伸頂部面板281以在操作期間保持拋光墊283不動。一馬達(未顯示)驅動供應輥輪287及卷取輥輪286中之至少一者以大致促進拋光墊283跨越頂部面板281。因此，拋光墊283之清潔操作前區段可快速地取代已使用區段來為拋光及/或清潔微電子基材110提供一一致性表面。
拋光裝置260亦可具有在拋光期間控制且保護微電子基材110之一載體裝配件290。載體裝配件290可包括一基材托座292以在拋光過程之適當階段收集、保存及釋放基材110。載體裝配件290亦可具有一支撐台架294，其攜載可沿台架294平移之一驅動裝配件295。驅動裝配件295可具有一致動器296、耦合至致動器296之一驅動軸297及自驅動軸297突出之一臂298。臂298經由一終端軸299攜載基材托座292以便驅動裝配件295使基材托座292圍繞一軸E-E(如由一箭頭「R1 」所指示)繞軌道運行。終端軸299亦可使基材托座292圍繞其中心軸F-F(如由箭頭「R2 」所指示)旋轉。
拋光墊283及一拋光液體289界定一拋光介質282，該拋光介質按機械方式、按化學機械方式及/或按電化學機械方式自微電子基材110之表面移除材料。在某些應用中，拋光裝置260中所使用之拋光墊283可係具有固定結合至一懸浮介質之磨料粒子之固定磨料拋光墊。因此，拋光液體289可係不具有磨料粒子之「清潔溶液」，此乃因磨料粒子係跨越拋光墊283之拋光表面288地固定分佈。在其他應用中，拋光墊283可係不具有磨料粒子之非磨料墊，且拋光液體289可係具有磨料粒子及化學品以自微電子基材110移除材料之漿料。
為藉助拋光裝置260拋光微電子基材110，在存在拋光液體289之情形下，載體裝配件290將微電子基材110壓在拋光墊283之拋光表面288上。驅動裝配件295接著使基材托座292圍繞軸E-E繞軌道運行且視情況使基材托座292圍繞軸F-F旋轉以使微電子基材110跨越拋光表面288平移。因此，在一化學及/或化學機械拋光方法中，拋光介質282中之磨料粒子及/或化學品自微電子基材110之表面移除材料。
在其他應用中，拋光液體289亦可包括用於ECMP處理之電解液。舉例而言，拋光裝置260可包括一電解液供應船230，如下文參照圖3更詳細闡述般，該電解液供應船藉助一導管237單獨將一電解液遞送至拋光墊283之拋光表面288。拋光裝置260可進一步包括耦合至接近拋光墊283地定位之電極之電流源221。因此，拋光裝置260可經由電解自微電子基材110移除材料。
圖3係上文參照圖2闡述之一部分拋光裝置260之一個實施例之局部分解等距視圖。如圖3所圖解說明，頂部面板281容納個別地具有一第一電極340a及一第二電極340b之複數個電極對370。第一電極340a耦合至一第一引線348a，且第二電極340b耦合至一第二引線348b。第一引線及第二引線348a及348b耦合至電流源221(圖2)。一電極電介質層349a(例如，TeflonTM 或另一適宜之介電材料)可將第一電極340a與第二電極340b分開。
第一電極及第二電極340a及340b可藉由拋光墊383電耦合至微電子基材110(圖2)。在一個配置中，拋光墊383可以由供應導管337透過正位於拋光墊383下方之頂部面板281中之開孔338供應之電解液331浸透。因此，第一電極及第二電極340a及340b係經選擇以與電解液331相容。在另一配置中，可(例如)藉由將電解液331安置於拋光液體289中來將電解液331自上方供應至拋光墊383。因此，拋光裝置260(圖2)可包括定位於拋光墊383與電極340a及340b之間的墊電介質層349b。當墊電介質層349b係處於適當位置時，隔離第一電極及第二電極340a及340b使其不與電解液331實體接觸且因此其可選自未必與電解液331相容之材料。
圖4係一裝置460之一部分之一等距視圖，其具有根據本揭示內容之另一實施例配置之電極440(顯示為一第一電極440a及一第二電極440b)及一拋光介質482。拋光介質482可包括突出超過第一電極及第二電極440a及440b之拋光墊部分483。每一拋光墊部分483皆可包括一拋光表面488及藉助一導管437耦合至一流體源(未顯示)之複數個流道484。每一流道484皆可具有接近於拋光表面488之一開孔485以接近於微電子基材110與拋光表面488之間的一介面提供一電解液431。墊部分483可包括環繞每一開孔485之凹口487。因此，電解液431可自流道484向外繼續行進，而微電子基材110係直接定位於上部且保持與電極440間隔開。
上文參照圖2-4闡述之前述裝置中之任一者可用於按化學機械方式及/或按電化學機械方式處理微電子基材110。當使用一電化學機械方法時，該等裝置可提供一變化電流，該電流經由電解液流體透過微電子基材110之導電材料自電極通過，而不使該等電極與微電子基材110接觸。舉例而言，如圖5所顯示，該等裝置可產生一高頻波504且可將一低頻波502疊加於高頻波504上。高頻波504可在低頻波502之一方波包絡線內包括正電壓或負電壓突增系列。高頻波504之每一突增可具有將電荷透過介電材料轉移至電解液之一相對陡上升時間斜率及一更逐步下降時間斜率。該下降時間斜率可界定如由高頻波504所指示之一直線，或如由高頻波504a所指示之一曲形。在其他實施例中，端視(例如)介電材料及電解液之特定特性、微電子基材110之特性及/或導電材料以其自微電子基材110移除之目標速率，高頻波504及低頻波502可具有其他形狀。
進行了若干試驗以確定填充材料對含有鉑、鉑合金及/或其他貴金屬之CMP導電材料之效應。圖6A-D係具有一開孔612之半導體基材在利用各種填充材料拋光之後之顯微照片截面圖。在該等實驗中，首先藉助大致類似於圖1A中所顯示之彼等開孔之開孔將一填充材料沈積至一半導體基材上。隨後將一鉑層沈積至該半導體基材上。接著以各種漿料、向向下力及拋光時間按化學機械方式拋光具有該鉑層之該半導體基材。下文概述某些操作條件此等實施例之結果。如可自下文所概述之結果看出，觀察到含有氮化鈦之一填充材料將在防止鉑塗抹於容器中驚人地有效，而該研究中之其他填充材料通常產生顯著鉑塗抹。儘管該等試驗經指導以使用氧化鈦作為填充材料來移除含有鉑之導電材料，但應相信經指導以藉助含有鈦、氧化鈦、鎢、鎳及鉬之一填充材料來移除其他貴金屬(例如，金、銀、鉭、鈀及銠)之類似試驗將產生類似結果。
在一第一實驗中，將一抗蝕劑填充材料旋塗於半導體基材上且其具有約17,000埃之一厚度。在一第一次運行中，首先藉助具有矽石磨料之一漿料及1.0PSI之一向下力持續拋光該半導體基材67秒。隨後藉助具有0.6微米氧化鋁磨料之另一漿料及0.8PSI之一向下力持續拋光該半導體基材300秒。在一第二次運行中，省略該第一拋光步驟，且藉助具有0.6微米氧化鋁磨料及0.8PSI之一向下力持續拋光該半導體基材300秒。如圖6A所顯示，該拋光步驟將一顯著量之鉑601塗入開孔612中。一能量色散X射線光譜儀EDX)分析亦顯示兩次運行之容器中之顯著鉑塗抹。
在一第二實驗中，在450℃下使用CVD將一OPTL填充材料沈積至該半導體基材上且該OPTL填充材料具有約4,500埃之一厚度。首先藉助具有矽石磨料之一漿料及2.5PSI之一向下力持續拋光該半導體基材180秒。隨後藉助具有0.6微米氧化鋁磨料之另一漿料及0.8PSI之一向下力持續拋光該半導體基材300秒。如圖6B所顯示，該拋光步驟將一顯著量之鉑601塗入開孔612中。一EDX分析顯示容器中之顯著鉑塗抹。
在一第三實驗中，在450℃下使用CVD將一含氫矽酸鹽類(HSQ)填充材料沈積至半導體基材上且該填充材料具有約6,700埃之一厚度。在一第一次運行中，首先藉助具有矽石磨料之一漿料及2.5PSI之一向下力持續拋光該半導體基材120秒。隨後藉助具有0.6微米氧化鋁磨料之另一漿料及0.8PSI之一向下力持續拋光該半導體基材300秒。在一第二次運行中，首先藉助具有矽石磨料之一漿料及2.5PSI之一向下力持續拋光該半導體基材92秒。隨後藉助具有0.6微米氧化鋁粒子之一漿料及0.8PSI之一向下力持續拋光該半導體基材300秒。如圖6C所顯示，該拋光步驟將一顯著量之鉑601塗入開孔612中。一EDX分析顯示兩次運行之容器中之顯著鉑塗抹。
在一第四試驗中，在450℃下使用CVD將一TiN填充材料沈積至該半導體基材上。在一第一次運行中，該TiN填充材料具有約250埃之一厚度。首先藉助具有矽石磨料之一漿料及1.0PSI之一向下力持續拋光該半導體基材60秒。隨後藉助具有0.6微米氧化鋁磨料之另一漿料及0.8PSI之一向下力持續拋光該半導體基材155秒。在一第二次運行中，該TiN填充材料具有約250埃之一厚度。藉助具有矽石磨料之一漿料及0.5PSI之一向下力持續拋光該半導體基材41秒。隨後藉助具有0.6微米氧化鋁磨料之一漿料及0.8PSI之一向下力持續拋光該半導體基材79.7秒。在一第三次運行中，該TiN材料具有約100埃之一厚度。藉助具有矽石磨料之一漿料及0.5PSI之一向下力持續拋光該半導體基材76.6秒。隨後藉助具有0.6微米氧化鋁磨料之一漿料及0.8PSI之一向下力持續拋光該半導體基材120秒。在一第四次運行中，該TiN填充材料具有約100埃之一厚度。藉助具有0.6微米氧化鋁磨料之一漿料及0.8PSI之一向下力持續拋光該半導體基材175秒。如圖6D所顯示，該拋光步驟並不將任何鉑塗入開孔612中。一EDX分析顯示所有此等運行之在容器中無鉑塗抹。
依據前述內容，將瞭解，本文中已基於圖解說明目的闡述了本揭示內容之特定實施例，但可在不背離本揭示內容之情形下作出各種修改。舉例而言，除其他實施例之元件外或替代其他實施例之元件，一個實施例之諸多元件可與其他實施例結合。因此，除隨附申請專利範圍外，本揭示內容不受其他限制。
110．．．微電子基材
111．．．基材材料
112．．．開孔
113．．．基材材料平面
115．．．導電材料
115a．．．第一導電部分
115b．．．第二導電部分
117．．．填充材料
117a．．．第一填充部分
117b．．．第二填充部分
120．．．錐形端
121．．．不導電材料層
122．．．導電電極
130．．．容器
221．．．電流源
230．．．供應船
237．．．導管
260．．．拋光裝置
280．．．支撐台
281．．．頂部面板
282．．．拋光介質
283．．．拋光墊
284a．．．惰輥輪
284b．．．惰輥輪
285a．．．引導輥輪
285b．．．引導輥輪
286．．．卷取輥輪
287．．．供應輥輪
288．．．拋光表面
289．．．拋光液體
290．．．載體裝配件
292．．．基材托座
294．．．支撐台架
295．．．驅動裝配件
296．．．致動器
297．．．驅動軸
298．．．臂
299．．．終端軸
331．．．電解液
337．．．供應導管
338．．．開孔
340a．．．第一電極
340b．．．第二電極
348a．．．第一引線
348b．．．第二引線
349a．．．電極電介質層
349b．．．墊電介質層
370．．．電極對
383．．．拋光墊
431．．．電解液
437．．．導管
440a．．．第一電極
440b．．．第二電極
460．．．裝置
482．．．拋光介質
483．．．拋光墊部分
484．．．流道
485．．．開孔
488．．．拋光表面
502．．．低頻波
504a．．．高頻波
504．．．高頻波
601．．．鉑
612．．．開孔
圖1A-E係根據本揭示內容之一實施例圖解說明用於在一微電子基材中形成電特徵之一方法之局部截面圖；
圖2係根據其中示意性顯示選定組件之本揭示內容之實施例之用於實施方法之一拋光系統之一側視圖；
圖3係圖2中所示之根據本揭示內容之一實施例之拋光系統之一部分之一分解等距視圖；
圖4係根據本揭示內容之另一實施例之用於處理一微電子基材之一裝置之一部分之一等距視圖；
圖5根據本揭示內容之另一實施例示意性地圖解說明用於處理一微電子基材之一波形；及
圖6A-D係利用根據本揭示內容之實施例之各種填充材料拋光之一微電子基材之顯微照片截面圖。
110．．．微電子基材
221．．．電流源
230．．．供應船
237．．．導管
260．．．拋光裝置
280．．．支撐台
281．．．頂部面板
282．．．拋光介質
283．．．拋光墊
284a．．．惰輥輪
284b．．．惰輥輪
285a．．．引導輥輪
285b．．．引導輥輪
286．．．卷取輥輪
287．．．供應輥輪
288．．．拋光表面
289．．．拋光液體
290．．．載體裝配件
292．．．基材托座
294．．．支撐台架
295．．．驅動裝配件
296．．．致動器
297．．．驅動軸
298．．．臂
299．．．終端軸

Claims (29)

  1. 一種微電子基材，其包含：一基材材料，其具有自一基材材料平面延伸至該基材材料中之一開孔；一導電材料，其位於該基材材料上，該導電材料具有位於該開孔中之一第一導電部分及位於該開孔外部的一第二導電部分，其中該導電材料具有一第一硬度；及一填充材料，其具有位於該開孔中且相鄰於該第一導電部分之一第一填充部分及位於該開孔外部且位於該第二導電部分上之一第二填充部分，該填充材料包括選自由鈦、氮化鈦及氧化鈦組成之群之一材料，其中該填充材料具有大於該第一硬度之一第二硬度，且其中該第一填充部分部分地延伸至該開孔中以形成與在該開孔中之該第一導電部分間隔開的一錐形端。
  2. 如請求項1之微電子基材，其中該導電材料包括鉑，且其中該填充材料包括氧化鈦，且其中該第一填充部分具有約100埃至約250埃之一厚度，且另外其中該第一填充部分延伸至該開孔中達至少約1000埃之距離而不完全填充該開孔。
  3. 如請求項1之微電子基材，其中該導電材料包括鉑，且其中該填充材料包括氮化鈦，且另外其中該第一填充部分延伸至該開孔中且與該基材材料平面齊平。
  4. 如請求項1之微電子基材，其中該填充材料具有大於約30GPa之硬度。
  5. 如請求項1之微電子基材，其中該填充材料具有壓縮該導電材料之一內部應變。
  6. 一種微電子基材，其包含：一基材材料，其具有一開孔；一導電材料，其位於該基材材料上，該導電材料具有一第一硬度；及一填充材料，其位於該開孔中且與在該開孔中之該導電材料之一部分接觸，該填充材料包括一可至少減少當拋光該基材材料時將該導電材料塗入該開孔中之材料，其中該填充材料係導電的且具有大於該導電材料之該第一硬度之一第二硬度，且其中該填充材料部分地延伸至該開孔中以形成與該導電材料間隔開之在該開孔中的一端。
  7. 如請求項6之微電子基材，其中該導電材料包括鉑或一鉑合金，且其中該填充材料包括一選自由鈦、氮化鈦、氧化鈦、鎢、鎳、鉬及鈷組成之群之材料。
  8. 如請求項6之微電子基材，其中該導電材料包括一選自由鉑、金、銀、鉭、鈀及銠組成之群之材料，且其中該填充材料包括一選自由鈦、氮化鈦、氧化鈦、鎢、鎳、鉬及鈷組成之群之材料。
  9. 如請求項6之微電子基材，其中該導電材料包括一選自由鉑、金、銀、鉭、鈀及銠組成之群之一材料之合金，且其中該填充材料包括一選自由鈦、氮化鈦、氧化鈦、鎢、鎳、鉬及鈷組成之群之材料。
  10. 如請求項6之微電子基材，其中該導電材料包括貴金屬，且其中該填充材料包括一選自由鈦、氮化鈦、氧化鈦、鎢、鎳、鉬及鈷組成之群之材料。
  11. 如請求項6之微電子基材，其中該導電材料包括一選自週期表之VIII族之材料，且其中該填充材料包括一選自由鈦、氮化鈦、氧化鈦、鎢、鎳、鉬及鈷組成之群之材料。
  12. 一種用於形成微電子結構之方法，其包含：在一基材材料中形成一開孔；將一導電材料安置於該基材材料上，該導電材料具有位於該開孔中之一第一導電部分及位於該開孔外部的一第二導電部分；將一填充材料安置於該導電材料上，該填充材料具有位於該開孔中且相鄰於該第一導電部分之一第一填充部分及位於該開孔外部且位於該第二導電部分上之一第二填充部分，其中該第一填充部分部分地延伸至該開孔中以形成與在該開孔中之該第一導電部分間隔開的一錐形端，且其中該填充材料包括一選自由鈦、氮化鈦及氧化鈦組成之群之材料；及在該開孔中形成電阻、電容及電極中之至少一者。
  13. 如請求項12之方法，其中安置一導電材料包括安置包括鉑之一導電材料，且其中安置一填充材料包括將一填充材料安置於該開孔中而不完全填充該開孔，該填充材料包括具有一錐形端且自該基材材料平面延伸至該開孔中 達至少約1000埃之距離之一第一填充部分及具有約100埃至約250埃之一厚度之一第二填充部分。
  14. 如請求項12之方法，其中安置一導電材料包括安置包括鉑之一導電材料，且另外其中安置一填充材料包括安置一包括自該基材材料平面延伸至該開孔中且完全填充該開孔之一第一填充部分之填充材料。
  15. 如請求項12之方法，其中安置一導電材料包括安置一包括鉑之導電材料，且其中安置一填充材料包括安置一包括延伸至該開孔中且與該基材材料平面齊平之一第一填充部分之填充材料。
  16. 如請求項12之方法，其中安置一填充材料包括安置一具有大於約30GPa之一硬度之填充材料。
  17. 如請求項12之方法，其中安置一填充材料包括安置一具有壓縮該導電材料之一內部應變之填充材料。
  18. 一種用於形成微電子結構之方法，其包含：在一基材材料中形成一開孔；將一導電材料安置於該基材材料上，該導電材料具有位於該開孔中之一第一導電部分及位於該開孔外部的一第二導電部分；將一填充材料安置於該導電材料上，該填充材料具有位於該開孔中且相鄰於該第一導電部分之一第一填充部分及位於該開孔外部且位於該第二導電部分上之一第二填充部分，其中該第一填充部分部分地延伸至該開孔中以形成與在該開孔中之該第一導電部分間隔開的一錐形 形端；及拋光該基材材料以移除在該開孔外部的該導電材料及該填充材料之至少一部分，其中該填充材料至少防止該導電材料在拋光該基材材料期間塗入該開孔中。
  19. 如請求項18之方法，其中安置一導電材料包括安置一包括鉑之導電材料，且其中安置一填充材料包括安置一包括可防止在拋光該基材材料期間將該導電材料塗入該開孔中之一材料之填充材料。
  20. 如請求項18之方法，其中安置一導電材料包括安置一包括鉑之導電材料，且其中拋光該基材材料包括在一個化學機械拋光程序中移除在該開孔外部的該導電材料及該填充材料之至少一部分。
  21. 如請求項18之方法，其中安置一導電材料包括安置一包括鉑之導電材料，且其中拋光該基材材料包括在拋光該基材材料時藉助該填充材料壓縮該導電材料。
  22. 如請求項18之方法，其中拋光該基材材料包括防止該導電材料散佈至該開孔中。
  23. 如請求項18之方法，其進一步包含使用一濕式蝕刻程序自該開孔移除該填充材料。
  24. 如請求項18之方法，其進一步包含：使用一濕式蝕刻程序自該開孔移除該填充材料；及在自該開孔移除該填充材料之後在該開孔中形成一電容器。
  25. 如請求項18之方法，其進一步包含在單一拋光操作中移 除在該開孔外部的該導電材料之一部分及該填充材料之一部分。
  26. 如請求項18之方法，其進一步包含不藉助蝕刻地移除在該開孔外部的該導電材料之一部分及該填充材料之一部分。
  27. 如請求項1之微電子基材，其中該填充材料與在開孔中之該導電材料接觸。
  28. 如請求項1之微電子基材，其中該第一導電部分及該第一填充部分在該開孔處暴露且與該基材材料平面齊平。
  29. 如請求項6之微電子基材，其中：該基材材料包含一基材材料平面，該開孔自該基材材料平面延伸至該基材材料中；及該填充材料包含至少與該基材材料平面齊平之一暴露部分。
TW098124605A 2008-08-04 2009-07-21 自微電子基材移除導電材料之拋光系統及方法 TWI509677B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/185,675 US8772939B2 (en) 2008-08-04 2008-08-04 Polishing systems and methods for removing conductive material from microelectronic substrates

Publications (2)

Publication Number Publication Date
TW201013769A TW201013769A (en) 2010-04-01
TWI509677B true TWI509677B (zh) 2015-11-21

Family

ID=41010085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124605A TWI509677B (zh) 2008-08-04 2009-07-21 自微電子基材移除導電材料之拋光系統及方法

Country Status (5)

Country Link
US (2) US8772939B2 (zh)
KR (1) KR101342837B1 (zh)
CN (1) CN102113101B (zh)
TW (1) TWI509677B (zh)
WO (1) WO2010016993A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772939B2 (en) 2008-08-04 2014-07-08 Micron Technology, Inc. Polishing systems and methods for removing conductive material from microelectronic substrates
JP6738802B2 (ja) * 2015-03-30 2020-08-12 ソニーセミコンダクタソリューションズ株式会社 電子デバイスおよび電子デバイスの製造方法
US10600796B2 (en) * 2017-06-15 2020-03-24 Micron Technology, Inc. Methods of forming staircase structures
KR102460076B1 (ko) * 2017-08-01 2022-10-28 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170025A1 (en) * 2000-08-31 2006-08-03 Drynan John M Planarization of metal container structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JP2967755B2 (ja) * 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
US6323081B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US6103586A (en) * 1999-01-13 2000-08-15 Lucent Technologies Inc. Method for making integrated circuit capacitor including anchored plugs
KR100287187B1 (ko) * 1999-03-30 2001-04-16 윤종용 반도체소자의 커패시터 및 그 제조방법
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
TW543093B (en) 2001-04-12 2003-07-21 Cabot Microelectronics Corp Method of reducing in-trench smearing during polishing
US8772939B2 (en) 2008-08-04 2014-07-08 Micron Technology, Inc. Polishing systems and methods for removing conductive material from microelectronic substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170025A1 (en) * 2000-08-31 2006-08-03 Drynan John M Planarization of metal container structures

Also Published As

Publication number Publication date
KR20110053346A (ko) 2011-05-20
US20100025854A1 (en) 2010-02-04
US8772939B2 (en) 2014-07-08
US9099431B2 (en) 2015-08-04
TW201013769A (en) 2010-04-01
CN102113101B (zh) 2013-11-06
US20140322890A1 (en) 2014-10-30
CN102113101A (zh) 2011-06-29
WO2010016993A1 (en) 2010-02-11
KR101342837B1 (ko) 2013-12-17

Similar Documents

Publication Publication Date Title
US8048756B2 (en) Method for removing metal layers formed outside an aperture of a BPSG layer utilizing multiple etching processes including electrochemical-mechanical polishing
US6511576B2 (en) System for planarizing microelectronic substrates having apertures
US6676822B1 (en) Method for electro chemical mechanical deposition
US6902659B2 (en) Method and apparatus for electro-chemical mechanical deposition
US20090255806A1 (en) Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
US20080045009A1 (en) Method and apparatus for simultaneously removing multiple conductive materials from microelectronic substrates
US7192335B2 (en) Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
JP2002093758A (ja) 研磨装置及びこの研磨装置で用いられる研磨パッド、並びに研磨方法
TWI509677B (zh) 自微電子基材移除導電材料之拋光系統及方法
JP2009527129A (ja) 基板上の導電性材料を電気化学的に研磨する方法
US11069563B2 (en) Method for processing substrate and substrate processing apparatus
JP3917578B2 (ja) 半導体装置の製造方法及び製造装置
JP2012069550A (ja) 半導体装置の製造方法および半導体装置の製造システム
JP2004149926A (ja) 埋め込み配線の形成方法
WO2003090965A1 (en) Polishing method, polishing device, and method of manufacturing semiconductor equipment
JP4366815B2 (ja) 荷電粒子による導電体の除去方法および装置
JP2021101451A (ja) 基板処理装置
JP2004363155A (ja) 半導体装置の製造方法及びその装置
JP2006135045A (ja) 研磨装置及び半導体装置の製造方法