[go: up one dir, main page]

TWI592799B - 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TWI592799B
TWI592799B TW105120884A TW105120884A TWI592799B TW I592799 B TWI592799 B TW I592799B TW 105120884 A TW105120884 A TW 105120884A TW 105120884 A TW105120884 A TW 105120884A TW I592799 B TWI592799 B TW I592799B
Authority
TW
Taiwan
Prior art keywords
unit
entity
erasing unit
physical erasing
memory
Prior art date
Application number
TW105120884A
Other languages
English (en)
Other versions
TW201802680A (zh
Inventor
章文嘉
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW105120884A priority Critical patent/TWI592799B/zh
Priority to US15/239,771 priority patent/US10303367B2/en
Application granted granted Critical
Publication of TWI592799B publication Critical patent/TWI592799B/zh
Publication of TW201802680A publication Critical patent/TW201802680A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種用於可複寫式非揮發性記憶體的映射表更新方法，及使用此方法的記憶體控制電路單元與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般而言，使用可複寫式非揮發性記憶體模組作為儲存媒體的記憶體儲存裝置會建立邏輯-實體映射表來記錄邏輯位址與實體抹除單元或邏輯位址與實體程式化單元之間的映射資訊，使主機系統可順利存取可複寫式非揮發性記憶體模組的資料。然而，當記憶體儲存裝置進行將資料從一個原始實體抹除單元搬移至另一個新的實體抹除單元的操作時，記憶體儲存裝置需一一地將邏輯-實體映射表中原始實體抹除單元中的實體程式化單元所對應的邏輯單元更新為對應至新的實體抹除單元的實體程式化單元，亦即，記憶體儲存裝置需要更改邏輯-實體映射表中的上千筆登錄值，因而導致上述複製資料的時間會相對的增加而使得當主機執行其他寫入或讀取指令時必須等待較長的回應時間。
本發明提供一種映射表更新方法、記憶體控制電路單元與記憶體儲存裝置，其能夠有效地縮短以實體抹除單元為單位進行資料複製與搬移的操作時間，進而提升記憶體儲存裝置進行資料傳輸與存取時的速度與效能。
本發明的一範例實施例提供一種映射表更新方法，其用於可複寫式非揮發性記憶體模組，所述可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一實體抹除單元具有多個實體程式化單元，所述映射表更新方法包括：將第一映射資訊記錄為第一虛擬區塊與第一實體抹除單元的映射關係；將第二映射資訊記錄為所述第一虛擬區塊與第二虛擬區塊的映射關係，其中所述第二虛擬區塊映射至所述第一實體抹除單元；以及在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至第二實體抹除單元時，將所述第二映射資訊更新為所述第一虛擬區塊與第三虛擬區塊的映射關係，其中所述第三虛擬區塊映射至所述第二實體抹除單元。
在本發明的一範例實施例中，所述映射表更新方法更包括：建立邏輯-實體重新映射表，其中所述第二映射資訊記錄在所述邏輯-實體重新映射表中。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元之前的步驟包括：配置多個邏輯單元，其中每一所述邏輯單元對應至少一個實體程式化單元；以及將對應所述第一實體抹除單元的資料的多個第一邏輯單元配置於所述第一虛擬區塊中。
在本發明的一範例實施例中，邏輯-實體映射表被儲存在所述可複寫式非揮發性記憶體模組中，將所述第一映射資訊記錄為所述第一虛擬區塊與所述第一實體抹除單元的映射關係的步驟包括：將所述第一映射資訊記錄為所述第一邏輯單元與所述第一實體抹除單元中實體程式化單元被寫入的順序之間的映射關係；以及將所述第一映射資訊記錄在邏輯-實體映射表中。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元之後的步驟包括：發送讀取指令序列，其中所述讀取指令序列指示從所述些第一邏輯單元中的至少一邏輯單元讀取資料；以及接收根據所述第一映射資訊與所述第二映射資訊從所述第二實體抹除單元的至少一實體化程式單元所讀取的所述資料。
在本發明的一範例實施例中，將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元的步驟包括：將所述第一實體抹除單元的實體程式化單元中的資料依序地寫入至所述第二實體抹除單元的對應的實體程式化單元中。
在本發明的一範例實施例中，所述第二實體抹除單元中實體程式化單元被寫入的順序相同於所述第一實體抹除單元中實體程式化單元被寫入的順序。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用以控制可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體抹除單元，且每一所述實體抹除單元包括多個實體程式化單元，所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面及所述記憶體，其中所述記憶體管理電路用以將第一映射資訊記錄為第一虛擬區塊與第一實體抹除單元的映射關係；以及將第二映射資訊記錄為所述第一虛擬區塊與第二虛擬區塊的映射關係，其中所述第二虛擬區塊映射至所述第一實體抹除單元。其中所述記憶體管理電路更用以在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至第二實體抹除單元時，將所述第二映射資訊更新為所述第一虛擬區塊與第三虛擬區塊的映射關係，其中所述第三虛擬區塊映射至所述第二實體抹除單元。
在本發明的一範例實施例中，所述記憶體管理電路更用以建立邏輯-實體重新映射表，其中所述第二映射資訊記錄在所述邏輯-實體重新映射表中。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元之前，所述記憶體管理電路更用以配置多個邏輯單元，其中每一所述邏輯單元對應至少一個實體程式化單元；以及所述記憶體管理電路更用以將對應所述第一實體抹除單元的資料的多個第一邏輯單元配置於所述第一虛擬區塊中。
在本發明的一範例實施例中，邏輯-實體映射表被儲存在所述可複寫式非揮發性記憶體模組中，且在將所述第一映射資訊記錄為所述第一虛擬區塊與所述第一實體抹除單元的映射關係的操作中，所述記憶體管理電路更用以將所述第一映射資訊記錄為所述第一邏輯單元與所述第一實體抹除單元中實體程式化單元被寫入的順序之間的映射關係，以及將所述第一映射資訊記錄在邏輯-實體映射表中。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元之後，所述記憶體管理電路更用以發送讀取指令序列，其中所述讀取指令序列指示從所述第一邏輯單元中的至少一邏輯單元讀取資料；以及接收根據所述第一映射資訊與所述第二映射資訊從所述第二實體抹除單元的至少一實體化程式單元所讀取的所述資料。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元的操作中，所述記憶體管理電路更用以將所述第一實體抹除單元的實體程式化單元中的資料依序地寫入至所述第二實體抹除單元的對應的實體程式化單元中。
在本發明的一範例實施例中，所述第二實體抹除單元中實體程式化單元被寫入的順序相同於所述第一實體抹除單元中實體程式化單元被寫入的順序。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用以控制可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個記憶胞，所述記憶體控制電路單元包括主機介面、記憶體介面、錯誤檢查與校正電路及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面、所述記憶體介面及所述錯誤檢查與校正電路，其中所述記憶體控制電路單元用以將第一映射資訊記錄為第一虛擬區塊與第一實體抹除單元的映射關係；以及將第二映射資訊記錄為第一虛擬區塊與第二虛擬區塊的映射關係，其中所述第二虛擬區塊映射至所述第一實體抹除單元。其中所述記憶體控制電路單元更用以在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至第二實體抹除單元時，將所述第二映射資訊更新為所述第一虛擬區塊與第三虛擬區塊的映射關係，其中所述第三虛擬區塊塊映射至所述第二實體抹除單元。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以建立邏輯-實體重新映射表，其中所述第二映射資訊記錄在所述邏輯-實體重新映射表中。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元之前，所述記憶體控制電路單元更用以配置多個邏輯單元，其中每一所述邏輯單元對應至少一個實體程式化單元；以及所述記憶體控制電路單元更用以將對應所述第一實體抹除單元的資料的多個第一邏輯單元配置於所述第一虛擬區塊中。
在本發明的一範例實施例中，邏輯-實體映射表被儲存在所述可複寫式非揮發性記憶體模組中，且在將所述第一映射資訊記錄為所述第一虛擬區塊與所述第一實體抹除單元的映射關係的操作中，所述記憶體控制電路單元更用以將所述第一映射資訊記錄為所述第一邏輯單元與所述第一實體抹除單元中實體程式化單元被寫入的順序之間的映射關係，以及將所述第一映射資訊記錄在邏輯-實體映射表中。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元之後，所述記憶體控制電路單元更用以發送讀取指令序列，其中所述讀取指令序列指示從所述第一邏輯單元中的至少一邏輯單元讀取資料；以及接收根據所述第一映射資訊與所述第二映射資訊從所述第二實體抹除單元的至少一實體化程式單元所讀取的所述資料。
在本發明的一範例實施例中，在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至所述第二實體抹除單元的操作中，所述記憶體控制電路單元更用以將所述第一實體抹除單元的實體程式化單元中的資料依序地寫入至所述第二實體抹除單元的對應的實體程式化單元中。
在本發明的一範例實施例中，所述第二實體抹除單元中實體程式化單元被寫入的順序相同於所述第一實體抹除單元中實體程式化單元被寫入的順序。
基於上述，本發明範例實施例是藉由對儲存有資料的每一個實體抹除單元配置兩個虛擬區塊以分別記錄一個實體抹除單元的實體程式化單元及其對應之邏輯單元的映射關係，以及此兩個虛擬區塊之間的映射關係。如此一來，可在記憶體儲存裝置以實體抹除單元為單位進行資料複製或搬移的操作時，僅更改虛擬區塊之間的映射關係，由此避免等待主機執行其他寫入或讀取指令的回應時間逾時，進而提升記憶體儲存裝置整體運作的速度與效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線的方式耦接至記憶體儲存裝置10。耦接或無線傳輸至記憶體儲存裝置10，其中記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。其中，無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的各種類型記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各種類型的式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC, eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package, eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~ 410(B)。例如，實體抹除單元410(0)~410(B)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收程序等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正程序。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。例如，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼)。
在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體單元的運作時，以“選擇”與“分組”等詞來操作實體單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組406之實體單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組406的實體單元進行操作。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的記憶胞邏輯地分組為實體單元610(0)~610(B)。在本範例實施例中，實體單元610(0)~610(B)中的每一個實體單元是指一或多個實體程式化單元。然而，在另一範例實施例中，實體單元610(0)~610(B)中的每一個實體單元則是指一或多個實體抹除單元，例如，實體單元610(0)~610(B)中的每一個實體單元為實體抹除單元410(0)~ 410(B)。
在本範例實施例中，記憶體管理電路502會將實體單元610(0)~610(B)邏輯地分組為儲存區601與閒置(spare)區602。儲存區601中的實體單元610(0)~610(A)儲存有資料，而閒置區602中的實體單元610(A+1)~610(B)尚未被用來儲存資料。例如，屬於儲存區601的每一個實體單元可能儲存有有效資料及/或無效資料，而屬於儲存區601的某一個實體單元被抹除之後就會被關聯至閒置區602。當屬於儲存區601的某一個實體單元被寫滿之後，某一個實體單元會被從閒置區602選擇並且被關聯至儲存區601，以儲存其他資料。
在本範例實施例中，記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，主機系統11是透過邏輯位址(logical address, LA)來存取儲存於儲存區601中的資料，因此，邏輯單元612(0)~612(C)中的每一者是指一個邏輯位址。然而，在另一範例實施例中，邏輯單元612(0)~612(C)中的每一者也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。
在本範例實施例中，記憶體儲存裝置10的可複寫式非揮發性記憶體模組406是以實體程式化單元為基礎(亦稱為頁面為基礎(page based))來進行管理。例如，在執行寫入指令時，不管目前資料是要寫入至那個邏輯單元，記憶體管理電路502皆會以一個實體程式化單元接續一個實體程式化單元的方式來寫入資料(亦稱為隨機寫入機制)。據此，在本範例實施例中，邏輯單元612(0)~612(C)中的每一個邏輯單元會被映射至至少一個實體程式化單元。具體來說，記憶體管理電路502會從閒置區602中選擇一個空的實體抹除單元作為目前使用之實體抹除單元來寫入資料。並且，當此目前使用之實體抹除單元的實體程式化單元皆已被寫滿時，記憶體管理電路502會再從閒置區602中選擇另一個空的實體抹除單元作為目前使用之實體抹除單元，以繼續寫入對應來自於主機系統11之寫入指令的資料。然而，本發明並不限於此，例如，在另一範例實施例中，記憶體儲存裝置10的可複寫式非揮發性記憶體模組406是以實體抹除單元為基礎(亦稱為區塊為基礎(block based)來進行管理。
一般而言，記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體映射關係)記錄於至少一邏輯-實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體映射表來執行對於記憶體儲存裝置10的資料存取。然而，在其可複寫式非揮發性記憶體模組406是以實體程式化單元為基礎來進行管理的記憶體儲存裝置10中，由於儲存有資料的實體程式化單元皆會映射至一個邏輯單元，亦即，邏輯-實體映射表會記錄有邏輯單元與多個實體抹除單元之實體程式化單元的多筆映射關係，因此，所述邏輯-實體映射表會非常龐大。特別是，當記憶體儲存裝置10發生異常斷電且重新上電後，記憶體管理電路502會將斷電前最後一個被程式化的實體抹除單元的資料複製至從閒置區602所選擇的另一個新的實體抹除單元，以確保資料的正確性並以此新的實體抹除單元接續的寫入資料。此時，記憶體管理電路502亦會一一地將邏輯-實體映射表中斷電前最後一個被程式化的實體抹除單元中的實體程式化單元所對應的邏輯單元更新為對應至新的實體抹除單元的實體程式化單元。換言之，當記憶體管理電路502執行將某一實體抹除單元的資料從此實體抹除單元複製至另一實體抹除單元的操作時，記憶體管理電路502需要更改邏輯-實體映射表中的上千筆登錄值，因而導致上述複製資料的時間會相對的增加而使得當主機執行其他寫入或讀取指令時必須等待較長的回應時間。
有鑑於此，在本範例實施例中，記憶體管理電路502會配置分別包括邏輯單元612(0)~612(C)的第一層虛擬區塊與第二層虛擬區塊，並且第一層虛擬區塊與第二層虛擬區塊中更分別包括對應至儲存區601中每一實體抹除單元(例如，實體抹除單元410(0)~410(A))的多個虛擬區塊。具體而言，在記憶體管理電路502將從主機系統11所接收的資料寫入所選擇的一個空的實體抹除單元(亦稱為第一實體抹除單元)的至少一實體程式化單元中，記憶體管理電路502會先配置好對應此第一實體抹除單元的屬於第一層的虛擬區塊(亦稱為第一虛擬區塊)與屬於第二層的虛擬區塊(亦稱為第二虛擬區塊)，接著，再進一步地將對應此第一實體抹除單元的至少一實體程式化單元的邏輯單元(亦稱為第一邏輯單元)配置於此第一虛擬區塊與此第二虛擬區塊內，亦即，第一虛擬區塊與第二虛擬區塊分別包括邏輯單元612(0)~612(C)中的多個第一邏輯單元。
圖7是根據本發明的一範例實施例所繪示之虛擬區塊與實體抹除單元的映射關係的示意圖。
為了方便說明，圖7以一個實體抹除單元包括5個實體程式化單元為例進行說明，然而，本領域具有通常知識者應可理解一個實體抹除單元不只具有5個實體程式化單元，且可具有其他任意個實體程式化單元，在此並不贅述。請參照圖7，在記憶體管理電路502接收指示將寫入資料依序寫入至邏輯單元612(0)~612(C)中的第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)的寫入指令後，記憶體管理電路502會將從閒置區602所選擇的第一實體抹除單元410(1)關聯至儲存區601，並以其實體程式化單元701(1)~701(5)來儲存寫入資料，例如，記憶體管理電路502會以一個實體程式化單元接續一個實體程式化單元的方式將資料寫入實體程式化單元701(1)~701(5)。
接著，在本範例實施例中，記憶體管理電路502會將第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)配置於映射第一實體抹除單元410(1)的第一虛擬區塊801(1)與第二虛擬區塊802(1)中，亦即，第一虛擬區塊801(1)與第二虛擬區塊802(1)分別包括第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)。之後，記憶體管理電路502會將第一虛擬區塊801(1)映射至第二虛擬區塊802(1)，以及將配置於第一虛擬區塊801(1)與第二虛擬區塊802(1)的第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)映射至第一實體抹除單元410(1) 的實體程式化單元701(1)~701(5)。
此外，在本範例實施例中，記憶體管理電路502會將上述第一虛擬區塊801(1)與第一實體抹除單元410(1)的映射關係記錄為第一映射資訊720，以及將第一虛擬區塊801(1)與第二虛擬區塊802(1)的映射關係記錄為第二映射資訊730。例如，第一映射資訊720即為第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)分別映射至第一實體抹除單元410(1)中的第一個實體程式化單元701(1)、第二個實體程式化單元701(2)、第三個實體程式化單元701(3)、第四個實體程式化單元701(4)、第五個實體程式化單701(5)，因此，記憶體管理電路502依據寫入指令所指示的寫入順序將第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)及第一實體抹除單元410(1)中實體程式化單元701(1)~ 701(5)被寫入的順序之間的對應關係記錄為第一映射資訊720。而第二映射資訊730即為第一虛擬區塊801(1)映射至第二虛擬區塊802(1)，因此，記憶體管理電路502亦會將第一虛擬區塊801(1)與第二虛擬區塊802(1)的對應關係記錄為第二映射資訊730。
如上所述，記憶體管理電路502也會為儲存區601中其他儲存有資料的每一實體抹除單元(即，實體抹除單元410(0)與實體抹除單元410(2)~410(A))配置其各自的第一層的虛擬區塊與第二層的虛擬區塊以記錄儲存區601中每一實體抹除單元的第一映射資訊與第二映射資訊。換言之，儲存區601中之實體抹除單元410(0)~410(A)皆具有其對應的第一層的虛擬區塊與第二層的虛擬區塊，而每一實體抹除單元的第一層的虛擬區塊所包括的邏輯單元及其本身之間的映射關係與每一實體抹除單元的第一層的虛擬區塊及第二層的虛擬區塊之間的映射關係皆會分別被記錄為對應每一實體抹除單元的第一映射資訊與第二映射資訊。
圖8A是根據本發明的一範例實施例所繪示之邏輯-實體映射表的示意圖。圖8B是根據本發明的一範例實施例所繪示之邏輯-實體重新映射表的示意圖。
請參照圖8A，在本範例實施例中的邏輯-實體映射表810是用以記錄邏輯單元612(0)~612(C)與儲存有資料之實體程式化單元之間的映射關係，例如，第一映射資訊720(即，第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)與第一實體抹除單元410(1)的實體程式化單元701(1)~701(5)的映射關係)是以第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)依序地映射至第一實體抹除單元410(1)的第一個至第五個實體程式化單元的形式被記錄在邏輯-實體映射表810中。類似地，儲存區601中其他儲存有資料的實體抹除單元(即，實體抹除單元410(0)與實體抹除單元410(2)~410(A))及其邏輯單元的對應關係亦會被記錄於邏輯-實體映射表810。
請參照圖8B，在本範例實施例中，記憶體管理電路502還會建立邏輯-實體重新映射表820，並將上述第二映射資訊730(即，屬於第一層的第一虛擬區塊801(1)與屬於第二層的第二虛擬區塊802(1)之映射關係)記錄於此邏輯-實體重新映射表820中。例如，記憶體管理電路502會將上述為儲存區601中儲存有資料的實體抹除單元410(0)~410(A)所記錄的所有第二映射資訊皆記錄於邏輯-實體重新映射表820中。
在此，假設記憶體儲存裝置10在記憶體管理電路502將資料儲存至對應第一邏輯單元612(0)、612(2)、612(9)、612(10) 、612(5)的實體抹除單元410(1)的實體程式化單元701(1)~701(5)時發生異常斷電，並且在此後被重新上電，則記憶體管理電路502會將斷電前最後一個被程式化的實體抹除單元(即，第一實體抹除單元410(1))的資料複製至另一個實體抹除單元。
圖9是根據本發明的一範例實施例所繪示之將資料從一個實體抹除單元複製至另一個實體抹除單元的示意圖。圖10A是根據本發明的一範例實施例所繪示之將資料從一個實體抹除單元複製至另一個實體抹除單元後更新映射表的示意圖。圖10B是根據本發明的一範例實施例所繪示之將資料從一個實體抹除單元複製至另一個實體抹除單元後的邏輯-實體映射表與邏輯-實體重新映射表的示意圖。
請參照圖9，當記憶體管理電路502將屬於第一實體抹除單元410(1)的資料從第一實體抹除單元410(1)複製至另一個實體抹除單元時，記憶體管理電路502會從閒置區602選擇一個空的實體抹除單元410(A+1)(亦稱為第二實體抹除單元410(A+1))來儲存第一實體抹除單元410(1)中的資料。具體而言，記憶體管理電路502會將第一實體抹除單元410(1)的實體程式化單元701(1)~701(5)中的資料依序地寫入至第二實體抹除單元410(A+1)的對應的實體程式化單元(即，實體程式化單元900(1)~900(5))中。
之後，請參照圖10 A與圖10B，記憶體管理電路502會將第二實體抹除單元410(A+1)關聯至儲存區601，特別是，由於第二實體抹除單元410(A+1)亦有其對應的第二層的虛擬區塊802(2)(亦稱為第三虛擬區塊802(2))，亦即，第三虛擬區塊802(2)是映射至第二實體抹除單元410(A+1)，因此，記憶體管理電路502會將原本映射至第二層之第二虛擬區塊802(1)的第一層之第一虛擬區塊801(1)改變為映射至屬於第二層的第三虛擬區塊802(2)。特別是，由於第二實體抹除單元410(A+1)中實體程式化單元900(1)~900(5)被寫入的順序並沒有改變，因此，記憶體管理電路502不須更改邏輯-實體映射表810中第一映射資訊720的內容。由此可知，在記憶體管理電路502將屬於第一實體抹除單元410(1)的資料從第一實體抹除單元410(1)複製至第二實體抹除單元410(A+1)後，僅有第一層的第一虛擬區塊801(1)與第二層之第二虛擬區塊802(1)的映射關係改變，據此，記憶體管理電路502僅需將第二映射資訊730更新為第一虛擬區塊801(1)與第三虛擬區塊802(2)的映射關係。換言之，記憶體管理電路502僅需將第二映射資訊730中的“802(1)”改為“802(2)”。如圖10B所示，記憶體管理電路502例如是更改邏輯-實體重新映射表820中的第二映射資訊730。據此，在本發明範例實施例中，當發生記憶體管理電路502需要將資料以實體抹除單元為單位複製至另一個實體抹除單元的事件時，記憶體管理電路502在完成資料搬移的操作後，僅需要更改邏輯-實體重新映射表820中的一個登錄值，而不需將邏輯-實體映射表810中儲存有原始資料的實體抹除單元中實體程式化單元所對應之邏輯單元一一地更新為對應至新的實體抹除單元的實體程式化單元。
在本發明範例實施例中，在圖10A與圖10B的狀態下，倘若記憶體管理電路502發送指示從第一邏輯單元612(0)、612(2)、612(9)、612(10)、612(5)中的至少一邏輯單元讀取資料的讀取指令序列時，記憶體管理電路502即可根據記錄於邏輯-實體映射表810的第一映射資訊720與記錄於邏輯-實體重新映射表820的第二映射資訊730來讀取對應所述讀取指令序列的資料。例如，所述讀取指令序列指示從第一邏輯單元612(10)讀取資料，則記憶體管理電路502會搜尋第一層虛擬區塊中包含此第一邏輯單元612(10)的第一虛擬區塊801(1)，並根據邏輯-實體重新映射表820的第二映射資訊730得知第一虛擬區塊801(1)目前映射至對應至第二實體抹除單元410(A+1)的第三虛擬區塊802(2)，以及根據邏輯-實體映射表810的第一映射資訊720得知第一邏輯單元612(10)映射至一個實體抹除單元中的第四個實體程式化單元，據此，記憶體管理電路502會從第二實體抹除單元410(A+1)的第四個實體程式化單元(即，實體程式化單元900(4))讀取資料。
圖11是根據本發明的一範例實施例所繪示之映射表更新方法的流程圖。
請參照圖11，在步驟S1101中，記憶體管理電路502會將第一映射資訊記錄為第一虛擬區塊與第一實體抹除單元的映射關係。
在步驟S1103中，記憶體管理電路502會將第二映射資訊記錄為第一虛擬區塊與第二虛擬區塊的映射關係，其中第二虛擬區塊映射至所述第一實體抹除單元。
在步驟S1105中，記憶體管理電路502在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至第二實體抹除單元時，會將所述第二映射資訊更新為所述第一虛擬區塊與第三虛擬區塊的映射關係，其中所述第三虛擬區塊映射至所述第二實體抹除單元。
值得注意的是，上述記憶體管理電路502以實體抹除單元為單位將資料從一個實體抹除單元複製至另一個實體抹除單元的情況，不僅限於記憶體儲存裝置10發生異常斷電且被重新上電後的情況。例如，在另一範例實施例中，本發明的映射表更新方法亦可應用於執行讀取干擾(read-disturb)保護的機制中，具體而言，由於在對同一個實體抹除單元所儲存的資料進行多次讀取時，很有可能會發生所讀取的資料是錯誤的狀況，甚至此被多次讀取實體抹除單元內所儲存的資料會發生異常或遺失，因此，記憶體管理電路502會透過讀取干擾保護機制以在進行讀取操作的時候將一個特定的實體抹除單元中的資料重新寫入到其他的實體抹除單元來確保資料的正確性。此外，在又一範例實施例中，本發明的映射表更新方法還可應用於平均磨損(wear leveling)操作中，例如，平均磨損操作是在可複寫式非揮發性記憶體每執行一段固定的時間後或某個特定的時間點，將儲存區中的實體抹除單元與閒置區中的實體抹除單元交換，以讓在儲存區中抹除次數較少的實體抹除單元可被交換至閒置區以供程式化(或寫入)使用。 綜上，本發明並不欲限制映射表更新方法的應用情境，任何以實體抹除單元為單位進行資料搬移或複製的操作，皆可透過上述映射表更新方法而避免因更改邏輯-實體映射表中的上千筆資料，而導致複製資料的時間相對的增加而使得主機執行其他寫入或讀取指令時必須等待較長的回應時間的問題。
此外，圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。並且，圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明範例實施例提出的映射表更新方法、記憶體儲存裝置與記憶體控制電路單元，可在記憶體儲存裝置以實體抹除單元為單位將資料從一個原始實體抹除單元複製至另一個新的實體抹除單元時，僅更改邏輯-實體重新映射表中的一個登錄值以記錄此新的實體抹除單元，由此避免因更改邏輯-實體映射表中的上千筆登錄值，而導致複製資料的時間相對的增加而使得主機執行其他寫入或讀取指令時必須等待較長的回應時間的問題，進而提升記憶體儲存裝置整體運作的速度與效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置 11‧‧‧主機系統 110‧‧‧系統匯流排 111‧‧‧處理器 112‧‧‧隨機存取記憶體 113‧‧‧唯讀記憶體 114‧‧‧資料傳輸介面 12‧‧‧輸入/輸出(I/O)裝置 20‧‧‧主機板 201‧‧‧隨身碟 202‧‧‧記憶卡 203‧‧‧固態硬碟 204‧‧‧無線記憶體儲存裝置 205‧‧‧全球定位系統模組 206‧‧‧網路介面卡 207‧‧‧無線傳輸裝置 208‧‧‧鍵盤 209‧‧‧螢幕 210‧‧‧喇叭 32‧‧‧SD卡 33‧‧‧CF卡 34‧‧‧嵌入式儲存裝置 341‧‧‧嵌入式多媒體卡 342‧‧‧嵌入式多晶片封裝儲存裝置 402‧‧‧連接介面單元 404‧‧‧記憶體控制電路單元 406‧‧‧可複寫式非揮發性記憶體模組 410(0)~ 410(B)‧‧‧實體抹除單元 502‧‧‧記憶體管理電路 504‧‧‧主機介面 506‧‧‧記憶體介面 508‧‧‧錯誤檢查與校正電路 510‧‧‧緩衝記憶體 512‧‧‧電源管理電路 601‧‧‧儲存區 602‧‧‧閒置區 610(0)~610(B)‧‧‧實體單元 612(0)~612(C)‧‧‧邏輯單元 700(1)~700(5)、701(1)~701(5)、70A(1)~70A(5)、900(1)~900(5)、901(1)~901(5)、90B(1)~90B(5)‧‧‧實體程式化單元 801(1)‧‧‧第一虛擬區塊 802(1)‧‧‧第二虛擬區塊 802(2)‧‧‧第三虛擬區塊 720‧‧‧第一映射資訊 730‧‧‧第二映射資訊 810‧‧‧邏輯-實體映射表 820‧‧‧邏輯-實體重新映射表 S1101‧‧‧步驟(將第一映射資訊記錄為第一虛擬區塊與第一實體抹除單元的映射關係) S1103‧‧‧步驟(將第二映射資訊記錄為第一虛擬區塊與第二虛擬區塊的映射關係，其中第二虛擬區塊映射至所述第一實體抹除單元) S1105‧‧‧步驟(在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至第二實體抹除單元時，將所述第二映射資訊更新為所述第一虛擬區塊與第三虛擬區塊的映射關係，其中所述第三虛擬區塊映射至所述第二實體抹除單元)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示之虛擬區塊與實體抹除單元的映射關係的示意圖。 圖8A是根據本發明的一範例實施例所繪示之邏輯-實體映射表的示意圖。 圖8B是根據本發明的一範例實施例所繪示之邏輯-實體重新映射表的示意圖。 圖9是根據本發明的一範例實施例所繪示之將資料從一個實體抹除單元複製至另一個實體抹除單元的示意圖。 圖10A是根據本發明的一範例實施例所繪示之將資料從一個實體抹除單元複製至另一個實體抹除單元後更新映射表的示意圖。 圖10B是根據本發明的一範例實施例所繪示之將資料從一個實體抹除單元複製至另一個實體抹除單元後的邏輯-實體映射表與邏輯-實體重新映射表的示意圖。 圖11是根據本發明的一範例實施例所繪示之映射表更新方法的流程圖。
S1101‧‧‧步驟(將第一映射資訊記錄為第一虛擬區塊與第一實體抹除單元的映射關係)
S1103‧‧‧步驟(將第二映射資訊記錄為第一虛擬區塊與第二虛擬區塊的映射關係，其中第二虛擬區塊映射至所述第一實體抹除單元)
S1105‧‧‧步驟(在將屬於所述第一實體抹除單元的資料從所述第一實體抹除單元複製至第二實體抹除單元時，將所述第二映射資訊更新為所述第一虛擬區塊與第三虛擬區塊的映射關係，其中所述第三虛擬區塊映射至所述第二實體抹除單元)

Claims (21)

  1. 一種映射表更新方法，用於一記憶體儲存裝置，該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元，該映射表更新方法包括： 將一第一映射資訊記錄為一第一虛擬區塊與一第一實體抹除單元的映射關係； 將一第二映射資訊記錄為該第一虛擬區塊與一第二虛擬區塊的映射關係，其中該第二虛擬區塊映射至該第一實體抹除單元；以及 在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至一第二實體抹除單元時，將該第二映射資訊更新為該第一虛擬區塊與一第三虛擬區塊的映射關係，其中該第三虛擬區塊映射至該第二實體抹除單元。
  2. 如申請專利範圍第1項所述的映射表更新方法，更包括： 建立一邏輯-實體重新映射表，其中該第二映射資訊記錄在該邏輯-實體重新映射表中。
  3. 如申請專利範圍第1項所述的映射表更新方法，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元之前的步驟包括： 配置多個邏輯單元，其中每一該些邏輯單元對應至少一個實體程式化單元； 將對應該第一實體抹除單元的資料的多個第一邏輯單元配置於該第一虛擬區塊中。
  4. 如申請專利範圍第3項所述的映射表更新方法，其中一邏輯-實體映射表被儲存在該可複寫式非揮發性記憶體模組中，且將該第一映射資訊記錄為該第一虛擬區塊與該第一實體抹除單元的映射關係的步驟包括： 將該第一映射資訊記錄為該些第一邏輯單元與該第一實體抹除單元中實體程式化單元被寫入的順序之間的映射關係；以及 將該第一映射資訊記錄在該邏輯-實體映射表中。
  5. 如申請專利範圍第4項所述的映射表更新方法，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元之後的步驟包括： 發送一讀取指令序列，其中該讀取指令序列指示從該些第一邏輯單元中的至少一邏輯單元讀取資料；以及 接收根據該第一映射資訊與該第二映射資訊從該第二實體抹除單元的至少一實體化程式單元所讀取的該資料。
  6. 如申請專利範圍第1項所述的映射表更新方法，其中將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元的步驟包括： 將該第一實體抹除單元的實體程式化單元中的資料依序地寫入至該第二實體抹除單元的對應的實體程式化單元中。
  7. 如申請專利範圍第6項所述的映射表更新方法，其中該第二實體抹除單元中實體程式化單元被寫入的順序相同於該第一實體抹除單元中實體程式化單元被寫入的順序。
  8. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，且每一該些實體抹除單元包括多個實體程式化單元，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面，並且用以將一第一映射資訊記錄為一第一虛擬區塊與一第一實體抹除單元的映射關係， 其中該記憶體管理電路更用以將一第二映射資訊記錄為該第一虛擬區塊與一第二虛擬區塊的映射關係，其中該第二虛擬區塊映射至該第一實體抹除單元， 其中該記憶體管理電路更用以在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至一第二實體抹除單元時，將該第二映射資訊更新為該第一虛擬區塊與一第三虛擬區塊的映射關係，其中該第三虛擬區塊映射至該第二實體抹除單元。
  9. 如申請專利範圍第8項所述的記憶體控制電路單元，其中該記憶體管理電路更用以建立一邏輯-實體重新映射表，其中該第二映射資訊記錄在該邏輯-實體重新映射表中。
  10. 如申請專利範圍第8項所述的記憶體控制電路單元，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元之前， 該記憶體管理電路更用以配置多個邏輯單元，其中每一該些邏輯單元對應至少一個實體程式化單元；以及 該記憶體管理電路更用以將對應該第一實體抹除單元的資料的多個第一邏輯單元配置於該第一虛擬區塊中。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中一邏輯-實體映射表被儲存在該可複寫式非揮發性記憶體模組中，且在將該第一映射資訊記錄為該第一虛擬區塊與該第一實體抹除單元的映射關係的操作中， 該記憶體管理電路更用以將該第一映射資訊記錄為該些第一邏輯單元與該第一實體抹除單元中實體程式化單元被寫入的順序之間的映射關係，以及將該第一映射資訊記錄在該邏輯-實體映射表中。
  12. 如申請專利範圍第11項所述的記憶體控制電路單元，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元之後， 該記憶體管理電路更用以發送一讀取指令序列，其中該讀取指令序列指示從該些第一邏輯單元中的至少一邏輯單元讀取資料；以及 該記憶體管理電路更用以接收根據該第一映射資訊與該第二映射資訊從該第二實體抹除單元的至少一實體化程式單元所讀取的該資料。
  13. 如申請專利範圍第8項所述的記憶體控制電路單元，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元的操作中，該記憶體管理電路更用以將該第一實體抹除單元的實體程式化單元中的資料依序地寫入至該第二實體抹除單元的對應的實體程式化單元中。
  14. 如申請專利範圍第13項所述的記憶體控制電路單元，其中該第二實體抹除單元中實體程式化單元被寫入的順序相同於該第一實體抹除單元中實體程式化單元被寫入的順序。
  15. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，包括多個記憶胞；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，並且用以將一第一映射資訊記錄為一第一虛擬區塊與一第一實體抹除單元的映射關係， 其中該記憶體控制電路單元更用以將一第二映射資訊記錄為該第一虛擬區塊與一第二虛擬區塊的映射關係，其中該第二虛擬區塊映射至該第一實體抹除單元， 其中該記憶體控制電路單元更用以在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至一第二實體抹除單元時，將該第二映射資訊更新為該第一虛擬區塊與一第三虛擬區塊的映射關係，其中該第三虛擬區塊映射至該第二實體抹除單元。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以建立一邏輯-實體重新映射表，其中該第二映射資訊記錄在該邏輯-實體重新映射表中。
  17. 如申請專利範圍第15項所述的記憶體儲存裝置，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元之前， 該記憶體控制電路單元更用以配置多個邏輯單元，其中每一該些邏輯單元對應至少一個實體程式化單元；以及 該記憶體控制電路單元更用以將對應該第一實體抹除單元的資料的多個第一邏輯單元配置於該第一虛擬區塊中。
  18. 如申請專利範圍第17項所述的記憶體儲存裝置，其中一邏輯-實體映射表被儲存在該可複寫式非揮發性記憶體模組中，且在將該第一映射資訊記錄為該第一虛擬區塊與該第一實體抹除單元的映射關係的操作中， 該記憶體控制電路單元更用以將該第一映射資訊記錄為該些第一邏輯單元與該第一實體抹除單元中實體程式化單元被寫入的順序之間的映射關係，以及將該第一映射資訊記錄在該邏輯-實體映射表中。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元之後， 該記憶體控制電路單元更用以發送一讀取指令序列，其中該讀取指令序列指示從該些第一邏輯單元中的至少一邏輯單元讀取資料；以及 該記憶體控制電路單元更用以接收根據該第一映射資訊與該第二映射資訊從該第二實體抹除單元的至少一實體化程式單元所讀取的該資料。
  20. 如申請專利範圍第15項所述的記憶體儲存裝置，其中在將屬於該第一實體抹除單元的資料從該第一實體抹除單元複製至該第二實體抹除單元的操作中，該記憶體控制電路單元更用以將該第一實體抹除單元的實體程式化單元中的資料依序地寫入至該第二實體抹除單元的對應的實體程式化單元中。
  21. 如申請專利範圍第20項所述的記憶體儲存裝置，其中該第二實體抹除單元中實體程式化單元被寫入的順序相同於該第一實體抹除單元中實體程式化單元被寫入的順序。
TW105120884A 2016-07-01 2016-07-01 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 TWI592799B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105120884A TWI592799B (zh) 2016-07-01 2016-07-01 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
US15/239,771 US10303367B2 (en) 2016-07-01 2016-08-17 Mapping table updating method without updating the first mapping information, memory control circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105120884A TWI592799B (zh) 2016-07-01 2016-07-01 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI592799B true TWI592799B (zh) 2017-07-21
TW201802680A TW201802680A (zh) 2018-01-16

Family

ID=60048636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120884A TWI592799B (zh) 2016-07-01 2016-07-01 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10303367B2 (zh)
TW (1) TWI592799B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348605B2 (en) * 2016-10-28 2019-07-09 Western Digital Technologies, Inc. Embedding analyzer functionality in storage devices
US11347653B2 (en) * 2018-08-31 2022-05-31 Nyriad, Inc. Persistent storage device management
TWI720400B (zh) * 2019-01-04 2021-03-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
KR102807315B1 (ko) 2019-04-22 2025-05-15 에스케이하이닉스 주식회사 메모리 시스템에서 맵 정보를 전송하는 장치
US11422942B2 (en) * 2019-04-02 2022-08-23 SK Hynix Inc. Memory system for utilizing a memory included in an external device
KR102749350B1 (ko) 2019-07-04 2025-01-03 에스케이하이닉스 주식회사 메모리 시스템에서 맵정보 및 리드카운트를 전송하는 장치 및 방법
KR102666123B1 (ko) 2019-07-05 2024-05-16 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR102825022B1 (ko) 2019-05-29 2025-06-26 에스케이하이닉스 주식회사 메모리 시스템에서 맵정보를 전송하는 장치
KR102782783B1 (ko) 2019-06-04 2025-03-18 에스케이하이닉스 주식회사 컨트롤러의 동작 방법 및 메모리 시스템
CN114203239B (zh) * 2021-12-07 2024-04-30 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467581B (zh) * 2010-09-07 2015-01-01 Phison Electronics Corp 複合式儲存裝置及其複合式儲存媒體控制器與定址方法
US20150186259A1 (en) * 2013-12-30 2015-07-02 Sandisk Technologies Inc. Method and apparatus for storing data in non-volatile memory

Also Published As

Publication number Publication date
US10303367B2 (en) 2019-05-28
US20180004413A1 (en) 2018-01-04
TW201802680A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI592800B (zh) 記憶體管理方法及使用所述方法的儲存控制器
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN107590080B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
TW201706847A (zh) 映射表格更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI607448B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI785876B (zh) 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
CN110879793A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TW201944421A (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI631460B (zh) 資料讀取方法、記憶體控制電路單元與記憶體儲存裝置
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI651650B (zh) 記憶體管理方法及使用所述方法的儲存控制器
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201734795A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI533309B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TW201719413A (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971A (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元