[go: up one dir, main page]

TWI583000B - Semiconductor device and display device - Google Patents

Semiconductor device and display device Download PDF

Info

Publication number
TWI583000B
TWI583000B TW102139420A TW102139420A TWI583000B TW I583000 B TWI583000 B TW I583000B TW 102139420 A TW102139420 A TW 102139420A TW 102139420 A TW102139420 A TW 102139420A TW I583000 B TWI583000 B TW I583000B
Authority
TW
Taiwan
Prior art keywords
electrode
film
semiconductor
semiconductor film
semiconductor device
Prior art date
Application number
TW102139420A
Other languages
English (en)
Other versions
TW201424009A (zh
Inventor
Yoshihito Hara
Yukinobu Nakata
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201424009A publication Critical patent/TW201424009A/zh
Application granted granted Critical
Publication of TWI583000B publication Critical patent/TWI583000B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及顯示裝置
本發明係關於一種半導體裝置及顯示裝置。
包含薄膜電晶體(TFT：Thin Film Transistor)等半導體元件之電路基板等半導體裝置作為液晶顯示裝置、電致發光顯示裝置、及使用電泳之顯示裝置等電子裝置之構成構件而通用。
以下，列舉構成TFT驅動之液晶面板之TFT陣列基板之電路構成為例進行說明。TFT陣列基板通常具有包含於包含m列之掃描線與n行之信號線之m×n矩陣配線之交點設置有作為開關元件之TFT之構成的畫素電路。再者，TFT之汲極電極與像素電極電性連接。又，掃描驅動器IC(Integrated Circuit，積體電路)或資料驅動器IC等周邊電路分別與自TFT延伸之閘極配線或源極配線電性連接。
電路通常會受到被製入至TFT陣列基板上之TFT之性能之影響。被製入至TFT陣列基板上之TFT之性能根據其材質而不同，因此，根據電路基板上所製作之TFT而電路能否動作、電路規模是否不會增大、良率是否不會降低等對TFT陣列基板上所製作之電路產生影響。先前之半導體裝置(電路基板)中，就可廉價且容易地形成TFT之方面而言，較多採用a-Si(非晶矽)。
另一方面，揭示有代替非晶矽半導體膜而形成氧化物半導體膜之半導體裝置之製造方法(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2012/046658號公報
業界正在研究一種半導體裝置，其具備代替a-Si而包含具有移動率較高之優勢之氧化物半導體(例如，銦鎵鋅氧化物)之半導體元件。此處，本發明者等人正在研究，就可靠性之觀點而言使用於氧化物半導體之至少中央部分(通道區域)上設置蝕刻終止層(膜)之蝕刻終止製程(以下，有稱為ES製程之情況)。
且說，近年來，於小型之液晶面板中要求高精細化(例如，300dpi(dots per inch，每英吋點數)以上)。於液晶面板之精細度較高且像素電極較小之情形時，液晶面板整體之總電容降低。另一方面，由於閘極電極-汲極電極間電容(Cgd電容)為大致固定，因此，總電容中所占之Cgd電容之比率變大。再者，Cgd電容基本上形成於介隔絕緣層對向之閘極金屬與半導體層(膜)及源極金屬之間。
使用ES製程之液晶面板之Cgd電容與使用後通道蝕刻(back-channel-etch)方式之液晶面板(CE構造之液晶面板)之Cgd電容相比有變大之傾向。目前，期望於使用ES製程之液晶面板、例如小型之液晶面板等中，較佳地降低Cgd電容，藉此而降低Cgd電容對施加電壓造成之影響，從而可適當地施加符合設定之電壓，例如使具備半導體裝置(電路基板)之顯示裝置之顯示性能良好。
作為降低Cgd電容之方法，例如研究有如下方法，即，為了減少於基板俯視下閘極金屬相對於半導體層及源極金屬重疊之部分，而將閘極金屬之形狀設定為較小。於此情形時，於基板俯視下，成為半導體層之一部分較閘極金屬更朝外側伸出之形態。
且說，閘極金屬雖成為形成Cgd電容之誘因，但亦擔負防止自背光裝置朝液晶面板(TFT陣列基板)供給之光照射至半導體層(即，遮 光)之功能。因此，若如上所述般閘極金屬之形狀被設定為較小，則來自背光源之光照射至在基板俯視下自閘極金屬朝外側伸出之部分之半導體層。若光照射至半導體層，則半導體層之功能會降低。尤其，於半導體層包含氧化物半導體之情形時，因光而導致之功能降低顯著地成為問題。
半導體層(半導體膜)於TFT陣列基板中處於由覆蓋閘極金屬上之閘極絕緣層與絕緣性之蝕刻終止層(膜)夾著之狀態。認為若來自背光裝置之光照射至此種半導體層，則於半導體層會產生化學反應而使電荷儲存於半導體層，故而導致半導體層之功能降低。
本發明係鑒於上述現狀而完成者，其目的在於提供一種Cgd電容得以降低並且抑制了包含氧化物半導體之半導體膜之功能降低之半導體裝置、及具備上述半導體裝置之顯示裝置。
本發明之半導體裝置包括：基板；第1電極，其形成於上述基板上；第1絕緣膜，其以覆蓋上述第1電極之形態遍及上述第1電極及上述基板而形成；半導體膜，其包含氧化物半導體之膜，具有通道區域，以於俯視時端部以較上述第1電極更朝外側伸出之狀態與上述第1電極重疊之方式形成於上述第1絕緣膜上；蝕刻終止膜，其包含以覆蓋上述通道區域之形態遍及上述半導體膜及上述第1絕緣膜而形成之絕緣性之膜，且包括於俯視時上述半導體膜之上述端部收於內側且使與上述通道區域鄰接之上述半導體膜之表面露出之開口部；及第2電極，其以覆蓋自上述開口部露出之上述半導體膜之上述表面之方式積層於上述半導體膜上。
於上述半導體裝置中，第1電極形成於基板上，第1絕緣膜以覆蓋上述第1電極之形態遍及上述第1電極及上述基板而形成。並且，包 含氧化物半導體之膜之半導體膜以於俯視時端部以較上述第1電極更朝外側伸出之狀態與上述第1電極重疊之方式形成於上述第1絕緣膜上。上述半導體膜具有通道區域，包含絕緣性之膜之蝕刻終止膜以覆蓋該通道區域之形態遍及上述半導體膜及上述第1絕緣膜而形成。上述蝕刻終止膜具備於俯視時上述半導體膜之上述端部收於內側且使與上述通道區域鄰接之上述半導體膜之表面露出之開口部。並且，第2電極以覆蓋自上述開口部露出之上述半導體膜之上述表面之方式積層於上述半導體膜上。於自上述基板側對具備此種構成之上述半導體裝置供給光之情形時，該光中存在通過上述第1絕緣膜而射向較上述第1電極更朝外側伸出之上述半導體膜之上述端部者。由於上述半導體膜之上述端部未與上述第1電極重疊，因此成為光直接照射到之部分。但是，於上述半導體裝置中，第2電極以覆蓋自上述開口部露出之上述半導體膜之上述表面之方式積層於上述半導體膜上，故而成為上述半導體膜之上述端部與第2電極相互接觸並電性連接之狀態。因此，即便光照射至上述半導體膜之上述端部而產生光反應，所生成之電荷亦可自上述半導體膜之上述端部朝與上述半導體膜之上述端部接觸之上述第2電極移動。其結果，即便光照射至於俯視時未由上述第1電極覆蓋之上述半導體膜之上述端部，亦可抑制電荷儲存於上述半導體膜，進而抑制上述半導體膜之功能降低。
於上述半導體裝置中，亦可為，上述半導體膜為於俯視時呈上述端部以外之部分收於上述第1電極內之形態。於自上述基板側向上述半導體裝置供給光之情形時，即便該光射向上述端部以外之上述半導體膜之部分，亦由於該部分與上述第1電極重疊而使上述光被上述第1電極遮蔽。因此，若上述半導體膜呈於俯視時上述端部以外之部分收於上述第1電極內之形態，則可抑制光照射至上述部分而使上述半導體膜之功能降低。
於上述半導體裝置中，亦可為，上述半導體膜於俯視時呈沿上述端部伸出之方向延伸之長條狀，且積層有上述第2電極之部分呈收於上述第2電極內之形態。
於上述半導體裝置中，亦可為，上述第1電極包含閘極電極，上述第2電極包含汲極電極。
於上述半導體裝置中，亦可為，上述第1電極係以自閘極配線分支之形態設置。
於上述半導體裝置中，亦可具備源極電極，該源極電極係以於俯視時隔著上述通道區域而與上述第2電極對向之方式積層於上述半導體膜上。
於上述半導體裝置中，亦可為，上述第2電極包含與上述源極電極相同之導電性材料。
於上述半導體裝置中，亦可為，上述半導體膜包含氧化銦鎵鋅。
本發明之顯示裝置包括上述半導體裝置、以與上述半導體裝置對向之方式配置之對向基板、及配置於上述半導體裝置與上述對向基板之間之液晶層。
於上述顯示裝置中，亦可具備向上述半導體裝置供給光之背光裝置。
根據本發明，可提供一種Cgd電容得以降低並且抑制了包含氧化物半導體之半導體膜之功能降低之半導體裝置、及具備上述半導體裝置之顯示裝置。
1、1A、1B‧‧‧TFT陣列基板(半導體裝置)
B‧‧‧透明基板(基板)
BL‧‧‧光
C‧‧‧重疊區域
CH‧‧‧通道區域
Com‧‧‧共用電極
ES‧‧‧蝕刻終止膜
G‧‧‧閘極金屬
g1‧‧‧閘極電極(第1電極)
g2‧‧‧閘極配線
GI‧‧‧閘極絕緣膜(第1絕緣膜)
H‧‧‧開口部
hd‧‧‧汲極電極側之開口部
hs‧‧‧源極電極側之開口部
L‧‧‧通道區域(開口部間)之寬度
OI‧‧‧有機絕緣膜
PAS1‧‧‧保護膜
PAS2‧‧‧保護膜
Pix‧‧‧像素電極
S‧‧‧導電體膜(源極金屬)
s1‧‧‧源極電極
s2‧‧‧源極配線
s3‧‧‧汲極電極(第2電極)
SF‧‧‧半導體膜
SF1‧‧‧伸出半導體膜部
W‧‧‧半導體膜之寬度
圖1係表示實施形態1之TFT陣列基板之TFT部之構成之俯視模式圖。
圖2係圖1之A-A'線剖面圖。
圖3係模式性地表示閘極金屬與半導體膜及源極金屬之重疊區域之說明圖。
圖4係相當於沿圖1之A-A'線之剖面之閘極金屬形成後之基板之剖面模式圖。
圖5係相當於沿圖1之A-A'線之剖面之閘極絕緣膜及半導體膜形成後之基板之剖面模式圖。
圖6係相當於沿圖1之A-A'線之剖面之蝕刻終止膜形成後之基板之剖面模式圖。
圖7係相當於沿圖1之A-A'線之剖面之導電體膜形成後之基板之剖面模式圖。
圖8係相當於沿圖1之A-A'線之剖面之保護膜及有機絕緣膜形成後之基板之剖面模式圖。
圖9係相當於沿圖1之A-A'線之剖面之共用電極形成後之基板之剖面模式圖。
圖10係相當於沿圖1之A-A'線之剖面之保護膜形成後之基板之剖面模式圖。
圖11係表示實施形態2之TFT陣列基板之TFT部之構成之俯視模式圖。
圖12係表示實施形態3之TFT陣列基板之以TFT部為中心之剖面模式圖。
<實施形態1> (TFT陣列基板)
一面參照圖1至圖10，一面說明本發明之實施形態1。本實施形態中，例示具備背光裝置之液晶顯示裝置(顯示裝置之一例)中所利用 之TFT陣列基板(半導體裝置之一例)1。圖1係表示實施形態1之TFT陣列基板1之TFT部之構成之俯視模式圖。實施形態1之TFT陣列基板1係於透明基板B上配置有半導體元件之電路基板。半導體元件包括包含銦鎵鋅氧化物等氧化物半導體之膜之半導體膜SF。
TFT陣列基板1係以覆蓋半導體膜SF之至少中央部分(通道區域CH)之方式配置有由絕緣材料構成之蝕刻終止膜ES。又，TFT陣列基板1具備導電體膜(源極金屬)S，該導電體膜(源極金屬)S之至少一部分配置於上述蝕刻終止膜ES上，且包含源極電極s1、源極配線s2及汲極電極s3(第2電極之一例)。於蝕刻終止膜ES，設置有使位於其下側之構件露出之開口部H。本實施形態之開口部H於基板俯視下呈矩形狀。於圖1中，於由開口部H所包圍之矩形之部位以外形成有蝕刻終止膜ES。圖1中所示之2個開口部H中之左側所示之開口部H(hs)於基板俯視下以與源極電極s1局部地重疊之形態配置，右側所示之開口部H(hd)於基板俯視下成為與汲極電極s3局部地重疊之形態。
本實施形態之TFT陣列基板1係用於以FFS(Fringe Field Switching，邊緣電場切換)模式動作之液晶面板者，具備一對電極(下述共用電極及畫素電極)。再者，為了方便說明，於圖1中省略了上述一對電極等。圖2係圖1之A-A'線剖面圖，模式性地表示以TFT部為中心之TFT陣列基板1之剖面構成。如圖2所示，於TFT陣列基板1，共用電極Com與像素電極Pix以介隔保護膜PAS2相互積層(對向)之形態設置。再者，共用電極Com形成於有機絕緣膜OI上。
閘極配線g2如圖1所示，沿圖1之左右方向配設。以自該閘極配線g2分支之形態設置有閘極電極(第1電極之一例)g1。閘極電極g1於基板俯視下呈大致矩形狀。閘極電極g1及閘極配線g2均由閘極金屬(閘極導電體膜)G構成。閘極金屬G形成於由玻璃基板等構成之透明基板B上。如圖2所示，閘極絕緣膜(第1絕緣膜之一例)GI以覆蓋閘極金 屬G之形態形成於透明基板B上。於閘極金屬G上亦形成有閘極絕緣膜GI。
半導體膜SF如圖2所示，以配置於閘極金屬G中之閘極電極g1之上方之形態形成於閘極絕緣膜GI上。如圖1所示，半導體膜SF於基板俯視下，呈於圖1之左右方向(閘極配線g2之配設方向)上細長地延伸之矩形狀。配置於各圖之右側(即，汲極電極s3側)之半導體膜SF之一端部成為較閘極電極g1更朝外側伸出之形態。即，如圖1所示，於基板俯視下成為半導體膜SF之上述一端部較閘極電極g1之周緣(端部)更朝外側伸出之狀態。有時特別將該伸出之部分稱為伸出半導體膜部SF1。該伸出半導體膜部SF1由導電體膜(源極金屬)S中之汲極電極s3直接覆蓋。
相對於此，配置於各圖之左側(即，源極電極s1側)之半導體膜SF之另一端部未較閘極電極g1更朝外側伸出，而於基板俯視下成為較閘極電極g1之周緣更朝內側縮入之形態。再者，該縮入之形態之上述半導體膜SF之端部於本實施形態之情形中，由導電體膜(源極金屬)S中之源極電極s1及源極配線s2覆蓋。
又，圖1之上下方向(源極配線s2之配設方向)上之半導體膜SF之寬度W設定為小於閘極電極g1之上述上下方向上之寬度。又，半導體膜SF之寬度W設定為小於源極電極s1及汲極電極s3之上述上下方向上之各寬度。
蝕刻終止膜ES以覆蓋至少半導體膜SF之中央部分(通道區域CH)之形態設置於半導體膜SF上及閘極絕緣膜GI上。於圖1及圖2中，符號L所表示之距離表示覆蓋半導體膜SF之中央部分(通道區域CH)之蝕刻終止膜ES之寬度(各圖之左右方向之寬度)，相當於形成於源極電極s1與汲極電極s3之間之通道區域CH之寬度。再者，上述符號L所表示之距離亦與形成於蝕刻終止膜ES之相鄰之開口部H(hs、hd)間之距離 對應。
開口部H(hs)係以源極電極s1能夠以與半導體膜SF直接接觸之形態積層於半導體膜SF上之方式設置。又，開口部H(hd)係以汲極電極s3能夠以與半導體膜SF直接接觸之形態積層於半導體膜SF(主要為伸出半導體膜部SF1)上之方式設置。
汲極電極s3側之開口部H(hd)之形狀(大小)係以較閘極電極g1更朝外側伸出之半導體膜SF之端部(各圖中所示之右側端部，即伸出半導體膜部SF1)於基板俯視下收於內側之方式設定。更詳細而言，開口部H(hd)之左右方向(閘極配線g2之配設方向)上之寬度係以上述伸出半導體膜部SF1收於內側之方式設定。自開口部H(hd)露出未由蝕刻終止膜ES覆蓋之部分之半導體膜SF之表面(包括伸出半導體膜部SF1之表面)。
再者，於本實施形態之情形時，源極電極s1側之開口部H(hs)雖小於汲極側s3之開口部H(hd)，但亦係以半導體膜SF之另一端部(各圖中所示之左側端部)於基板俯視下收於內側之方式被設定形狀(大小)。並且，自開口部H(hs)露出未由蝕刻終止膜ES覆蓋之部分之半導體膜SF之表面。
又，開口部H(hs、hd)在上下方向(源極配線s2之配設方向)上之寬度係以於基板俯視下各電極(源極電極s1、汲極電極s3)大致收於內側之方式設定。又，開口部H(hs、hd)在上下方向(源極配線s2之配設方向)上之寬度被設定為大於半導體膜SF在上下方向上之寬度W。於本實施形態之情形時，於開口部H(hs)之內側，成為收有源極配線s2之一部分之形態。又，於開口部H(hd)之內側，成為收有汲極電極s3中之隔著通道區域CH與源極電極s1對向之大致矩形狀之部分之形態。
源極配線s2以於基板俯視下相對於閘極配線g2正交之形態配置。又，源極電極s1以自源極配線s2分支之形態設置。源極電極s1呈局部 地載置於半導體膜SF上之形態。並且，該載置之部分積層於自開口部H(hs)之內側露出之半導體膜SF之表面上。
以與源極電極s1在半導體膜SF上相互保持間隔並且對向之形態設置有汲極電極s3。汲極電極s3亦呈局部地載置於半導體膜SF上之形態。汲極電極s3具備以直接接觸之形態積層於自開口部H(hd)之內側露出之半導體膜SF之表面(包含伸出半導體膜部SF1之表面)上之部分。
如圖1所示，於圖1之上下方向(源極配線s2之配設方向)上，源極電極s1及汲極電極s3成為較半導體膜SF更朝外側伸出之形態。換言之，半導體膜SF之端部於上下方向(源極配線s2之配設方向)上成為較源極電極s1及汲極電極s3之端部更朝內側縮入之形態。
如圖2所示，以覆蓋導電體膜S(源極電極s1、源極配線s2及汲極電極s3等)之形態形成有保護膜PAS1。並且，以覆蓋該保護膜PAS1之形態依序積層有有機絕緣膜OI、共用電極Com、保護膜PAS2及像素電極Pix。
(Cgd電容之降低)
本實施形態之TFT陣列基板(半導體裝置)1藉由具備如上所述之構成而使Cgd電容降低。以下，說明其理由。圖3係模式性地表示閘極金屬G與半導體膜SF及源極金屬(導電體膜)S之重疊區域C之說明圖。再者，圖3中，表示與圖1相同之TFT陣列基板1之平面構成。閘極金屬G中之閘極電極(第1電極)g1部分成為於基板俯視下介隔閘極絕緣膜(第1絕緣膜)GI相對於半導體膜SF及源極金屬(導電體膜)S重疊之部分。
本實施形態之閘極電極g1未成為如先前之閘極電極般相對於汲極電極整體地重疊之形態，而成為局部地未與汲極電極s3重疊之形狀(大小)。具體而言，本實施形態之閘極電極g1與先前之閘極電極相 比，至少左右方向(閘極配線g2之配設方向)上之寬度(尤其，汲極電極s3側)被設定為較窄。如此，於本實施形態之TFT陣列基板1中，閘極金屬G與半導體膜SF及源極金屬(導電體膜)S之重疊區域C與先前相比被設定為較窄，因此可謂閘極電極g1-汲極電極s3間電容(Cgd電容)得以降低。
(抑制半導體膜SF之功能降低)
又，本實施形態之TFT陣列基板1藉由具備如上所述之構成，而抑制半導體膜SF接收來自背光裝置(未圖示)之光BL而功能降低。以下，說明其理由。搭載有包含TFT陣列基板1之液晶面板之液晶顯示裝置(未圖示)具備背光裝置作為光源。液晶面板主要具備TFT陣列基板1、與該TFT陣列基板1對向之對向基板(濾色器基板)、及夾於該等基板間之液晶層。背光裝置向TFT陣列基板1供給光BL。自背光裝置所供給之光BL自TFT陣列基板1之透明基板B側朝液晶層側行進。
半導體膜SF之大部分配置於閘極電極(第1電極)g1之上方，於基板俯視下成為與閘極電極g1重疊之形態。然而，如上所述，配置於汲極電極s3側之半導體膜SF之端部(即，伸出半導體膜部SF1)成為較閘極電極g1更朝外側伸出之形態。如圖2所示，光BL中之射向閘極電極g1之光被閘極電極g1遮蔽。因此，以重疊之形態配置於閘極電極g1之上方之大部分之半導體膜SF藉由閘極電極g1被遮光，故而防止光BL直接照射。其結果，防止光BL照射至以重疊之形態配置於閘極電極g1之上方之大部分之半導體膜SF而進行光反應。
相對於此，自背光裝置所供給之光BL中，亦存在射向自閘極電極g1朝外側伸出之半導體膜SF(伸出半導體膜部SF1)者。此種光BL通過透明基板B及閘極絕緣膜(第1絕緣膜)GI到達至伸出半導體膜部SF1。於該伸出半導體膜部SF1上，以直接接觸之形態積層有包含導電體膜(源極金屬)S之汲極電極s3。實際上，不僅於伸出半導體膜部 SF1之表面上，於自開口部H(hd)露出之半導體膜SF之表面上亦積層有汲極電極s3。因此，成為伸出半導體膜部SF1電性連接於汲極電極s3、且於伸出半導體膜部SF1與汲極電極s3之間未介置由絕緣材料構成之蝕刻終止膜ES之狀態。
因此，即便來自背光裝置之光BL照射至伸出半導體膜部SF1而於伸出半導體膜部SF1產生光反應，所生成之電荷亦可自伸出半導體膜部SF1朝與伸出半導體膜部SF1接觸之汲極電極s3移動。其結果，即便光BL照射至半導體膜SF之伸出半導體膜部SF1，亦可抑制電荷儲存於半導體膜SF，進而抑制半導體膜SF之功能降低。
如上所述，本實施形態之TFT陣列基板1一面使Cgd電容降低，一面抑制半導體膜SF之功能降低。
(TFT陣列基板1之製造製程)
繼而，對實施形態1之TFT陣列基板1之製造製程詳細地進行說明。圖4係相當於沿圖1之A-A'線之剖面之閘極金屬G形成後之基板之剖面模式圖。如圖4所示，首先，於玻璃基板等透明基板B上，形成閘極金屬G(包含閘極電極(第1電極)g1)。關於閘極金屬G之形成步驟，例如可藉由如下方式形成，即，於透明基板B上形成層狀之閘極金屬G，其後，藉由光微影法圖案化成所需之形狀。具體而言，利用掩膜製程使特定圖案之抗蝕劑形成於上述層狀之閘極金屬G上，其後，對上述層狀之閘極金屬G實施蝕刻，形成圖案狀之閘極金屬G。其後，將上述抗蝕劑去除。
圖5係相當於沿圖1之A-A'線之剖面之閘極絕緣膜GI及半導體膜SF形成後之基板之剖面模式圖。如上所述，形成閘極金屬G後，形成閘極絕緣膜(第1絕緣膜)GI。閘極絕緣膜GI例如包含氮化矽(SiNx)膜、氧化矽(SiO2)膜等，可藉由電漿輔助化學氣相沈積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法等形成。閘極絕緣膜GI可為單 層，亦可為包含2層以上之積層物者。
繼而，如圖5所示，包含銦鎵鋅氧化物等氧化物半導體之島狀之半導體膜SF形成於閘極絕緣膜GI上。島狀之半導體膜SF例如可藉由如下方式形成，即，使用濺鍍法使氧化物半導體材料堆積成膜狀(膜厚10nm~300nm)，形成該膜之後，使用光微影法將上述膜圖案化成所需之形狀。
圖6係相當於沿圖1之A-A'線之剖面之蝕刻終止膜ES形成後之基板之剖面模式圖。蝕刻終止膜ES例如藉由如下方式形成，即，藉由使用包含矽之絕緣材料(例如氧化矽膜(SiO2)、氮化矽膜(SiNx)、氮氧化矽膜(SiNO))等絕緣材料之電漿CVD(化學氣相沈積)法或濺鍍法形成膜厚50nm~300nm之絕緣膜後，藉由掩膜製程於上述絕緣膜上形成抗蝕劑，並對上述絕緣膜實施蝕刻。再者，將上述抗蝕劑適當去除。於所獲得之蝕刻終止膜ES，設置有開口部H(hs、hd)。又，蝕刻終止膜ES係以覆蓋至少中央部分(通道區域CH)之方式形成於島狀之半導體膜SF。
蝕刻終止膜ES為了保持具備半導體膜SF之TFT陣列基板1之可靠性而以如上所述之形態設置。蝕刻終止膜ES係以未覆蓋伸出半導體膜部SF1之方式設定。因此，以伸出半導體膜部SF1收於內側之方式設定開口部H(hd)之形狀及大小。
又，於設置於蝕刻終止膜ES之2個開口部H(hs、hd)之間，於基板俯視下成為配置有半導體膜SF之中心部分(通道區域CH)之形態。
圖7係相當於沿圖1之A-A'線之剖面之導電體膜(源極金屬)S形成後之基板之剖面模式圖。如上所述，形成蝕刻終止膜ES後，構成導電體膜(源極金屬)S之導電體以覆蓋蝕刻終止膜ES及自各開口部H(hs、hd)露出之半導體膜SF之形態層狀地堆積。其後，藉由掩膜製程於上述層狀(膜狀)之導電體(堆積物)上形成抗蝕劑，繼而對導電體 實施蝕刻。上述層狀(膜狀)之導電體藉由濕式蝕刻等被圖案化。其結果，由上述層狀之導電體形成包含源極電極s1、源極配線s2及汲極電極s3等之導電體膜(源極金屬)S。其後，將基板上之抗蝕劑適當去除。
再者，導電體膜S之形成步驟較佳為藉由濕式蝕刻進行。藉由利用濕式蝕刻進行圖案化，亦可削減TFT陣列基板1之製造成本。作為適合用於濕式蝕刻之蝕刻劑，例如可列舉：過氧化氫系蝕刻液(用於作為Cu/Ti之積層體(表示Cu為上層，Ti為下層)之源極金屬；Cu之通常之蝕刻液)、磷酸+硝酸+乙酸之混合液(用於作為Mo/Al/Mo之積層體之源極金屬等；Al之通常之蝕刻液)等。藉此，即便於源極金屬為積層體之情形時，亦可一併蝕刻上述源極金屬。
再者，若如上所述般形成導電體膜S，則汲極電極s3以直接接觸之形態積層於自開口部H(hd)露出之半導體膜SF(包含伸出半導體膜部SF1)上。
圖8係相當於沿圖1之A-A'線之剖面之保護膜PAS1及有機絕緣膜OI形成後之基板之剖面模式圖。如上所述，形成導電體膜S後，以覆蓋導電體膜S之方式於蝕刻終止膜ES上形成保護膜PAS1。保護膜PAS1例如為氮化矽(SiNx)膜、氧化矽(SiO2)膜等，可藉由電漿輔助化學氣相沈積(PECVD)法等形成。繼而，於保護膜PAS1上形成有機絕緣膜OI。有機絕緣膜OI例如包含丙烯酸系樹脂，可藉由旋轉塗佈法等形成。再者，藉由形成有機絕緣膜OI，可如圖8所示般將基板上平坦化。
圖9係相當於沿圖1之A-A'線之剖面之共用電極Com形成後之基板之剖面模式圖。如上所述，形成有機絕緣膜OI後，利用濺鍍法將構成共用電極Com之電極材料層狀地堆積於有機絕緣膜OI之整個面。作為上述電極材料，例如使用ITO(Indium Tin Oxides，銦錫氧化物)、 IZO(Indium Zinc Oxide，銦鋅氧化物)等透明之電極材料。繼而，將堆積於有機絕緣膜OI上之層狀之上述電極材料圖案化後，獲得共用電極Com。
圖10係相當於沿圖1之A-A'線之剖面之保護膜PAS2形成後之基板之剖面模式圖。如上所述，形成共用電極Com後，於共用電極Com上形成保護膜PAS2。保護膜PAS2與上述保護膜PAS1同樣地例如包含氮化矽(SiNx)膜等，可藉由電漿輔助化學氣相沈積(PECVD)法等形成。
繼而，利用濺鍍法將構成像素電極Pix之電極材料層狀地堆積於保護膜PAS2上。作為上述電極材料，與共用電極Com同樣地使用ITO(銦錫氧化物)、IZO(銦鋅氧化物)等透明之電極材料(透明導電膜)。繼而，將堆積於保護膜PAS2上之層狀之上述電極材料圖案化後，獲得像素電極Pix。其結果，獲得如圖2所示之剖面構成之TFT陣列基板1。經由如上所述之製程，製造本實施形態之TFT陣列基板1。再者，於TFT陣列基板1中，像素電極Pix經由未圖示之接觸孔與汲極電極s3連接。因此，於共用電極Com或有機絕緣膜OI等，以於厚度方向上貫通之形態設置有為使像素電極Pix與汲極電極s3連接所需之開口部(接觸孔)。又，此外，於TFT陣列基板1亦可適當設置限制液晶層中之液晶分子之配向之配向膜、配置於透明基板之外側之偏光板、光學膜等。
此處，對上述實施形態1之TFT陣列基板1之製造製程中所說明之構件等詳細地進行說明。上述導電體膜S包含源極金屬。於本實施形態之情形時，源極金屬相當於源極配線s2、及於與源極配線s2同一製程中形成之構件(源極電極s1、汲極電極s3等)。作為上述導電體膜S，例如包含Cu/Ti之積層體、Mo/Al/Mo之積層體等金屬積層體。又，作為上述導電體膜S，除其等以外，亦可較佳地使用包含鋁層、鋁合金層、銅層、銅合金層者。
上述鋁層為實質上僅由鋁金屬構成之層。於包含鋁層之配線之製造中，亦有元素自與鋁層接觸之其他金屬材料或層間絕緣膜等擴散之情況，因此，亦有於鋁層含有微量之雜質元素之情形。又，鋁合金層亦可為含有鋁作為必需成分且含有其他金屬元素或矽等非金屬元素而構成者。作為添加於鋁合金中之金屬元素，例如可列舉鎳、鐵、鈷等。更佳為於鋁合金中進而添加硼、釹、鑭等作為追加元素而成者。
上述銅層為實質上僅由銅構成之層。銅層亦有元素自與銅層接觸之其他金屬材料或保護膜PAS1等擴散之情況，因此，亦有含有微量之雜質元素之情形。上述銅合金層亦可為含有銅作為必需成分且進而含有其他金屬元素或碳、矽等非金屬元素而構成者。作為添加於銅合金中之金屬元素，例如可列舉鎂、錳等。
於上述導電體膜S中亦可適當使用其他金屬元素。
上述配線為傳遞電氣信號之信號配線、用以供給電源之電源線路、構成電路之配線、用以施加電場(例如，對TFT之閘極施加電場)之配線等。又，於將本實施形態之TFT陣列基板1應用於液晶顯示裝置(顯示裝置之一例)之情形時，本實施形態之TFT陣列基板亦可進而具備形成用以保持施加於液晶之電壓之輔助電容之輔助電容配線。
上述半導體元件如上所述較佳為薄膜電晶體(TFT)。源極配線s2經由構成TFT之源極電極s1、汲極電極s3與構成顯示畫素之像素電極Pix電性連接。
上述透明基板B並無特別限定，可使用各種基板。例如，可使用單晶半導體基板、氧化物單晶基板、金屬基板、玻璃基板、石英基板、樹脂基板等基板。例如，於為單晶半導體基板或金屬基板等導電性基板之情形時，較佳為藉由於其上設置絕緣膜等而進行使用。
將實施形態1之TFT陣列基板1分解，可藉由光學顯微鏡、STEM(Scanning Transmission Electron Microscope：掃描型穿透式電 子顯微鏡)、SEM(Scanning Electron Microscope：掃描型電子顯微鏡)等之顯微鏡觀察而確認液晶面板(液晶單元)之圖案形狀等。
如上所述，本實施形態之TFT陣列基板(半導體裝置)1包括：透明基板(基板)B；閘極電極(第1電極)g1，其形成於透明基板B上；閘極絕緣膜(第1絕緣膜)GI，其以覆蓋閘極電極(第1電極)g1之形態遍及閘極電極(第1電極)g1及透明基板B而形成；半導體膜SF，其包含氧化物半導體之膜，具有通道區域CH，以於俯視時端部(伸出半導體膜部)SF1以較閘極電極g1更朝外側伸出之狀態與閘極電極g1重疊之方式形成於閘極絕緣膜GI上；蝕刻終止膜ES，其包含以覆蓋通道區域CH之形態遍及半導體膜SF及閘極絕緣膜(第1絕緣膜)GI而形成之絕緣性之膜，且包括於俯視時半導體膜SF之上述端部(伸出半導體膜部)SF1收於內側且使與通道區域CH鄰接之半導體膜SF之表面露出之開口部H(hd)；及汲極電極(第2電極)s3，其以覆蓋自開口部H(hd)露出之半導體膜SF之上述表面之方式積層於半導體膜SF上。
於自透明基板B側對具備此種構成之TFT陣列基板(半導體裝置)1供給光之情形時，該光中存在通過閘極絕緣膜GI而射向較閘極電極g1更朝外側伸出之伸出半導體膜部SF1者。由於伸出半導體膜部SF1未與閘極電極g1重疊，因此成為光直接照射到之部分。但是，於TFT陣列基板1中，以覆蓋自開口部H(hd)露出之半導體膜SF之上述表面之方式於半導體膜SF上積層有汲極電極s3，故而成為伸出半導體膜部SF1與汲極電極s3相互接觸並電性連接之狀態。因此，即便光照射至伸出半導體膜部SF1而產生光反應，所生成之電荷亦可自伸出半導體膜部SF1朝與上述伸出半導體膜部SF1接觸之汲極電極s3移動。其結果，即便光照射至於俯視時未由閘極電極g1覆蓋之伸出半導體膜部SF1，亦可抑制電荷儲存於半導體膜SF，進而抑制半導體膜SF之功能降低。
又，於本實施形態之TFT陣列基板(半導體裝置)1中，半導體膜 SF於俯視時呈上述伸出半導體膜部SF1以外之部分收於閘極電極g1內之形態。於自透明基板B側向TFT陣列基板(半導體裝置)1供給光之情形時，即便該光射向上述伸出半導體膜部SF1以外之半導體膜SF之部分，亦由於該部分與閘極電極g1重疊而使上述光被閘極電極g1遮蔽。因此，若半導體膜SF於俯視時呈上述伸出半導體膜部SF1以外之部分收於閘極電極g1內之形態，則可抑制光照射至上述部分(伸出半導體膜部SF1以外之部分)以致半導體膜SF之功能降低。
又，於本實施形態之TFT陣列基板(半導體裝置)1中，半導體膜SF於俯視時呈沿伸出半導體膜部SF1伸出之方向(閘極配線g2之配設方向)延伸之長條狀，且積層有汲極電極s3之部分呈收於汲極電極s3內之形態。再者，於本實施形態之情形時，半導體膜SF於基板俯視下呈於各圖之左右方向(閘極配線g2之配設方向)上延伸之大致矩形狀。又，關於配置於伸出半導體膜部SF1之相反側之端部，於基板俯視下呈收於源極電極s1及源極配線s2內之形態。
<實施形態2>
繼而，一面參照圖11，一面說明本發明之實施形態2。圖11係表示實施形態2之TFT陣列基板1A之TFT部之構成之俯視模式圖。本實施形態之TFT陣列基板1A中，設置於蝕刻終止膜ES之開口部H(hs、hd)之大小被設定為小於實施形態1之開口部。本實施形態之開口部H(hs、hd)亦與實施形態1同樣地於基板俯視下呈縱長之矩形狀。惟本實施形態之開口部H(hs、hd)在圖11之上下方向(源極配線s2之配設方向)上之長度被設定為短於實施形態1之開口部。具體而言，開口部H(hs、hd)在上述上下方向上之長度被設定為略大於導電體膜S之源極電極s1及汲極電極s3之上述上下方向之長度(寬度)。再者，本實施形態之開口部H(hs、hd)在圖11之左右方向(閘極配線g2之配設方向)上之長度與實施形態1之開口部相同。即，於本實施形態之開口部H(hd)之 內側，收有半導體膜SF之伸出半導體膜部SF1。因此，於本實施形態中，亦係於形成導電體膜S時，於汲極電極s3與半導體膜SF(主要為伸出半導體膜部SF1)之間未介置由絕緣材料構成之蝕刻終止膜ES，汲極電極s3與半導體膜SF(主要為伸出半導體膜部SF1)以直接接觸之形態積層。只要為如本實施形態般於汲極電極s3與半導體膜SF(主要為伸出半導體膜部SF1)之間未介置蝕刻終止膜ES而汲極電極s3與半導體膜SF(主要為伸出半導體膜部SF1)以直接接觸之形態積層者，則亦可適當變更開口部H(hd)之形狀。本實施形態之TFT陣列基板1A亦與實施形態1同樣地一面使Cgd電容降低，一面抑制半導體膜SF之功能降低。
<實施形態3>
繼而，一面參照圖12，一面說明本發明之實施形態3。圖12係實施形態3之TFT陣列基板1B之以TFT部為中心之剖面模式圖。本實施形態之TFT陣列基板1B係可較佳地用於垂直配向(VA：Vertical Alignment)模式之液晶顯示裝置(未圖示)者。再者，本實施形態之TFT陣列基板1B之大部分之構成與實施形態1相同。因此，本實施形態之TFT陣列基板1B之製造製程於形成有機絕緣膜OI之步驟之前，與上述實施形態1基本相同。
因此，以下，說明形成有機絕緣膜OI後之製造製程，並且說明本實施形態之TFT陣列基板1B之構成。再者，各構件之明示以外之構成(材料等)與上述構相同。
如圖12所示，於本實施形態中，於形成有機絕緣膜OI後，於有機絕緣膜OI上之整個面形成像素電極Pix。像素電極Pix例如使用ITO(銦錫氧化物)、IZO(銦鋅氧化物)等透明之電極材料(透明導電膜)。其後，於像素電極Pix上適當形成包含聚醯亞胺系樹脂之薄膜之配向膜等後，獲得VA模式之液晶顯示裝置中所利用之TFT陣列基板 1B。
再者，本實施形態之開口部H(hs、hd)在圖12之左右方向(閘極配線g2之配設方向)上之長度亦與實施形態1之開口部相同。即，於本實施形態之開口部H(hd)之內側，收有半導體膜SF之汲極電極s3側之端部(伸出半導體膜部SF1)。因此，於本實施形態中，亦係於形成導電體膜S時，於汲極電極s3與半導體膜SF(主要為伸出半導體膜部SF1)之間未介置由絕緣材料構成之蝕刻終止膜ES，汲極電極s3與半導體膜SF(主要為伸出半導體膜部SF1)以直接接觸之形態積層。因此，本實施形態之TFT陣列基板1B亦與實施形態1同樣地一面使Cgd電容降低，一面抑制半導體膜SF之功能降低。
<其他實施形態>
本發明並不限定於根據上述記載及圖式所說明之實施形態，例如如下之實施形態亦包含於本發明之技術範圍內。
(1)上述實施形態中，蝕刻終止膜ES之開口部H之形狀為於基板俯視下呈矩形狀者，但只要為貫通孔，則無特別限定。
(2)上述實施形態中，利用氧化物半導體為銦鎵鋅氧化物之半導體膜，但本發明並不限定於此。於其他實施形態中，亦可例如將包含選自由銦(In)、鎵(Ga)、鋁(Al)、銅(Cu)、鋅(Zn)及錫(Sn)所組成之群中之至少1種之氧化物作為半導體膜之材料。
(3)上述實施形態中，半導體元件(TFT部)用於TFT陣列基板之顯示部，但本發明並不限定於此，於其他實施形態中，亦可將上述構成之半導體元件(TFT部)應用於例如單片化於TFT陣列基板之閘極驅動器。
(4)上述實施形態中，作為半導體裝置例示了液晶面板中所利用之陣列基板，但於其他實施形態中，亦可為例如有機EL(electroluminescence，電致發光)器件、無機EL器件、電泳器件等 其他器件中所利用之半導體裝置。
1‧‧‧TFT陣列基板(半導體裝置)
B‧‧‧透明基板(基板)
BL‧‧‧光
CH‧‧‧通道區域
Com‧‧‧共用電極
ES‧‧‧蝕刻終止膜
G‧‧‧閘極金屬
g1‧‧‧閘極電極(第1電極)
GI‧‧‧閘極絕緣膜(第1絕緣膜)
H‧‧‧開口部
hd‧‧‧汲極電極側之開口部
hs‧‧‧源極電極側之開口部
L‧‧‧通道區域(開口部間)之寬度
OI‧‧‧有機絕緣膜
PAS1‧‧‧保護膜
PAS2‧‧‧保護膜
Pix‧‧‧像素電極
S‧‧‧導電體膜(源極金屬)
s1‧‧‧源極電極
s2‧‧‧源極配線
s3‧‧‧汲極電極(第2電極)
SF‧‧‧半導體膜
SF1‧‧‧伸出半導體膜部

Claims (11)

  1. 一種半導體裝置，其包括：基板；第1電極，其形成於上述基板上；第1絕緣膜，其以覆蓋上述第1電極之形態遍及上述第1電極及上述基板而形成；半導體膜，其包含氧化物半導體之膜，具有通道區域，以於俯視時端部以較上述第1電極更朝外側伸出之狀態與上述第1電極重疊之方式形成於上述第1絕緣膜上；蝕刻終止膜，其包含以覆蓋上述通道區域之形態遍及上述半導體膜及上述第1絕緣膜而形成之絕緣性之膜，且包括於俯視時上述半導體膜之上述端部收於內側且使與上述通道區域鄰接之上述半導體膜之表面露出之開口部；及第2電極，其以覆蓋自上述開口部露出之上述半導體膜之上述表面之方式積層於上述半導體膜上；較上述第1電極更朝外側伸出之上述端部係對上述第2電極以直接接觸之形態而電性連接；自上述蝕刻終止膜之上述開口部露出之上述半導體膜之全部上述表面係由上述第2電極覆蓋。
  2. 如請求項1之半導體裝置，其中上述半導體膜於俯視時呈上述端部以外之部分收於上述第1電極內之形態。
  3. 如請求項1或2之半導體裝置，其中上述半導體膜於俯視時呈沿上述端部伸出之方向延伸之長條狀，且積層有上述第2電極之部分呈收於上述第2電極內之形態。
  4. 如請求項1之半導體裝置，其中上述第1電極包含閘極電極，上 述第2電極包含汲極電極。
  5. 如請求項4之半導體裝置，其中上述第1電極係以自閘極配線分支之形態設置。
  6. 如請求項4或5之半導體裝置，其包括源極電極，該源極電極以於俯視時隔著上述通道區域而與上述第2電極對向之方式積層於上述半導體膜上。
  7. 如請求項6之半導體裝置，其中上述第2電極包含與上述源極電極相同之導電性材料。
  8. 如請求項1之半導體裝置，其中上述半導體膜包含氧化銦鎵鋅。
  9. 如請求項1之半導體裝置，其中上述半導體膜之上述端部相反側之端部係：於俯視時，配置於上述第1電極上，且與上述蝕刻終止膜接觸。
  10. 一種顯示裝置，其包括：如請求項1至9中任一項之半導體裝置、以與上述半導體裝置對向之方式配置之對向基板、及配置於上述半導體裝置與上述對向基板之間之液晶層。
  11. 如請求項10之顯示裝置，其包括向上述半導體裝置供給光之背光裝置。
TW102139420A 2012-11-21 2013-10-30 Semiconductor device and display device TWI583000B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012254916 2012-11-21

Publications (2)

Publication Number Publication Date
TW201424009A TW201424009A (zh) 2014-06-16
TWI583000B true TWI583000B (zh) 2017-05-11

Family

ID=50776008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139420A TWI583000B (zh) 2012-11-21 2013-10-30 Semiconductor device and display device

Country Status (3)

Country Link
US (1) US9612498B2 (zh)
TW (1) TWI583000B (zh)
WO (1) WO2014080825A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254280A1 (en) * 2013-11-06 2016-09-01 Joled Inc. Thin-film transistor and method of manufacturing the same
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI683152B (zh) * 2018-12-28 2020-01-21 友達光電股份有限公司 畫素結構
US12046688B2 (en) * 2021-07-27 2024-07-23 HannsTouch Holdings Company Light sensing unit of light sensing device
KR20230088059A (ko) * 2021-12-10 2023-06-19 엘지디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177387A (ja) * 1992-12-03 1994-06-24 Toshiba Corp 薄膜トランジスタ
JP2010206187A (ja) * 2009-02-06 2010-09-16 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114283B2 (ja) * 1988-07-07 1995-12-06 シャープ株式会社 薄膜半導体装置
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
JP3254210B2 (ja) * 2001-03-22 2002-02-04 松下電器産業株式会社 薄膜トランジスタアレイ素子および液晶表示装置
US7527994B2 (en) 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR101064402B1 (ko) 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101640293B1 (ko) 2010-10-07 2016-07-15 샤프 가부시키가이샤 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9239502B2 (en) * 2011-12-23 2016-01-19 Au Optronics Corporation Pixel structure with data line, scan line and gate electrode formed on the same layer and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177387A (ja) * 1992-12-03 1994-06-24 Toshiba Corp 薄膜トランジスタ
JP2010206187A (ja) * 2009-02-06 2010-09-16 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
WO2014080825A1 (ja) 2014-05-30
US20150268498A1 (en) 2015-09-24
US9612498B2 (en) 2017-04-04
TW201424009A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US9182640B2 (en) Display apparatus and method of manufacturing the same
US11251257B2 (en) Manufacturing method of display panel having pad comprising embedded part and protruded part
KR101579135B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8269735B2 (en) Touch screen display
US9261746B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
US9246010B2 (en) Thin film transistor substrate
US9508750B2 (en) Thin film transistor substrate and method for manufacturing the same
KR101555113B1 (ko) 반도체 장치 및 그 제조방법 그리고 표시장치
TWI583000B (zh) Semiconductor device and display device
US9673332B2 (en) Circuit substrate manufacturing method
US7623194B2 (en) Pixel structure and liquid crystal display and method for manufacturing the same
US7994505B2 (en) Liquid crystal display device
US10243010B2 (en) Semiconductor substrate and display device
US11143900B2 (en) Active matrix substrate, method for manufacturing same and in-cell touch panel display device
US9257454B2 (en) Thin film transistor array substrate
US9081243B2 (en) TFT substrate, method for producing same, and display device
CN109698205B (zh) 有源矩阵基板及其制造方法
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
CN104380474B (zh) 半导体装置及其制造方法
US8330162B2 (en) Pixel structure and the method of forming the same
US20250287693A1 (en) Active matrix substrate, display device and method for manufacturing active matrix substrate
KR102113603B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP2024001482A (ja) アクティブマトリクス基板および表示装置
KR20130034247A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법