[go: up one dir, main page]

TWI581387B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI581387B
TWI581387B TW103131299A TW103131299A TWI581387B TW I581387 B TWI581387 B TW I581387B TW 103131299 A TW103131299 A TW 103131299A TW 103131299 A TW103131299 A TW 103131299A TW I581387 B TWI581387 B TW I581387B
Authority
TW
Taiwan
Prior art keywords
package structure
semiconductor wafer
active surface
layer
dielectric layer
Prior art date
Application number
TW103131299A
Other languages
English (en)
Other versions
TW201611215A (zh
Inventor
邱啓新
邱世冠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103131299A priority Critical patent/TWI581387B/zh
Priority to CN201410612712.9A priority patent/CN105633049B/zh
Priority to US14/823,341 priority patent/US10199239B2/en
Publication of TW201611215A publication Critical patent/TW201611215A/zh
Application granted granted Critical
Publication of TWI581387B publication Critical patent/TWI581387B/zh
Priority to US16/225,230 priority patent/US10615055B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具有線路層的封裝結構及其製法。
現行之覆晶技術因具有縮小晶片封裝面積及縮短訊號傳輸路徑等優點，目前已經廣泛應用於晶片封裝領域，例如：晶片尺寸構裝(Chip Scale Package，CSP)、晶片直接貼附封裝(Direct Chip Attached，DCA)以及多晶片模組封裝(Multi-Chip Module，MCM)等型態的封裝模組，其均可利用覆晶技術而達到封裝的目的。
於覆晶封裝製程中，因晶片與封裝基板之熱膨脹係數的差異甚大，故晶片外圍的凸塊無法與封裝基板上對應的接點形成良好的接合，使得凸塊容易自封裝基板上剝離。另一方面，隨著積體電路之積集度的增加，因晶片與封裝基板之間的熱膨脹係數不匹配(mismatch)，其所產生的熱應力(thermal stress)與翹曲(warpage)的現象也日漸嚴重，其結果將導致晶片與封裝基板之間的電性連接之可靠度(reliability)下降，並造成信賴性測試的失敗。
為了解決上述問題，遂發展出以半導體基材作為中介結構的製程，其係於一封裝基板與一半導體晶片之間增設一矽中介板(silicon interposer)，因為該矽中介板與該半導體晶片的材質接近，故可有效避免熱膨脹係數不匹配所產生的問題。
請參閱第1圖，係習知具矽中介板之堆疊封裝結構之剖視圖。如圖所示，習知之封裝結構除了能避免前述問題外，相較於直接將半導體晶片接置於封裝基板之情況，習知之封裝結構亦可使封裝結構的版面面積更加縮小。
舉例來說，一般封裝基板最小之線寬/線距只可做到12/12微米，而當半導體晶片的輸入輸出(I/O)數增加時，由於線寬/線距已無法再縮小，故須加大封裝基板的面積以提高佈線數量，以便於接置高輸入輸出(I/O)數之半導體晶片；相對地，由於第1圖之封裝結構係將半導體晶片11接置於一具有矽貫孔(through silicon via，TSV)121的矽中介板12上，以該矽中介板12做為一轉接板，進而將半導體晶片11電性連接至封裝基板13上，而矽中介板12可利用半導體製程做出3/3微米或以下之線寬/線距，故當半導體晶片11的輸入輸出(I/O)數增加時，該矽中介板12的面積已足夠連接高輸入輸出(I/O)數之半導體晶片11。此外，因為該矽中介板12具有細線寬/線距之特性，其電性傳輸距離較短，所以連接於該矽中介板12之半導體晶片11的電性傳輸速度(效率)亦較將半導體晶片直接接置封裝基板之速度(效率)來得快。
惟，由於習知係使用矽中介板12的矽貫孔121來電性連接上下兩側的半導體晶片11與封裝基板13，但製作矽貫孔121會使得整體封裝成本提高；此外，最終封裝結構也會因為多了矽中介板12而增加不少厚度。
因此，如何避免上述習知技術中之種種問題，實為目前業界所急需解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝結構，係包括：具有貫穿之開口的框體；設於該框體的開口中的半導體晶片，係具有外露於該開口之相對的作用面與非作用面；形成於該開口中之介電層，以接觸並固定該半導體晶片，且該介電層與該作用面側之框體表面齊平；以及形成於該作用面側之介電層上的線路層，以電性連接該作用面。
本發明復提供一種封裝結構，係包括：框體，係具有貫穿之開口；半導體晶片，係設於該框體的開口中，且具有外露於該開口之相對的作用面與非作用面；介電層，係形成於該開口中，以接觸並固定該半導體晶片；線路層，係形成於該作用面側之介電層上，以電性連接該作用面；以及承載板，係設於該框體、介電層和半導體晶片之非作用面上，且該框體和承載板係非一體成形。
本發明復提供一種封裝結構之製法，係包括：提供一具有相對之第一表面與第二表面的承載板，該承載板之第一表面上形成有具有外露該第一表面之開口的框體，該框 體和承載板係非一體成形，該開口中的第一表面上設置有具相對之作用面與非作用面的半導體晶片，該半導體晶片係以該非作用面接合該第一表面，且該開口中填有介電層，以接觸並固定該半導體晶片；於該介電層上形成線路層，以電性連接該作用面；以及移除該承載板，以外露該半導體晶片之非作用面。
於一具體實施例中，提供該承載板與框體及設置該半導體晶片之步驟係包括：於該承載板上設置該半導體晶片；於該承載板上接置一具有凹部的蓋板，該凹部面對該承載板，令該半導體晶片對應容置於該凹部中；移除該蓋板之部分厚度，以外露該半導體晶片及該蓋板所留下之該框體；以及於該框體之開口中形成具有外露至少部分之該作用面的介電層。
於另一具體實施例中，形成該框體及該介電層之步驟係包括：提供一其上設有該半導體晶片及一具有凹部的蓋板的該承載板，該凹部面對該承載板，使該半導體晶片對應容置於該凹部底面，並令該蓋板懸空在該承載板上；於該凹部中及蓋板和承載板之間形成介電層，以接觸並固定該半導體晶片；以及移除該蓋板之部分厚度，以外露該半導體晶片及該蓋板所留下之該框體。
由上可知，本發明係以較便宜的線路層取代習知之中介板，且亦省去習知半導體晶片與中介板之間的銲球，因此能有效減少封裝結構的成本與厚度。
11、22‧‧‧半導體晶片
12‧‧‧矽中介板
121‧‧‧矽貫孔
13‧‧‧封裝基板
20‧‧‧承載板
20a‧‧‧第一表面
20b‧‧‧第二表面
21‧‧‧蓋板
210‧‧‧凹部
22a‧‧‧作用面
22b‧‧‧非作用面
21’‧‧‧框體
210’‧‧‧開口
23‧‧‧介電層
23’‧‧‧介電增層
230‧‧‧開孔
24‧‧‧導電體
25‧‧‧線路層
26‧‧‧絕緣保護層
260‧‧‧絕緣保護層開孔
27‧‧‧導電元件
28‧‧‧基板
第1圖係習知具矽中介板之堆疊封裝結構之剖視圖；第2A至2L’圖所示者係本發明之封裝結構之製法的剖視圖，其中，第2C’圖係第2C圖之另一實施態樣，第2D’與2D”圖係第2D圖之不同實施態樣，第2L’圖係接續第2D”圖得到之封裝結構，第2L”圖係具有承載板之封裝結構的剖視圖；第3A及3B圖係接續第2D’圖後之二種封裝結構的剖視圖，第3A’及3B’圖係具有承載板之封裝結構的剖視圖；以及第4A至4E’圖係本發明封裝結構之另一製法的剖視圖，其中，第4D’及4E’圖係第4D及4E圖之不同實施態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之用語亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範 圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2L圖所示者，係本發明之封裝結構之製法的剖視圖，其中，第2C’圖係第2C圖之另一實施態樣，第2D’與2D”圖係第2D圖之不同實施態樣，第2D’圖係接續第2C’圖之實施態樣。
如第2A圖所示，提供一具有相對之第一表面20a與第二表面20b的承載板20與一具有凹部210的蓋板21，其二者並非一體成形。
該承載板20與蓋板21可為有機或無機材質，該有機材質係例如苯環丁烯(Benzocyclo-buthene，BCB)或聚醯亞胺(polyimide)，該無機材質係例如碳化矽(SiC)或二氧化矽(SiO2)，形成該承載板20與蓋板21之材質可為金屬、玻璃、陶瓷或半導體，該半導體係例如矽(Si)或砷化鎵(gallium arsenide，GaAs)。
如第2B圖所示，於該承載板20的第一表面20a上設置至少一具有相對之作用面22a與非作用面22b的半導體晶片22，複數該半導體晶片22之大小或厚度(或稱為高度)可彼此不同，令該非作用面22b接合該第一表面20a，該半導體晶片22係可藉由黏著層或黏晶膜(die attach film)(未圖示)以接置於該第一表面20a上，或者，該半導體晶片22係可藉由促進劑(promoter)層(未圖示)與感光材料層(未圖示)依序形成於該第一表面20a上，而得以接置於該第一表面20a上，促進劑層的作用，是使得感光 材料層如PBO藉由促進劑較黏著該承載板20而較不黏著該半導體晶片22。
而該感光材料層可為感光型旋塗式介電質(photosensitive spin-on dielectrics，PSOD，例如聚對二唑苯先驅物(Photo definable Polybenzobisoxazole(PBO)precursor))、或可光定義材料(photodefinable material，例如聚亞醯胺先驅物(polyimide precursor))、或感光可圖案化材料(photosensitive patternable material，例如聚倍半矽氧烷合成物(polysilsesquiazane composition))。
接著，於該承載板20上接置該蓋板21，該凹部210面對該承載板20，令該半導體晶片22對應容置於該凹部210中，該蓋板21係可藉由熔合結合(fusion bond)或黏著結合方式接置於該承載板20上。
如第2C圖所示，藉由例如研磨方式移除該蓋板21之部分厚度，以外露該半導體晶片22，剩餘之該蓋體21係定義為具有外露該第一表面20a之開口210’的框體21’。此外，本實施態樣中，該框體21’的高度係高於該半導體晶片22之高度。
或者，於另一實施態樣中，該框體21’係等於或齊平於該半導體晶片22，如第2C’圖所示。
如第2D圖所示，於該框體21’與該半導體晶片22之作用面22a上形成介電層23，該介電層23復可填入至該開口210’中，使該介電層23係覆蓋該框體21’和半導體晶片22。該介電層23可為感光型的乾膜(dry film)，該介 電層23可為有機材質或無機材質，其中，該有機材質係為聚醯亞胺、聚對二唑苯或苯環丁烯；該無機材質係氧化矽或氮化矽。
或者，於另一實施態樣中，可透過研磨的方式移除第2D圖中部分框體21’和介電層23，使該介電層23與該作用面22a側之框體21’表面齊平，如第2D’圖所示。
或者，於又一實施態樣中，該框體21’的高度係高於該半導體晶片22之高度，而形成之該介電層23僅覆蓋該半導體晶片22，且該介電層23與該作用面22a側之框體21’表面齊平。當然，也可透過研磨的方式移除第2D圖中部分框介電層23，使該介電層23與該作用面22a側之框體21’表面齊平，如第2D”圖所示。
接續第2D圖，如第2E圖所示，於該介電層23中形成外露該作用面22a之複數開孔230。
如第2F圖所示，於該開孔230中形成電性連接該作用面22a的導電體24。
如第2G圖所示，於該介電層23上形成電性連接該導電體24與作用面22a的線路層25，例如線路重佈層(RDL)。此外，該線路重佈層係可為單一層線路或如第2G圖所示包括例如三層線路之複數層線路。而該導電體24及該導電體24接觸並電線連接的第一層線路係可如第2F及2G圖所示分段形成，亦可於一步驟中同時形成該第一層線路和導電體24。
如第2H圖所示，於該線路層25上形成具有複數絕緣 保護層開孔260的絕緣保護層26。
如第2I圖所示，於該等絕緣保護層開孔260中設置複數導電元件27，該導電元件27可為銲球。
如第2J圖所示，進行切單步驟，即可得本發明之封裝結構。
如第2K圖所示，藉由該等導電元件27於該線路層25上接置並電性連接一基板28，該基板28可為封裝基板。
如第2L圖所示，移除該承載板20，以外露該半導體晶片22之非作用面22b，以得到無承載板20之封裝結構。此外，若於第2B圖之步驟中形成有該黏晶膜、促進劑層或聚對二唑苯層，則移除該承載板20復包括移除該黏晶膜、促進劑層或聚對二唑苯層。
於另一實施態樣中，如接續第2D”圖，則得到如第2L’圖之封裝結構，在此結構中，該介電層23與該作用面22a側之框體21’表面齊平，且該介電層23係覆蓋該作用面22a，且該封裝結構復包括複數形成於該介電層23中並電性連接該作用面22a之導電體24，該線路層25係接觸該介電層23並電性連接該複數導電體24。當然，如第2L”圖所示，該封裝結構亦可具有承載板20，係設於該框體21’、介電層23和半導體晶片22之非作用面22b上，且該框體21’和承載板20係非一體成形。
請參閱第3A圖之另一實施態樣，其係接續第2D’圖之步驟，在形成介電層23之後，於該作用面22a及框體21’上形成介電增層23’，並於介電增層23’中形成複數導電體 24，之後如第2G至2L圖之步驟形成電性連接該導電體24之線路層25、絕緣保護層26及導電元件27，並接置基板28。
如第3B圖所示，係第3A圖之另一實施態樣，其二者之差異僅在於第3B圖之態樣中，係省略形成介電增層23’和導電體24的步驟，直接形成線路層25以電性連接該作用面22a。因此，本態樣中，相對於框體21’，該整作用面22a及整非作用面22b皆外露於該介電層23，該線路層25係接觸並電性連接該作用面22a。
此外，如第3A’及3B’圖所示，該封裝結構係具有承載板20。
請參閱第4A至4E’圖，係本發明封裝結構之另一製法。
如第4A圖所示，提供一其上設有該半導體晶片22及一具有凹部210的蓋板21的該承載板20，該凹部210面對該承載板20，使該半導體晶片22對應容置於該凹部210底面，並令該蓋板21懸空在該承載板20上。
如第4B圖所示，於該凹部210中及蓋板21和承載板20之間形成介電層23，以接觸並固定該半導體晶片22。
如第4C圖所示，移除該蓋板21之部分厚度，以外露該半導體晶片22及該蓋板21所留下之該框體21’。
接著，於該介電層23上依序形成線路層25、絕緣保護層26及導電元件27，以電性連接該作用面22a，如第4D圖所示。
或者，如第4D’圖所示，於該介電層23上先形成介電 增層23’，再依序形成線路層25、絕緣保護層26及導電元件27。
如第4E及4E’圖所示，藉由該等導電元件27接置並電性連接一基板28，再移除該承載板20，以外露該半導體晶片22之非作用面22b，得到本發明之封裝結構。
本發明提供一種封裝結構，係包括：框體21’，係具有貫穿之開口210’；半導體晶片22，係設於該框體21’的開口210’中，且具有外露於該開口210’之相對的作用面22a與非作用面22b；介電層23，係形成於該開口210’中，以接觸並固定該半導體晶片22，且該介電層23與該作用面22a側之框體21’表面齊平；以及線路層25，係形成於該作用面22a側之介電層23上，以電性連接該作用面22a。
於另一態樣中，如第2J及2K圖所示，該封裝結構復具有承載板20，係設於該框體21’、介電層23和半導體晶片22之非作用面22b上，且該框體21’和承載板20係非一體成形。
於一實施態樣中，如第2L’圖所示，該介電層23係覆蓋該作用面22a，且該封裝結構復包括複數形成於該介電層23中並電性連接該作用面22a之導電體24，該線路層25係接觸該介電層23並電性連接該複數導電體24。
如第2L”圖所示，該介電層23係覆蓋該作用面22a，並與該作用面22a側之框體21’齊平，且該封裝結構復包括承載板20、及複數形成於該介電層23中並電性連接該作用面22a之導電體24，該線路層25係接觸該介電層23並 電性連接該複數導電體24。
於另一實施態樣中，該半導體晶片22之整作用面22a及整非作用面22b皆外露於該介電層23，且該封裝結構復包括形成於該作用面22a側之介電層23上的介電增層23’、以及形成於該介電增層23’中的複數導電體24，且該線路層25係位於該介電增層23’上，並透過複數該導電體24電性連接該作用面22a。在此態樣中，如第3A圖所示，該框體21’的厚度與半導體晶片22和介電層23之厚度相同。或如第4E’圖所示，該框體21’的厚度小於該半導體晶片22，且該介電層23復形成於該非作用面22b側之框體21’表面。
於另一實施態樣中，該整作用面22a及整非作用面22b皆外露於該介電層23，該線路層25係接觸並電性連接該作用面22a，其中，如第3B圖所示，該框體21’的厚度與半導體晶片22和介電層23之厚度相同。或如第4E圖所示，該框體21’的厚度小於該半導體晶片22，且該介電層23復形成於該非作用面22b側之框體21’表面。
如第3A’圖所示，該封裝結構係具有承載板20。又，該整作用面22a及整非作用面22b皆外露於該介電層23，且該封裝結構復包括形成於該作用面22a側之介電層23上的介電增層23’、以及形成於該介電增層23’中的複數導電體24，且該線路層25係位於該介電增層23’上，並透過複數該導電體24電性連接該作用面22a。
如第3B’圖所示，該封裝結構係具有承載板20。又， 該整作用面22a及整非作用面22b皆外露於該介電層23，該線路層25係接觸並電性連接該作用面22a。
於前述之封裝結構中，復可包括複數導電元件27，係接置於該線路層25上並電性連接該線路層25。
本實施例之封裝結構復可包括一基板28，其係藉由該等導電元件27接置於該線路層25上。
綜上所述，相較於習知技術，由於本發明係以較便宜的線路層取代習知之中介板，且亦省去習知半導體晶片與中介板之間的銲球，因此能有效減少封裝結構的成本與厚度；而且，本發明於形成線路層時或於連接基板時仍存在有承載板，該承載板可提供剛性支撐以避免翹曲現象；此外，最終半導體晶片的非作用面係外露，故能有效促進散熱；再者，本發明之框體可有效固定半導體晶片，以避免半導體晶片於製程中位移。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
20‧‧‧承載板
21’‧‧‧框體
22‧‧‧半導體晶片
22a‧‧‧作用面
22b‧‧‧非作用面
23‧‧‧介電層
24‧‧‧導電體
25‧‧‧線路層
26‧‧‧絕緣保護層
260‧‧‧絕緣保護層開孔
27‧‧‧導電元件

Claims (33)

  1. 一種封裝結構，係包括：框體，係具有相對的頂面與底面及貫穿其中之開口；半導體晶片，係設於該框體的開口中，且具有外露於該開口之相對的作用面與非作用面，該半導體晶片的非作用面與該框體的底面齊平；介電層，係形成於該開口中，以接觸並固定該半導體晶片，該介電層具有相對的上表面與下表面，且該介電層的上表面與該框體之頂面齊平，該介電層的下表面與該半導體晶片的非作用面、該框體的底面齊平；以及線路層，係形成於該作用面側之介電層上，以電性連接該作用面。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該整作用面及整非作用面皆外露於該介電層，且該封裝結構復包括形成於該作用面側之介電層上的介電增層、以及形成於該介電增層中的複數導電體，且該線路層係位於該介電增層上，並透過複數該導電體電性連接該作用面。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該介電層係覆蓋該作用面，且該封裝結構復包括複數形成於該介電層中並電性連接該作用面之導電體，該線路層係接觸該介電層並電性連接該複數導電體。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該整作用面及整非作用面皆外露於該介電層，該線路層係接觸並電性連接該作用面。
  5. 如申請專利範圍第4項所述之封裝結構，其中，該框體的厚度小於該半導體晶片，且該介電層復形成於該非作用面側之框體表面。
  6. 如申請專利範圍第1項所述之封裝結構，其中，該開口中係具有複數個該半導體晶片，且各該半導體晶片的高度係為相同或不同。
  7. 如申請專利範圍第1項所述之封裝結構，復包括複數導電元件，係接置於該線路層上。
  8. 如申請專利範圍第7項所述之封裝結構，復包括一基板，係藉由該等導電元件接置於該線路層上並電性連接該線路層。
  9. 一種封裝結構，係包括：框體，係具有相對的頂面與底面及貫穿其中之開口；半導體晶片，係設於該框體的開口中，且具有外露於該開口之相對的作用面與非作用面，該半導體晶片的非作用面與該框體的底面齊平；介電層，係形成於該開口中，以接觸並固定該半導體晶片；線路層，係形成於該作用面側之介電層上，以電性連接該作用面；以及 承載板，係設於該框體、介電層和半導體晶片之非作用面上，且該框體和承載板係非一體成形。
  10. 如申請專利範圍第9項所述之封裝結構，其中，該整作用面及整非作用面皆外露於該介電層，且該封裝結構復包括形成於該作用面側之介電層上的介電增層、以及形成於該介電增層中的複數導電體，且該線路層係位於該介電增層上，並透過複數該導電體電性連接該作用面。
  11. 如申請專利範圍第9項所述之封裝結構，其中，該介電層係覆蓋該作用面，且該封裝結構復包括複數形成於該介電層中並電性連接該作用面之導電體，該線路層係接觸該介電層並電性連接該複數導電體。
  12. 如申請專利範圍第9項所述之封裝結構，其中，該整作用面及整非作用面皆外露於該介電層，該線路層係接觸並電性連接該作用面。
  13. 如申請專利範圍第9項所述之封裝結構，其中，該開口中係具有複數個該半導體晶片，且各該半導體晶片的高度係為相同或不同。
  14. 如申請專利範圍第9項所述之封裝結構，復包括複數導電元件，係接置於該線路層上。
  15. 如申請專利範圍第14項所述之封裝結構，復包括一基板，係藉由該等導電元件接置於該線路層上並電性連接該線路層。
  16. 一種封裝結構之製法，係包括： 提供一具有相對之第一表面與第二表面的承載板，該承載板之第一表面上形成有具有外露該第一表面之開口的框體，該框體和承載板係非一體成形，該開口中的第一表面上設置有具相對之作用面與非作用面的半導體晶片，該半導體晶片係以該非作用面接合該第一表面，且該開口中填有介電層，以接觸並固定該半導體晶片；於該介電層上形成線路層，以電性連接該作用面；以及移除該承載板，以外露該半導體晶片之非作用面。
  17. 如申請專利範圍第16項所述之封裝結構之製法，於移除該承載板之前，復包括於該線路層上接置並電性連接複數導電元件。
  18. 如申請專利範圍第17項所述之封裝結構之製法，於移除該承載板之前，復包括將一基板接置並電性連接於該等導電元件上。
  19. 如申請專利範圍第16項所述之封裝結構之製法，其中，提供該承載板與框體及設置該半導體晶片之步驟係包括：於該承載板上設置該半導體晶片；於該承載板上接置一具有凹部的蓋板，該凹部面對該承載板，令該半導體晶片對應容置於該凹部中；移除該蓋板之部分厚度，以外露該半導體晶片及該蓋板所留下之該框體；以及 於該框體之開口中形成具有外露至少部分之該作用面的介電層。
  20. 如申請專利範圍第19項所述之封裝結構之製法，其中，該蓋板係藉由熔合結合或黏著結合方式接置於該承載板上。
  21. 如申請專利範圍第16項所述之封裝結構之製法，其中，該開口中係具有複數個該半導體晶片，且各該半導體晶片的高度係為相同或不同。
  22. 如申請專利範圍第16項所述之封裝結構之製法，其中，該半導體晶片係藉由黏晶膜以接置於該第一表面上，且移除該承載板復包括移除該黏晶膜。
  23. 如申請專利範圍第16項所述之封裝結構之製法，其中，該半導體晶片係復藉由促進劑層與感光材料層依序形成於該第一表面上，得以接置於該第一表面上，且移除該承載板復包括移除該促進劑層與感光材料層。
  24. 如申請專利範圍第23項所述之封裝結構之製法，其中，該感光材料層之材質係為感光型旋塗式介電質(photosensitive spin-on dielectrics，PSOD)、可光定義材料(photodefinable material)或感光可圖案化材料(photosensitive patternable material)。
  25. 如申請專利範圍第16項所述之封裝結構之製法，其中，該框體的高度係高於該半導體晶片之高度，且該介電層係覆蓋該框體和半導體晶片；或該框體的高度 係高於該半導體晶片之高度，而該介電層僅覆蓋該半導體晶片，且該介電層與該作用面側之框體表面齊平。
  26. 如申請專利範圍第16項所述之封裝結構之製法，其中，該框體的高度係等於該半導體晶片之高度，且該介電層與該作用面側之框體表面齊平。
  27. 如申請專利範圍第16項所述之封裝結構之製法，其中，該線路層係接觸該作用面或透過複數導電體電性連接該作用面。
  28. 如申請專利範圍第27項所述之封裝結構之製法，其中，該線路層係透過複數導電體電性連接該作用面，且該線路層包括至少一層線路，係與該導電體同時或分別形成。
  29. 如申請專利範圍第16項所述之封裝結構之製法，其中，該介電層係有機材質或無機材質。
  30. 如申請專利範圍第29項所述之封裝結構之製法，其中，該有機材質係為聚醯亞胺、聚對二唑苯或苯環丁烯；該無機材質係氧化矽或氮化矽。
  31. 如申請專利範圍第16項所述之封裝結構之製法，其中，形成該框體及該介電層之步驟係包括：提供一其上設有該半導體晶片及一具有凹部的蓋板的該承載板，該凹部面對該承載板，使該半導體晶片對應容置於該凹部底面，並令該蓋板懸空在該承載板上；於該凹部中及蓋板和承載板之間形成介電層，以 接觸並固定該半導體晶片；以及移除該蓋板之部分厚度，以外露該半導體晶片及該蓋板所留下之該框體。
  32. 如申請專利範圍第31項所述之封裝結構之製法，其中，該線路層係接觸該作用面或透過複數導電體電性連接該作用面。
  33. 如申請專利範圍第16項所述之封裝結構之製法，於形成該線路層之後，復包括進行切單步驟。
TW103131299A 2014-09-11 2014-09-11 封裝結構及其製法 TWI581387B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103131299A TWI581387B (zh) 2014-09-11 2014-09-11 封裝結構及其製法
CN201410612712.9A CN105633049B (zh) 2014-09-11 2014-11-03 封装结构的制法
US14/823,341 US10199239B2 (en) 2014-09-11 2015-08-11 Package structure and fabrication method thereof
US16/225,230 US10615055B2 (en) 2014-09-11 2018-12-19 Method for fabricating package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103131299A TWI581387B (zh) 2014-09-11 2014-09-11 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201611215A TW201611215A (zh) 2016-03-16
TWI581387B true TWI581387B (zh) 2017-05-01

Family

ID=55455471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131299A TWI581387B (zh) 2014-09-11 2014-09-11 封裝結構及其製法

Country Status (3)

Country Link
US (2) US10199239B2 (zh)
CN (1) CN105633049B (zh)
TW (1) TWI581387B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
TWI594382B (zh) * 2016-11-07 2017-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI618206B (zh) * 2017-06-09 2018-03-11 Phoenix Pioneer Technology Co., Ltd. 半導體封裝結構及其製作方法
CN107527880A (zh) * 2017-08-02 2017-12-29 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
US10504858B2 (en) * 2018-04-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
CN109216206B (zh) * 2018-08-23 2021-12-10 江苏中科智芯集成科技有限公司 一种晶圆级扇出封装方法以及封装结构
CN109637985B (zh) * 2018-12-17 2020-05-05 华进半导体封装先导技术研发中心有限公司 一种芯片扇出的封装结构及其制造方法
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TW201246484A (en) * 2010-10-19 2012-11-16 Nepes Co Ltd Semiconductor chip package, semiconductor module, method of fabricating the semiconductor chip package and method of fabricating the semiconductor module
TWI417970B (zh) * 2009-09-04 2013-12-01 欣興電子股份有限公司 封裝結構及其製法
TWI447872B (zh) * 2011-12-16 2014-08-01 矽品精密工業股份有限公司 封裝結構、基板結構及其製法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245350B (en) * 2004-03-25 2005-12-11 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US8569892B2 (en) * 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
JP5636265B2 (ja) * 2010-11-15 2014-12-03 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US20150115420A1 (en) * 2013-10-31 2015-04-30 Navas Khan Oratti Kalandar Sensor die grid array package
US9768038B2 (en) * 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
CN103904044A (zh) * 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及制造工艺
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TWI417970B (zh) * 2009-09-04 2013-12-01 欣興電子股份有限公司 封裝結構及其製法
TW201246484A (en) * 2010-10-19 2012-11-16 Nepes Co Ltd Semiconductor chip package, semiconductor module, method of fabricating the semiconductor chip package and method of fabricating the semiconductor module
TWI447872B (zh) * 2011-12-16 2014-08-01 矽品精密工業股份有限公司 封裝結構、基板結構及其製法

Also Published As

Publication number Publication date
US10615055B2 (en) 2020-04-07
US20190122898A1 (en) 2019-04-25
US10199239B2 (en) 2019-02-05
TW201611215A (zh) 2016-03-16
CN105633049A (zh) 2016-06-01
US20160079136A1 (en) 2016-03-17
CN105633049B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
TWI581387B (zh) 封裝結構及其製法
US9627226B2 (en) Fabrication method of semiconductor package
US9520304B2 (en) Semiconductor package and fabrication method thereof
CN104347528B (zh) 半导体封装件及其制法
TWI492350B (zh) 半導體封裝件及其製法
TWI529906B (zh) 半導體封裝件之製法
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
TWI574333B (zh) 電子封裝件及其製法
US9627307B2 (en) Semiconductor package and fabrication method thereof
US9754898B2 (en) Semiconductor package and fabrication method thereof
TWI491017B (zh) 半導體封裝件及其製法
US20110031607A1 (en) Conductor package structure and method of the same
CN104347559A (zh) 半导体封装件及其制法
TWI585869B (zh) 半導體封裝結構及其製法
US20150035163A1 (en) Semiconductor package and method of fabricating the same