[go: up one dir, main page]

TWI581343B - 功率模組 - Google Patents

功率模組 Download PDF

Info

Publication number
TWI581343B
TWI581343B TW102147514A TW102147514A TWI581343B TW I581343 B TWI581343 B TW I581343B TW 102147514 A TW102147514 A TW 102147514A TW 102147514 A TW102147514 A TW 102147514A TW I581343 B TWI581343 B TW I581343B
Authority
TW
Taiwan
Prior art keywords
layer
copper
solder
circuit layer
mass
Prior art date
Application number
TW102147514A
Other languages
English (en)
Other versions
TW201448056A (zh
Inventor
大橋東洋
長友義幸
長瀬敏之
黒光祥郎
Original Assignee
三菱綜合材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱綜合材料股份有限公司 filed Critical 三菱綜合材料股份有限公司
Publication of TW201448056A publication Critical patent/TW201448056A/zh
Application granted granted Critical
Publication of TWI581343B publication Critical patent/TWI581343B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

功率模組
本發明是有關於一種使用銲料材來接合設有：由銅或銅合金製成的銅層的電路層、和半導體元件的功率模組。
本案是針對2012年12月25日於日本所申請的特願第2012-281346號而主張優先權，其內容援用於本案。
上述功率模組，例如：如專利文獻1、2所示，具備：在絕緣基板之一方的面接合著成為電路層的金屬板而成的功率模組用基板、和搭載在電路層上的功率元件(半導體元件)。
另外，在功率模組用基板之另一方的面側，為了將來自功率元件(半導體元件)的熱度進行散熱，配設有散熱板和冷卻器等的散熱座。此時，為了緩和起因於與絕緣基板和散熱板、冷卻器等的散熱座的熱膨脹係數的熱應力，針對功率模組用基板，在絕緣基板之另一方的面接合有成為金屬層的金屬板，且接合有該金屬層和上述的散熱板、冷 卻器等的散熱座的構成。
在上述的功率模組中，與電路層和功率元件(半導體元件)，是隔著銲料材而接合。
在此，在電路層是以鋁或鋁合金構成的情形下，例如：如專利文獻3所揭示，必須藉由電解電鍍等將Ni鍍膜形成在電路層的表面，在該Ni鍍膜上配設銲料材來接合半導體元件。
另外，即使在電路層以銅或銅合金構成的情形下，也在電路層的表面形成Ni鍍膜，在該Ni鍍膜上配設銲料材來接合半導體元件。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開第2002-076551號公報
[專利文獻2]日本特開第2008-227336號公報
[專利文獻3]日本特開第2004-172378號公報
但是，例如：如專利文獻3所記載，若針對在由鋁或鋁合金製成的電路層的表面形成鍍Ni並以銲料接合半導體元件的功率模組，承受功率循環的負載，就有可能會在銲料產生裂痕，使熱阻上昇。
另外，若在由銅或銅合金製成的電路層的表面形成鍍 Ni並以銲料接合半導體元件的功率模組，也承受功率循環的負載，就有可能會在銲料產生裂痕，使熱阻上昇。
在最近，有關上述的功率模組等，為了控制風力發電或電動汽車、電動車輛等，搭載著更大電力控制用的功率元件，因此促使以往，必須進一步提高對功率循環的可靠性。
本發明是有鑑於前述的事情而完成的發明，即使在負載功率循環的情形下，也能抑制在銲料層產生破壞，提供可靠性高的功率模組為其目的。
經本發明人等刻意檢討的結果，了解到若針對在由：鋁、鋁合金、銅或銅合金製成的電路層的表面形成鍍Ni並以銲料接合半導體元件的功率模組，承受功率循環負載，就會在鍍Ni產生破裂，以該破裂為起點在銲料層產生裂痕。另外，還了解到在與銲料層和電路層的界面，形成含有Ni、Cu的Sn合金層，藉此使得與銲料層和電路層的界面被強化，就能提高銲料層的耐久性。
本發明是根據上述的見解所完成的發明，(1)本發明之一態樣的功率模組，是有關具備：在絕緣層之一方的面配設有電路層的功率模組用基板、和接合在前述電路層上的半導體元件的功率模組，其特徵為：在前述電路層中與前述半導體元件的接合面，設有由：銅或銅合金製成的銅層；在與前述電路層和前述半導體元件之間，形成 有：使用銲料材所形成的銲料層；在前述銲料層中與前述電路層的界面，形成有：含有Sn作為主成份，並且Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的合金層，且該合金層的厚度為2μm以上、20μm以下的範圍內；在功率循環試驗中，通電時間5秒、溫度差80℃的條件的功率循環進行10萬次負載時的熱阻上昇率不滿10%。
若藉由該構成的功率模組，在前述銲料層中與前述電路層(前述銅層)的界面，形成有：含有Sn作為主成份，並且Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的合金層，因此使得與銲料層和電路層(前述銅層)的界面被強化，就能提高銲料層的耐久性。
Ni的含有量不滿0.5mass%的情形下，合金層熱度性變得不穩定，有可能會成為銲料層的破壞起點。另外，Ni的含有量超過10mass%的情形下，會生成Ni3Sn4等之熱度性不穩定的金屬間化合物，有可能會成為銲料層的破壞起點。
Cu的含有量不滿30mass%的情形下，合金層的厚度就有可能會不滿2μm，Cu的含有量超過40mass%的情形下，合金層的厚度就有可能會超過20μm。
在此，在該合金層的厚度不滿2μm的情形下，與銲料層和電路層(前述銅層)的界面就有可能無法發揮充分的強化。另一方面，在合金層的厚度超過20μm的情形下， 有可能會在合金層產生破裂等，成為銲料層的破壞起點。因此，合金層的厚度設定在2μm以上、20μm以下的範圍內。
再者，本發明的功率模組，在功率循環試驗中，通電時間5秒、溫度差80℃的條件的功率循環進行10萬次負載時的熱阻上昇率不滿10%，因此即使在功率循環承受重複負載的情形下，銲料層也不會快速被破壞，可達到針對功率循環的可靠性之提昇。再者，上述的功率循環試驗，是銲料層承受最重負載的條件，在此條件下，只要功率循環進行10萬次負載時的熱阻上昇率不滿10%，在一般的使用中，就能得到充分的可靠性。
(2)本發明的其他態樣的功率模組，是(1)所記載的功率模組，前述合金層具有：由(Cu、Ni)6Sn5製成的金屬間化合物。
此情形下，具有：由(Cu、Ni)6Sn5製成的金屬間化合物，藉此就能使得與銲料層和電路層(前述銅層)的界面受到充分的強化，還能確實的抑制功率循環負載時的銲料層受破壞。
若藉由本發明，即使在負載功率循環的情形下，仍可抑制銲料層快速產生破壞，就能提供可靠性高的功率模組。
1‧‧‧功率模組
3‧‧‧半導體元件
10‧‧‧功率模組用基板
11‧‧‧絕緣基板(絕緣層)
12‧‧‧電路層(銅層)
13‧‧‧金屬層
20‧‧‧銲料層
26‧‧‧金屬間化合物層
30‧‧‧銲料材
31‧‧‧Ni鍍膜
101‧‧‧功率模組
112‧‧‧電路層
112A‧‧‧鋁層
112B‧‧‧銅層
第1圖是本發明的第1實施形態的功率模組的概略說明圖。
第2圖是與第1圖的電路層和半導體元件的接合部分的放大說明圖。
第3圖是表示第1圖的功率模組的製造方法的流程圖。
第4圖是第3圖所示的功率模組的製造方法的半導體元件接合工程的說明圖。
第5圖是本發明的第2實施形態的功率模組的概略說明圖。
第6圖是與第5圖的銅層和鋁層的接合界面的放大說明圖。
第7圖是Cu和Al的二維狀態圖。
第8圖是與第5圖的電路層和半導體元件的接合部分的放大說明圖。
第9圖是表示第5圖的功率模組的製造方法的流程圖。
第10圖是比較例5、本發明例1的功率模組的銲料層的EPMA(Electron Probe Micro Analyser：電子探針顯微分析儀)元素映射。
以下針對本發明的實施形態的功率模組，參照所附的圖面做說明。
(第1實施形態)
於第1圖表示本發明的第1實施形態的功率模組1。該功率模組1具備：在絕緣基板(絕緣層)11之一方的面(第一面)配設有電路層12的功率模組用基板10、和搭載在電路層12上(於第1圖中為上面)的半導體元件3。再者，在本實施形態的功率模組1中，在絕緣基板11之另一方的面側(第二面側，於第1圖中為下面)接合著散熱座41。
功率模組用基板10具備：構成絕緣層的絕緣基板11、和配設在該絕緣基板11之一方的面(第一面，於第1圖中為上面)的電路層12、和配設在絕緣基板11之另一方的面(第二面，於第1圖中為下面)的金屬層13。
絕緣基板11是用來防止與電路層12和金屬層13之間的電性連接，例如：以AlN(氮化鋁)、Si3N4(氮化矽)、Al2O3(氧化鋁)等之絕緣性高的陶瓷構成，在本實施形態中，是以絕緣性高的AlN(氮化鋁)構成。另外，絕緣基板11的厚度設定在0.2mm以上、1.5mm以下的範圍內，在本實施形態中是設定在0.635mm。
電路層12，是在絕緣基板11的第一面，接合著具有導電性的金屬板，藉此形成的。在本實施形態中，電路層12，是將由無氧銅的壓延板製成的銅板接合在絕 緣基板11，藉此形成的。在本實施形態中，電路層12全體，是相當於設在與半導體元件3的接合面之由銅或銅合金製成的銅層。在此，電路層12的厚度(銅板的厚度)是設定在0.1mm以上、1.0mm以下的範圍內為佳。
金屬層13，是在絕緣基板11的第二面，接合著金屬板，藉此形成的。在本實施形態中，金屬層13，是將由純度99.99mass%的鋁(所謂的4N鋁)的壓延板製成的鋁板接合在絕緣基板11，以此形成的。在此，金屬層13(鋁板)的厚度是設定在0.6mm以上、3.0mm以下的範圍內為佳。
散熱座41，是用來冷卻前述的功率模組用基板10，具備：與功率模組用基板10接合的天板部42、和用來使冷卻媒體(例如冷卻水)流通的流路43。該散熱座41(天板部42)，希望是以熱傳導性良好的材質構成，在本實施形態中，是以A6063(鋁合金)構成。
半導體元件3，是以Si等的半導體材料構成，如第2圖所示，在與電路層12的接合面，形成有：由Ni、Au等製成的表面處理膜3a。
而且，在本實施形態的功率模組1中，與電路層12和半導體元件3是以銲料接合，在與電路層12和半導體元件3之間形成有銲料層20。再者，在本實施形態中，銲料層20的厚度t1，是在50μm以上、200μm以下的範圍內。
該銲料層20，如第4圖所示，是藉由Sn-Cu-Ni系的 銲料材30形成的，在本實施形態中，使用Sn-0.1~4mass%、Cu-0.01~1mass%Ni的銲料材30。
在此，如第2圖所示，在電路層12的表面形成有金屬間化合物層26，在該金屬間化合物層26之上，層積配置著銲料層20。在此，金屬間化合物層26，是Cu和Sn的金屬間化合物(Cu3Sn)。另外，金屬間化合物層26的厚度t2，是0.8μm以下。
而且，在銲料層20中與電路層12的界面，形成有：含有Sn作為主成份，並且由：Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的組成所製成的合金層21，該合金層21的厚度t3是2μm以上、20μm以下的範圍內。
在此，在本實施形態中，合金層21具有：由(Cu、Ni)6Sn5製成的金屬間化合物。
而且，在本實施形態的功率模組1中，是構成在功率循環試驗中，通電時間5秒、溫度差80℃的條件的功率循環進行10萬次負載時的熱阻上昇率不滿10%。
若加以詳述，作為半導體元件3，將IGBT元件銲接到電路層12，並且將由鋁合金製成的連接配線進行結合(Bonding)。而且，對IGBT元件的通電，調整成每10秒重複通電(ON)為元件表面溫度140℃、非通電(OFF)為元件表面溫度60℃的1循環，將該功率循環重複10萬次之後，熱阻上昇率不滿10%。
以下，針對本實施形態的功率模組的製造方法，使用第3圖的流程圖做說明。
首先，接合成為電路層12的銅板和絕緣基板11(電路層形成工程S01)。在此，與絕緣基板11和成為電路層12的銅板的接合，是藉由所謂的活性金屬硬銲法實施。在本實施形態中，是使用由Ag-27.4質量%Cu-2.0質量%Ti製成的活性硬銲材。
在絕緣基板11的第一面隔著活性硬銲材來層積成為電路層12的銅板，且將絕緣基板11、銅板以朝著層積方向在1kgf/cm2以上、35kgf/cm2以下(9.8×104Pa以上、343×104Pa以下)的範圍進行加壓的狀態下，裝入加熱爐內進行加熱，來接合成為電路層12的銅板和絕緣基板11。在此，加熱溫度為850℃，加熱時間為10分鐘。
其次，在絕緣基板11的第二面側，接合成為金屬層13的鋁板(金屬層形成工程S02)。將絕緣基板11和鋁板，隔著硬銲材來層積，藉由硬銲來接合絕緣基板11和鋁板。此時，作為硬銲材，例如：可使用厚度20~110μm的Al-Si系硬銲材箔，硬銲溫度設定600~620℃為佳。
藉此，製造功率模組用基板10。
其次，在金屬層13之另一方的面側，接合散熱座41(散熱座接合工程S03)。金屬層13之一方的面，是與絕緣基板11的第二面接合。將金屬層13與散熱座41的天板部42，隔著硬銲材來層積，且藉由硬銲來接合 金屬層13與散熱座41。此時，作為硬銲材，例如：可使用厚度20~110μm的Al-Si系硬銲材箔，硬銲溫度設定590~610℃為佳。
而且，在電路層12之上，接合半導體元件3(半導體元件接合工程S04)。在本實施形態中，如第4圖所示，在電路層12的表面，形成厚度0~0.2μm左右的薄Ni鍍膜31。
其次，在該Ni鍍膜31之上，隔著Sn-0.1~4mass%、Cu-0.01~1mass%Ni的銲料材30來層積半導體元件3。
在層積半導體元件3的狀態下，裝入到還原爐內，以銲料接合電路層12與半導體元件3。此時，還原爐內為氫1~10vol%的還原環境，加熱溫度為280~330℃、保持時間為0.5~2分鐘。另外，達到室溫的冷卻速度，是設定在平均2~3℃/s的範圍內。
藉此，在與電路層12和半導體元件3之間，形成有銲料層20，製造出本實施形態的功率模組1。
此時，形成在電路層12的表面的Ni鍍膜31中的Ni，會往銲料材30側擴散，Ni鍍膜31會消失。
另外，電路層12的Cu，會往銲料材30側擴散，藉此在銲料層20中與電路層12的界面，形成有合金層21。另外，合金層21，是含有Sn作為主成份，並且Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的組成。
在如以上的構成的本實施形態的功率模組1中，在銲料層20中與電路層12的界面，含有Sn作為主成份，並且形成有：由Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的組成所製成的合金層21，因此銲料層20與電路層12的界面被強化，就能抑制銲料層20受破壞。
在此，合金層21的厚度為2μm以上，因此能確實的強化與銲料層20和電路層12的界面。另一方面，合金層21的厚度為20μm以下，因此可抑制合金層21成為銲料層20的破壞起點。
另外，該合金層21具有：由(Cu、Ni)6Sn5製成的金屬間化合物，因此可確實的強化與銲料層20和電路層12的界面。
再者，在本實施形態的功率模組1中，構成將功率循環試驗，在通電時間5秒、溫度差80℃的條件實施的情形下，達到熱阻上昇率超過10%的循環次數高於10萬次以上，因此即使在功率循環負載時，銲料層20仍不會快速的受破壞，就能達到可靠性的提昇。
另外，本實施形態中，在電路層12的表面，形成厚度0~20μm的薄Ni鍍膜31，因此，在以銲料接合半導體元件3之際，並不會殘存Ni鍍膜31，且不會抑制電路層12的Cu往銲料材30側擴散，就能夠在銲料層20中與電路層12的界面，確實的形成合金層21。
(第2實施形態)
其次，針對本發明的第2實施形態的功率模組，參照所附的圖面做說明。再者，在與第1實施形態相同的構件附上相同的符號，省略詳細的說明。
於第5圖表示本發明的第2實施形態的功率模組101。該功率模組101具備：在絕緣基板(絕緣層)11之一方的面(第一面)形成有電路層112的功率模組用基板110、和搭載在電路層112上(於第5圖中為上面)的半導體元件3。
功率模組用基板110具備：構成絕緣層的絕緣基板11、和配設在該絕緣基板11之一方的面(第一面，於第5圖中為上面)的電路層112、和配設在絕緣基板11之另一方的面(第二面，於第5圖中為下面)的金屬層13。
電路層112，如第5圖所示，具備：形成在絕緣基板11之第一面的鋁層112A、和層積在該鋁層112A之一方的面側的銅層112B。鋁層112A之另一方的面，是與絕緣基板11的第一面接合。
在此，在本實施形態中，鋁層112A，是接合純度99.99mass%以上的鋁的壓延板所形成。另外，銅層112B，是將由無氧銅的壓延板製成的銅板固相擴散接合在鋁層112A之一方的面側，藉此形成的。
該電路層112之一方的面(於第5圖中為上面)，是接合半導體元件3的接合面。在此，電路層112的厚度是設定在0.25mm以上、6.0mm以下的範圍內為 佳。另外，鋁層112A(鋁板)的厚度是設定在0.2mm以上、3.0mm以下的範圍內，銅層112B的厚度是設定在50μm以上、3.0mm以下的範圍內為佳。
在此，在與鋁層112A和銅層112B的界面，如第6圖所示，形成有擴散層115。
擴散層115，是與鋁層112A的Al原子和銅層112B的Cu原子一起相互擴散，藉此形成的。在該擴散層115中，具有：隨著從鋁層112A向著銅層112B，逐漸降低鋁原子的濃度，且銅原子的濃度提高的濃度梯度。
該擴散層115，如第6圖所示，是以由：Al和Cu製成的金屬間化合物構成的，在本實施形態，複數個金屬間化合物是沿著接合界面而層積的構造。在此，該擴散層115的厚度，是設定在1μm以上、80μm以下的範圍內，理想是設定在5μm以上、80μm以下的範圍內。
在本實施形態中，如第6圖所示，從鋁層112A側向著銅層112B側依順序，沿著與鋁層112A和銅層112B的接合界面，層積著θ相116、η2相117，進而，ζ2相118a、δ相118b、以及γ2相118c中的至少之一的相進行層積所構成(參照第7圖的狀態圖)。
另外，在本實施形態中，沿著與銅層112B和擴散層115的界面，使氧化物119層狀的分散在由ζ2相118a、δ相118b、或是γ2相118c中的至少之一相所形成的層之內部。再者，該氧化物119，是氧化鋁(Al2O3)等的鋁氧化物。
而且，在本實施形態的功率模組101中，電路層112(銅層112B)與半導體元件3是被銲料接合，在與電路層112(銅層112B)和半導體元件3之間形成有銲料層20。該銲料層20，與第1實施形態相同，是藉由Sn-Cu-Ni系的銲料材形成的，在本實施形態中，使用Sn-0.1~4mass%、Cu-0.01~1mass%Ni的銲料材。
在此，如第8圖所示，在電路層112(銅層112B)的表面形成有金屬間化合物層26，在該金屬間化合物層26之上，層積配置著銲料層20。該金屬間化合物層26，是Cu和Sn的金屬間化合物(Cu3Sn)。再者，金屬間化合物層26的厚度t2，是0.8μm以下。
而且，在銲料層20中與電路層112(銅層112B)的界面，形成有：含有Sn作為主成份，並且由：Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的組成所製成的合金層21，該合金層21的厚度t3是2μm以上、20μm以下的範圍內。
在此，在本實施形態中，合金層21具有：由(Cu、Ni)6Sn5製成的金屬間化合物。
而且，在本實施形態的功率模組101中，是構成在功率循環試驗中，通電時間5秒、溫度差80℃的條件的功率循環進行10萬次負載時的熱阻上昇率不滿10%。
若加以詳述，作為半導體元件3，將IGBT元件銲接到電路層112(銅層112B)，並且將由鋁合金製成的連接配 線進行結合(Bonding)。而且，對IGBT元件的通電，調整成每10秒重複通電(ON)為元件表面溫度140℃、非通電(OFF)為元件表面溫度60℃的1循環，將該功率循環重複10萬次之後，熱阻上昇率不滿10%。
以下，針對本實施形態的功率模組101的製造方法，使用第9圖的流程圖做說明。
首先，在絕緣基板11的第一面及第二面接合鋁板，形成鋁層112A及金屬層13(鋁層及金屬層形成工程S101)。
將絕緣基板11和鋁板，隔著硬銲材來層積，藉由硬銲來接合絕緣基板11和鋁板。此時，作為硬銲材，例如：可使用厚度20~110μm的Al-Si系硬銲材箔，硬銲溫度設定600~620℃為佳。
其次，在鋁層112A之一方的面接合銅板，形成銅層112B(銅層形成工程S102)。再者，鋁層112A之另一方的面，是在鋁層及金屬層形成工程S101，與絕緣基板11的第一面接合的面。
在鋁層112A之上層積銅板，且在將該些朝層積方向進行加壓(壓力3~35kgf/cm2)的狀態下裝入真空加熱爐內進行加熱，藉此使鋁層112A與銅板進行固相擴散接合。在此，在銅層形成工程S102中，加熱溫度為400℃以上、548℃以下，加熱時間為15分鐘以上、270分鐘以下。再者，在進行與鋁層112A和銅板的固相擴散接合之情形下，從加熱溫度比Al與Cu的共晶溫度(548.8℃)低5 ℃的溫度至不滿共晶溫度的溫度範圍為佳。
藉由該銅層形成工程S102，在絕緣基板11的第一面形成有：由鋁層112A和銅層112B製成的電路層112。
而且，在電路層112(銅層112B)之上，接合半導體元件3(半導體元件接合工程S103)。在本實施形態中，在電路層112(銅層112B)的表面，形成厚度0.2μm以下的薄Ni鍍膜。
其次，在該Ni鍍膜之上，隔著Sn-0.1~4mass%、Cu-0.01~1mass%Ni的銲料材來層積半導體元件3。
在層積半導體元件3的狀態下，裝入到還原爐內，以銲料接合電路層112(銅層112B)與半導體元件3。此時，還原爐內為氫1~10vol%的還原環境，加熱溫度為280~330℃、保持時間為0.5~2分鐘。另外，達到室溫的冷卻速度，是設定在平均2~3℃/s的範圍內。
藉此，在與電路層112(銅層112B)和半導體元件3之間，形成有銲料層20，製造出本實施形態的功率模組101。
此時，形成在電路層12(銅層112B)的表面的Ni鍍膜中的Ni，會往銲料材側擴散，Ni鍍膜會消失。
另外，銅層112B的Cu，會往銲料材側擴散，藉此會使得由：含有Cu、Ni、Sn的金屬間化合物(在本實施形態中為(Cu、Ni)6Sn5)製成的析出物粒子，分散在銲料層20的內部。另外，銲料層20，是含有Sn作為主成份，並且Ni為0.01mass%以上、1.0mass%以下，Cu為0.1mass%以 上、5.0mass%以下，所含有的組成。
在如以上的構成的本實施形態的功率模組101中，可達到與第1實施形態相同的作用效果。
另外，在本實施形態中，電路層112具有銅層112B，因此可利用銅層112B將由半導體元件3所產生的熱度朝面方向擴散，就能將熱度有效率的往功率模組用基板110側傳遞。
進而，在絕緣基板11的第一面，形成有變形電阻力比較小的鋁層112A，因可將散熱座負載時所產生的熱應力，藉由該鋁層112A來吸收，還能抑制絕緣基板11的破裂。
另外，在電路層112之一方的面側形成有：由變形阻力比較大的銅或銅合金製成的銅層112B，因此可在功率循環負載時，抑制電路層112的變形，還可得到對功率循環高的可靠性。再者，電路層112之另一方的面，是與絕緣基板11的第一面接合的面。
另外，在本實施形態中，鋁層112A和銅層112B會固相擴散接合，該固相擴散接合時的溫度為400℃以上，因此可促進Al原子與Cu原子的擴散，可在短時間充分的使其固相擴散。另外，固相擴散接合之際的溫度為548℃以下，因此不會產生Al與Cu的液相，就能抑制在鋁層112A和銅層112B的接合界面產生瘤狀物，或厚度變動。
進而，上述的固相擴散接合的加熱溫度，在比Al和 Cu的共晶溫度(548.8℃)低5℃的溫度至不滿共晶溫度的範圍的情形下，可抑制Al和Cu的化合物形成於必要以上，並且還可確保固相擴散接合之際的擴散速度，以比較短的時間進行固相擴散接合。
以上雖是針對本發明的實施形態做說明，但本發明並不限於此，在不脫離該發明的技術思想的範圍可適當變更。
例如，在本實施形態中，金屬層雖是以純度99.99mass%以上的4N鋁構成而做說明，但並不限於此，可以利用其他的鋁或鋁合金構成，或者也可利用銅或銅合金構成。
另外，在本實施形態中，作為電路層的金屬板雖是舉無氧銅的壓延板為例做說明，但並不限於此，也可以利用其他的銅或銅合金構成。
進而，作為絕緣層雖是使用由AlN製成的絕緣基板做說明，但並不限於此，也可使用由Al2O3、Si3N4等製成的絕緣基板。
另外，絕緣基板與成為電路層的銅板，雖是藉由活性金屬硬銲材法來接合並做說明，但並不限於此，也可以藉由DBC法、鑄造法等來接合。
進而，絕緣基板與作為金屬層的鋁板，雖是藉由硬銲來接合做說明，但並不限於此，也適用過渡液相接合法(Transient Liquid Phase Bonding)、金屬銲膏法、鑄造法等。
另外，銲料材的組成，並不限於本實施形態，銲料接合後所形成的合金層的組成，只要是含有Sn作為主成份，並且Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的組成即可。
另外，在第2實施形態中，雖是在鋁層之一方的面以固相擴散來接合銅板，藉此在電路層的接合面形成銅層做說明，但並不限於此，且不限制銅層的形成方法。
例如：也可在鋁層之一方的面藉由電鍍法形成銅層。再者，在形成厚度5μm至50μm左右的的銅層的情形下，適合使用電鍍法為佳。在形成厚度50μm至3mm左右的銅層的情形下，適合使用固相擴散接合為佳。
[實施例1]
以下，針對確認應該本發明的效果進行的確認實驗結果做說明。
準備前述第1實施形態所記載功率模組。絕緣基板，是以AlN構成，使用27mm×17mm、厚度0.6mm的基板。另外，電路層，是以無氧銅構成，使用25mm×15mm、厚度0.3mm的層。金屬層，是以4N鋁構成，使用25mm×15mm、厚度0.6mm的層。半導體元件，是以IGBT元件構成，使用13mm×10mm、厚度0.25mm的元件。作為散熱座，是使用40.0mm×40.0mm×2.5mm的鋁板(A6063)。
在此，調整形成在電路層的表面的Ni鍍膜的 厚度，並且如表1所標示來變更銲料材的組成，藉此來調整銲料接合後的合金層的組成、合金層的厚度等，製作成本發明例1~8及比較例1~6的各式各樣的功率模組。
再者，銲料接合條件，是以氫3vol%還原環境、加熱溫度(加熱對象物溫度)及保持時間作為表1的條件，達到室溫的平均冷卻速度為2.5℃/s。
(合金層的組成)
在按上述所做而得到的功率模組中，將形成在銲料層中與電路層的界面的合金層的成份分析，藉由EPMA分析來實施。在本實施例中，使用EPMA分析裝置(日本電子股份有限公司製JXA-8530F)，以加速電壓：15kV、點徑：1μm以下、倍率：250倍，來分析合金層的平均組成。
(合金層厚度)
另外，測定形成在銲料層中與電路層的界面的合金層的厚度。使用上述EPMA裝置得到EPMA映射，來測定具有由：連續形成在與電路層的界面的(Cu、Ni)6Sn5製成的金屬間化合物的合金層的面積，且以映射寬度的尺寸來相除所求得的。再者，形成在與電路層的界面的合金屬中，不包含未從與電路層的界面起，連續形成在厚度方向的區域，來測定合金層的面積。另外，由Cu3Sn製成的金屬間化合物層，是厚度比起合金層還極為薄的層，因此以 自電路層表面起的厚度為合金層的厚度來測定。將比較例5及本發明例1的EPMA映射結果標示於第5圖。
(功率循環試驗)
對IGBT元件的通電，調整成每10秒重複通電(ON)為元件表面溫度140℃、非通電(OFF)為元件表面溫度60℃的1循環，將該功率循環重複10萬次。並且，評價自初期狀態起的熱阻的上昇率。再者，在本發明例1~5中，全部重複10萬次功率循環時的熱阻上昇率皆不滿10%。
(功率循環壽命)
對IGBT元件的通電，調整成每10秒重複通電(ON)為元件表面溫度140℃、非通電(OFF)為元件表面溫度60℃的1循環，將該功率循環重複進行。然後，評價自初期狀態起的熱阻的上昇率為10%以上的循環次數(功率循環壽命)。
(熱阻測定)
作為熱阻，使用熱阻測試機(TESEC公司製4324-KT)來測定過渡熱阻。施加電力：100W、施加時間：100ms，來測定電力施加前後的閘極-發射極間的電壓差，藉此求得熱阻。測定是在上述的功率循環試驗時，每1萬循環進行實施。
在由銅製成的電路層的表面來形成厚Ni鍍膜的比較例5中，功率循環壽命縮短為70000次。推測此乃由於電路層的Cu會因厚的Ni鍍膜阻礙往銲料材擴散，導致銲料層Cu不足，如第10圖所示，合金層的厚度變薄到不滿2μm。
另外，即使在Cu的含有量不滿30mass%的比較例3中，也由於合金層的厚度變薄到不滿2μm，因此功率循環壽命降低。
另外，在合金層的厚度為20μm以上的比較例4及比較例6中，功率循環壽命縮短為80000~90000次。推測此乃由於所形成厚的合金層成為龜裂的起點，促進銲料層的破壞。
另外，在Ni的含有量不在本發明之範圍的比較例1及比較例2中，功率循環壽命縮短為70000~80000次。推測此乃由於合金層熱度性變得很不穩定。
對此，在本發明例1~8中，如第10圖所示，合金層的厚度為2μm以上、20μm以下，功率循環壽命為110000次以上。推測是由於與電路層和銲料層的界面因合金層被強化，抑制銲料層受破壞。
如以上，確認若藉由本發明例，就可得到功率循環特性優的功率模組。
[實施例2]
其次，準備如第2實施形態所記載，以鋁層 和銅層構成電路層的功率模組。
絕緣基板，是以AlN構成，使用27mm×17mm、厚度0.6mm的基板。金屬層，是以4N鋁構成，使用25mm×15mm、厚度0.6mm的層。半導體元件，是以IGBT元件構成，使用13mm×10mm、厚度0.25mm的元件。作為散熱座，是使用40.0mm×40.0mm×2.5mm的鋁板(A6063)。
電路層中的鋁層，是以4N鋁構成，使用25mm×15mm、厚度0.6mm的層。而且，銅層，如表2所標示，藉由電鍍、固相擴散接合所形成。
電鍍的情形下，對鋁層的表面施行鋅酸鹽處理後，利用電解電鍍來形成表2所標示的厚度的銅層。
固相擴散接合的情形下，準備表2所標示的厚度的銅板，以在第2實施形態舉例所示的條件，在鋁層的表面以固相擴散接合銅板。
如以上，製作成本發明例11~16的各式各樣的功率模組。
再者，銲料接合條件，是以氫3vol%還原環境、加熱溫度(加熱對象物溫度)及保持時間作為表2的條件，達到室溫的平均冷卻速度為2.5℃/s。
而且，藉由與實施例1相同的方法，來評價合金層的組成、合金層厚度、功率循環命壽。將評價結果標示於表2。
如表2所標示，確認無論在本發明例11~16中，功率循環壽命皆為110000次以上，且銲料層的破壞受抑制。確認即使在鋁層之上形成各種厚度的銅層，構成電路層的情形下，也與實施例1相同，可提高功率循環特性。
另外，確認銅層的厚度只要是5μm以上，銅層中的Cu就不會全部擴散到銲料側，使銅層殘存。進而，確認銅層的厚度只要是3mm以下，功率循環壽命就會是10萬次以上。
[產業上的可利用性]
若藉由本發明，即使在負載功率循環的情形下，仍可抑制銲料層快速受破壞，就能提供可靠性高的功率模組。
3‧‧‧半導體元件
3a‧‧‧表面處理膜
12‧‧‧電路層(銅層)
20‧‧‧銲料層
21‧‧‧合金層
26‧‧‧金屬間化合物層
t1、t2、t3‧‧‧厚度

Claims (1)

  1. 一種功率模組，有關具備：在絕緣層之一方的面配設有電路層，而在前述絕緣層之另一方的面配設有金屬層的功率模組用基板、和接合在前述電路層上的半導體元件、和接合在前述金屬層的與前述絕緣層相反側之面的散熱座的功率模組，其特徵為：在前述電路層中與前述半導體元件的接合面，設有由：銅或銅合金製成的銅層；在與前述電路層和前述半導體元件之間，形成有：使用銲料材所形成的銲料層；在前述電路層的表面，形成有：由Cu3Sn製成的金屬間化合物層，而在此金屬間化合物層之上層積配置有前述銲料層；在前述銲料層中與前述電路層側的界面，形成有：含有Sn作為主成份，並且以Ni為0.5mass%以上、10mass%以下，Cu為30mass%以上、40mass%以下，所含有的合金層，前述合金層具有由(Cu、Ni)6Sn5製成的金屬間化合物；使用EPMA(Electron Probe Micro Analyser：電子探針顯微分析儀)裝置得到EPMA映射，來測定具有由連續形成在與前述電路層的界面的由(Cu、Ni)6Sn5製成的金屬間化合物的前述合金層的面積，且以映射寬度的尺寸來相除所求得的前述合金層的厚度為7μm以上、20μm以下的範圍內； 於功率循環試驗中，將在通電時間5秒、溫度差80℃的條件下將1循環每隔10秒予以反覆的功率循環進行10萬次負載時的熱阻上昇率不滿10%。
TW102147514A 2012-12-25 2013-12-20 功率模組 TWI581343B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012281346 2012-12-25

Publications (2)

Publication Number Publication Date
TW201448056A TW201448056A (zh) 2014-12-16
TWI581343B true TWI581343B (zh) 2017-05-01

Family

ID=51021038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147514A TWI581343B (zh) 2012-12-25 2013-12-20 功率模組

Country Status (7)

Country Link
US (1) US9426915B2 (zh)
EP (1) EP2940720B1 (zh)
JP (1) JP5938390B2 (zh)
KR (1) KR102154369B1 (zh)
CN (1) CN104885207B (zh)
TW (1) TWI581343B (zh)
WO (1) WO2014103955A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418126B2 (ja) 2015-10-09 2018-11-07 三菱電機株式会社 半導体装置
JP6569511B2 (ja) * 2015-12-17 2019-09-04 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
WO2017134974A1 (ja) * 2016-02-01 2017-08-10 株式会社村田製作所 接合材、それを用いた接合方法及び接合構造
JP6042577B1 (ja) * 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート
JP6915556B2 (ja) * 2018-01-24 2021-08-04 三菱マテリアル株式会社 半導体モジュールの接合層、半導体モジュール及びその製造方法
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater
TWI703646B (zh) * 2019-05-09 2020-09-01 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法
JP7428595B2 (ja) * 2020-06-08 2024-02-06 日立Astemo株式会社 半導体装置、および半導体装置の製造方法
TWI789748B (zh) 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133474A (ja) * 2001-10-25 2003-05-09 Kyocera Corp 電子装置の実装構造
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4756200B2 (ja) 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP4147875B2 (ja) 2002-09-19 2008-09-10 住友金属鉱山株式会社 ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
US7239016B2 (en) 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
KR20110124372A (ko) * 2004-04-05 2011-11-16 미쓰비시 마테리알 가부시키가이샤 Ａｌ／ＡｌＮ 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Ａｌ／ＡｌＮ 접합체의 제조 방법
JP4343117B2 (ja) * 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006289434A (ja) * 2005-04-11 2006-10-26 Nihon Superior Co Ltd はんだ合金
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
WO2007032486A1 (ja) * 2005-09-15 2007-03-22 Mitsubishi Materials Corporation 絶縁回路基板および冷却シンク部付き絶縁回路基板
US8198540B2 (en) * 2006-06-06 2012-06-12 Mitsubishi Materials Corporation Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
JP4939891B2 (ja) * 2006-10-06 2012-05-30 株式会社日立製作所 電子装置
JP4629016B2 (ja) * 2006-10-27 2011-02-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール
JP2008227336A (ja) 2007-03-15 2008-09-25 Hitachi Metals Ltd 半導体モジュール、これに用いられる回路基板
JP5331322B2 (ja) * 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
WO2009051181A1 (ja) 2007-10-19 2009-04-23 Nihon Superior Sha Co., Ltd. 無鉛はんだ合金
JP2010087072A (ja) 2008-09-30 2010-04-15 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびこれを用いたインバータシステム
JP2011143442A (ja) 2010-01-14 2011-07-28 Hitachi Automotive Systems Ltd 高信頼はんだ接続部をもつパワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133474A (ja) * 2001-10-25 2003-05-09 Kyocera Corp 電子装置の実装構造
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW201448056A (zh) 2014-12-16
EP2940720B1 (en) 2021-04-14
CN104885207B (zh) 2018-05-22
US20150319876A1 (en) 2015-11-05
EP2940720A4 (en) 2016-08-17
US9426915B2 (en) 2016-08-23
WO2014103955A1 (ja) 2014-07-03
KR102154369B1 (ko) 2020-09-09
EP2940720A1 (en) 2015-11-04
JP2014143407A (ja) 2014-08-07
CN104885207A (zh) 2015-09-02
KR20150099754A (ko) 2015-09-01
JP5938390B2 (ja) 2016-06-22

Similar Documents

Publication Publication Date Title
TWI581343B (zh) 功率模組
TWI581342B (zh) 功率模組
CN105189109B (zh) 接合体、功率模块用基板及自带散热器的功率模块用基板
JP6696215B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
US9807865B2 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
TWI626720B (zh) 功率模組
CN106663663B (zh) 接合体及其制造方法、自带散热器的功率模块用基板及其制造方法、散热器及其制造方法
CN112638843B (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
TW201936550A (zh) 銅／陶瓷接合體、絕緣電路基板、及銅／陶瓷接合體之製造方法、絕緣電路基板之製造方法
TWI661516B (zh) 接合體，附散熱器電源模組用基板，散熱器，接合體的製造方法，附散熱器電源模組用基板的製造方法及散熱器的製造方法
CN112654593B (zh) 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法
JP6299442B2 (ja) パワーモジュール
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees