[go: up one dir, main page]

TWI431770B - 半導體裝置及製造其之方法 - Google Patents

半導體裝置及製造其之方法 Download PDF

Info

Publication number
TWI431770B
TWI431770B TW099103877A TW99103877A TWI431770B TW I431770 B TWI431770 B TW I431770B TW 099103877 A TW099103877 A TW 099103877A TW 99103877 A TW99103877 A TW 99103877A TW I431770 B TWI431770 B TW I431770B
Authority
TW
Taiwan
Prior art keywords
layer
recess
insulating layer
nitrogen
semiconductor layer
Prior art date
Application number
TW099103877A
Other languages
English (en)
Other versions
TW201036156A (en
Inventor
Nobuo Kaneko
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW201036156A publication Critical patent/TW201036156A/zh
Application granted granted Critical
Publication of TWI431770B publication Critical patent/TWI431770B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及製造其之方法
本發明涉及具有以氮為基底的半導體層的半導體裝置以及該半導體裝置的製造方法。
以往，已知有具有以氮為基底的半導體層的半導體裝置及該半導體裝置的製造方法。
專利文獻1中公開了一種半導體裝置(HJFET：異質接面場效電晶體)，其具備：由SiC構成的基板，形成於基板上的緩衝層，形成於緩衝層上的由GaN構成的通道層(channel layer)，形成於通道層上的由AlGaN構成的位障層(barrier layer)，以及個別形成於位障層上不同位置的源極電極、汲極電極和閘極電極。進一步，專利文獻1的半導體裝置在通道層和閘極電極之間的位障層中設置有凹部。
專利文獻1的半導體裝置，可通過使用與一般用作閘極電極的Ni或相似物而言功函數較大的導電性氧化物(例如ZnInSnO)來消除閘極電極下方的二維電子氣層(two-dimensional electron gas layer)，從而得到常閉(normally off)特性。
專利文獻1：日本特開2007-149794號公報
專利文獻1的技術中，通過採用使用了氫氟酸的濕蝕刻(wet etching)，在用作形成汲極電極和源極電極的遮罩的氧化膜上形成開口。接著，對從開口露出的位障層的露出部進行蝕刻，形成凹部。其後，形成閘極電極與凹部底面相接。然而，專利文獻1的技術中，在使用濕蝕刻的情況下，凹部的側面變陡峭，會在凹部側面下方發生電場集中(field concentration)的課題。
本發明為了解決該課題，其目的在於提供具有常閉特性的、可容易地抑制凹部側面下方的電場集中的半導體裝置以及半導體裝置的製造方法。
本發明半導體裝置的第一特徵為，具備：以氮為基底的半導體層，具有形成在一主表面的一部分上的凹部，該凹部的側面是傾斜的；設置於該主表面上的第一電極；穿過該凹部而處於該第一電極的相對一側的、設置於該主表面上的第二電極；在該主表面中的該凹部的兩側上形成的絕緣層，該絕緣層具有於凹部側上的傾斜壁面；以及設置於該凹部的底面上和側面上以及該凹部側的該絕緣層的壁面的至少一部分上的控制電極，其中，該絕緣層的壁面的傾斜角比該凹部的側面的傾斜角大。
根據本發明裝置的第二特徵，該以氮為基底的半導體層具有：第一以氮為基底的半導體層和第二以氮為基底的半導體層，該第二以氮為基底的半導體層與該第一以氮為基底的半導體層至少部分組成不相同，且形成於該第一以氮為基底的半導體層之上，並形成有該凹部；在該第一以氮為基底的半導體層和該第二以氮為基底的半導體層的介面附近形成有二維電子氣層；該凹部的底面沒有接觸該第一以氮為基底的半導體層的介面。
根據本發明裝置的第三特徵，該絕緣層的壁面和該凹部之間形成有間隔，該以氮為基底的半導體層的上表面被露出。
根據本發明裝置的第四特徵，在該凹部的底面和側面以及該凹部側的該絕緣層的壁面與該控制電極之間進一步具有金屬氧化物半導體層。
本發明的半導體裝置的製造方法的第一特徵為，具備：在以氮為基底的半導體層的一主表面上形成絕緣層的步驟，在該絕緣層上形成一部分開口的抗蝕膜的步驟，以該抗蝕膜為遮罩來對該絕緣層進行乾蝕刻的步驟，以該抗蝕膜為遮罩來對該絕緣層進行濕蝕刻而形成傾斜壁面的步驟，以該抗蝕膜為遮罩來對該以氮為基底的半導體層進行乾蝕刻從而在該以氮為基底的半導體層的主表面上形成凹部的步驟，以及在該凹部的底面上和側面上以及該凹部側的該絕緣層的傾斜壁面的至少一部分上形成控制電極的步驟。
本發明方法的第二特徵為，進一步具有：在該控制電極與該凹部的底面和側面以及在該控制電極與該絕緣層的傾斜壁面之間形成金屬氧化物半導體層的步驟。
根據本發明，可通過使凹部側面的傾斜變平緩而具有常閉特性並且容易抑制凹部側面下方的電場集中。
第一實施方式
以下，參照附圖來說明本發明適用于高電子遷移率電晶體(high electron mobility transistor,HEMT)的第一實施方式。圖1為第一實施方式的半導體裝置的截面圖。
第一實施方式的半導體裝置1具備基板2、緩衝層3、作為第一以氮為基底的半導體層的電子傳遞層4、作為第二以氮為基底的半導體層的電子供給層5、絕緣層6、源極電極7、汲極電極8、金屬氧化物半導體層9、閘極電極10、閘極場板(gate field plate)11。
基板2作為用於成長主表面2a上的各層3至5的磊晶成長的成長基板而起作用。另外，基板2也作為對各結構3至11進行機械支撐的支撐基板而起作用。基板2由矽構成。緩衝層3使基板2與各層3至5之間的晶格常數的差異變平緩，從而緩和應力。緩衝層3具有由AlN(氮化鋁)構成的第1副層與由GaN(氮化鎵)構成的第2副層交互地週期性地層積而成的結構。緩衝層3形成於基板2的成長主表面2a上。
電子傳遞層4在與電子供給層5的異質接面表面(heterojunction surface)附近，形成起通道作用的二維電子氣層15。電子傳遞層4由不含導電性雜質的無摻雜的GaN構成。電子傳遞層4的厚度為約0.3μm至約10μm。電子傳遞層4形成於緩衝層3上。
電子供給層5向電子傳遞層4供給電子。電子供給層5由不含導電性雜質的無摻雜的Al0.3 Ga0.7 N構成。電子供給層5的厚度為約10μm至約50μm。由於電子供給層5形成為如此薄，因此電子傳遞層4在厚度方向上具有穿隧效應(tunneling effect)。電子供給層5形成於電子傳遞層4上。在電子供給層5的一主表面5a的中央部位形成有凹部16。凹部16形成為使得在凹部16的底面16a與電子傳遞層4之間殘留有電子供給層5的一部分。凹部16的側面16b與水平面(基板2的成長主表面2a)之間的傾斜角α構成為約45°。需要說明的是，傾斜角α不限定於45°，可形成為30°至60°左右。另外，凹部16的開口的寬度形成為2.1μm至3.1μm，凹部16的底面16a的寬度形成為2μm至3μm。
另外，絕緣層6具有在其自身內可產生壓縮應力、提高二維電子氣層的載子濃度的功能。另外，絕緣層6具有一般的保護膜功能，以及在絕緣層6的上表面和壁面17上形成傾斜場板(slanted field plate)作用的閘極場板11的功能。絕緣層6由SiO2 構成。絕緣層6的厚度為約300nm至約700nm，較佳為約500nm。絕緣層6形成於電子供給層5的主表面5a上。此處，從圖1的截面看時，絕緣層6形成於凹部16的兩側上。另外，在形成有凹部16、從凹部16的開口向汲極電極8、源極電極7延伸的電子供給層5的一部分(臺階部18)、源極電極7和汲極電極8的區域上，沒有形成絕緣層6。凹部16側的絕緣層6的壁面17與水平面(電子供給層5的主表面5a)之間的傾斜角β構成為約60°。需要說明的是，傾斜角β比傾斜角α大即可，不限定於60°，也可形成為45°至75°左右。絕緣層6的壁面17在離凹部16指定距離(0.05μm至2.0μm)處開口，在凹部16的開口的外側(汲極電極8、源極電極7)處形成。由此，在絕緣層6的壁面17和凹部16之間，露出電子供給層5的主表面5a，形成了臺階部18。
源極電極7和汲極電極8具有由厚度為約25nm的鈦(Ti)層與厚度為約300nm的鋁(Al)層層積而成的結構。源極電極7和汲極電極8形成在露出於絕緣層6的電子供給層5的主表面5a上。汲極電極8穿過凹部16而配置於與汲極電極7相對的一側。需要說明的是，如上所述，電子供給層5極薄，源極電極7和汲極電極8通過穿隧效應與二維電子氣層15電連接。
金屬氧化物半導體層9提高常閉特性和開啟(turn-on)特性。金屬氧化物半導體層9由p型的氧化鎢(NiO)構成。金屬氧化物半導體層9的厚度為約200nm。此處，金屬氧化物半導體層9的厚度不限定於200nm，也可為約3nm至約1000nm，也可較佳為約10nm至約500nm。此處，金屬氧化物半導體層9薄於3nm時，常閉特性就會降低。形成的金屬氧化物半導體層9覆蓋了凹部16的底面16a和側面16b、在凹部16的開口周圍並從絕緣層6露出的電子供給層5的臺階部18的上表面、絕緣層6的壁面17及上表面的一部分。金屬氧化物半導體層9形成為與源極電極7和汲極電極8隔開一定的間隔。
閘極電極10對在源極電極7和汲極電極8之間流動的電流進行控制。閘極電極10具有由厚度為約25nm的鎳(Ni)層與厚度為約300nm的金(Au)層層積而成的結構。閘極電極10形成在金屬氧化物半導體層9的與凹部16的底面16a、側面16b、臺階部18相反的區域上。
閘極場板11緩和閘極電極10的端部處的電場集中。閘極場板11由與閘極電極10相同的材料和相同的層積構造構成。閘極場板11與閘極電極10相連接並且形成為一體。即，閘極場板11與閘極電極10電連接。閘極場板11的形成區域為：在金屬氧化物半導體層9上的、從在設置於絕緣層6的壁面17和絕緣層6的上表面的金屬氧化物半導體層9的區域上所形成的閘極電極10起延伸向未形成有閘極電極10的源極電極7和汲極電極8的區域。如上所述，絕緣層6的壁面17為傾斜。由此，形成於壁面17的閘極場板11，隨著與凹部16相遠離，與電子供給層6的距離也漸漸變大。此結果是，提高了對閘極電極10端部的電場集中的緩和效果。
接著，參照附圖來說明該第一實施方式的半導體裝置1的製造方法。圖2至圖10為各製造步驟中的半導體裝置的截面圖。
首先，採用氫氟酸類蝕刻劑對由矽構成的基板2的成長主表面2a進行預處理。接著，將基板2導入MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相成長法)裝置的反應室內。其後，在約1100℃的溫度下對基板2進行約10分鐘的熱退火，從而去除表面的氧化膜。
接著，向反應室內供給TMA(三甲基鋁)氣體和NH3 (氨)氣體，使得在基板2的成長主表面2a上磊晶成長出AlN層。其後，供給TMG(三甲基鎵)氣體和NH3 氣體，使得在AlN層上磊晶成長出GaN層。於是，通過對這些步驟重複進行所需次數，形成圖2所示的緩衝層3。
接著，向反應室內供給TMG氣體和NH3 氣體，從而在緩衝層3上形成厚度為約0.3μm至約10μm的由無摻雜的GaN構成的電子傳遞層4。
接著，向反應室內供給TMA氣體、TMG氣體、NH3 氣體，從而在電子傳遞層4上形成厚度為約25nm的由Al0.3 Ga0.7 N構成的電子供給層5。
接著，在該步驟結束後，從MOCVD裝置中取出形成了緩衝層3、電子傳遞層4以及電子供給層5的基板2。
接著，如圖2所示，通過電漿CVD法，在電子供給層5的主表面5a上形成厚度為約500nm的由SiO2 構成的絕緣層6。其後，通過光蝕刻技術，在絕緣層6上形成抗蝕膜31，在抗蝕膜31中的源極電極7和汲極電極8的形成區域形成開口。
接著，如圖3所示，以抗蝕膜31作為遮罩，通過使用了氫氟酸類蝕刻劑的濕蝕刻，在絕緣層6上形成用於形成源極電極7和汲極電極8的開口。其後，採用電子束蒸鍍法，依次將Ti和Al層積。接著，與抗蝕膜31一起，將其上的金屬膜32去除(剝離法(Liftoff method))。接著，在N2 (氮)環境中，進行約500℃、30分鐘的退火，使得在源極電極7和汲極電極8與電子供給層5之間形成歐姆接觸。由此，完成源極電極7和汲極電極8。
接著，如圖4所示，通過光蝕刻技術，在絕緣層6上形成在閘極電極10的形成區域開口了的抗蝕膜33。使得形成閘極電極10的區域的開口寬度為0.5μm至4μm(例如2μm)。
接著，如圖5所示，以抗蝕膜33作為遮罩，使用CF4 或CHF3 等對絕緣層6進行電漿蝕刻(乾蝕刻)。此處，由於採用電漿蝕刻，因此絕緣層6的壁面17a變為幾乎垂直。由此，壁面17a的開口與以往採用濕蝕刻而形成的情況相比較而言變窄。需要說明的是，絕緣層6被蝕刻成：在蝕刻區域中在厚度方向上也殘留下50nm至200nm左右(例如100nm)的一部分。
接著，如圖6所示，以相同的抗蝕膜33為遮罩，採用氫氟酸類蝕刻劑，將圖5所示的厚度方向上殘留了一部分的絕緣層6的部分去除，對絕緣層6進行濕蝕刻以使電子供給層5的一側的主表面5a露出約2.6μm左右的寬度，形成絕緣層6的壁面17。在此步驟中，雖然使用了濕蝕刻法，但是由於之前進行了乾蝕刻，因此絕緣層6的壁面17的傾斜變陡。即，與以往的通過濕蝕刻而形成了絕緣層的壁面的情況相比較而言，傾斜角β變大。另外，由於蝕刻劑向抗蝕膜33的下側旋入，因此抗蝕膜33從絕緣層6上側的開口露出來，使得不僅絕緣層6上側的開口而且下側的開口也比抗蝕膜33的開口大。
接著，如圖7所示，依舊利用圖6步驟中所使用的抗蝕膜33作為遮罩，採用氯氣，通過對電子供給層5的一主表面5a進行電漿蝕刻，從而形成凹部16。需要說明的是，凹部16的深度為約5nm，被蝕刻成在凹部16的底面16a的下面殘留下電子供給層5的一部分。此處，在此步驟中，由於使用乾蝕刻，使得凹部16的底面16a具有與抗蝕膜33的開口寬度相對應的寬度。另一方面，由於等離子體氣體的旋入，因此凹部16的側面16b的傾斜變平緩，凹部16的開口被蝕刻成大於抗蝕膜33的開口。此處，由於抗蝕膜33和電子供給層5之間形成了與絕緣層6厚度相同大小的空間，以及由於在抗蝕膜33的開口側的下面沒有以絕緣層6作為遮罩，因此很多的電漿氣體被旋入。由此，凹部16的側面16b的傾斜也比絕緣層6的壁面17的傾斜要平緩。另外，如圖7所示，進行乾蝕刻，使得上側沒有形成絕緣層6而露出了的電子供給層5的一側的主表面5a的一部分(臺階部18)殘留下來。
接著，如圖8所示，去除抗蝕膜33。
其後，如圖9所示，通過光蝕刻技術，形成在金屬氧化物半導體層9的形成區域開口了的抗蝕膜34。抗蝕膜34的開口也比絕緣層6的下側的開口大。
接著，如圖10所示，在含氧的環境中，例如在含有氬和氧的混合氣體中，通過將NiO進行磁控濺射(magnetron sputtering)，形成由NiO構成的金屬氧化物半導體層9。其後，為了提高金屬氧化物半導體層9的p型特性，也可進行熱處理、臭氧灰化(ozone ashing)處理、氧灰化(oxygen ashing)處理等。接著，通過磁控濺射，依次將Ni(鎳)和Au(金)層積，形成閘極電極10和閘極場板11。
接著，與如圖10所示的抗蝕膜34一起，將其上的金屬氧化物半導體層35和金屬膜36去除(剝離法)。由此，如圖1所示，完成了金屬氧化物半導體層9、閘極電極10以及閘極場板11。
最後，通過公知的分割(dicing)步驟，將基板2按元件單位進行分離，完成第1實施方式的半導體裝置1。
接著，說明該第1實施方式的半導體裝置1的動作。
首先，為了使汲極電極8為高電位，而向汲極電極8和源極電極7之間施加電壓。在此狀態下，如果向閘極電極10施加高於臨界電壓的所需控制電壓，就會在金屬氧化物半導體層9上產生極化。由此，在金屬氧化物半導體層9的電子供給層5側空穴聚集，而在電子傳遞層4的鄰接電子供給層5的一側，電子被感應(induce)。於是，在電子傳遞層4的閘極電極10相反的區域形成通道。此結果是，源極電極7和汲極電極8之間變為導通(on)的狀態，電子通過源極電極7、電子供給層5、電子傳遞層4的二維電子氣層15、電子供給層5、汲極電極8的路徑而流動。需要說明的是，由於電子供給層5非常薄，因此在厚度方向上電子通過穿隧效應而通過。於是，電流在與該電子路徑的相反的方向上流動。此處，電流的大小通過施加於閘極電極10的控制電壓來控制。
如上所述，在第1實施方式的半導體裝置1中，形成了金屬氧化物半導體層9。此處，金屬氧化物半導體層9通過在含氧的環境中進行濺射(磁控濺射)來形成，由此，可容易形成並且可提高空穴濃度。由此，金屬氧化物半導體層9可提高閘極電極10下方的電位，可在正常狀態(normal time)抑制在閘極電極10下方的電子傳遞層4中二維電子氣層15的形成。此結果是，可容易地提高半導體裝置1的常開特性。
另外，半導體裝置1中，絕緣層6的壁面17的傾斜角β比凹部16的側面16b的傾斜角α大。由此，因為可減少絕緣層6的壁面17的薄區域，所以可抑制在製造步驟中由乾蝕刻等引起的絕緣層6的壁面17的破損。另外，由於以抗蝕膜33而非絕緣層6作為遮罩來形成凹部16，因此，可更加抑制絕緣層6的壁面17的破損。
因此，由於可抑制由絕緣層6破損而導致的流動於閘極電極10的漏電流，因此可提高崩潰電壓。
另外，在半導體裝置1中，凹部16的側面16b的傾斜角α比絕緣層6的壁面17的傾斜角β小。由此，可緩和在凹部16的側面16b下方的電場集中。
另外，由於半導體裝置1中，由於金屬氧化物半導體9和閘極電極10跨越凹部16、臺階部18、絕緣層6的壁面17而形成，因此可緩和閘極電極10近旁的電場集中。
進一步，半導體裝置1的製造方法，通過採用相同的抗蝕膜33對絕緣層6和凹部16進行蝕刻，因此可將凹部16的寬度做小。其結果是，可更減小半導體裝置1的導通電阻。
另外，半導體裝置1的製造方法中，通過以抗蝕膜33作為遮罩並利用蝕刻來形成凹部16，與以絕緣層6為遮罩並利用蝕刻來形成凹部16的情況相比而言，可更抑制絕緣層6的破損。
第2實施方式
接著，參照附圖來說明變更了該第1實施方式的一部分的第2實施方式。圖11為第2實施方式的半導體裝置的截面圖。需要說明的是，在與該實施方式相同的構成中，標記上相同的符號而省略說明。
如圖11所示，第2實施方式的半導體裝置1A中，金屬氧化物半導體層9和閘極場板11A與第1實施方式不同。
具體而言，金屬氧化物半導體層9A和閘極場板11A沒有形成在絕緣層6的上面。即，金屬氧化物半導體層9A和閘極場板11A最多形成到絕緣層6的壁面17的中間部位。
第3實施方式
接著，參照附圖來說明變更了該實施方式的一部分的第3實施方式。圖12為第3實施方式的半導體裝置的截面圖。需要說明的是，在與該實施方式相同的構成中，標記上相同的符號而省略說明。
如圖12所示的第3實施方式的半導體裝置1B那樣，為了進一步增寬了絕緣層6的開口的寬度，絕緣層6的壁面也可由下側的壁面17a和上側的壁面17b來形成。
以上，雖然通過實施方式來詳細說明本發明，但是本發明並不限定於本說明書中說明了的實施方式。本發明的範圍根據專利申請專利範圍書的記載以及與專利申請專利範圍書的記載相當的範圍來確定。以下，就部分變更了該實施方式的變更方案進行說明。
例如，可適宜變更該各實施方式中記載的材料、數值、形態等。
該實施方式中，基板2雖然由矽構成，但是也可由碳化矽(SiC)等半導體材料或者藍寶石、陶瓷等絕緣體構成。
另外，該實施方式中，緩衝層3雖然由AlN和GaN的層積結構來構成，但是也可由其他的以氮為基底的半導體、III-V族化合物半導體或者單層結構的半導體來構成。
另外，該實施方式中，電子傳遞層4雖然由GaN構成，但是也可由其他的以氮為基底的半導體材料或者化合物半導體材料來構成電子傳遞層。可列舉出一個實例：
Ala Inb Ga1-a-b N
0≦a<1
0≦b<1。
另外，該實施方式中，電子供給層5雖然由Al0.3 Ga0.7 N構成，但是也可由其他的以氮為基底的半導體材料或者化合物半導體材料來構成電子供給層。可列舉出一個實例：
Alx Iny Ga1-x-y N
0<x<1　(較佳為0.1<x<0.4)
0≦y<1。
進一步也可由摻雜了n型雜質的Alx Iny Ga1-x-y N形成。需要說明的是，電子供給層5較佳由能帶隙比電子傳遞層4更大並且晶格常數比電子傳遞層4更小的半導體材料來構成。
另外，該實施方式中，電子傳遞層和電子供給層雖然由以氮為基底的半導體材料來構成，但是也可採用由AlGaAs/GaAs等以氮為基底的半導體材料以外的材料構成的異質結構來構成。
另外，該實施方式中，絕緣層6雖然由SiO2 構成，但是也可由其他的矽氧化物(例如，SiOx )和矽氮化物(SiNx )等絕緣材料來構成。
另外，該實施方式中，源極電極7和汲極電極8雖然由鈦和鋁的層積構造而製成，但是也可由其他的可歐姆接觸的金屬來形成。
另外，該實施方式中，金屬氧化物半導體層9、9A雖然由NiO構成，但是也可由其他的金屬氧化物半導體來構成。可適用的金屬氧化物半導體為氧化鐵(FeOx ，x為任意的整數)、氧化鈷(CoOx ，x為任意的整數)、氧化錳(MnOx ，x為任意的整數)、氧化銅(CuOx ，x為任意的整數)等。
進一步，金屬氧化物半導體層9、9A也可由用該材料多次層積而成的多層構造來製成。在這種情況下，也可是由p型(或者n型)雜質濃度在厚度方向上漸漸變化的多層結構。需要說明的是，另外，也可不配設金屬氧化物半導體，而由蕭特基(schottky)電極材料來構成閘極電極10。另外，也可用p-GaN等p型半導體層來替換金屬氧化物半導體層。電子供給層等以氮為基底的半導體層由p型來構成的情況下，金屬氧化物半導體層也可由n型來構成。
另外，該實施方式中，閘極電極10雖然由Ni和Au構成，但是也可由Ni、Au和Ti的三層結構、鋁層、具有導電性的多晶矽層等來構成。
另外，該實施方式中雖然列出了在絕緣層6和凹部16、16B之間形成有臺階部18的實例，但是也可沒有臺階部18。
另外，在金屬氧化物半導體層9、9A與閘極電極10之間、在電子供給層5和金屬氧化物半導體層9、9A之間，也可形成有相比於金屬氧化物半導體層9、9A而言厚度薄的HfO、SiOx 等絕緣膜。
另外，在該實施方式中，金屬氧化物半導體層9、9A與閘極電極10和閘極場板11、11A雖然形成為相同形狀，但是它們也可形成為不同形狀。金屬氧化物半導體層9、9A與閘極電極10和閘極場板11、11A形成為不同形狀的情況下，可通過不同的抗蝕膜來形成。
另外，該實施方式中，在形成凹部16、16B時，雖然以用於形成絕緣層6的抗蝕膜33用作遮罩，但是也可在去除該抗蝕膜33後，以絕緣層6作為遮罩來對凹部16、16B進行蝕刻。
另外，該實施方式中，本發明雖然列出適用於HEMT的例子，但是本發明也可適用於MESFET(Metal-Semiconductor Field Effect Transistor：蕭特基閘極場效應電晶體)、絕緣閘極場效應電晶體、二極體等。
 工業應用性
本發明可用於具有以氮為基底的半導體層的半導體裝置及其製造方法。
1、1A、1B．．．半導體裝置
2．．．基板
2a．．．成長主表面
3．．．緩衝層
4．．．電子傳遞層
5．．．電子供給層
5a．．．主表面
6．．．絕緣層
7．．．源極電極
8．．．汲極電極
9、9A．．．金屬氧化物半導體層
10．．．閘極電極
11、11A．．．閘極場板
15．．．二維電子氣層
16、16B．．．凹部
16a．．．底面
16b．．．側面
17．．．壁面
17a．．．壁面
18．．．臺階部
31、33、34．．．抗蝕膜
32．．．金屬膜
35．．．金屬氧化物半導體層
36．．．金屬膜
α．．．傾斜角
β．．．傾斜角
圖1為第1實施方式的半導體裝置的截面圖。
圖2為製造步驟中的半導體裝置的截面圖。
圖3為製造步驟中的半導體裝置的截面圖。
圖4為製造步驟中的半導體裝置的截面圖。
圖5為製造步驟中的半導體裝置的截面圖。
圖6為製造步驟中的半導體裝置的截面圖。
圖7為製造步驟中的半導體裝置的截面圖。
圖8為製造步驟中的半導體裝置的截面圖。
圖9為製造步驟中的半導體裝置的截面圖。
圖10為製造步驟中的半導體裝置的截面圖。
圖11為第2實施方式的半導體裝置的截面圖。
圖12為第3實施方式的半導體裝置的截面圖。
1．．．半導體裝置
2．．．基板
2a．．．成長主表面
3．．．緩衝層
4．．．電子傳遞層
5．．．電子供給層
5a．．．主表面
6．．．絕緣層
7．．．源極電極
8．．．汲極電極
9．．．金屬氧化物半導體層
10．．．閘極電極
11．．．閘極場板
15．．．二維電子氣層
16．．．凹部
16a．．．底面
16b．．．側面
17．．．壁面
18．．．臺階部
α．．．傾斜角
β．．．傾斜角

Claims (6)

  1. 一種半導體裝置，包含：以氮為基底的半導體層，具有形成在一主表面的一部分上的凹部，該凹部的側面是傾斜的；設置於該主表面上的第一電極；穿過該凹部而處於該第一電極的相對一側的、設置於該主表面上的第二電極；在該主表面中的該凹部的兩側上形成的絕緣層，該絕緣層具有於凹部側上的傾斜壁面；以及設置於該凹部的底面上和側面上以及在該凹部側上的該絕緣層的壁面的至少一部分上的控制電極，其中該絕緣層的壁面的傾斜角比該凹部的該側面的傾斜角大。
  2. 如申請專利範圍第1項的半導體裝置，其中，該以氮為基底的半導體層包含：第一以氮為基底的半導體層，以及第二以氮為基底的半導體層，其與該第一以氮為基底的半導體層相比至少組成不相同，形成於該第一以氮為基底的半導體層上的，且具有該凹部形成於其中；在該第一以氮為基底的半導體層和該第二以氮為基底的半導體層的介面附近形成有二維電子氣層；以及該凹部的底面沒有抵達該第一以氮為基底的半導體層的介面。
  3. 申請專利範圍第1項的半導體裝置，其中，在該絕緣層的壁面和該凹部之間形成間隔，該以氮為基底的半導體層的上表面被露出。
  4. 申請專利範圍第1項的半導體裝置，進一步包含，在該凹部的底面、側面以及該凹部側上的該絕緣層的壁面與該控制電極之間的金屬氧化物半導體層。
  5. 一種半導體裝置的製造方法，包含以下步驟：在以氮為基底的半導體層的一主表面上形成絕緣層；在該絕緣層上形成抗蝕膜，該抗蝕膜是部分開口的；以該抗蝕膜為遮罩來對該絕緣層進行乾蝕刻；以該抗蝕膜為遮罩來對該絕緣層進行濕蝕刻而形成該絕緣層的傾斜壁面；以該抗蝕膜為遮罩來對該以氮為基底的半導體層進行乾蝕刻從而在該以氮為基底的半導體層的主表面上形成凹部；以及在該凹部的底面上和側面上以及凹部側上的該絕緣層的傾斜壁面的至少一部分上形成控制電極。
  6. 申請專利範圍第5項的半導體裝置的製造方法，進一步包含：在該控制電極與該凹部的底面、側面之間以及在該控制電極與該絕緣層的傾斜壁面之間形成金屬氧化物半導體層的步驟。
TW099103877A 2009-03-31 2010-02-09 半導體裝置及製造其之方法 TWI431770B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009083944A JP5564815B2 (ja) 2009-03-31 2009-03-31 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201036156A TW201036156A (en) 2010-10-01
TWI431770B true TWI431770B (zh) 2014-03-21

Family

ID=42782981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103877A TWI431770B (zh) 2009-03-31 2010-02-09 半導體裝置及製造其之方法

Country Status (4)

Country Link
US (1) US8207574B2 (zh)
JP (1) JP5564815B2 (zh)
CN (1) CN101853881B (zh)
TW (1) TWI431770B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5110153B2 (ja) * 2010-11-08 2012-12-26 住友電気工業株式会社 半導体装置およびその製造方法
CN103229283B (zh) * 2010-11-26 2016-01-20 富士通株式会社 半导体装置及半导体装置的制造方法
JP2012178376A (ja) * 2011-02-25 2012-09-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5597581B2 (ja) * 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
JP5872810B2 (ja) * 2011-07-21 2016-03-01 サンケン電気株式会社 窒化物半導体装置及びその製造方法
JP5890991B2 (ja) * 2011-09-28 2016-03-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
US9018677B2 (en) * 2011-10-11 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
KR101808226B1 (ko) * 2011-12-19 2017-12-12 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
US9865690B2 (en) 2012-04-10 2018-01-09 Qorvo Us, Inc. Methods for fabricating a metal structure for a semiconductor device
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN105164811B (zh) * 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3007215A4 (en) * 2013-06-06 2017-06-07 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
JP6240460B2 (ja) * 2013-10-02 2017-11-29 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
US9530853B2 (en) * 2014-03-10 2016-12-27 Qorvo Us, Inc. Semiconductor device with reduced leakage current and method for making the same
JP6565376B2 (ja) * 2014-10-29 2019-08-28 サンケン電気株式会社 半導体装置
US10177061B2 (en) 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
JP2016171259A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US10985259B2 (en) * 2018-12-07 2021-04-20 Gan Systems Inc. GaN HEMT device structure and method of fabrication
CN117976706A (zh) 2019-09-17 2024-05-03 联华电子股份有限公司 高电子迁移率晶体管
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
TWI812805B (zh) * 2019-11-05 2023-08-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法
JP7748654B2 (ja) * 2020-10-29 2025-10-03 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法
JPWO2023189048A1 (zh) * 2022-03-29 2023-10-05
CN117897818A (zh) * 2022-07-15 2024-04-16 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
TW202410448A (zh) * 2022-08-29 2024-03-01 聯華電子股份有限公司 半導體裝置以及其製作方法
JP2025040607A (ja) * 2023-09-12 2025-03-25 Tdk株式会社 電子部品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159861A (en) * 1997-08-28 2000-12-12 Nec Corporation Method of manufacturing semiconductor device
JP3109590B2 (ja) * 1998-05-15 2000-11-20 日本電気株式会社 半導体装置の製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
JP2004253620A (ja) * 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
KR100631051B1 (ko) * 2005-09-12 2006-10-04 한국전자통신연구원 부정형 고 전자 이동도 트랜지스터의 제조 방법
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
WO2008086001A2 (en) * 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5261945B2 (ja) * 2007-02-23 2013-08-14 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP5653607B2 (ja) * 2008-11-26 2015-01-14 古河電気工業株式会社 ＧａＮ系電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
TW201036156A (en) 2010-10-01
CN101853881A (zh) 2010-10-06
JP5564815B2 (ja) 2014-08-06
CN101853881B (zh) 2012-07-25
US8207574B2 (en) 2012-06-26
JP2010238838A (ja) 2010-10-21
US20100244018A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI431770B (zh) 半導體裝置及製造其之方法
US20220416072A1 (en) Nitride semiconductor device and method of manufacturing the same
JP5114947B2 (ja) 窒化物半導体装置とその製造方法
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
TWI512972B (zh) 化合物半導體裝置及其製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
TWI512993B (zh) 電晶體與其形成方法與半導體元件
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
WO2011043110A1 (ja) 半導体装置およびその製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
WO2013161478A1 (ja) 窒化物系半導体素子
JP5582378B2 (ja) 電界効果半導体装置及びその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
US7465968B2 (en) Semiconductor device and method for fabricating the same
JP2013055224A (ja) 半導体装置およびその製造方法
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
JP2015165530A (ja) 半導体装置および半導体装置の製造方法
JP2019009366A (ja) 半導体装置および半導体装置の製造方法
JP5100002B2 (ja) 窒化物半導体装置
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP5460016B2 (ja) 半導体装置及びその製造方法
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP2015153884A (ja) 窒化物半導体装置の製造方法および窒化物半導体装置ならびにダイオードおよび電界効果トランジスタ
JP2010267881A (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees