TWI427703B - 電導體元件結構及其製造方法 - Google Patents

Description

電導體元件結構及其製造方法

本發明是有關於一種半導體元件結構及其製造方法，且特別是有關於一種電阻器結構及其製造方法。

在現今資訊爆炸的世界，積體電路已與日常生活有密不可分的關係，無論在食衣住行育樂方面，都常會用到積體電路元件所組成之產品。在電路設計的應用上，電阻元件是不可或缺的被動元件之一，在各式各樣的電子產品中均能見到，舉凡記憶體與邏輯電路中都少不了電阻。

在習知積體電路中，電阻器通常是以淡摻雜的多晶矽形成，並且以不同大小截面積與長度的長條狀多晶矽形成不同電阻值之電阻器。

隨著電子科技的不斷演進，更人性化、功能性更複雜之電子產品不斷推陳佈新，所以各種產品無不朝向輕、薄、短、小的趨勢設計，以提供更便利舒適的使用。

在此趨勢之下，金氧半電晶體元件為了達到更佳的效能，會使用金屬閘極。因此，在整合金氧半電晶體元件與電阻器的製程中，會使得電阻器中的多晶矽層形成於金屬層上，而造成電阻器的電阻值降低，進而影響到電阻器的效能。

有鑑於此，本發明的目的就是在提供一種半導體元件結構，可提高電阻器的電阻值。

本發明的另一目的是提供一種電導體元件的製造方法，能有效地提高電阻器的效能。

本發明提出一種半導體元件結構，包括基底、電阻器及第一閘極結構。基底包括電阻器區及金氧半電晶體區。電阻器設置於電阻器區內的基底上。電阻器包括依序堆疊於基底上的第一介電層、金屬層、第二介電層及半導體層。第一閘極結構設置於金氧半電晶體區內的基底上。第一閘極結構包括依序堆疊於基底上的第一介電層、金屬層及半導體層。

依照本發明的一實施例所述，在上述之半導體元件結構中，基底更包括靜電放電保護元件區。

依照本發明的一實施例所述，在上述之半導體元件結構中，更包括第二閘極結構，設置於靜電放電保護元件區內的基底上。第二閘極結構包括依序堆疊於基底上的第一介電層、金屬層、第二介電層及半導體層，其中第二介電層設置於部分金屬層上，且半導體層設置於第二介電層與金屬層上。

依照本發明的一實施例所述，在上述之半導體元件結構中，電阻器區內的基底中包括隔離結構，且電阻器設置於隔離結構上。

依照本發明的一實施例所述，在上述之半導體元件結構中，隔離結構包括淺溝渠隔離結構。

依照本發明的一實施例所述，在上述之半導體元件結構中，第一介電層包括由多層介電層所組成的複合介電層。

依照本發明的一實施例所述，在上述之半導體元件結構中，金屬層的材料包括鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭(TaC)、鉭矽氮(TaSiN)或鋁(Al)。

依照本發明的一實施例所述，在上述之半導體元件結構中，第二介電層的材料包括氧化矽或氮化矽。

依照本發明的一實施例所述，在上述之半導體元件結構中，半導體層的材料包括摻雜多晶矽。

本發明提出一種半導體元件結構的製造方法，包括下列步驟。首先，提供基底，基底包括電阻器區。接著，於基底上形成第一介電層。然後，於第一介電層上形成金屬層。接下來，於金屬層上形成圖案化的第二介電層，且第二介電層位在電阻器區內。之後，於基底上形成半導體層，且半導體層覆蓋金屬層與第二介電層。繼之，於半導體層上形成圖案化罩幕層，在電阻器區內的圖案化罩幕層位於第二介電層上方。隨後，以圖案化罩幕層為罩幕，移除部份半導體層、部分第二介電層、部分金屬層及部份第一介電層，以於電阻器區中定義出電阻器。再者，移除圖案化罩幕層。

依照本發明的一實施例所述，在上述之半導體元件結構的製造方法中，於定義出電阻器的步驟中，更包括於基底的金氧半電晶體區內定義出第一閘極結構，且第一閘極結構包括依序堆疊於基底上的第一介電層、金屬層及半導體層。

依照本發明的一實施例所述，在上述之半導體元件結 構的製造方法中，更包括於基底的靜電放電保護元件區內定義出第二閘極結構，且第二閘極結構包括依序堆疊於基底上的第一介電層、金屬層、第二介電層及半導體層，其中第二介電層設置於部分金屬層上，且半導體層設置於第二介電層與金屬層上。

依照本發明的一實施例所述，在上述之半導體元件結構的製造方法中，形成第二介電層所使用的光罩包括自行對準金屬矽化物阻擋層(salicide block，SAB)形成用光罩。

依照本發明的一實施例所述，在上述之半導體元件結構的製造方法中，在電阻器區內的第二介電層具有第一寬度，而在電阻器區內的圖案化罩幕層具有第二寬度，而第二寬度小於第一寬度。

依照本發明的一實施例所述，在上述之半導體元件結構的製造方法中，電阻器區內的基底中包括隔離結構，且電阻器形成於隔離結構上。

依照本發明的一實施例所述，在上述之半導體元件結構的製造方法中，第一介電層包括由多層介電層所組成的複合介電層。

依照本發明的一實施例所述，在上述之半導體元件結構的製造方法中，圖案化罩幕層的移除方法包括乾式蝕刻法或濕式蝕刻法。

基於上述，在本發明所提出之半導體元件結構中，電阻器中的第二介電層可隔離金屬層與半導體層，因此能夠有效地提升電阻器的電阻值。在第一閘極結構中沒有第二介電層，因此不會影響金氧半電晶體區中之金氧半電晶體 的元件特性(device characteristics)。

另外，藉由本發明所提出之半導體元件結構的製造方法可製作出具有高效能的電阻器，且能將電阻器與其他半導體元件的製程進行整合。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

本發明所提出之半導體元件結構的製造方法，可將電阻器與其他半導體元件的製程進行整合。以下，以同時製造電阻器、金氧半電晶體的閘極結構與靜電放電保護元件的閘極結構為例進行說明。

圖1A至圖1C所繪示為本發明之一實施例的半導體元件結構的製造流程剖面圖。

首先，請參照圖1A，提供基底100。基底100包括電阻器區102、金氧半電晶體區104及靜電放電保護元件區106。在基底100中例如是已形成有隔離結構108。隔離結構108例如是淺溝渠隔離結構。在此實施例中，電阻器區102位於靜電放電保護元件區106的一側，而金氧半電晶體區104位於靜電放電保護元件區106的另一側。然而，電阻器區102、金氧半電晶體區104及靜電放電保護元件區106的位置關係並不以此為限。舉例來說，在其他實施例中，電阻器區102可位於金氧半電晶體區104的一側，而靜電放電保護元件區106可位於金氧半電晶體區104的另一側。

接著，於基底100上形成介電層110。介電層110可為單層的介電層或是由多層介電層所組成的複合介電層。在此實施例中，介電層110例如是由介電層112、介電層114與介電層116所組成的複合介電層。介電層112的材料例如是氧化矽。介電層114的材料例如是高介電常數的介電材料。介電層116的材料例如是氧化鋁或氧化鑭(La₂ O₃ )。介電層110的形成方法例如是化學氣相沈積法。

然後，於介電層110上形成金屬層118。金屬層118的材料例如是鎢、氮化鈦、氮化鉭、碳化鉭、鉭矽氮或鋁。金屬層118的形成方法依材料的不同可採用化學氣相沈積法或物理氣相沈積法來形成。

接下來，於金屬層118上形成圖案化的介電層120，且介電層120位在電阻器區102內，而不在金氧半電晶體區104中形成介電層120。介電層120例如是具有第一寬度W1。介電層120的材料例如是氧化矽或氮化矽。介電層120的形成方法例如是先利用化學氣相沈積法在金屬層118上形成介電材料層(未繪示)，再對介電材料層進行一個圖案化製程而形成之。在形成介電層120的圖案化製程中，所使用的光罩可為後續製程中用以形成自行對準金屬矽化物的自行對準金屬矽化物阻擋層形成用光罩，藉此可以減少一道光罩，進而降低生產成本。

此外，當使用自行對準金屬矽化物阻擋層形成用光罩來形成介電層120時，介電層120會同時形成於靜電放電保護元件區106中的金屬層118上。在其他實施例中，若 非採用自行對準金屬矽化物阻擋層形成用光罩，而是採用其他光罩來形成介電層120，則不一定會在靜電放電保護元件區106中形成介電層120。

之後，請參照圖1B，於基底100上形成半導體層122，且半導體層122覆蓋金屬層118與介電層120。半導體層122的材料例如是半導體材料，如摻雜多晶矽。半導體層122的形成方法例如是化學氣相沈積法。

繼之，於電阻器區102、金氧半電晶體區104及靜電放電保護元件區106中的半導體層122上分別形成圖案化罩幕層124。其中，在電阻器區102內的圖案化罩幕層124位於介電層120上方。圖案化罩幕層124可用以定義出位於電阻器區102內的電阻器、位於金氧半電晶體區104的閘極結構及位於靜電放電保護元件區106內的閘極結構。在電阻器區102內的圖案化罩幕層124例如是具有第二寬度W2，且第二寬度W2例如是小於第一寬度W1。圖案化罩幕層124的材料例如是氮化矽。圖案化罩幕層124的形成方法例如是先利用化學氣相沈積法在半導體層122上形成罩幕層(未繪示)，再對罩幕層進行一個圖案化製程而形成之。

隨後，請參照圖1C，以圖案化罩幕層124為罩幕，移除部份半導體層122、部分介電層120、部分金屬層118及部份介電層110，而形成半導體層１22’、介電層１20’、金屬層118’及由介電層112’、介電層114’及介電層116’所組成的介電層110’。部份半導體層122、部分介電層 120、部分金屬層118及部份介電層110的移除方法包括乾式蝕刻法或濕式蝕刻法。

藉此，於電阻器區102中定義出電阻器126、於金氧半電晶體區104中定義出閘極結構128以及於靜電放電保護元件區106中定義出閘極結構130。其中，電阻器126包括依序堆疊於隔離結構108上的介電層110’、金屬層118’、介電層120’及半導體層122’。閘極結構128包括依序堆疊於基底100上的介電層110’、金屬層118’及半導體層122’。閘極結構130包括依序堆疊於基底100上的介電層110’、金屬層118’、介電層120’及半導體層122’，而介電層120’設置於部分金屬層118’上，且半導體層122’設置於介電層120’與金屬層118’上。

值得注意的是，在圖案化罩幕層124的第二寬度W2小於介電層120的第一寬度W1的情況下，可將具有第一寬度的介電層120圖案化為具有第二寬度W2的介電層120’，而使得介電層120’能有效地隔離半導體層122’與金屬層118’。

再者，移除圖案化罩幕層124。圖案化罩幕層124的移除方法例如是乾式蝕刻法或濕式蝕刻法。

基於上述，在本實施例所提出之半導體元件結構的製造方法中，由於電阻器126中的介電層120’能有效地隔離半導體層122’與金屬層118’，因此可有效地提升電阻器126的效能。此外，藉由本實施例所提出之半導體元件結構的製造方法，能將電阻器126與其他半導體元件(如金氧半電晶體及靜電放電保護元件等)的製程進行整合。

以下，藉由圖1C來說明本發明的半導體元件結構。

請參照圖1C，半導體元件結構包括基底100、電阻器126及閘極結構128。基底100包括電阻器區102及金氧半電晶體區104。

電阻器126設置於電阻器區102內的隔離結構108上。在其他實施例中，電阻器126可直接設置於基底100上。電阻器126包括介電層110’、金屬層118’、介電層120’及半導體層122’。在電阻器126中，介電層110’設置於基底100上；金屬層118’設置於介電層110’上；介電層120’設置於金屬層118’上；半導體層122’設置於介電層120’上。

閘極結構128設置於金氧半電晶體區104內的基底100上。閘極結構128包括介電層110’、金屬層118’及半導體層122’。在閘極結構128中，介電層110’設置於基底100上；金屬層118’設置於介電層110’上；半導體層122’設置於金屬層118’上。

此外，半導體元件結構更可包括設置於靜電放電保護元件區106內之基底100上的閘極結構130。閘極結構130包括介電層110’、金屬層118’、介電層120’及半導體層122’。在閘極結構130中，介電層110’設置於基底100上；金屬層118’設置於介電層110’上；介電層120’設置於部分金屬層118’上；半導體層122’設置於介電層120’與金屬層118’上。

然而，由於圖1C中的半導體元件結構之各構件的材 料、功效及形成方法已於前述實施例中進行詳盡地描述，故於此不再贅述。

由上述實施例可知，半導體元件結構之電阻器126中的介電層120’可隔離金屬層118’與半導體層122’，因此能夠有效地提升電阻器126的電阻值。此外，由於在閘極結構128中沒有介電層120’，因此不會影響金氧半電晶體區104中之金氧半電晶體的元件特性。

綜上所述，上述實施例至少具有下列優點的其中之一：

1.藉由上述實施例之半導體元件結構的製造方法可製作出具有高效能的電阻器。

2.上述實施例之半導體元件結構的製造方法能將電阻器與其他半導體元件的製程進行整合。

3.上述實施例之半導體元件結構能夠提升電阻器的電阻值，且不會影響金氧半電晶體區中之金氧半電晶體的電性表現。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧基底

102‧‧‧電阻器區

104‧‧‧金氧半電晶體區

106‧‧‧靜電放電保護元件區

108‧‧‧隔離結構

110、110’、112、112’、114、114、116、116’、120、120’‧‧‧介電層

118、118’‧‧‧金屬層

122、122’‧‧‧半導體層

124‧‧‧圖案化罩幕層

126‧‧‧電阻器

128、130‧‧‧閘極結構

W1‧‧‧第一寬度

W2‧‧‧第二寬度

圖1A至圖1C所繪示為本發明之一實施例的半導體元件結構的製造流程剖面圖。

100‧‧‧基底

102‧‧‧電阻器區

104‧‧‧金氧半電晶體區

106‧‧‧靜電放電保護元件區

108‧‧‧隔離結構

110’、112’、114’、116’、120’‧‧‧介電層

118’‧‧‧金屬層

122’‧‧‧半導體層

126‧‧‧電阻器

128、130‧‧‧閘極結構

W2‧‧‧第二寬度

Claims (18)

1. 一種半導體元件結構，包括：一基底，包括一電阻器區及一金氧半電晶體區；一電阻器，設置於該電阻器區內的該基底上，該電阻器包括依序堆疊於該基底上的一第一介電層、一金屬層、一第二介電層及一半導體層；以及一第一閘極結構，設置於該金氧半電晶體區內的該基底上，該第一閘極結構包括依序堆疊於該基底上的該第一介電層、該金屬層及該半導體層。
2. 如申請專利範圍第1項所述之半導體元件結構，其中該基底更包括一靜電放電保護元件區。
3. 如申請專利範圍第2項所述之半導體元件結構，更包括一第二閘極結構，設置於該靜電放電保護元件區內的該基底上，該第二閘極結構包括依序堆疊於該基底上的該第一介電層、該金屬層、該第二介電層及該半導體層，其中該第二介電層設置於部分該金屬層上，且該半導體層設置於該第二介電層與該金屬層上。
4. 如申請專利範圍第1項所述之半導體元件結構，其中該電阻器區內的該基底中包括一隔離結構，且該電阻器設置於該隔離結構上。
5. 如申請專利範圍第1項所述之半導體元件結構，其中該第一介電層包括由多層介電層所組成的一複合介電層。
6. 如申請專利範圍第1項所述之半導體元件結構，其 中該金屬層的材料包括鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、碳化鉭(TaC)、鉭矽氮(TaSiN)或鋁(Al)。
7. 如申請專利範圍第1項所述之半導體元件結構，其中該第二介電層的材料包括氧化矽或氮化矽。
8. 如申請專利範圍第1項所述之半導體元件結構，其中該半導體層的材料包括摻雜多晶矽。
9. 一種半導體元件結構的製造方法，包括：提供一基底，該基底包括一電阻器區；於該基底上形成一第一介電層；於該第一介電層上形成一金屬層；於該金屬層上形成圖案化的一第二介電層，且該第二介電層位在該電阻器區內；於該基底上形成一半導體層，且該半導體層覆蓋該金屬層與該第二介電層；於該半導體層上形成一圖案化罩幕層，在該電阻器區內的該圖案化罩幕層位於該第二介電層上方；以該圖案化罩幕層為罩幕，移除部份該半導體層、部分該第二介電層、部分該金屬層及部份該第一介電層，以於該電阻器區中定義出一電阻器；以及移除該圖案化罩幕層。
10. 如申請專利範圍第9項所述之半導體元件結構的製造方法，於定義出該電阻器的步驟中，更包括於該基底的一金氧半電晶體區內定義出一第一閘極結構，且該第一閘極結構包括依序堆疊於該基底上的該第一介電層、該金 屬層及該半導體層。
11. 如申請專利範圍第10項所述之半導體元件結構的製造方法，其中形成該第二介電層所使用的光罩包括自行對準金屬矽化物阻擋層形成用光罩。
12. 如申請專利範圍第11項所述之半導體元件結構的製造方法，更包括於該基底的一靜電放電保護元件區內定義出一第二閘極結構，且該第二閘極結構包括依序堆疊於該基底上的該第一介電層、該金屬層、該第二介電層及該半導體層，其中該第二介電層設置於部分該金屬層上，且該半導體層設置於該第二介電層與該金屬層上。
13. 如申請專利範圍第9項所述之半導體元件結構的製造方法，其中形成該第二介電層所使用的光罩包括自行對準金屬矽化物阻擋層形成用光罩。
14. 如申請專利範圍第13項所述之半導體元件結構的製造方法，更包括於該基底的一靜電放電保護元件區內定義出一第二閘極結構，且該第二閘極結構包括依序堆疊於該基底上的該第一介電層、該金屬層、該第二介電層及該半導體層，其中該第二介電層設置於部分該金屬層上，且該半導體層設置於該第二介電層與該金屬層上。
15. 如申請專利範圍第9項所述之半導體元件結構的製造方法，在該電阻器區內的該第二介電層具有一第一寬度，而在該電阻器區內的該圖案化罩幕層具有一第二寬度，而該第二寬度小於該第一寬度。
16. 如申請專利範圍第9項所述之半導體元件結構的 製造方法，其中該電阻器區內的該基底中包括一隔離結構，且該電阻器形成於該隔離結構上。
17. 如申請專利範圍第9項所述之半導體元件結構的製造方法，其中該第一介電層包括由多層介電層所組成的一複合介電層。
18. 如申請專利範圍第9項所述之半導體元件結構的製造方法，其中該圖案化罩幕層的移除方法包括乾式蝕刻法或濕式蝕刻法。