TWI426604B - 相變化記憶裝置及其製造方法 - Google Patents

Description

相變化記憶裝置及其製造方法

本發明有關於一種記憶體裝置，而特別是有關於一種相變化記憶裝置及其製造方法。

相變化記憶體具有非揮發性、高讀取訊號、高密度、高擦寫次數以及低工作電壓/電流的特質、是相當有潛力的非揮發性記憶體。其中提高記憶密度、降低如寫入電流(write current)與重置電流(reset current)等工作電流是重要的技術指標。

於相變化記憶體內所採用之相變化材料至少可呈現兩種固態，包括結晶態及非結晶態，一般係利用溫度的改變來進行兩態間的轉換，由於非結晶態混亂的原子排列而具有較高的電阻，因此藉由簡單的電性量測即可輕易區分出相變化材料之結晶態與非結晶態。由於相變化材料之相轉變為一種可逆反應，因此相變化材料用來當作記憶體材料時，是藉由非結晶態與結晶態兩態之間的轉換來進行記憶，也就是說記憶位階(0、1)是利用兩態間電阻的差異來區分。

請參照第1圖，部份顯示了一種習知相變化記憶胞結構之剖面情形。如第1圖所示，相變化記憶胞結構包括了一矽基底10，其上設置有如鋁或鎢材質之一底電極12。於底電極12上則設置有一介電層14。介電層14之一部內設置有一加熱電極16，於介電層14上則堆疊有一圖案化之相變化材料層20。圖案化之相變化材料層20係設置於介電層14上之另一介電層 18內，而相變化材料層20之底面則部份接觸加熱電極16。於介電層18上則設置有另一介電層24。於介電層24內設置有一頂電極22，頂電極22部分覆蓋了介電層24且部分之頂電極22穿透了介電層24，因而接觸了其下方之相變化材料層20。

於操作時，加熱電極16將產生一電流以加熱介於相變化材料層20與加熱電極16間之介面，進而視流經加熱電極16之電流量與時間長短而使得相變化材料層20之一部份(未顯示)轉變成非晶態相或結晶態相。

然而，為了提升相變化記憶裝置的應用價值，便需要進一步縮減相變化記憶裝置內記憶胞的尺寸並提升單位面積內之相變化記憶裝置內記憶胞的密度。然而，隨著記憶胞尺寸的縮減，意味著記憶胞之工作電流需隨記憶胞密度的提升與尺寸的縮小等趨勢而進一步的縮減。

因此，因應上述之記憶胞尺寸縮減趨勢，如第1圖所示之習知相變化記憶胞結構可能遭遇以下缺點，即其於操作模式時由於需要極大之寫入電流(writing current)與重置電流(reset current)以成功地轉變相變化材料之相態，因此為了於縮減記憶胞尺寸時亦能降低重置電流與寫入電流以產生相變反應，所使用之方法之一即為降低加熱電極16與相變化材料層20之接觸面積，即藉由降低加熱電極16之直徑D₀ 所達成，進而維持或提高其介面間之電流密度。然而，加熱電極16之直徑D₀ 仍受限於目前微影製程之能力，進而使得其縮小程度為之受限，故無法進一步降低寫入電流與重置電流等工作電流，如此將不利於其相變化記憶胞結構的微縮。

因此，便需要一種相變化記憶裝置及其製造方法，以解決上述問題。

有鑑於此，本發明提供了一種相變化記憶裝置及其製造方法，以期滿足上述需求。

依據一實施例，本發明提供一種相變化記憶體裝置，包括：一基板；一第一電極層，形成於該基板上；一第一介電層，形成於該第一電極層與該基板之上；複數個杯形加熱電極，分別設置於該第一介電層之一部內；一第一絶緣層，沿一第一方向設置於該第一介電層上，且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；一第二絕緣層，沿一第二方向設置於該第一絶緣層且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；以及一對相變化材料層，分別設置於該第二絕緣層之兩對稱側壁上且實體接觸該些杯形加熱電極之一；以及一對第一導電層，分別沿該第二方向埋設於該第二絕緣層之內，其中該些導電層之一底面實體接觸該些相變化材料層之一。

依據另一實施例，本發明提供一種相變化記憶體裝置的製造方法，包括：提供一基板，其上具有一第一電極層；於一第一介電層中形成一對杯形加熱電極；於該第一介電層上沿一第一方向形成一第一絶緣層，且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；於該些杯形加熱電極、該第一絕 緣層和該第一介電層上沿一第二方向形成一第二絕緣層；於該第二絕緣層之該第一方向上之對稱側壁上分別形成一相變化材料層，該相變化材料層接觸該些杯形加熱電極之一；全面地形成一第三絕緣層於該第二絕緣層、該些相變化材料層、該些杯形加熱電極及該第一介電層上；於該第三絕緣層內形成複數個沿該第二方向延伸且互為平行之溝槽，該些溝槽分別部分露出該些相變化材料層之一；以及於該些溝槽內形成一第一導電層，其中該第一導電層之底面實體接觸該些相變化材料層之一。

為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖示，作詳細說明如下：

本發明之相變化記憶裝置之製作將配合第2圖至8圖等示意情形作一詳細敘述如下。

請參照第2a~2d圖，顯示了依據本發明一實施例之相變化記憶裝置之示意圖，其中第2a圖顯示了一上視示意情形，而第2b~2d圖則分別顯示了沿第2a圖內之線段A~A'、B~B'與C~C'之剖面示意情形。

在此，第2a~2d圖所示之相變化記憶裝置以及其相關製作已揭示於同屬本案申請人之中華民國專利申請案中(申請日為民國96年1月10日，申請案號為96100903)，在此以提及方式將之併入於本文中。以下將藉由第2a~2d圖所示之相變化記憶裝置，以解說本案發明人所遭遇之問 題。

請參照第2a~2d圖，於本實施例中之相變化記憶體裝置內設置有數個記憶胞，而各記憶胞之主要元件包括一基板300；一第一電極層302，形成於上述基板300上；一相變化記憶體結構500a，形成於上述第一電極層302上，且電性連接至上述第一電極層302。上述第一相變化記憶體結構500a包括：一杯形加熱電極314，設置於一第一介電層304中；一第一絶緣層318，設置於上述第一介電層304上，且部分覆蓋於上述杯形加熱電極314(由導電層310與第三絕緣層312所組成)；一第一電極結構331b，覆蓋於上述第一絶緣層318和上述杯形加熱電極314，其中第一絶緣層318和第一電極結構331互相垂直。上述第一電極結構331具有一對相變化材料間隙壁330a，設置於上述第一電極結構331的一對側壁328上，且部分覆蓋於上述杯形加熱電極314。

於本實施例中，藉由一過蝕刻步驟(over-etching)以移除形成於第一絶緣層318側壁的相變化材料層，因而於疊層結構324的側壁328上形成相變化材料間隙壁330a，且使相變化材料間隙壁330a的高度低於疊層結構324的高度，以形成第一電極結構331b。第一電極結構331b係包括氧化矽層320、導電層322和相變化材料間隙壁330a，其中導電層322係作為上電極之用。相變化材料間隙壁330a與杯形加熱電極314的接觸面積380b，可為相變化材料間隙壁330a或導電層310的薄膜厚度十字交叉的面積控 制，比第1圖所示之習知相變化記憶胞製作技術中採用微影製程形成的加熱電極產生的面積更小，控制更為精確。

然而，於本實施例中之相變化記憶裝置設置情形雖可藉由控制相變化材料間隙壁330a與杯形加熱電極314的接觸面積380b而達成縮小加熱電極與相變化材料間之接觸面積，因而具有降低寫入電流與重置電流等工作電流之功效。

然而，由於作為上電極之導電層322採用偏移設置型態並未垂直地準直堆疊於位於下方之杯形加熱電極314。因此，於本實施例中之記憶胞建構上便需於導電層322另一側未與杯形加熱電極314接觸之鄰近之相變化材料間隙壁330a與設置於導電層322正下方未接觸相變化材料間隙壁330a之杯形加熱電極314之一部預留間距為X1之一空間，以及於導電層322另一側未與杯形加熱電極314接觸之另一相變化材料間隙壁330a及其鄰近之記憶胞中與杯形加熱電極314接觸之相變化材料間隙壁330a預留間距為X2之一空間(請參照第2a圖與第2b圖)，藉以提供後續元件製作時之製程裕度(process window)，以避免相鄰之記憶胞間之元件短路情形的發生，其中上述空間X1與X2約為0.02微米(μm)至0.2微米(μm)。在此，上述空間X1與X2之範圍與其相互大小關係並非為上述範圍以及如第2a圖與第2b圖之附圖而加以限定，空間X1與X2間之大小關係與實際空間大小則可視所應用之製程而適度地擴張或縮小。

此外，參照第2a圖與第2c圖所示，於本實施例中之元件建構上亦需於杯狀加熱電極314與覆蓋鄰近記憶胞元件上之絕緣層318預留間距為Y1之一空間，以及於為此絕緣層318覆蓋之記憶胞元件內之杯狀加熱電極314與絕緣層318間預留間距為Y2之空間，藉以確保相鄰之記憶胞元件之正常運作並提供後續形成元件(如第一電極結構331b)之製程裕度(process window)其中上述空間Y1與Y2約為0.02微米(μm)至0.2微米(μm)，在此，上述空間Y1與Y2之範圍與其相互大小關係並非為上述範圍以及如第2a圖與第2c圖之附圖而加以限定，空間Y1與Y2間之大小關係與實際空間大小則可視所應用之製程而適度地擴張或縮小。

如此，由於本實施例中之相變化記憶體裝置內記憶胞的設置需預留前述間距為X1、X2、Y1與Y2之空間，因此第2a~2d圖內設置之相變化記憶體裝置之記憶胞密度之提升恐因而受到限制。

因此，依據本發明之另一實施例，本案發明人提供了一種新穎之相變化記憶體裝置及製造方法，其仍保有縮小加熱電極與相變化材料間之接觸面積、降低寫入電流與重置電流等工作電流等技術特徵與功效，且其內記憶胞設置情形有助於提升單位面積內之記憶胞密度。

請參照第3~8圖，分別顯示了依據本發明另一實施例之相變化記憶裝置於不同製程階段時之示意圖，其中第3a、4a、5a、6a、7a和8a圖分別顯示了於不同製程步驟中 之上視示意情形，第3b、4b、5b、6b、7b和8b圖分別顯示了沿第2a、3a、4a、5a、6a、7a和8a圖中A-A'線段之剖面示意情形，而第5c、6c、7c和8c圖分別顯示了沿第5a、6a、7a和8a圖中B-B'線段之剖面示意情形。

於本實施例中，上述圖式中僅部分繪示了相變化記憶裝置中數個記憶胞之製作情形，熟悉此技藝應能理解本實施例中之相變化裝置之記憶胞可更透過適當之導電構件(如內連插拴或內連導線等)而連結一主動裝置(例如電晶體或二極體)與一導線等其他構件。然而，基於簡化圖示之目的，此些構件並未繪示於上述圖式中。

請參考第3a圖與第3b圖，其分別顯示一相變化記憶體裝置上視示意圖與剖面示意圖。首先提供一基板400，基板400為矽基板。在其他實施例中，可利用鍺化矽(SiGe)、塊狀半導體(bulk semiconductor)、應變半導體(strained semiconductor)、化合物半導體(compound semiconductor)、絶緣層上覆矽(silicon on insulator, SOI)，或其他常用之半導體基板。接著，可利用例如物理氣相沉積法(physical vapor deposition, PVD)、濺鍍法(sputtering)、低壓化學氣相沉積法(low pressure CVD, LPCVD)和原子層化學氣相沉積法(atomic layer CVD, ALD)或無電鍍膜法(electroless plating)等方式，於基板400上形成電極層402(可視為下電極層402)。在此，電極層402可沿第3a圖內所示之X方向延伸設置於基板400之上(未顯示)。電極層402可包括多晶矽(polysilicon)、非晶矽(amorphous silicon)、金屬氮化物或金屬矽化物。電極層402可包括金屬或合金。電極層402可包括鈷(cobalt, Co)、鉭(tantalum, Ta)、鎳(nickel, Ni)、鈦(titanium, Ti)、鎢(tungsten, W)、鎢化鈦(TiW)或其他耐火金屬及複合金屬，也可包括例如鋁或銅等基礎金屬。電極層402可包括單一層或堆疊層，例如鋁(Al)層、銅/氮化鉭(Cu/TaN)疊層或其他金屬的單一層或堆疊層。

接著，可利用化學氣相沉積(chemical vapor deposition, CVD)等薄膜沉積方式，於電極層402上方依序形成一p型半導體材料層和一n型半導體材料層。然後，利用微影暨蝕刻方式，移除部分該p型半導體材料層和該n型半導體材料層，以形成二極體結構408。二極體結構408可為一半導體材料組合層，較佳為一摻雜n型不純物的半導體材料層和一摻雜p型不純物的半導體材料層層堆疊而成以形成p/n二極體接面，其中n型不純物可包括磷(P)或砷(As)，而p型不純物可包括硼(B)或二氟化硼(BF₂ )。在其他實施例中，二極體結構408可包括例如多晶矽(polysilicon)或非晶矽(amorphous silicon)之多晶或非晶半導體材料。

接著，可利用化學氣相沉積(chemical vapor deposition, CVD)等薄膜沉積方式，於電極層402及二極體結構408上方形成介電層404。介電層404可包括氧化矽(SiO₂ )、氮化矽(Si₃ N₄ )或其他類似的介電材料。然後，利用一圖案化光阻(圖未顯示)覆蓋介電層404上，定義出杯型開口406的形成位置，再進行一非等向性蝕刻步驟，移除未被光阻覆 蓋的介電層404，直到暴露出二極體結構408，然後移除圖案化光阻，以形成杯型開口406。杯形開口406的底部疊對對準(Overlay Alignment)於二極體結構408的正上方。杯型開口406的孔徑大小係與後續形成相變化材料間隙壁的厚度相關，在本實施例中，杯型開口406的孔徑較佳為0.02μm至0.2μm。

接著，請參考第4a和4b圖，可利用例如物理氣相沉積法(physical vapor deposition, PVD)、濺鍍法(sputtering)、低壓化學氣相沉積法(low pressure CVD, LPCVD)和原子層化學氣相沉積法(atomic layer CVD, ALD)或無電鍍膜法(electroless plating)等方式，於介電層404和杯型開口406的側壁上形成一導電層410，且覆蓋於二極體結構408。接著，於該導電層上形成一絶緣層412，並填入杯型開口406。絶緣層412可包括氧化矽、氮化矽或其組合。然後，進行一例如為化學機械研磨(chemical mechanical polishing, CMP)的平坦化製程，移除過量的導電層410和第三絶緣層412，以形成杯型加熱電極414。導電層410可包括金屬、合金、金屬化合物、半導體材料。導電層410可包括基礎金屬及其合金(例如鋁或銅)、耐火金屬及其合金(例如鈷、鉭、鎳、鈦、鎢、鎢化鈦)、過渡金屬氮化物、耐火金屬氮化物(例如氮化鈷、氮化鉭、氮化鎳、氮化鈦、氮化鎢)、金屬氮矽化物(例如氮矽化鈷、氮矽化鉭、氮矽化鎳、氮矽化鈦、氮矽化鎢)、金屬矽化物(例如矽化鈷、矽化鉭、矽化鎳、矽化鈦、矽化鎢)、多晶或非晶半導體材料、相變化 材料((例如銻化鎵(GaSb)、碲化鍺(GeTe)、鍺-銻-碲合金(Ge₂ Sb₂ Te₅ )、銀-銦-銻-碲合金(Ag-In-Sb-Te))、導電氧化物材料(例如釔鋇銅氧化物(YBCO)、氧化亞銅(Cu₂ O)、銦鍚氧化物(ITO))或其組合，其厚度較佳介於2nm至20nm之間。杯形加熱電極414係透過二極體結構408電性連接至電極層402。在此，杯型加熱電極414係按照陣列型態方式設置，且相鄰之杯型加熱電極414於第4a圖內所示之X方向以及Y方向上分別具有一間距X3與Y3，其中上述空間X3與Y3約為0.02微米(μm)至0.2微米(μm)。在此，上述空間X3與Y3之範圍並非為上述範圍以及如第4a圖之附圖而加以限定，空間X3與Y3間之與實際大小則可視所應用之製程而適度地擴張或縮小。

請參考第5a、5b和5c圖，顯示了絶緣層418與絕緣層424的形成。首先全面形成一例如為氮化矽的絶緣層於介電層404和杯型加熱電極414上。然後，利用一圖案化光阻(圖未顯示)覆蓋絶緣層上，定義出絶緣層418的形成位置，再進行一非等向性蝕刻步驟，移除未被光阻覆蓋的絶緣層，然後移除圖案化光阻，以形成數個條狀的絶緣層418。於本實施例中，絶緣層418係沿第5a圖內之X方向延伸並形成於介電層404上，且較佳地部分覆蓋於兩個相鄰之杯型加熱電極414以及其間之介電層404上，例如覆蓋於各杯型加熱電極414的一半面積，其厚度較佳為5nm至20nm。

接著形成一絶緣層材料，覆蓋於介電層404和第一絶 緣層418上。絶緣層材料可包括氧化矽、氮化矽或其組合。然後，利用一圖案化光阻(未顯示)覆蓋於導電層上，定義出絕緣層424的形成位置，再進行一非等向性蝕刻步驟，移除未被光阻覆蓋的絶緣層，然後移除圖案化光阻，以形成數個互為平行之條狀的絕緣層424。絕緣層424係分別沿第5a圖內之X方向形成並延伸於介電層404上，且部分覆蓋於杯型加熱電極414和絶緣層418。在本實施例中，第5a圖內之Y方向與X方向互相垂直，而絕緣層424較佳地沿Y方向而部分覆蓋於兩鄰近之杯型加熱電極414，例如是覆蓋於各杯形加熱電極414的二分之一面積，其中絶緣層424厚度較佳為100nm至200nm。

請參考第6a、6b與6c圖，其顯示一相變化材料層430的形成。相變化材料層430的形成可利用例如物理氣相沉積法(physical vapor deposition, PVD)、熱蒸鍍法(thermal evaporation)、脈衝雷射蒸鍍(pulsed laser deposition)或有機金屬化學氣相沈積法(metal organic chemical vapor deposition, MOCVD)等方式，全面性地覆蓋一層相變化材料(phase change film, PC film)。然後，進行一非等向性蝕刻步驟，以於絕緣層424的側壁上形成相變化材料層430。

相變化材料層430可包括二元、三元或四元硫屬化合物(chalcogenide)，例如銻化鎵(GaSb)、碲化鍺(GeTe)、鍺-銻-碲合金(Ge-Sb-Te, GST)、銀-銦-銻-碲合金(Ag-In-Sb-Te)或其組合。在本實施例中，相變化材料層430的厚度較佳介於2nm至50nm。於本實施例中，相變化材料層430與 杯形加熱電極414的接觸面積480a，可為相變化材料間隙壁430或導電層410的薄膜厚度十字交叉的面積控制，比第1圖習知技術所示利用微影製程形成的加熱電極產生的面積更小，控制更為精確。

請參考第7a、7b與7c圖，其顯示一溝槽432的形成。利用旋轉塗佈方式，全面性沉積一介電層434，以覆蓋於如先前第6a、6b與6c圖之結構上。介電層434可包括旋轉塗佈玻璃(SOG)或其他類似的材料。因此，於介電層434形成後便具有一平坦表面。然後，進行一微影蝕刻製程，以定義介電層434並於其內形成數條沿第7a圖內Y方向延伸且相互平行設置之溝槽432。在此，各溝槽432大體疊置於杯型加熱電極414並垂直地準直於其下方之杯型加熱電極414，且露出相變化材料層430及其鄰近之絕緣層424以及介電層434。

請參考第8a、8b與8c圖，其顯示一導電層450的形成。接著全面性沉積一導電材料，例如為如鋁(Al)、銅/氮化鉭(Cu/TaN)或其他金屬材料。以覆蓋於如先前第7a、7b與7c圖之結構上並填入於溝槽432之內。接著採用如化學機械研磨程序之一平坦化程序以移除高出介電層434表面之導電材料部分，進而於各溝槽432內形成一導電層450並完成了相變化記憶裝置之製備。在此，導電層450係作為上電極之用。在此，導電層450以及溝槽432的製備較佳地可採用鑲嵌製程所製備形成。

於本實施例中，由於上電極係疊置於杯型加熱電極414 且大體與其準直地設置，上電極並不會突出於杯型加熱電極414表面太多距離。因此於元件設計時，預留給杯型加熱電極414間之間距X3或Y3可少於如第2a~2d圖所示之間距X1、X2、Y1及Y2或其總和，因而有利於記憶胞密度的提升。於一實施例中，此些杯形加熱電極414之間距X3或Y3不大於杯形加熱電極之孔徑。

如第8a、8b與8c圖所示，本實施例相變化記憶裝置，包括：一基板400；一第一電極層402，形成於該基板上；一第一介電層404，形成於該第一電極層與該基板之上；複數個杯形加熱電極414，分別設置於該第一介電層之一部內；一第一絶緣層418，沿一第一方向設置於該第一介電層上，且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；一第二絕緣層424，沿一第二方向設置於該第一絶緣層且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；以及一對相變化材料層430，分別設置於該第二絕緣層之兩對稱側壁上且實體接觸該些杯形加熱電極之一；以及一對第一導電層450，分別沿該第二方向設置於該第二絕緣層之上，其中該些第一導電層之一底面實體接觸該些相變化材料層之一。

本發明實施例之相變化記憶體裝置具有以下優點：(1)單位記憶胞(unit memory cell)面積上之記憶胞間距可更為縮減，有助於記憶胞密度的提升。(2)相變化材料間隙壁與杯形加熱電極的接觸面積可由相變化材料間隙壁與杯型加 熱電極的薄膜厚度十字交叉的面積控制，以達成接觸面積最小化的效果。(3)基於(2)之設置情形，於相變化記憶胞尺寸持續縮減時，仍可達成降低記憶胞之寫入電流與重置電流等功效。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧矽基底

12‧‧‧底電極

14‧‧‧介電層

16‧‧‧加熱電極

18‧‧‧介電層

20‧‧‧相變化材料層

22‧‧‧頂電極

24‧‧‧介電層

D₀ ‧‧‧加熱電極之直徑

300‧‧‧基板

302‧‧‧第一電極層

304‧‧‧第一介電層

308‧‧‧二極體結構

310‧‧‧導電層

312‧‧‧第三絶緣層

314‧‧‧杯形加熱電極

318‧‧‧第一絶緣層

320‧‧‧第四絶緣層

322‧‧‧導電層

324‧‧‧疊層結構

326‧‧‧相變化材料層

328‧‧‧側壁

331b‧‧‧第一電極結構

330a‧‧‧相變化材料間隙壁

380b‧‧‧接觸面積

500a‧‧‧第一相變化記憶體結構

400‧‧‧基板

402‧‧‧電極層

404‧‧‧介電層

408‧‧‧二極體結構

410‧‧‧導電層

412‧‧‧絶緣層

414‧‧‧杯形加熱電極

418、420、424‧‧‧絶緣層

430‧‧‧相變化材料層

432‧‧‧導電溝槽

434‧‧‧介電層

450‧‧‧導電層

480a‧‧‧接觸面積

X1‧‧‧相變化材料間隙壁330a與設置於導電層322正下方未接觸相變化材料間隙壁330a之杯形加熱電極314之間距

X2‧‧‧於導電層322另一側未與杯形加熱電極314接觸之另一相變化材料間隙壁330a及其鄰近之記憶胞中與杯形加熱電極314接觸之相變化材料間隙壁330a之間距

X3‧‧‧杯形加熱電極414於X方向上之間距

Y1‧‧‧杯狀加熱電極314與覆蓋蓋鄰近記憶胞元件上之絕緣層318之間距

Y2‧‧‧為絕緣層318覆蓋之記憶胞元件內之杯狀加熱電極314與絕緣層318間之間距

Y3‧‧‧杯形加熱電極414於Y方向上之間距

第1圖為習知的相變化記憶體裝置；第2a~2d圖為依據本發明一實施例之相變化記憶裝置之示意圖，其中第2a圖顯示了一上視示意情形，而第2b~2d圖則分別顯示了沿第2a圖內之線段A~A'、B~B'與C~C'之剖面示意情形；第3a、4a、5a、6a、7a和8a圖為一系列示意圖，分別顯示了本發明另一實施例之相變化記憶體裝置於不同製程步驟中之上視情形；第3b、4b、5b、6b、7b和8b圖為一系列示意圖，分別顯示了沿第2a、3a、4a、5a、6a、7a和8a圖中A-A'線段之剖面情形；以及第5c、6c、7c和8c圖為一系列示意圖，分別顯示了沿第5a、6a、7a和8a圖中B-B'線段之剖面情形。

400‧‧‧基板

402‧‧‧電極層

404‧‧‧介電層

408‧‧‧二極體結構

410‧‧‧導電層

424‧‧‧絶緣層

430‧‧‧相變化材料層

432‧‧‧導電溝槽

434‧‧‧介電層

450‧‧‧導電層

Claims (17)

1. 一種相變化記憶體裝置，包括：一基板；一第一電極層，形成於該基板上；一第一介電層，形成於該第一電極層與該基板之上；複數個杯形加熱電極，分別設置於該第一介電層之一部內；一第一絶緣層，沿一第一方向設置於該第一介電層上，且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；一第二絕緣層，沿一第二方向設置於該第一絶緣層且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；以及一對相變化材料層，分別設置於該第二絕緣層之兩對稱側壁上且實體接觸該些杯形加熱電極之一；以及一對第一導電層，分別沿該第二方向設置於該第二絕緣層之上，其中該些第一導電層之一底面實體接觸該些相變化材料層之一。
2. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該杯形加熱電極包括：一二極體結構； 一第二導電層，設置於該二極體結構上，其中該導電層為杯形，且具有一開口；以及一第三絶緣層，填入該開口中。
3. 如申請專利範圍第2項所述之相變化記憶體裝置，其中該第二導電層包括金屬、合金、金屬化合物、半導體材料或其組合。
4. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該第一絶緣層係分別覆蓋於該些杯形加熱電極的二分之一面積。
5. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該第二絶緣層係分別覆蓋於該些杯形加熱電極的二分之一面積。
6. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該些第一導電層分別位於該些杯形加熱電極之一之上且大體與之相準直。
7. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該些杯形加熱電極之間距不大於該些杯形加熱電極之孔徑。
8. 如申請專利範圍第1項所述之相變化記憶體裝置，其中該第一方向與該第二方向垂直。
9. 一種相變化記憶體裝置的製造方法，包括下列步驟：提供一基板，其上具有一第一電極層；於一第一介電層中形成一對杯形加熱電極；於該第一介電層上沿一第一方向形成一第一絶緣層，且部分覆蓋於該些杯形加熱電極及其間之該第一介電層；於該些杯形加熱電極、該第一絕緣層和該第一介電層上沿一第二方向形成一第二絕緣層；於該第二絕緣層之該第一方向上之對稱側壁上分別形成一相變化材料層，該些相變化材料層接觸該些杯形加熱電極之一；全面地形成一第三絕緣層於該第二絕緣層、該些相變化材料層、該些杯形加熱電極及該第一介電層上；於該第三絕緣層內形成複數個沿該第二方向延伸且互為平行之溝槽，該些溝槽分別部分露出該些相變化材料層之一；以及於該些溝槽內形成一第一導電層，其中該第一導電層之底面實體接觸該些相變化材料層之一。
10. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，其中該些溝槽與該導電層係由一鑲嵌製程所形成。
11. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，於形成該些杯形加熱電極之前更包括：利用薄膜沉積方式，於該第一電極層上方依序形成一p型半導體層和一n型半導體層；利用微影暨蝕刻方式，移除部分該p型半導體層和該n型半導體層，形成一二極體結構；以及於該第一電極層及該二極體結構上方形成一第一介電層，且覆蓋該二極體結構。
12. 如申請專利範圍第11項所述之相變化記憶體裝置的製造方法，其中形成該杯形加熱電極包括：利用微影暨蝕刻方式，移除部分該第一介電層直到露出該二極體結構，以形成一杯形開口；於該杯形開口中形成一第二導電層，其中該第二導電層為杯形；於該第二導電層上填入一第四絕緣層，並填入該杯形開口中；進行一平坦化製程，移除部分該第二導電層和該第四 絕緣層，以形成該杯形加熱電極。
13. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，其中該第一絶緣層係分別覆蓋於該些杯形加熱電極的二分之一面積。
14. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，其中該第二絶緣層係分別覆蓋於該些杯形加熱電極的二分之一面積。
15. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，其中該第一導電層分別位於該些杯形加熱電極之一之上且大體與之相準直。
16. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，該些杯形加熱電極之間距不大於該些杯形加熱電極之孔徑。
17. 如申請專利範圍第9項所述之相變化記憶體裝置的製造方法，其中該第一方向與該第二方向垂直。