[go: up one dir, main page]

TWI411062B - 半導體裝置製造方法以及半導體裝置和電子裝置 - Google Patents

半導體裝置製造方法以及半導體裝置和電子裝置 Download PDF

Info

Publication number
TWI411062B
TWI411062B TW094132341A TW94132341A TWI411062B TW I411062 B TWI411062 B TW I411062B TW 094132341 A TW094132341 A TW 094132341A TW 94132341 A TW94132341 A TW 94132341A TW I411062 B TWI411062 B TW I411062B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
semiconductor device
substrate
conductive layer
Prior art date
Application number
TW094132341A
Other languages
English (en)
Other versions
TW200625535A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200625535A publication Critical patent/TW200625535A/zh
Application granted granted Critical
Publication of TWI411062B publication Critical patent/TWI411062B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates

Landscapes

  • Thin Film Transistor (AREA)

Description

半導體裝置製造方法以及半導體裝置和電子裝置
本發明係關於半導體裝置的製造方法以及半導體裝置和電子裝置。
近年來，設於絕緣基板上的薄膜積體電路的轉移技術發展已經有了進展。對於此技術，存在例如這樣的一種技術：在薄膜積體電路和基板之間設有剝離層，使用含有鹵素的氣體除去剝離層，由此從支撐基板上分離薄膜積體電路並隨後進行轉移(見參考1：日本專利待審查號H8－254686)。
此外，藉由無線電發射和接收資料的半導體裝置已經得到積極地發展。發射和接收資料的半導體裝置是指無線晶片、積體電路晶片、射頻標簽、無線電標簽、電子標簽、無線處理器，無線記憶體等。目前實際應用中的半導體裝置主要使用採用矽基板發射和接收資料的半導體裝置。
根據上述參考1，在基板的一個表面上形成剝離層，在剝離層上形成薄膜積體電路，並隨後除去剝離層。因此，從基板剝離薄膜積體電路且在基板和薄膜積體電路之間存在間隙。此後，將薄膜積體電路固定到基底材料。然而，由於薄膜積體電路薄至約為幾個微米且極輕，因此將薄膜積體電路固定到基底材料之前，薄膜積體電路可能從基板上散落。因此，本發明的一個目標是容易地製造包含薄膜積體電路的半導體裝置。
當嘗試成功地以低成本實現用作無線晶片的半導體裝置時，由於矽基板昂貴而難以降低其成本。此外，商用矽基板為圓形，其直徑最多為約30cm。因此，難以大規模生產，所以難以降低半導體裝置的成本。所以，本發明的一個目標為提供藉由允許大規模生產而降低成本的半導體裝置。
根據本發明，在第一基板的一個表面上形成剝離層之後，選擇性地除去剝離層以形成設有剝離層的第一區域和沒有剝離層的第二區域。隨後，在剝離層的整個表面上形成基底絕緣層。因此，基底絕緣層在第一區域與剝離層接觸，在第二區域與基板接觸。
接著，在基底絕緣層上形成包括多個薄膜電晶體的薄膜積體電路。隨後，形成開口並在此後藉由向開口引入腐蝕劑而除去剝離層。這種情況下，在設有剝離層的第一區域內基板和基底絕緣層之間存在間隙，而在沒有剝離層的第二區域內基板和基底絕緣層仍然牢固地固定。由於以這種方式提供即使在除去剝離層之後第一基板和基底絕緣層仍牢固固定的區域，可以防止提供在基底絕緣層上的薄膜積體電路散落。
除去剝離層之後，在薄膜積體電路上提供相當於薄膜等的基底材料，以集成薄膜積體電路和基底材料。接著，從第一基板上剝離薄膜積體電路和基底材料，在這種情況下暴露出用於外部連接的導電層的底面。隨後，連接薄膜積體電路和第二基板，使得第二基板上的導電層與用於薄膜積體電路的連接的導電層接觸。
根據本發明的一個特徵，半導體裝置的製造方法包括步驟：在第一基板上選擇性地形成剝離層；形成基底絕緣層(也稱為第一絕緣層)使其與第一基板和剝離層接觸；在基底絕緣層上形成至少包括源區和汲區的薄膜電晶體；在薄膜電晶體上形成層間絕緣膜(也稱為第二絕緣層)；在第一和第二絕緣層內形成第一開口，從而暴露第一基板的一部分；在第二絕緣層內形成第二開口，從而暴露薄膜電晶體的源區或者汲區；在第二絕緣層上形成第一導電層，從而塡充第一開口和第二開口；從第一基板上剝離包括薄膜電晶體的疊層體；以及，將包括薄膜電晶體的疊層體固定到第二基板，使得第一導電層與提供在第二基板上的第二導電層接觸。
根據本發明的一個特徵，半導體裝置的製造方法包括步驟：在第一基板上選擇性地形成剝離層；形成基底絕緣層(也稱為第一絕緣層)使其與第一基板和剝離層接觸；在基底絕緣層上形成至少包括源區和汲區的薄膜電晶體；在薄膜電晶體上形成層間絕緣膜(也稱為第二絕緣層)；在第一和第二絕緣層內形成第一開口，從而暴露第一基板的一部分；在第二絕緣層內形成第二開口，從而暴露薄膜電晶體的源區或者汲區；在第二絕緣層上形成第一導電層，從而塡充第一開口和第二開口；在第一和第二絕緣層內形成第三開口，從而暴露剝離層；藉由向第三開口引入腐蝕劑而除去剝離層；從第一基板上剝離包括薄膜電晶體的疊層體；以及，將包括薄膜電晶體的疊層體固定到第二基板，使得第一導電層與提供在第二基板上的第二導電層接觸。
根據本發明的另一個特徵，半導體裝置的製造方法包括步驟：在第一基板上選擇性地形成剝離層；形成基底絕緣層(也稱為第一絕緣層)使其與第一基板和剝離層接觸；在基底絕緣層上形成至少包括源區和汲區的薄膜電晶體；在薄膜電晶體上形成層間絕緣膜(也稱為第二絕緣層)；在第一和第二絕緣層內形成第一開口，從而暴露第一基板的一部分；在第二絕緣層內形成第二開口，從而暴露薄膜電晶體的源區或者汲區；形成第一導電層，從而塡充第一開口和第二開口；在第一和第二絕緣層內形成第三開口，從而暴露剝離層；藉由向第三開口引入腐蝕劑而選擇性地除去剝離層；使用物理方法從第一基板上剝離包括薄膜電晶體的疊層體；以及，將包括薄膜電晶體的疊層體固定到第二基板，使得第一導電層與提供在第二基板上的第二導電層接觸。
根據上述製造方法，第一基板為玻璃基板或者石英基板。此外，含有鎢或鉬的層被製成為剝離層。而且，採用在氧氣氛圍內的濺射方法製作含有鉬或者鎢的氧化物的層，將其作為剝離層。此外，含有鎢或鉬的層被製成為剝離層，並在其上製作含有矽的氧化物的層，將其作為第一絕緣層。此外，腐蝕劑為含有鹵素氟化物的氣體或者液體。
根據本發明的另一個特徵，半導體裝置包含：提供在基板上的第一導電層；覆蓋第一導電層的基底絕緣層(也稱為第一絕緣層)；提供在基底絕緣層上的薄膜電晶體；覆蓋薄膜電晶體的層間絕緣層(也稱為第二絕緣層)；以及提供在層間絕緣層上的第二導電層。
在具有上述結構的半導體裝置中，第二導電層藉由提供在層間絕緣層內的開口連接到薄膜電晶體的源區或者汲區，並藉由分別提供在基底絕緣層和層間絕緣層內的開口連接到第一導電層。
根據本發明的另一個特徵，半導體裝置包含：提供在基板上的第一導電層；覆蓋第一導電層的保護絕緣層(也稱為第一絕緣層)；覆蓋保護絕緣層的基底絕緣層(也稱為第二絕緣層)；提供在基底絕緣層上的薄膜電晶體；覆蓋薄膜電晶體的層間絕緣層(也稱為第三絕緣層)；以及提供在層間絕緣層上的第二導電層。在具有上述結構的半導體裝置中，第二導電層藉由提供在層間絕緣層內的開口連接到薄膜電晶體的源區或者汲區，並藉由分別提供在保護絕緣層、基底絕緣層、和層間絕緣層內的開口連接到第一導電層。
在根據本發明的半導體裝置的上述組成部分中，基板具有彈性。此外，第一導電層起著天線的作用。而且，第二導電層的側表面接觸層間絕緣層。此外，薄膜電晶體具有通道形成區域和雜質區域。而且，薄膜電晶體具有側壁絕緣層。
根據本發明的另一個特徵，半導體裝置包含：薄膜電晶體；覆蓋薄膜電晶體的第一絕緣層；以及提供在第一絕緣層上的第二導電層。第二導電層藉由提供在第一絕緣層內的開口連接到薄膜電晶體的源區或者汲區，並藉由提供在第一絕緣層內的第二開口被暴露。
根據本發明的另一個特徵，半導體裝置包含：第一導電層；提供在第一導電層上的薄膜電晶體；覆蓋薄膜電晶體的第一絕緣層；以及提供在第一絕緣層上的第二導電層。第二導電層藉由提供在第一絕緣層內的開口連接到薄膜電晶體的源區或者汲區，並藉由提供在第一絕緣層內的第二開口連接到第一導電層。
根據本發明，在除去剝離層之後，提供了基板和基底絕緣層牢固固定的區域；因此，可以防止提供在基底絕緣層上的薄膜積體電路散落，並可以容易地製造包括薄膜電晶體的半導體裝置。此外，由於根據本發明使用除了矽基板之外的基板製造半導體裝置，因此可以一次製造大量的半導體裝置並可以提供成本降低的半導體裝置。
一旦閱讀了結合附圖的如下詳細描述，本發明的這些及其它目標，特徵和優點將變得更加明顯。
將參考附圖描述本發明的實施方式。然而，容易理解，各種改變和調整對於本領域技術人員而言是明顯的。因此，除非這些改變和調整背離本發明，否則應認為本發明包含這些改變和調整。注意，用相同的參考數位表示用於說明實施方式的所有圖中的相同部分或者具有相同功能的部分，並省略了對其詳細描述。
(實施方式1)
將參考附圖說明本發明的半導體裝置製造方法。首先在基板100的一個表面形成剝離層101至103(見圖1A中的截面視圖和圖3A中的透視圖；圖1A中的A－B對應於圖3A中的A－B)。基板100採用玻璃基板、石英基板、在一個表面形成絕緣層的不銹鋼基板或金屬基板、可承受此方法的處理溫度的耐熱塑膠基板等。由於這樣的基板100的尺寸和形狀沒有限制，只要使用例如邊長不短於1m的矩形基板，可以完全提高生產率。與使用圓形矽基板的情形相比，優點有著巨大優勢。此外，提供在基板100上的薄膜積體電路隨後從基板100上剝離。因此，藉由再次重新使用基板100，可以在基板100上製作新的薄膜積體電路。所以可以降低成本。注意，重新使用的基板100最好採用石英基板。
在基板100的一個表面上形成薄膜之後，使用光刻方法圖形化薄膜以選擇性地形成剝離層101。可以採用已知方法(濺射、等離子體化學氣相沈積方法等)將剝離層101至103形成為由元素鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、和矽(Si)、或者包含這些元素作為主要成分的合金材料或化合物材料製成的層的單層或疊層。包含矽的層的晶體結構可以為非晶態、微晶態、或者多晶態中的任意一種。
當剝離層101至103具有單層結構時，最好形成鎢層、鉬層、或者含有鎢和鉬的混合物的層。或者，形成含有鎢的氧化物或者氧氮化物(oxynitride)的層、含有鉬的氧化物或者氧氮化物的層、或者含有鎢和鉬混合物的氧化物或者氧氮化物的層。注意，鎢和鉬的混合物對應於例如鎢和鉬的合金。
當剝離層101至103具有疊層結構時，最好形成鎢層、鉬層、或者含有鎢和鉬的混合物的層作為第一層，並形成鎢、鉬、或鎢和鉬的混合物的氧化物、氮化物、氧氮化物或者氮氧化物(nitride oxide)作為第二層。
當形成剝離層101至103以獲得含有鎢的層和含有鎢的氧化物的層的疊層結構時，可以利用：藉由形成含有鎢的層和在其上形成含有氧化矽的層，而在鎢層和氧化矽層之間的介面形成含有鎢的氧化物的層。在形成含有鎢的氮化物、氧氮化物、和氮氧化物的層情形中也是如此。需要形成含有鎢的層，並隨後在其上形成氮化矽層、氧氮化矽層、或者氮氧化矽層。
鎢的氧化物用WOx 表示，其中x變化範圍為2至3。對於x的值，具體而言有x為2(WO2 )、2.5(W2 O5 )、2.75(W4 O1 1 )、3(WO3 )等的情形。在形成鎢的氧化物時，上述x值沒有具體限制，需要依據腐蝕速率確定其值。然而，在氧氣氛圍中使用濺射方法形成的含有鎢的氧化物(WOx ；0<x<3)的層具有最理想的腐蝕速率。因此，為了縮短製造時間，最好使用在氧氣氛圍中用濺射方法形成含有鎢的氧化物的層作為剝離層。
儘管根據上述方法，剝離層101至103製成與基板100接觸，但是本發明不限於此方法。將成為基底的絕緣層可製成與基板100接觸，剝離層101至103可製成與絕緣層接觸。
隨後，將成為基底的基底絕緣層104被製成覆蓋剝離層101至103(見圖1B)。基底絕緣層104在未設有剝離層101至103的區域內接觸基板100，在其他區域內接觸剝離層101至103。使用已知方法(濺射方法、等離子體化學氣相沈積方法等)將基底絕緣層104形成為由含有矽的氧化物或者矽的氮化物的層的單層或疊層。矽的氧化物材料為含有矽(Si)和氧(O)的材料，對應於氧化矽、氧氮化矽、氮氧化矽等。矽的氮化物材料為含有矽和氮(N)的材料，對應於氫化矽、氧氫化矽、氮氧化矽等。
當基底絕緣層104具有例如兩層結構時，需要形成氮氧化矽層作為第一層，氧氮化矽層作為第二層。當基底絕緣層104具有三層結構時，需要形成氧化矽層作為第一絕緣層，氮氧化矽層作為第二絕緣層，氧氮化矽層作為第三絕緣層。或者，需要形成氧氮化矽層作為第一絕緣層，氮氧化矽層作為第二絕緣層，氧氫化矽層作為第三絕緣層。基底絕緣層104起著防止來自基板100的雜質進入的阻擋膜的作用。
隨後，在基底絕緣層104上形成非晶半導體層(例如，含有非晶矽的層)。使用已知方法(濺射方法、低壓化學氣相沈積方法、等離子體化學氣相沈積方法等)將非晶半導體層製成厚度為25nm至200nm(最好30nm至150nm)。接著，使用已知的結晶方法(雷射晶化方法、使用RTA或退火爐的熱晶化方法、使用促進結晶的金屬元素的熱晶化方法，使用促進結晶的金屬元素的熱晶化方法和雷射晶化方法組合的方法等)使非晶半導體層結晶化以形成結晶半導體層。此後，得到的結晶半導體層被圖形化成所需圖形以形成結晶半導體層121和122。
結晶半導體層121和122的製造方法的一個具體示例如下：首先，使用等離子體化學氣相沈積方法形成厚66nm的非晶半導體。接著，將含有促進結晶的金屬元素鎳的溶液保持在非晶半導體層上之後，對非晶半導體層進行脫氫處理(500℃，1小時)和熱晶化處理(550℃，4小時)，從而形成結晶半導體層。之後，藉由執行雷射光束輻射，如果需要並且使用光刻方法進行圖形化處理，從而形成結晶半導體層121和122。
注意，對於採用雷射晶化方法形成結晶半導體層121和122的情形，使用連續振盪或脈衝振盪氣體雷射或固體雷射。下述雷射可以用作氣體雷射：準分子雷射、YAG雷射、YVO4 雷射，YLF雷射、YAlO3 雷射、玻璃雷射，紅寶石雷射、Ti：藍寶石雷射等。另一方面，使用摻鉻、釹、鉺、鈥、鈰、鈷，鈦、或銩的諸如YAG、YVO4 、YLF、或YAlO3 晶體的雷射可以用作固體雷射。
當使用連續波雷射時晶體缺陷很少，且其結果為，可以使用具有大晶粒尺寸的多晶半導體製作電晶體。此外，由於遷移率和回應是有利的，高速驅動是可能的，且可以提高元件的工作頻率。此外，由於特性變化很小，所以可以獲得高的可靠性。電晶體通道長度的方向最好和雷射的掃描方向相同，從而進一步提高工作頻率。這是因為，在使用連續波的雷射晶化方法中，當電晶體通道長度方向和相對於基板的雷射掃描方向幾乎平行時(最好從－30°到30°)，可以獲得最高的遷移率。注意，通道長度方向和電流流動方向一致，換而言之，和在通道形成區域中電荷移動的方向一致。按照這個方式製造的電晶體具有包含多晶半導體的有源層，其中晶粒在半導體中沿通道方向延伸，且這意味著幾乎沿通道方向形成晶粒邊界。
此外，也可以使用脈衝波雷射。這是因為，只要雷射以使得在熔化半導體薄膜之後並在凝固半導體薄膜之前發射下一個脈衝的某一重複頻率振盪的雷射光束，就可以獲得沿掃描方向連續生長的晶粒，而不管以脈衝輸出的能量束(脈衝束)。理想地是使用重複率極限低的脈衝束，其中脈衝束的脈衝周期設成短於從熔化半導體薄膜到凝固半導體薄膜的時間。具體地，脈衝雷射的重複率設成不低於10MHz，最好為60MHz至100MHz。重複率頻帶遠高於通常使用的脈衝雷射的重複率頻帶，後者為幾十Hz到幾百Hz。使用上述重複率，可以在熔化半導體薄膜之後並在凝固半導體薄膜之前發射下一個脈衝的雷射光束。因此，由於固相和液相之間的介面可以在半導體薄膜中連續地移動，這不同于使用具有傳統重複率頻帶的脈衝波雷射的情況，可以形成具有沿掃描方向連續生長的晶粒的半導體薄膜。更為具體地，可以形成晶粒的集合，其中每個晶粒沿掃描方向的寬度約為10 μ m至30 μ m，沿與掃描方向垂直的方向的寬度約為1 μ m至5 μ m，因此可以獲得幾乎和連續波雷射的晶粒相同的晶粒。藉由形成在掃描方向上長距離地延伸的單晶的晶粒，也可能形成至少在薄膜電晶體的通道長度方向上幾乎沒有晶界的半導體薄膜。能夠以上述重複率振盪的下述雷射可以用作脈衝雷射：Ar雷射、Kr雷射、準分子雷射、CO2 雷射、YAG雷射、Y2 O3 雷射、YVO4 雷射、YLF雷射、YAlO3 雷射、玻璃雷射、紅寶石雷射、變石雷射、Ti：藍寶石雷射、銅蒸汽雷射、或者金蒸汽雷射。
此外，當使用促進結晶的金屬元素使非晶半導體層晶化時，有利的是除了可能在低溫下並在短時間內結晶之外，晶體沿相同的方向生長，而不利的是截止電流增大，因為金屬元素仍然在結晶半導體層內，因此其特性未穩定。因此，理想地是形成在結晶半導體層上充當吸氣位置(gettering site)的非晶半導體層。由於需要使充當吸氣位置的非晶半導體層最好含有雜質元素磷或氬，理想地是採用能夠使非晶半導體層含有高濃度氬的濺射方法製作非晶半導體層。之後，藉由進行熱處理(RTA方法、使用退火爐的熱退火)將金屬元素擴散到非晶半導體層內，並隨後除去含有金屬元素的非晶半導體層。因此，可以降低結晶半導體層內金屬元素的含量或者除去金屬元素。
之後，製作覆蓋結晶半導體層121和122的閘絕緣層105。使用已知方法(等離子體化學氣相沈積方法或者濺射方法)將閘絕緣層105製成為含有由矽的氧化物或者矽的氮化物的層的單層或者疊層。具體地，將閘絕緣層105形成為含有氧化矽的層、含有氧氮化矽的層、或者含有氮氧化矽的層的單層或疊層。
接著，在閘絕緣層105上堆疊第一導電層和第二導電層。使用已知方法(等離子體化學氣相沈積或濺射方法)將第一導電層製成厚度為20nm至100nm。使用已知方法將第二導電層製成厚度為100nm至400nm。第一導電層和第二導電層由鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)，銅(Cu)、鉻(Cr)、鈮(Nd)等元素、或者含有這些元素作為主要成分的合金材料或化合物材料製成。或者，第一導電層和第二導電層由以摻了諸如磷等雜質元素的多晶矽為代表的半導體材料製成。
第一導電層和第二導電層的組合實例為：氮化鉭(TaN，鉭和氮的組分比沒有限制)層和氮化鉭層上的鎢(W)層的疊層結構，氮化鎢(WN，鎢和氮的組分比沒有限制)層和氮化鎢層上的鎢(W)層的疊層結構，氮化鉬(MoN，鉬和氮的組分比沒有限制)層和氮化鉬層上的鉬(Mo)層的疊層結構等。由於氮化鎢或者氮化鉭具有高的熱阻，可以在形成第一導電層和第二導電層之後進行目的為熱啟動的熱處理。此外，對於三層結構而非二層結構的情形，理想地是採用鉬層、鋁層、和鉬層的疊層結構。
隨後，使用光刻方法製作抗蝕劑掩模，並進行用於形成閘電極和閘線的蝕刻處理，從而形成分別用作閘電極的導電層(也稱為閘電極層)106至109。
接著，採用離子摻雜方法或者離子注入方法將提供n型導電性的雜質元素加入到結晶半導體層121內以形成低濃度區域，從而形成n型雜質區域110。使用15族元素作為提供n型導電的雜質元素，例如使用磷(P)或砷(As)。
隨後，將提供p型導電性的雜質元素加入到結晶半導體層122，由此形成p型雜質區域111。例如，使用硼(B)作為提供p型導電性的雜質元素。
隨後，形成一絕緣層，從而覆蓋閘絕緣層105和導電層106至109。使用已知方法(等離子體化學氣相沈積方法或者濺射方法)將絕緣層形成為含有諸如矽、矽的氧化物、或者矽的氮化物的無機材料的層(也稱為無機層)或者含有諸如有機樹脂的有機材料的層(也稱為有機層)的單層或疊層。最好，將含有矽的氧化物的層製成絕緣層。
接著，藉由使用主要用於垂直方向的各向異性蝕刻來選擇性地蝕刻絕緣層，形成與導電層106至109的側表面接觸的絕緣層(下文中稱之為側壁絕緣層)112和113(見圖1C)。側壁絕緣層112和113被用作掩模。
注意，根據用於形成側壁絕緣層112和113的蝕刻方法，閘絕緣層105也被蝕刻，因此形成閘絕緣層163和164。閘絕緣層163和164是與導電層106至109和側壁絕緣層112及113交疊的層。
由於閘絕緣層105和側壁絕緣層112和113的材料均具有相同的蝕刻速率，所以閘絕緣層105以這樣的方式被蝕刻，圖1C示出了這種情形。
因此，儘管進行了用於形成側壁絕緣層112和113的蝕刻方法，但是當閘絕緣層105和側壁絕緣層112及113的材料分別具有不同蝕刻速率時，閘絕緣層105被保留下來。
接著，以側壁絕緣層112和導電層106及107為掩模將提供n型導電性的雜質元素添加到結晶半導體層121內，由此形成第一n型雜質區域(也稱為LDD區域)114和第二n型雜質區域115。第一n型雜質區域114內包含的雜質元素的濃度低於第二n型雜質區域115內包含的雜質元素的濃度。
注意，最好使用側壁絕緣層作為掩模，從而形成第一n 型雜質區域114。當採用其中使用側壁絕緣層作為掩模的方法時，其優點在於可以確定地形成LDD區域，且可以容易地控制LDD區域的寬度。
經由上述方法，完成了n型(n通道型)薄膜電晶體116和p型(p通道型)薄膜電晶體117。n型薄膜電晶體116具有LDD結構，並具有包括第一n型雜質區域114(也稱為LDD區域)、第二n型雜質區域、和通道形成區域118的有源層；閘絕緣層163；以及分別用作閘電極的導電層106和107。p型薄膜電晶體117具有單漏結構，並具有包括p型雜質區域111和通道形成區域119的有源層；閘絕緣層164；以及分別用作閘電極的導電層108和109。
接著，將單層或疊層的層間絕緣層以覆蓋薄膜電晶體116和117(見圖2A)。使用已知的方法(例如SOG方法、小滴釋放方法等)將覆蓋薄膜電晶體116和117的層間絕緣層形成為諸如矽的氧化物或者矽的氮化物的無機材料；諸如聚醯亞胺、聚醯胺、苯並環丁烯、丙烯酸、或環氧樹脂的有機材料等的單層或疊層。
此外，可以由矽氧烷基材料製作覆蓋薄膜電晶體116和117的層間絕緣層。矽氧烷包含由矽－氧鍵形成的骨架結構。作為取代基，可以使用至少包含氫的有機基團(例如烷基、芳(族)烴)、含氟基團、或者至少包含氫和含氟基團的有機基團。
圖2A所示截面結構中覆蓋薄膜電晶體116和117的層間絕緣層具有三層結構。含有氧化矽的層製成為第一層間絕緣層123，含有樹脂的層製成為第二層間絕緣層124，含有氮化矽的層製成為第三層間絕緣層125。
注意，在形成層間絕緣層123至125之前和在形成層間絕緣層123至125中的一個或者多個之後，理想地是進行熱處理，其目的為恢復半導體層的結晶度，啟動添加到半導體層中的雜質元素，或者氫化半導體層。理想地是熱處理採用熱退火、雷射退火方法、RTA方法等。
接著，使用光刻方法刻蝕層間絕緣層123至125，從而形成用於暴露基板100、p型雜質區域111、和n型雜質區域115的部分的開口130至135(見圖2B)。在形成這些開口130至135的方法中，並沒有將剝離層101－103暴露出來。
儘管在上述方法中以相同的方法製成開口130至135，本發明不限於此方法。開口130和135內待暴露的物件(基板或者雜質區域)都不同於開口131至134內待暴露的物件；因此，可以以不同的方法製作開口130和135以及開口131至134。
隨後，形成導電層以塡充開口130至135，並藉由圖形化這些導電層形成導電層136至139(見圖2C)。導電層136至139分別用作源導線或者漏佈線，也作為與外部端子連接的導電層。
注意，按照這個方式製作的導電層136至139的側表面沒有接觸剝離層101至103，但接觸層間絕緣層123至125。這是因為，在使用腐蝕劑除去剝離層101至103時，腐蝕劑並未除去導電層136至139。
使用已知的方法(等離子體化學氣相沈積方法或者濺射方法)將導電層136至139形成為元素鈦(Ti)、鋁(Al)、和釹(Nd)、或者含有這些元素作為主要成分的合金材料或者化合物材料的單層或疊層。含有鋁作為主要成分的合金材料對應於，例如，主要成分為鋁的含有鎳的合金材料，或者主要成分為鋁的含有鎳以及碳和矽兩者之一或二者的合金材料。對於導電層136至139，例如，理想地是採用阻擋層、鋁矽(Al－Si，對應於其中添加了矽的鋁)層和阻擋層的疊層結構；或者是阻擋層、鋁矽(Al－Si)層、氮化鈦(TiN，鈦和氮的組分沒有限制)層和阻擋層的疊層。注意，阻擋層對應於由鈦、鈦的氮化物、鉬、或者鉬的氮化物形成的層。鋁和鋁矽層電阻值低且不昂貴，是形成導電層136至139的最佳材料。此外，當提供上、下阻擋層時，可以防止產生鋁或鋁矽的小丘。而且，當提供下阻擋層時，可以獲得鋁或鋁矽與結晶半導體層之間的良好接觸。此外，不管是否在結晶半導體層上形成的薄的天然氧化物層，當形成鈦的阻擋層時，由於鈦是具有強的還原特性的元素，因此可以減少天然氧化物層並可以獲得與結晶半導體層的優良接觸。
接著，形成絕緣層140以覆蓋導電層136至139。絕緣層140對應于諸如DLC(類金剛石碳)的含有碳的層、含有氮化矽的層、含有氮氧化矽的層、含有有機材料(最好為環氧樹脂)的層等。注意，絕緣層140用作保護層，在不需要的時候可以不形成絕緣層140。此外，當使用由有機材料形成的層製成絕緣層140時，即使在除去剝離層101至103之後，基板100上多個元件的重量增大。因此，可以防止多個元件從基板100上散落，且不會成捲繞的形狀；因此可以防止元件的破裂和損壞。在此，使用上述方法製成的包括薄膜電晶體116和117以及導電層136至139的元件統稱為薄膜積體電路142(見圖2C的截面視圖和圖3B的透視圖)。
換而言之，薄膜積體電路142對應於包含薄膜電晶體116和117的疊層體。
隨後，使用光刻方法蝕刻基底絕緣層104、層間絕緣層123至125、以及絕緣層140，形成開口141，以暴露剝離層101至103(見圖4A的截面視圖和圖5A的透視圖)。
接著，藉由向開口141引入腐蝕劑除去剝離層101至103(見圖4B的截面視圖和圖5B的透視圖)。至於濕法腐蝕情形，腐蝕劑可以使用：其中用水或氟化銨稀釋氫氟酸的混合溶液；氫氟酸和硝酸的混合溶液；氫氟酸、硝酸和醋酸的混合溶液；過氧化氫和硫酸的混合溶液；過氧化氫、氨水和水的混合溶液；過氧化氫、鹽酸和水的混合溶液等。此外，對於幹法刻蝕的情形，可以使用包含鹵素基原子或分子的氣體或者包含氧的氣體。
最好，腐蝕劑採用包含鹵素氟化物或者鹵素間化合物的氣體或者液體。例如，使用三氟化氯(ClF3 )作為含有鹵素氟化物的氣體。
此外，含有鹵素氟化物的氣體或者液體(含有鹵化物的氣體或者液體)可以使用三氟化氮(NF3 )、三氟化溴(BrF3 )、或者氟化氫。對於使用氟化氫(HF)的情形，將含有矽的氧化物的層製成剝離層。
由於導電層136和13提供成未接觸剝離層101至103，在方法中導電層136和139並未被腐蝕劑蝕刻。
隨後，在將薄膜積體電路142的一個表面固定到基底材料143並集成薄膜積體電路142和基底材料143之後，從基板100上徹底剝離薄膜積體電路142(見圖6A的截面視圖和圖7A的透視圖)。
基底材料143對應於其中堆疊了(由聚丙烯、聚酯、乙烯、聚乙烯氟化物、聚氯乙稀等形成的)層狀膜和纖維材料紙的疊層膜，其中堆疊了基膜(聚酯、聚醯胺、無機氣相沈積薄膜、各種紙等)和粘接合成樹脂薄膜(丙烯酸基合成樹脂、環氧基合成樹脂等)的薄膜等。採用熱壓結合對物件進行層壓處理以形成層狀膜。在進行層壓處理時，採用熱處理使為層膜的最上表面提供的粘接層或為最外層(非粘性層)提供層熔化，從而藉由施加壓力固定。基底材料143的表面可提供或不提供有粘接層。粘接層對應于含有諸如熱固樹脂、紫外硬化樹脂、環氧樹脂基粘接劑，或者樹脂添加劑的含粘接劑的層。
隨後，使用切割設備、激光輻射設備、切片機、線狀鋸等將薄膜積體電路142和基底材料143的集成分隔開(見圖7B的透視圖)。
接著，將薄膜積體電路142的另一表面固定到設有導電層151和152的基板153(見圖6B的截面視圖和圖7C及7D的透視圖)。此外，使用含有導電顆粒155的樹脂154粘接薄膜積體電路142和基板153，使得包含在薄膜積體電路142內的導電層136和139以及基板153上的導電層151彼此接觸。
含有導電顆粒155的樹脂154對應於各向異性導電層。
基板153最好使用具有彈性的、薄的和輕質的塑膠基板，特別地，可以使用由如下材料製成的基板：PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二酸乙二醇酯)、PES(聚碸醚)、聚丙烯、聚硫丙烯、聚碳酸酯、聚醚醯亞胺、聚苯硫醚、聚苯醚、聚碸、聚鄰苯二醯胺等。
本實施例示出了在基板153上提供用作天線的導電層151和152，且使用上述方法完成用作無線電晶片的半導體裝置的製作的情形。
注意，根據上述結構使用含有導電顆粒155的樹脂154粘接薄膜積體電路142和基板153。然而，本發明不限於這種模式，可以另外使用凸塊(凸起形狀的導電層)165和166連接薄膜積體電路142和基板153。這種情況下，基板153上的導電層151和152被保護絕緣層156覆蓋。此外，在保護絕緣層156的部分內設有開口。
(實施方式2)
根據上述實施方式，剝離層101至103被腐蝕劑徹底除去(見圖4B)。然而，本發明不限於這個模式，可以使用腐蝕劑選擇性地除去剝離層101至103(見圖8A)。之後，藉由在薄膜積體電路142上提供基底材料143而集成薄膜積體電路142和基底材料143之後，可以使用物理方法將薄膜積體電路142和基底材料143從基板100上剝離(見圖8B)。同樣地，可以使用物理方法在不除去剝離層101至103的情況下，將薄膜積體電路142和基底材料143從基板100上剝離。當使用物理方法將薄膜積體電路142從基板100上剝離時，會出現剝離層101至103被遺留在基板100上的情形或者剝離層101至103和薄膜積體電路142都被剝離基板100的情形。實施例模式示出了後一種情形(見圖8B)。注意，物理方法對應於從外部施加壓力(例如從噴嘴噴出的氣體風壓或者超聲波)的方法。
如前所述，藉由使用選擇性地除去剝離層101至103的方法以並結合使用物理方法來代替用腐蝕劑徹底除去剝離層101至103，可在短時間內除去剝離層101至103，因此可以提高生產率。
(實施方式3)
根據本發明的半導體裝置製造方法簡要地包含如下步驟：在基板上形成薄膜積體電路的步驟，從基板上剝離薄膜積體電路的步驟，以及將被剝離的薄膜積體電路固定到一基板上的步驟。在固定了薄膜積體電路的基板上提供導電層。導電層用作天線或者僅用作連接導線。之後，將說明根據本發明的半導體裝置的各種模式。
首先，說明集成了多種功能的半導體裝置(見圖16A和16B)。多個薄膜積體電路601至604被固定到設有導電層的基板600的上部。使用包含導電顆粒155的樹脂154粘接基板600上的導電層和薄膜積體電路601至604每一個內所包含的位於基板背側上的連接導電層。每個薄膜積體電路601至604用作中央處理器(CPU)、記憶體、網路處理電路、盤處理電路、圖像處理電路、音頻處理電路、電源電路、溫度感測器、濕度感測器、紅外感測器等中的一個或者多個。
接著，說明具有顯示部分的半導體裝置(見圖17A和17B，圖17A中的A－B對應於圖17B中的A－B)。薄膜積體電路624和625被固定到基板620的上部，薄膜積體電路628和629被固定到連接薄膜626和627的上部。顯示部分623和薄膜積體電路624藉由基板620上的導電層631而彼此接觸。薄膜積體電路624和薄膜積體電路628藉由基板620上的導電層631以及連接薄膜627上的導電層635而彼此接觸。含有導顆粒155的樹脂154被用於連接這些導電層。使用密封劑630粘接基板620和相對的基板621。
隨後，說明用作IC卡的半導體裝置(見圖18A和18B)。薄膜積體電路611被固定到基板610的上部。使用含有導電顆粒155的樹脂154粘接基板610上的導電層612和薄膜積體電路611背側上的連接導電層。在此，基板610使用薄的、輕質的且具有彈性的基板，因此可以提供具有彈性且具有薄的和輕質的附加價值的IC卡。
接著，說明用作IC卡的半導體裝置(見圖21A)。薄膜積體電路642至645被粘結到基板640的上部。使用含有導電顆粒155的樹脂154粘接基板640上的導電層641和薄膜積體電路644背側上的連接導電層。薄膜積體電路642至645每一個用作中央處理器(CPU)、記憶體、網路處理電路、盤處理電路、圖像處理電路、音頻處理電路、電源電路、溫度感測器、濕度感測器、紅外感測器等中的一個或者多個。根據本發明具有上述結構的半導體裝置具有用作天線的導電層641，並具有多個薄膜積體電路642至645，因此可以提供高性能的無線電晶片。因此，可以提供可實現諸如加密處理的複雜過程並獲得高性能的IC卡。
注意，在圖21A所示的結構中，在薄膜積體電路642至645的週邊提供用作天線的導電層641。然而，本發明不限於這種模式。可以提供薄膜積體電路642至645，使其與用作天線的導電層641交疊(見圖21B和21C)。因此藉由減小基板640的面積，可以提供實現尺寸減小、厚度減薄且重量減輕的無線晶片。在實現尺寸減小的半導體裝置中，例如藉由對待固定到人體皮膚(最好為前額皮膚)上的薄膜積體電路642至645中任一個提供溫度感測器，可以測量身體溫度。
包括在根據本發明的半導體裝置中的薄膜積體電路實現了尺寸減小、厚度減薄、且重量減輕，而且藉由將其應用於包括多個系統的半導體裝置(見圖16A和16B)、具有顯示功能的半導體裝置(見圖17A和17B)、IC卡(見圖18A和18B)、IC卡(圖21A)和無線晶片(圖21B和21C)中的每一個，還可以實現高性能和高的附加價值。
[實施例1]
本實施例將說明用於形成微小導電層的方法。首先，在具有絕緣表面的基板100上形成剝離層101至103、基底絕緣層104、結晶半導體層121和122、閘絕緣層105、以及導電層171和172。接著，使用光掩模在導電層171和172上形成抗蝕劑掩模173和174。接著，使用諸如氧等離子體處理的刻蝕處理刻蝕抗蝕劑掩模173和174，從而形成新的抗蝕劑掩模175和176(見圖9B)。經由上述方法，可以將抗蝕劑掩模175和176製作得非常微小，從而超過使用光刻方法製作抗蝕劑掩模的極限。
當使用抗蝕劑掩模175和176進行刻蝕處理時，可以製造處微小的導電層106至109(見圖9C)。導電層106至109用作閘電極。
此外，首先在具有絕緣表面的基板100上形成剝離層101至103、基底絕緣層104，結晶半導體層121和 122、閘絕緣層105、導電層171和172、以及抗蝕劑掩模173和174(見圖9A)。
接著，使用抗蝕劑掩模173和174刻蝕導電層171和172而形成導電層177和178(見圖10A)。隨後，在抗蝕劑掩模173和174以及導電層177和178的疊層體當中，僅選擇性地刻蝕導電層177和178的側表面而不除去抗蝕劑掩模173和174(見圖10B)。因此，與上述方法一樣，也可以將導電層106至109製作得非常微小，從而超過使用光刻方法製作抗蝕劑掩模的極限(見圖10C)。導電層106至109用作閘電極。
使用上述方法中的任意一種可以製作出通道長度不大於0.5 μ m的微型薄膜電晶體。只要薄膜電晶體被微型化，由於微型化薄膜電晶體可以被高度集成，因此可以實現高性能。此外，由於通道形成區域的寬度變窄，可以快速產生通道並因此實現高速工作。
[實施例2]
對於將根據本發明的半導體裝置用作無線晶片的情形，從天線對無線晶片供電，因此難以使電源穩定且必須盡可能地控制功耗。如果功耗增大，需要輸入強的電磁波，其導致的缺點為例如，讀出器/寫入器的功耗增大，對另一個裝置或者人體產生負面影響，或者無線電晶片和讀出器/寫入器之間的通信距離受限制。
因此，本發明提供了具有n型薄膜電晶體116和p型薄膜電晶體117的半導體裝置，其中n型薄膜電晶體116包括用作底閘電極的導電層181和用作頂閘電極的導電層183的兩個閘電極，p型薄膜電晶體117包括用作底閘電極的導電層182和用作頂閘電極的導電層184的兩個閘電極(見圖11)。為了控制功耗，對用作底閘電極的導電層181和182施加偏壓的方法是有效的。更具體地，對n型薄膜電晶體116的用作底閘電極的導電層181施加負偏壓，可以提高閾值電壓並降低漏電流。此外，施加正偏壓可以降低閾值電壓並使電流容易流到通道形成區域。因此，薄膜電晶體116工作于更高的速度和更低的電壓。另一方面，對p型薄膜電晶體117的用作底閘電極的導電層182施加正偏壓，可以提高閾值電壓並降低漏電流。此外，施加負偏壓可以降低閾值電壓並使電流容易流到通道形成區域。因此，薄膜電晶體117工作于更高的速度和更低的電壓。
如前所述，藉由控制施加到底閘電極的偏壓，改變薄膜電晶體116和117的閾值電壓並降低其漏電流，其結果為，可以控制半導體裝置自身的功耗。因此，即使當在進行諸如加密處理的複雜過程時，可以實現電源的穩定而不使電源不穩定。此外，無需輸入強的電磁波，因此可以增大讀出器/寫入器的通信距離。注意，理想地是藉由提供特殊的控制電路並使用控制電路控制偏壓的施加，對薄膜電晶體116和117施加偏壓。
[實施例3]
實施例將說明用於根據本發明的半導體裝置的電容器電晶體的截面結構(見圖12A)。電容器電晶體301的源和漏電極彼此連接，且當電容器電晶體301導通時，在閘電極和通道形成區域之間形成電容器。電容器電晶體301的截面結構和通常的薄膜電晶體的截面結構相同。圖12B示出了等效電路圖。
然而，由於在上述結構中，閘絕緣膜被用於形成電容器，其電容由於電容器電晶體301的閾值電壓的波動而受影響。因此，可以使用電容器電晶體301，其中與閘電極交疊的區域302添加了雜質元素(見圖12C)。在具有上述結構的電容器電晶體301中，與電晶體的閾值電壓無關地形成電容器；因此可以防止由於電晶體的閾值電壓的波動而產生的影響。圖12D示出了這種情況下的等效電路圖。
[實施例4]
本實施例將參考附圖說明當根據本發明的半導體裝置被用作無線晶片時的結構。在此說明的無線電晶片的規格符合ISO標準15693，其為鄰近(vicinity)類型的且通信信號頻率為13.56MHz。此外，接收只對應於資料讀出指令，發射的資料發射率約為13kHz，資料編碼形式採用曼徹斯特編碼。
無線晶片大概包含天線部分221、電源部分222、以及邏輯部分223。天線部分221包括用於接收外部信號並發射資料的天線201(見圖13)。
電源222包括使用藉由天線201從外部接收的信號產生電源的整流電路202以及用於儲存所產生的電源的儲存電容器203。
邏輯部分223包括對接收信號進行解調的解調電路204、產生時鐘信號的時鐘產生/補償電路205、用於識別和確定各個代碼的電路206、由接收信號產生用於從記憶體讀出資料的信號的記憶體控制器207、包括將編碼信號調製成發射信號的調製電阻器208的調製電路、對讀出資料編碼的編碼電路209、以及保持資料的掩模唯讀記憶體211。
由用於識別和確定各個代碼的電路206所識別和確定的代碼為幀結束(EOF)、幀開始(SOF)、標記、命令代碼、掩模長度、掩模值等。此外用於識別和確定各個代碼的電路206還包含識別發射錯誤的迴圈冗餘校驗(CRC)功能。
注意，用於保持資料的工具不僅可以使用掩模唯讀記憶體211，還可以使用DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵電隨機存取記憶體)、PROM(可編程唯讀記憶體)、EPROM(電可編程唯讀記憶體)、EEPROM(電可擦除唯讀記憶體)以及快速記憶體。
接著參考圖14A和14B說明具有上述結構的無線晶片的佈局的一個實例。首先說明一個無線晶片的佈局(圖14A)。在無線晶片中，設有用作天線201的導電層的基底材料216被固定到包含電源部分222和邏輯部分223的元件組214。形成元件組214的區域的一部分和形成天線201的區域的一部分交疊。
在圖14A所示的結構中，設計的結果使得形成天線201的佈線的寬度為150 μ m，佈線之間的寬度為10 μ m，佈線的數目為15。
注意，天線201不限於圖14A所示的繞組形狀。天線201的繞組形狀可以是曲線型(見圖15A)或直線型(見圖15B)這兩種形狀中的任意一種。
隨後說明電源部分222和邏輯部分223的佈局(見圖14B)。電源部分222內包含的整流電路202和儲存電容器203被提供在相同區域。邏輯部分223中包含的解調電路204和用於識別並確定各個代碼的電路206被分開提供在兩個位置。掩模唯讀記憶體211和記憶體控制器207被設成相互毗鄰。時鐘產生/補償電路205和用於識別和確定各個代碼的電路206被設成相互毗鄰。解調電路204提供在時鐘產生/補償電路205和用於識別和確定各個代碼的電路206之間。此外，儘管未在圖13的框圖中示出，還提供了用於邏輯部分探測電容器212的探測電容器和用於電源部分213的探測電容器。包含調製電阻器208的調製電路被提供在探測電容器212和213之間。
在掩模唯讀記憶體211這個記憶體中，儲存內容是在製造方法中產生的。在此，提供了連接到高電勢電源(也稱為VDD)的電源線和連接到低電勢電源(也稱為VSS)的電源線兩個電源線，每個記憶體單元內所包含的電晶體是否連接到上述電源線之一決定記憶體單元所儲存的儲存內容。
根據本發明的半導體裝置所使用的電波的波帶有諸如長達135kHz的長波帶；6.78MHz、13.56MHz、27.125MHz、40.68MHz、和5.0MHz的短波帶；以及2.45GHz、5.8GHz、和24.125GHz的微波帶，可以使用這些波帶中的任意一個。此外，藉由施加電磁感應類型或者射頻通信類型而傳播電磁波。
[實施例5]
根據本發明的半導體裝置的應用範圍廣泛，接下來將說明其具體實例。可以藉由在物品中提供根據本發明的半導體裝置210而將其投入實際使用，物品為例如鈔票、硬幣、有價證券、無記名債券、或者各種證書(駕駛執照、居住證等，見圖19A)、包裝物品(包裝紙、瓶子等，見圖19B)、記錄介質(DVD軟體、錄影帶等，見圖19C)、車輛(自行車等，見圖19D)、附件(袋子、眼鏡等，見圖19E)、食品、衣服、生活用品、電子裝置等。電子裝置為液晶顯示裝置、電致發光顯示裝置、電視裝置(也僅僅稱為電視機或者電視接收機)、蜂窩式電話等。
藉由將根據本發明的半導體裝置粘貼到物品的表面或者安裝在物品上，由此將其固定在物品上。例如，藉由將根據本發明的半導體裝置安裝在圖書封面的基紙上以及由其製成的包裝的有機樹脂上，由此將其固定在各個物品上。由於根據本發明的半導體裝置實現了尺寸減小、厚度減薄、以及重量減少，即使在將半導體裝置固定到物品上之後，也不會損害物品自身的設計。
此外，藉由對例如鈔票、硬幣、有價證券、無記名債券、或者證書提供根據本發明的半導體裝置，可以提供鑒定功能。利用鑒定功能可以防止偽造。此外，藉由對包裝物品、記錄介質介、個人物品、食品、衣服、生活用品、電子裝置等提供根據本發明的半導體裝置，可以促進諸如檢查系統的系統效率。
接著說明使用了根據本發明的半導體裝置的系統的實例。首先，在包括顯示部分294的便攜終端的側表面上提供讀出器/寫入器295，並在物品297的側表面上提供半導體裝置296(見圖20A)。此外，將有關原材料、原產地、銷售過程記錄等的物品297的資訊提前儲存到半導體裝置296內。隨後，如果將半導體裝置296內包含的資訊顯示在顯示部分294並同時將半導體裝置296保持在讀出器/寫入器294上，可以提供非常方便的系統。此外，作為另一個實例，將讀出器/寫入器295提供在傳送帶側面(見圖20B)。因此，可以提供能夠容易檢查物品297的系統。對於控制物品的系統或者銷售系統，使用根據本發明的半導體裝置可以提高系統的高性能並改善其方便性。
本發明基於2004年9月24日在日本專利局提交的日本專利申請序號No.2004－277533，此專利申請的內容在此被引用作為參考。
100．．．基板
101．．．剝落層
102．．．剝落層
103．．．剝落層
104．．．基底絕緣層
105．．．閘絕緣層
106．．．導電層
107．．．導電層
108．．．導電層
109．．．導電層
110．．．n型雜質區域
111．．．p型雜質區域
112．．．側壁絕緣層
113．．．側壁絕緣層
114．．．第一n型雜質區域
115．．．第二n型雜質區域
116．．．n型薄膜電晶體
117．．．p型薄膜電晶體
118．．．通道形成區域
119．．．通道形成區域
121．．．結晶半導體層
122．．．結晶半導體層
123．．．第一層間絕緣層
124．．．第二層間絕緣層
125．．．第三層間絕緣層
130．．．開口
131．．．開口
132．．．開口
133．．．開口
134．．．開口
135．．．開口
136．．．導電層
137．．．導電層
138．．．導電層
139．．．導電層
140．．．絕緣層
141．．．開口
142．．．薄膜積體電路
143．．．基底材料
151．．．導電層
152．．．導電層
153．．．基板
154．．．樹脂
155．．．導電顆粒
156．．．保護絕緣層
163．．．閘絕緣層
164．．．閘絕緣層
165．．．凸塊
166．．．凸塊
171．．．導電層
172．．．導電層
173．．．抗蝕劑掩模
174．．．抗蝕劑掩模
175．．．抗蝕劑掩模
176．．．抗蝕劑掩模
177．．．導電層
178．．．導電層
181．．．導電層
182．．．導電層
183．．．導電層
184．．．導電層
201．．．天線
202．．．整流電路
203．．．儲存電容器
204．．．解調電路
205．．．時鐘產生/補償電路
206．．．電路
207．．．記憶體控制器
208．．．調製電阻器
209．．．編碼電路
210．．．半導體裝置
211．．．掩模唯讀記憶體
212．．．探測電容器
213．．．電源部分
214．．．元件組
216．．．基底材料
221．．．天線部分
222．．．電源部分
223．．．邏輯部分
294．．．顯示部分
295．．．讀出器/寫入器
296．．．半導體裝置
297．．．物品
600．．．基板
601．．．薄膜積體電路
602．．．薄膜積體電路
603．．．薄膜積體電路
604．．．薄膜積體電路
610．．．基板
611．．．薄膜積體電路
612．．．導電層
620．．．基板
621．．．基板
623．．．顯示部分
624．．．薄膜積體電路
625．．．薄膜積體電路
626．．．薄膜
627．．．薄膜
628．．．薄膜積體電路
629．．．薄膜積體電路
630．．．密封劑
631．．．導電層
635．．．導電層
640．．．基板
641．．．導電層
642．．．薄膜積體電路
643．．．薄膜積體電路
644．．．薄膜積體電路
645．．．薄膜積體電路
在附圖中：圖1A至1C為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖2A至2C為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖3A和3B為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖4A和4B為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖5A和5B為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖6A至6C為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖7A至7D為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖8A和8B為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖9A至9C為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖10A至10C為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖11為說明根據本發明特定方面的半導體裝置製造方法的視圖；圖12A至12D為分別說明根據本發明特定方面的半導體裝置製造方法的視圖；圖13為說明根據本發明特定方面的半導體裝置的視圖；圖14A和14B為分別說明根據本發明特定方面的半導體裝置的視圖；圖15A和15B為分別說明根據本發明特定方面的半導體裝置的視圖；圖16A和16B為分別說明根據本發明特定方面的半導體裝置的視圖；圖17A和17B為分別說明根據本發明特定方面的半導體裝置的視圖；圖18A和18B為分別說明根據本發明特定方面的半導體裝置的視圖；圖19A至19E為分別說明根據本發明特定方面的半導體裝置的使用方式的視圖；圖20A和20B為分別說明根據本發明特定方面的半導體裝置的使用方式的視圖；以及圖21A至21C為分別說明根據本發明特定方面的半導體裝置的視圖。
142．．．薄膜積體電路
151．．．導電層
152．．．導電層
153．．．基板
154．．．樹脂
155．．．導電顆粒

Claims (37)

  1. 一種半導體裝置製造方法，包含步驟：在第一基板上選擇性地形成剝離層，其中該第一基板的一部分未被該剝離層覆蓋；在該剝離層和該第一基板該部分上形成第一絕緣層；在該第一絕緣層上形成至少包括源區和汲區的薄膜電晶體；在該第一絕緣層和該薄膜電晶體上形成第二絕緣層；在該第一和第二絕緣層內形成用於暴露第一基板的一部分的第一開口；在該第二絕緣層內形成用於暴露該薄膜電晶體的源區和汲區之一的第二開口；在該第二絕緣層上形成第一導電層，其中該第一導電層填充第一開口和第二開口；在第一絕緣層和第二絕緣層內形成用於暴露該剝離層的第三開口；向第三開口引入用於除去該剝離層的腐蝕劑；從第一基板上剝離至少包括該薄膜電晶體、第二絕緣層和第一導電層的疊層體；以及，將該疊層體固定到第二基板，使得第一導電層與提供在第二基板上的第二導電層電連接。
  2. 如申請專利範圍第1項的半導體裝置製造方法，其 中該第一基板為玻璃基板和石英基板中的任意一種。
  3. 如申請專利範圍第1項的半導體裝置製造方法，其中該剝離層包含鎢和鉬中的任意一種。
  4. 如申請專利範圍第1項的半導體裝置製造方法，其中該剝離層包含藉由在氧氣氛圍中使用濺射方法製成的氧化鎢和氧化鉬中的任意一種。
  5. 如申請專利範圍第1項的半導體裝置製造方法，其中該剝離層包含鎢和鉬中的任意一種，且第一絕緣層包含氧化矽。
  6. 如申請專利範圍第1項的半導體裝置製造方法，其中該腐蝕劑為含有鹵素氟化物的氣體或含有鹵素氟化物的液體。
  7. 一種半導體裝置製造方法，包含步驟：在第一基板上選擇性地形成剝離層，其中該第一基板的一部分未被該剝離層覆蓋；在該剝離層和第一基板該部分上形成第一絕緣層；在該第一絕緣層上形成至少包括源區和汲區的薄膜電晶體；在該第一絕緣層和該薄膜電晶體上形成第二絕緣層；在該第一絕緣層和第二絕緣層內形成用於暴露第一基板的一部分的第一開口；在該第二絕緣層內形成用於暴露該薄膜電晶體的源區和汲區之一的第二開口；在該第二絕緣層上形成第一導電層，其中該第一導電 層填充第一開口和第二開口；在第一絕緣層和第二絕緣層內形成用於暴露該剝離層的第三開口；向第三開口引入用於選擇性地除去該剝離層的腐蝕劑；使用物理方法從第一基板上剝離至少包括該薄膜電晶體、第二絕緣層和第一導電層的疊層體；以及，將該疊層體固定到第二基板，使得第一導電層與提供在第二基板上的第二導電層電連接。
  8. 如申請專利範圍第7項的半導體裝置製造方法，其中該第一基板為玻璃基板和石英基板中的任意一種。
  9. 如申請專利範圍第7項的半導體裝置製造方法，其中該剝離層包含鎢和鉬中的任意一種。
  10. 如申請專利範圍第7項的半導體裝置製造方法，其中該剝離層包含藉由在氧氣氛圍中使用濺射方法製成的氧化鎢和氧化鉬中的任意一種。
  11. 如申請專利範圍第7項的半導體裝置製造方法，其中該剝離層包含鎢和鉬中的任意一種，且第一絕緣層包含氧化矽。
  12. 如申請專利範圍第7項的半導體裝置製造方法，其中該腐蝕劑為含有鹵素氟化物的氣體或含有鹵素氟化物的液體。
  13. 一種半導體裝置，包含：第一導電層； 提供在該第一導電層上，並至少包含通道形成區域、源區和汲區的薄膜電晶體；提供在該薄膜電晶體上，並覆蓋該薄膜電晶體的第一絕緣層；以及提供在該第一絕緣層上的第二導電層，其中該第二導電層藉由在第一絕緣層內提供的第一開口電連接到該薄膜電晶體的源區和汲區之一，且藉由在第一絕緣層內提供的第二開口電連接到第一導電層，以及其中以該第二導電層填充該第一開口和該第二開口。
  14. 如申請專利範圍第13項的半導體裝置，其中該第一導電層用作天線。
  15. 如申請專利範圍第13項的半導體裝置，其中該薄膜電晶體包含側壁絕緣層。
  16. 如申請專利範圍第13項的半導體裝置，其中該第一導電層藉由含有導電顆粒的樹脂電連接到第二導電層。
  17. 如申請專利範圍第13項的半導體裝置，其中該第一導電層設有凸塊，且該第一導電層藉由該凸塊和含有導電顆粒的樹脂電連接到第二導電層。
  18. 一種電子裝置，具有如申請專利範圍第13項的半導體裝置。
  19. 一種半導體裝置，包含：提供在基板上的第一導電層；覆蓋該第一導電層的第一絕緣層；提供在該第一導電層上，並至少包含通道形成區域、 源區和汲區的薄膜電晶體；提供在該薄膜電晶體上，並覆蓋該薄膜電晶體的第二絕緣層；以及提供在該第二絕緣層上的第二導電層，其中該第二導電層藉由在第二絕緣層內提供的第一開口電連接到該薄膜電晶體的源區和汲區之一，且藉由在第一絕緣層和第二絕緣層每一個內提供的第二開口電連接到第一導電層，以及其中以該第二導電層填充該第一開口和該第二開口。
  20. 如申請專利範圍第19項的半導體裝置，其中該基板具有彈性。
  21. 如申請專利範圍第19項的半導體裝置，其中該第一導電層用作天線。
  22. 如申請專利範圍第19項的半導體裝置，其中該薄膜電晶體包含側壁絕緣層。
  23. 如申請專利範圍第19項的半導體裝置，其中該第一導電層藉由含有導電顆粒的樹脂電連接到第二導電層。
  24. 如申請專利範圍第19項的半導體裝置，其中該第一導電層設有凸塊，且該第一導電層藉由該凸塊和含有導電顆粒的樹脂電連接到第二導電層。
  25. 一種電子裝置，具有如申請專利範圍第19項的半導體裝置。
  26. 一種半導體裝置，包含：提供在基板上的第一導電層； 覆蓋該第一導電層的第一絕緣層；覆蓋該第一絕緣層的第二絕緣層；提供在該第二絕緣層上，並至少包含通道形成區域、源區和汲區的薄膜電晶體；提供在該薄膜電晶體上，並覆蓋該薄膜電晶體的第三絕緣層；以及提供在該第三絕緣層上的第二導電層，其中該第二導電層藉由在第三絕緣層內提供的第一開口電連接到該薄膜電晶體的源區和汲區之一，且藉由在第一絕緣層、第二絕緣層、和第三絕緣層每一個內提供的第二開口電連接到第一導電層，以及其中以該第二導電層填充該第一開口和該第二開口。
  27. 如申請專利範圍第26項的半導體裝置，其中該基板具有彈性。
  28. 如申請專利範圍第26項的半導體裝置，其中該第一導電層用作天線。
  29. 如申請專利範圍第26項的半導體裝置，其中該薄膜電晶體包含側壁絕緣層。
  30. 如申請專利範圍第26項的半導體裝置，其中該第一導電層藉由含有導電顆粒的樹脂電連接到第二導電層。
  31. 如申請專利範圍第26項的半導體裝置，其中該第一導電層設有凸塊，且該第一導電層藉由該凸塊和含有導電顆粒的樹脂電連接到第二導電層。
  32. 一種電子裝置，具有如申請專利範圍第26項的半 導體裝置。
  33. 一種半導體裝置製造方法，包含步驟：在第一基板上選擇性地形成剝離層，其中該第一基板的一部分未被該剝離層覆蓋；在該剝離層和第一基板該部分上形成第一絕緣層；在該第一絕緣層上形成至少包含源區和汲區的薄膜電晶體；在該第一絕緣層和該薄膜電晶體上形成第二絕緣層；在第一絕緣層和第二絕緣層內形成用於暴露第一基板的一部分的第一開口；在第二絕緣層內形成用於暴露薄膜電晶體的源區和汲區之一的第二開口；在該第二絕緣層上形成第一導電層，其中該第一導電層填充第一開口和第二開口；從第一基板上剝離至少包含該薄膜電晶體、第二絕緣層、和第一導電層的疊層體；以及將該疊層體固定到第二基板，使得該第一導電層電連接到提供在第二基板上的第二導電層。
  34. 如申請專利範圍第33項的半導體裝置製造方法，其中該第一基板為玻璃基板和石英基板中的任意一種。
  35. 如申請專利範圍第33項的半導體裝置製造方法，其中該剝離層包含鎢和鉬中的任意一種。
  36. 如申請專利範圍第33項的半導體裝置製造方法，其中該剝離層包含藉由在氧氣氛圍中使用濺射方法而製成 的氧化鎢和氧化鉬中的任意一種。
  37. 如申請專利範圍第33項的半導體裝置製造方法，其中該剝離層包含鎢和鉬中的任意一種，且第一絕緣層包含氧化矽。
TW094132341A 2004-09-24 2005-09-19 半導體裝置製造方法以及半導體裝置和電子裝置 TWI411062B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004277533 2004-09-24

Publications (2)

Publication Number Publication Date
TW200625535A TW200625535A (en) 2006-07-16
TWI411062B true TWI411062B (zh) 2013-10-01

Family

ID=36099746

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094132341A TWI411062B (zh) 2004-09-24 2005-09-19 半導體裝置製造方法以及半導體裝置和電子裝置

Country Status (3)

Country Link
US (2) US7422935B2 (zh)
CN (2) CN101740584A (zh)
TW (1) TWI411062B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
CN101088158B (zh) * 2004-12-24 2010-06-23 株式会社半导体能源研究所 半导体装置
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5089033B2 (ja) 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20080076974A1 (en) * 2006-04-28 2008-03-27 Semiconductor Energy Laboratory Co., Ltd. Biological information detection sensor device
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8816484B2 (en) * 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
WO2010111601A2 (en) 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
JP5581106B2 (ja) * 2009-04-27 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8222078B2 (en) * 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
US9190524B2 (en) * 2010-09-09 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, method for producing the same, and display device
US8879275B2 (en) * 2012-02-21 2014-11-04 International Business Machines Corporation Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9443872B2 (en) 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6917700B2 (ja) 2015-12-02 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
US10586925B2 (en) * 2017-04-17 2020-03-10 Tianma Microelectronics Co., Ltd. Release film, display device manufacturing method, and device
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08254686A (ja) * 1995-03-16 1996-10-01 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US6118502A (en) * 1995-03-10 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Using a temporary substrate to attach components to a display substrate when fabricating a passive type display device
US6197702B1 (en) * 1997-05-30 2001-03-06 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6258623B1 (en) * 1998-08-21 2001-07-10 Micron Technology, Inc. Low profile multi-IC chip package connector
US20010015256A1 (en) * 2000-01-17 2001-08-23 Shunpei Yamazaki Display device and method of manufacturing the same
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US6317175B1 (en) * 1990-12-31 2001-11-13 Kopin Corporation Single crystal silicon arrayed devices with optical shield between transistor and substrate
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US20020030189A1 (en) * 2000-09-14 2002-03-14 Akira Ishikawa Semiconductor device and manufacturing method thereof
EP1193759A1 (en) * 1999-02-24 2002-04-03 Hitachi Maxell, Ltd. Ic device and its production method, and information carrier mounted with ic device and its production method
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US20030022403A1 (en) * 2001-07-24 2003-01-30 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, IC card, and elecronic appliance
JP2003203898A (ja) * 2001-12-28 2003-07-18 Seiko Epson Corp 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4352699B2 (ja) * 2002-12-24 2009-10-28 ソニー株式会社 ディスプレイの製造方法
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7422935B2 (en) 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317175B1 (en) * 1990-12-31 2001-11-13 Kopin Corporation Single crystal silicon arrayed devices with optical shield between transistor and substrate
US6118502A (en) * 1995-03-10 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Using a temporary substrate to attach components to a display substrate when fabricating a passive type display device
JPH08254686A (ja) * 1995-03-16 1996-10-01 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US6197702B1 (en) * 1997-05-30 2001-03-06 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6258623B1 (en) * 1998-08-21 2001-07-10 Micron Technology, Inc. Low profile multi-IC chip package connector
EP1193759A1 (en) * 1999-02-24 2002-04-03 Hitachi Maxell, Ltd. Ic device and its production method, and information carrier mounted with ic device and its production method
US20010015256A1 (en) * 2000-01-17 2001-08-23 Shunpei Yamazaki Display device and method of manufacturing the same
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US20020030189A1 (en) * 2000-09-14 2002-03-14 Akira Ishikawa Semiconductor device and manufacturing method thereof
US6682963B2 (en) * 2000-09-14 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20030022403A1 (en) * 2001-07-24 2003-01-30 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, IC card, and elecronic appliance
WO2003010825A1 (fr) * 2001-07-24 2003-02-06 Seiko Epson Corporation Procede de transfert, procede de fabrication d'un element en couche mince, procede de fabrication d'un circuit integre, substrat de circuit et son procede de fabrication, dispositif electro-optique et son procede de fabrication et carte a circuit integre et materiel electronique
JP2003203898A (ja) * 2001-12-28 2003-07-18 Seiko Epson Corp 半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器

Also Published As

Publication number Publication date
US7422935B2 (en) 2008-09-09
US20060068536A1 (en) 2006-03-30
TW200625535A (en) 2006-07-16
CN100592499C (zh) 2010-02-24
CN1776896A (zh) 2006-05-24
US20090008715A1 (en) 2009-01-08
CN101740584A (zh) 2010-06-16
US7728332B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
TWI411062B (zh) 半導體裝置製造方法以及半導體裝置和電子裝置
US8546210B2 (en) Semiconductor device and method for manufacturing the same
KR101191094B1 (ko) 무선 칩 및 그 제조 방법
JP5376706B2 (ja) 半導体装置の作製方法
US8530335B2 (en) Method for manufacturing semiconductor device
CN101728327B (zh) 半导体器件及其制造方法和电器
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
KR20120102819A (ko) 반도체 디바이스 및 이의 제작 방법
US8928131B2 (en) Semiconductor device and manufacturing method thereof
JP5296360B2 (ja) 半導体装置およびその作製方法
JP5072208B2 (ja) 半導体装置の作製方法
CN101233531B (zh) 半导体装置的制造方法
JP5072217B2 (ja) 半導体装置の作製方法
JP4749102B2 (ja) 半導体装置の作製方法
JP4912641B2 (ja) 無線チップの作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees