[go: up one dir, main page]

TWI496323B - 發光模組 - Google Patents

發光模組 Download PDF

Info

Publication number
TWI496323B
TWI496323B TW101112474A TW101112474A TWI496323B TW I496323 B TWI496323 B TW I496323B TW 101112474 A TW101112474 A TW 101112474A TW 101112474 A TW101112474 A TW 101112474A TW I496323 B TWI496323 B TW I496323B
Authority
TW
Taiwan
Prior art keywords
illuminating
light
module
opening
layer
Prior art date
Application number
TW101112474A
Other languages
English (en)
Other versions
TW201342674A (zh
Inventor
陳中豪
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Priority to TW101112474A priority Critical patent/TWI496323B/zh
Priority to US13/859,379 priority patent/US20130265759A1/en
Publication of TW201342674A publication Critical patent/TW201342674A/zh
Application granted granted Critical
Publication of TWI496323B publication Critical patent/TWI496323B/zh

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/001—Arrangement of electric circuit elements in or on lighting devices the elements being electrical wires or cables
    • F21V23/002—Arrangements of cables or conductors inside a lighting device, e.g. means for guiding along parts of the housing or in a pivoting arm
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/10—Construction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Device Packages (AREA)

Description

發光模組
本發明係提供一種發光模組，尤指一種將發光晶片直接安裝在電路板上的發光模組。
發光二極體元件(LED)具有節能的優勢，不論在室內或室外的各種照明應用上，發光二極體元件正逐漸地取代傳統燈泡或日光燈而成為新一代光源。由於單顆發光二極體元件所能提供的光強度有限，通常會將多顆發光二極體元件安裝在一起以構成一發光模組，以視特定場合需要提供足夠的光強度。
傳統的發光二極體元件通常會將發光晶片裝設在絕緣基座上，並利用封裝材料配合絕緣基座將發光晶片密封起來，再藉由導線架所提供的金屬引線，使發光晶片得以與外界電源電連接以發出光線。傳統的發光模組便是將多顆封裝好的發光二極體元件共同安裝在一個電路板上，並且將各個發光二極體元件的金屬引線分別電連接至電路板的導電線路上。
為了簡化，第一圖所示為美國專利US2007/0290307申請案所揭露的發光模組，其採用晶片直接封裝(chip on board，COB)技術，將未經封裝的發光晶片11直接安裝在電路板12上。電路板12具有一金屬基板121、位於金屬基板121上的一絕緣層122，以及位於 絕緣層122上的一導電線路層123。由於發光晶片11直接安裝在金屬基板121上，可藉由金屬基板121的導熱性幫助消散發光晶片11操作時所發出的熱量。發光晶片11的兩電極分別以金屬線15電連接至導電線路層123，藉由導電線路層123與外界電源電連接以供應發光晶片11所需的電源。
為了提高發光模組的發光效率，在導電線路層132上形成有一反射層13，幫助發光晶片11所發出的光線朝遠離電路板方向反射。並且，利用一封裝材料14將發光晶片11封裝起來。這樣的發光模組相較於傳統的發光模組來說，顯然具有簡化結構及製程的優勢。
然而，由於發光晶片11需利用金屬線15與導電線路層123形成電連接，導電線路層123於其鄰近發光晶片11的端部124必須露出於反射層13外，以供金屬線15將該端部124至發光晶片11之間形成電連接，使得發光晶片11與反射層13因此至少間隔一特定距離L，亦即反射層13無法進一步地延伸至該發光晶片11邊緣，部分發光晶片11所發出之光線無法藉助反射層13向外反射，因而減低了發光模組之整體發光效率。
本發明之目的在於提供一種可使反射層的面積最大化，以提高光線向外反射的比率的發光模組。
為達上述目的，本發明之發光模組包含一電路板、一反射層、至少一發光晶片，以及至少一金屬線。電路板具有至少一接墊。反射層位於該電路板上且具有至少一露出該接墊之第一開口以及至 少一露出部分之該電路板的第二開口，其中該第一開口及該第二開口由該反射層之內部部份隔開。發光晶片位於該第二開口內。金屬線具有經由該第一開口連接該接墊的一第一端點，以及由該第一端點延伸跨過該反射層之內部部份上方並電連接位於該第二開口內的該發光晶片的第二端點。
此外，本發明提供之另一發光模組包含一電路板、一反射層，以及至少一發光晶片。電路板具有至少一接墊。反射層位於該電路板上，且具有至少一露出該接墊之第一開口。發光晶片位於該第一開口內。該發光晶片具有至少一位於其下表面且直接地向下連接該接墊的電極；其中該反射層與任一發光晶片間隔一預定距離，該預定距離係小於或等於0.5mm。
本發明可藉此將反射層延伸至發光晶片邊緣，以最大化反射層的面積，提高光線向外反射的比率，增加發光模組之整體發光效率。
<先前技術>
11‧‧‧發光晶片
12‧‧‧電路板
121‧‧‧金屬基板
122‧‧‧絕緣層
123‧‧‧導電線路層
124‧‧‧端部
13‧‧‧反射層
14‧‧‧封裝材料
15‧‧‧金屬線
L‧‧‧特定距離
<實施方式>
21‧‧‧電路板
211‧‧‧金屬基板
212‧‧‧絕緣層
213‧‧‧電路層
214‧‧‧接墊
215‧‧‧電路層
22‧‧‧反射層
221‧‧‧第一開口
222‧‧‧第二開口
23‧‧‧發光晶片
231‧‧‧電極
24‧‧‧金屬線
241‧‧‧第一端點
242‧‧‧第二端點
25‧‧‧環狀突起結構
26‧‧‧保護層
213‧‧‧散熱層
L1‧‧‧第一預定距離
L2‧‧‧第二預定距離
L3‧‧‧第三預定距離
31‧‧‧電路板
311‧‧‧陶瓷基板
312‧‧‧電路層
313‧‧‧接墊
32‧‧‧反射層
33‧‧‧發光晶片
331‧‧‧電極
第一圖為習知之發光模組的一剖視圖；第二圖為本發明之發光模組的第一實施例的剖視圖；第三圖為本發明之發光模組的第一實施例的上視圖；第四圖為本發明之發光模組的第一實施例的立體圖；第五圖為本發明之發光模組的第二實施例的剖視圖；第六圖為本發明之發光模組的第三實施例的剖視圖；第七圖為本發明之發光模組的第四實施例的剖視圖； 第八圖為本發明之發光模組的第五實施例的剖視圖；以及第九圖為本發明之發光模組的第五實施例的上視圖。
有關本發明之技術內容及詳細說明，配合圖式說明如下：
如第二圖所示，為依據本發明之第一實施例之發光模組。該發光模組主要包含有一電路板21、一反射層22、複數發光晶片23，以及複數金屬線24。
在本實施例中，電路板21包含一導熱性佳的金屬基板211、位於該金屬基板211上的一絕緣層212，以及位於該絕緣層212上的一電路層213。電路層213包含至少一接墊214。金屬基板211可為鋁、銅或其他具高熱傳導係數之材料或合金所組成。
反射層22位於電路板21上，並且具有至少一露出該電路層213之接墊214的第一開口221。此外，反射層22更具有至少一露出部分之電路板21的第二開口222。反射層22可為白色或高反射率材質所製成，例如矽膠混合二氧化鈦粒子，使其反射率係大於60%，尤其大於80%。
發光晶片23位於該第二開口222內並直接連接在電路板21的金屬基板211上。在本實施例中，發光晶片23的兩電極皆位於其上表面，故金屬線24是連接至發光晶片23的上表面。發光晶片23可為發光二極體晶片或雷射二極體晶片。
金屬線24係採用打線接合(wire bonding)方式形成，以跨過該反射層22上方的方式來對發光晶片23以及電路板21的電路層213進 行電連接。具體來說，金屬線24具有相反的一第一端點241以及第二端點242。第一端點241經由第一開口221連接接墊214。第二端點242則由第一端點241延伸跨過反射層22上方並電連接位於該第二開口222內的該發光晶片23。
此外，發光模組更包含一位在該反射層22上的環狀突起結構25。在本實施例中，環狀突起結構25是在反射層22形成後，再形成於反射層22上。實際製作時，亦可在同一道製程步驟中，利用同一材料製作一體成型的反射層22與環狀突起結構25。利用環狀突起結構25作為邊界，發光模組可在發光晶片23上方的形成一透明材質的保護層26，用以保護發光晶片23及金屬線24。保護層26之材質可為矽膠、環氧樹脂、或環氧樹脂混合物等。
並且，更可於保護層26之透明材質內添加螢光物質，使保護層26成為一波長轉換層，用以轉換發光晶片23所發出之光線的波長。螢光物質可為釔鋁石榴石(YAG)類螢光粉、矽酸鹽(Silicate)類螢光粉、氮化物類螢光粉、氧化物類螢光粉、鋁氧化物類螢光粉等。
第三圖為第一實施例之發光模組的一上視圖。如圖所示，環狀突起結構25大致是一個圓形，並且環繞於所有的第一開口221及第二開口222的外圍。環狀突起結構25的剖面可為圓柱形、半圓柱形、類圓柱形、三角形、類三角形、梯形、類梯形、方形、類方形或其他封閉截面所構成。
換句話說，環狀突起結構25將所有發光晶片23以及金屬線24。為了使反射層22覆蓋面積最大化，第二開口222之形狀被設計為與 發光晶片23之形狀一致。在本實施例中，發光模組包含數量對應之複數第二開口222及複數發光晶片23，並且該等發光晶片23係以矩陣方式間隔排列，並且任二相鄰之發光晶片23間隔一第一預定距離L1，實際製作時，第一預定距離L1係大於等於0.5mm，尤其大於等於0.6mm。此外，該反射層22與任一發光晶片23間隔一第二預定距離L2，實際製作時，第二預定距離L2係小於等於0.5mm，尤其小於等於0.1mm。該反射層22與連接該接墊214之該金屬線24的第一端點241間隔一第三預定距離L3，實際製作時，第三預定距離L3係小於等於0.5mm，尤其小於等於0.1mm。第四圖是第一實施例的發光模組的成品的一立體示意圖。
藉此，由於金屬線24係以跨過該反射層22上方的方式來對發光晶片23以及電路板21的電路層213進行電連接。金屬線24不會擋在發光晶片23與反射層22之間，因此可盡量地將反射層22延伸至該發光晶片23邊緣，藉此最大化反射層22的面積，可提高發光晶片23所發出之光線向外反射的比率，增加發光模組之整體發光效率。參考第三圖所示，扣除發光晶片23以及金屬線24之端部所佔面積不算，未被反射層22覆蓋面積佔環狀突起結構25所圍面積之比率，或稱開口率，應小於等於20%，尤其小於等於10%。
如第五圖所示，為依據本發明之第二實施例之發光模組。大致與第一實施例相同，不同之處在於本實施例更包含一位於電路板21與該發光晶片23之間的散熱層213。更精確地說，是在電路板21之金屬基板211與發光晶片23之間設置該散熱層213。該散熱層213為絕緣材質所製成且具有良好的導熱效果。藉此，可避免發光晶片23直接與金屬基板211接觸，以減少發光晶片23受高電壓 擊穿的可能性。或者，該散熱層213亦可與電路板21之電路層213為同一材質製成，藉此提高散熱效果，並增進發光晶片23的電光轉換性能。
如第六圖A所示，為依據本發明之第三實施例之發光模組。大致與第一實施例相同，不同之處在於本實施例之電路板採用陶瓷材料之基板。具體來說，該電路板31包含一陶瓷基板311，以及位於該陶瓷基板311上且包含該接墊214的一電路層312。藉此，由於陶瓷基板311具有之良好的導熱性及絕緣性，亦可有效減少發光晶片23受高電壓擊穿的可能性。
第六圖B所示之發光模組與第六圖A之第三實施例相似，不同之處在於兩側之該等接墊214更分別在反射層22下方延伸，並覆蓋第一開口221露出的下方所有區域，藉此儘可能地遮蔽反射率較差之陶瓷基板311，以提高發光模組之整體發光效率。
如第七圖A所示，為依據本發明之第四實施例之發光模組。大致與第一實施例相同，不同之處在於本實施例之發光晶片23之兩電極分別位於其相反的上表面及下表面。因此，發光晶片23之上表面的電極與電路層213的連接方式與第一實施例相同，是利用金屬線24進行連接。發光晶片23之下表面的電極231則是直接地向下連接於電路板21的另一位於反射層下方的電路層215上。
第七圖B所示之發光模組與第七圖A之第四實施例相似，不同之處在於反射層22與環狀突起結構25為利用同一材質所製成的一體成型結構，如此更可節省製程步驟及所需之成本。
如第八圖所示，為依據本發明之第五實施例之發光模組。大致與 第一實施例相同，不同之處在於本實施例之發光晶片23之兩電極331皆位於其下表面上。具體來說，電路板31具有二接墊313。反射層32位於該電路板31上且具有至少一露出該等接墊313之第一開口222。發光晶片23位於該第一開口222內，且該發光晶片23具有二位於其下表面且分別直接地向下連接該等接墊313的電極331。第九圖是本實施例的一示意圖，說明複數發光晶片33之間藉由電路層312的連接方式。
藉此，將發光晶片23與電路層313的連接進一步簡化，無須額外的金屬線，因此可盡量地將反射層32延伸至該發光晶片23邊緣，藉此最大化反射層32的面積，可提高發光晶片23所發出之光線向外反射的比率，增加發光模組之整體發光效率。
以上所述者僅為本發明之較佳實施例，並非用以限定本發明之實施範圍。凡依本發明申請專利範圍所作之等效變化與修飾，皆仍屬本發明專利所涵蓋範圍之內。
21‧‧‧電路板
211‧‧‧金屬基板
212‧‧‧絕緣層
213‧‧‧電路層
214‧‧‧接墊
22‧‧‧反射層
221‧‧‧第一開口
222‧‧‧第二開口
23‧‧‧發光晶片
24‧‧‧金屬線
241‧‧‧第一端點
242‧‧‧第二端點
25‧‧‧環狀突起結構
26‧‧‧保護層
L2‧‧‧第二預定距離
L3‧‧‧第三預定距離

Claims (23)

  1. 一種發光模組，包含：一電路板，具有至少一接墊；一反射層，位於該電路板上，且具有至少一露出該接墊之第一開口以及至少一露出部分之該電路板的第二開口，其中該第一開口及該第二開口由該反射層之內部部份隔開；至少一發光晶片，位於該第二開口內；以及至少一金屬線，具有經由該第一開口連接該接墊的一第一端點，以及由該第一端點延伸跨過該反射層之內部部份上方並電連接位於該第二開口內的該發光晶片的第二端點。
  2. 如申請專利範圍第1項所述之發光模組，其中該電路板具有一金屬基板、位於該金屬基板上的一絕緣層，以及位於該絕緣層上且包含該接墊的一電路層。
  3. 如申請專利範圍第1項所述之發光模組，其中該電路板包含一陶瓷基板，以及位於該陶瓷基板上且包含該接墊的一電路層。
  4. 如申請專利範圍第1項所述之發光模組，更包含一位於該電路板與該發光晶片之間的散熱層。
  5. 如申請專利範圍第1項所述之發光模組，其中該第二開口之形狀與該發光晶片之形狀一致。
  6. 如申請專利範圍第1項所述之發光模組，包含數量對應之複數第二開口及複數發光晶片，該等發光晶片係以矩陣方式排列，並且任二相鄰之發光晶片間隔一第一預定距離。
  7. 如申請專利範圍第1項所述之發光模組，其中該反射層與任一發光晶片間隔一第二預定距離。
  8. 如申請專利範圍第1項所述之發光模組，其中該反射層與連接該接墊之該金屬線的第一端點間隔一第三預定距離。
  9. 如申請專利範圍第1項所述之發光模組，更包含一位在該反射層上且環繞該第一開口及該第二開口的環狀突起結構。
  10. 如申請專利範圍第9項所述之發光模組，其中該環狀突起結構與該反射層為一體成型。
  11. 如申請專利範圍第1項所述之發光模組，更包含一位於該發光晶片上方的波長轉換層。
  12. 如申請專利範圍第1項所述之發光模組，更包含一位於該發光晶片上方的保護層。
  13. 一種發光模組，包含：一電路板，具有至少一接墊；一反射層，位於該電路板上且具有至少一露出該接墊之第一開口；以及至少一發光晶片，位於該第一開口內，該發光晶片具有至少一位於其下表面且直接地向下連接該接墊的電極；其中該反射層與任一發光晶片間隔一預定距離，該預定距離係小於或等於0.5mm。
  14. 如申請專利範圍第13項所述之發光模組，其中該電路板具有一金屬基板、位於該金屬基板上的一絕緣層，以及位於該絕緣層上且包含該接墊的一電路層。
  15. 如申請專利範圍第13項所述之發光模組，其中該電路板包含一陶瓷基板，以及位於該陶瓷基板上且包含該接墊的一電路層。
  16. 如申請專利範圍第13項所述之發光模組，更包含一位於該電路板與該發光晶片之間的散熱層。
  17. 如申請專利範圍第13項所述之發光模組，其中該第一開口之形狀與該發光晶片之形狀一致。
  18. 如申請專利範圍第13項所述之發光模組，其中該第一開口露出二接墊，且該發光晶片具有二位於其下表面且分別直接地向下連接該等接墊的電極。
  19. 如申請專利範圍第13項所述之發光模組，包含數量對應之複數第一開口及複數發光晶片，該等發光晶片係以矩陣方式排列，並且任二相鄰之發光晶片間隔一第一預定距離。
  20. 如申請專利範圍第13項所述之發光模組，更包含一位在該反射層上且環繞該第一開口的環狀突起結構。
  21. 如申請專利範圍第20項所述之發光模組，其中該環狀突起結構與該反射層為一體成型。
  22. 如申請專利範圍第13項所述之發光模組，更包含一位於該發光晶片上方的波長轉換層。
  23. 如申請專利範圍第13項所述之發光模組，更包含一位於該發光晶片上方的保護層。
TW101112474A 2012-04-09 2012-04-09 發光模組 TWI496323B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101112474A TWI496323B (zh) 2012-04-09 2012-04-09 發光模組
US13/859,379 US20130265759A1 (en) 2012-04-09 2013-04-09 Light emitting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101112474A TWI496323B (zh) 2012-04-09 2012-04-09 發光模組

Publications (2)

Publication Number Publication Date
TW201342674A TW201342674A (zh) 2013-10-16
TWI496323B true TWI496323B (zh) 2015-08-11

Family

ID=49292168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101112474A TWI496323B (zh) 2012-04-09 2012-04-09 發光模組

Country Status (2)

Country Link
US (1) US20130265759A1 (zh)
TW (1) TWI496323B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572059B (zh) * 2013-10-30 2017-02-21 光寶光電（常州）有限公司 發光二極體裝置
US20160020370A1 (en) * 2014-07-21 2016-01-21 GE Lighting Solutions, LLC Thin film with multilayer dielectric coatings for light emitting diode (led) lead frame and chip-on-board (cob) substrate reflector
JP6681139B2 (ja) * 2014-12-24 2020-04-15 日亜化学工業株式会社 発光装置
KR102641716B1 (ko) * 2015-08-03 2024-02-29 루미리즈 홀딩 비.브이. 반사성 측면 코팅을 가지는 반도체 발광 디바이스
JP6485385B2 (ja) * 2015-11-24 2019-03-20 豊田合成株式会社 発光装置
CN106992234A (zh) * 2016-01-21 2017-07-28 宏齐科技股份有限公司 Led器件
TWI648871B (zh) * 2017-09-22 2019-01-21 台灣愛司帝科技股份有限公司 發光模組的製作方法
TWI837550B (zh) * 2021-11-19 2024-04-01 晶元光電股份有限公司 Led顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163587A1 (en) * 2005-01-21 2006-07-27 Erchak Alexei A Packaging designs for LEDs
TW200741136A (en) * 2006-04-28 2007-11-01 Delta Electronics Inc Light emitting apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
KR100524098B1 (ko) * 2004-09-10 2005-10-26 럭스피아 주식회사 반도체 발광장치 및 그 제조방법
US7303315B2 (en) * 2004-11-05 2007-12-04 3M Innovative Properties Company Illumination assembly using circuitized strips
US7419839B2 (en) * 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
JP4535928B2 (ja) * 2005-04-28 2010-09-01 シャープ株式会社 半導体発光装置
JP5268082B2 (ja) * 2006-02-22 2013-08-21 シチズン電子株式会社 光半導体装置
TW200819841A (en) * 2006-10-30 2008-05-01 Au Optronics Corp Display device, back-lit module, and packaging structure of light emitting diode
US7514724B2 (en) * 2007-03-23 2009-04-07 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Solid state light source having a variable number of dies
US7524087B1 (en) * 2007-11-16 2009-04-28 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optical device
TWD134727S1 (zh) * 2009-02-04 2010-05-01 億光電子工業股份有限公司 發光二極體裝置
JP2010212508A (ja) * 2009-03-11 2010-09-24 Sony Corp 発光素子実装用パッケージ、発光装置、バックライトおよび液晶表示装置
WO2011066421A2 (en) * 2009-11-25 2011-06-03 Cooper Technologies Company Systems, methods, and devices for sealing led light sources in a light module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163587A1 (en) * 2005-01-21 2006-07-27 Erchak Alexei A Packaging designs for LEDs
TW200741136A (en) * 2006-04-28 2007-11-01 Delta Electronics Inc Light emitting apparatus

Also Published As

Publication number Publication date
TW201342674A (zh) 2013-10-16
US20130265759A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
TWI496323B (zh) 發光模組
US9420642B2 (en) Light emitting apparatus and lighting apparatus
TWI606616B (zh) 發光裝置封裝件
JP2010062005A (ja) ランプ
JPWO2014091655A1 (ja) 発光装置、照明用光源及び照明装置
CN103511879B (zh) 发光模块
TW201538887A (zh) 發光二極體組件及應用此發光二極體組件的發光二極體燈泡
JP2017162942A (ja) 発光装置、及び、照明装置
CN102315372A (zh) 发光模块以及照明装置
US20110186975A1 (en) Semiconductor package and manufacturing method thereof
JP5870258B2 (ja) 電球形ランプ及び照明装置
CN103199173A (zh) 发光二极管芯片、封装基板、封装结构及其制法
JP5275140B2 (ja) 照明装置及び発光装置
JP2018206886A (ja) 発光装置、及び、照明装置
US10088133B2 (en) Mounting substrate, light-emitting apparatus, and illumination apparatus
JP2014135437A (ja) 発光モジュール、照明装置および照明器具
KR20140004351A (ko) 발광 다이오드 패키지
JP2017034134A (ja) 発光装置、及び、照明装置
CN103367343A (zh) 发光模块
CN101465395A (zh) 发光二极管
US20190013449A1 (en) Light-emitting device, illuminating apparatus, and mounting board
US20160035942A1 (en) Light-emitting apparatus having light-pervious plate
CN204573616U (zh) 灯泡形灯及照明装置
JP5417556B1 (ja) 電球形ランプ及び照明装置
KR101921127B1 (ko) 조명 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees