[go: up one dir, main page]

TWI466816B - 筆直直立奈米線陣列結構及其製造方法 - Google Patents

筆直直立奈米線陣列結構及其製造方法 Download PDF

Info

Publication number
TWI466816B
TWI466816B TW98145912A TW98145912A TWI466816B TW I466816 B TWI466816 B TW I466816B TW 98145912 A TW98145912 A TW 98145912A TW 98145912 A TW98145912 A TW 98145912A TW I466816 B TWI466816 B TW I466816B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
nanowire
substrate
controlling
Prior art date
Application number
TW98145912A
Other languages
English (en)
Other versions
TW201121878A (en
Inventor
Hsilien Hsiao
Original Assignee
Univ Tunghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tunghai filed Critical Univ Tunghai
Priority to TW98145912A priority Critical patent/TWI466816B/zh
Priority to US12/938,387 priority patent/US8617967B2/en
Publication of TW201121878A publication Critical patent/TW201121878A/zh
Application granted granted Critical
Publication of TWI466816B publication Critical patent/TWI466816B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/143—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies comprising quantum structures
    • H10F77/1437—Quantum wires or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

筆直直立奈米線陣列結構及其製造方法
本揭示內容是有關於一種薄膜基板；且特別是有關於一種具奈米線陣列之薄膜基板，此奈米線可以是導體、半導體、或絕緣體。
具奈米線陣列之薄膜基板的應用面極廣，包括薄膜太陽能板，各種抗反射層，以及場發射顯示器(Field Emission Display,FED)等。然而，習知之筆直直立奈米線陣列只可透過對單晶基板選擇性蝕刻技術獲得，或只能在晶格常數匹配之特定單晶基板上透過金屬催化磊晶成長，材料選擇性十分受限。且結晶基板有諸如價格昂貴、材料短缺及形狀、尺寸受限等難以克服的缺陷。在非晶基板上所合成之奈米線則因成長方向不易受控制，常會有東倒西歪、互相交纏，無法筆直直立著，而衍生諸多缺陷。
以抗反射層而言，由於奈米線成長方向不易受控制，常常東倒西歪，無法產生漸變折射率作用，導致其抗反射頻譜及入射角度範圍較為狹窄，抗反射能力較差。
以場發射顯示器為例，使用奈米碳管或奈米線作為發射源之場發射顯示器，其每根奈米碳管或奈米線的形狀不一、長度不均、直立性不齊，影響場發射顯示器影像均勻度及可靠度。
以薄膜太陽能板為例，所合成之奈米線陣列成長方向不易受控制，容易互相交纏，影響後續結構之製作及太陽光能轉換效率之提升。
本揭示內容之一技術態樣在於提供一種筆直直立奈米線陣列結構，至少可應用於一抗反射層、一場發射顯示器及一薄膜太陽能板，藉以提升其效能。
根據本揭示內容之一技術態樣，提出一種筆直直立奈米線陣列結構，係用以作為一抗反射層，包括一底層及多個椎狀奈米線柱。這些椎狀奈米線柱係均勻分布於底層上，而且每一個椎狀奈米線柱係朝相同之方向生長而成，因而具有一致之生成方向。因此，這些椎狀奈米線柱在上述底層之表面形成一均勻粗糙面，以提升其抗反射能力。
根據本揭示內容之一技術態樣，另提出一種筆直直立奈米線陣列結構，係用以作為一場發射顯示器(FED)。其包括一基板、一陰極導電層、多個椎狀奈米線柱、一網狀閘極層、一陽極透明導電層及一螢光層。陰極導電層係位於基板上，而前述多個椎狀奈米線柱則係規則排列於陰極導電層上，以作為多個發射子。值得注意的是，每一個椎狀奈米線柱之長度可達100nm到1000um。網狀閘極層具有多個規則排列之網孔以相對應前述多個椎狀奈米線柱。最後，陽極透明導電層便用以接收這些發射子所發射之電子束，並由螢光層轉換為可見光。
根據本揭示內容之一技術態樣，又提出一種筆直直立半導體奈米線陣列結構，以作為一薄膜太陽能板。其包括一基板、一下電極層、多個半導體椎狀奈米線柱與一上電極層。下電極層係位於基板上，而多個半導體椎狀奈米線柱則生成於下電極層上，每一個半導體椎狀奈米線柱係朝相同之方向成長，因而具有一致之生成方向，且每一個半導體椎狀奈米線柱都包括至少一基極半導體層與一射極半導體層；基極半導體層位於下電極層上，而射極半導體層則位於基極半導體層上。最後，上電極層位於多個半導體椎狀奈米線柱上。
值得一提的是，前述之基板可為一非晶基板。藉此，本實施方式之筆直直立奈米線陣列結構，應用於抗反射層、或場發射顯示器、或薄膜太陽能板時，可以克服結晶基板造價高昂、材料短缺及形狀、尺寸受限之窠臼。而可以應用在如玻璃、陶瓷、合成塑脂、橡膠、金屬箔片等固定或可扭曲基板上。
本揭示內容之另一技術態樣在於提供一種筆直直立奈米線陣列結構之製造方法，以克服習知之奈米線陣列無法筆直直立的缺陷。
根據本揭示內容之另一技術態樣，提出一種筆直直立奈米線陣列結構之製造方法，係應用於製造一抗反射層，包括下列步驟：首先，提供一基板。然後，鋪設一金屬觸媒於基板上。接下來，於一氣相沉積環境中，生成多個椎狀奈米線柱於基板上。值得注意的是，上述生成多個椎狀奈米線柱的步驟包括：控制氣相沉積環境之一濃度梯度。控制氣相沉積環境之一長晶熱源方向。控制氣相沉積環境之一電位梯度。
具體而言，控制濃度梯度包括控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向。而控制長晶熱源方向包括控制氣相沉積環境之長晶熱源方向、基板溫度及基板周遭環境之溫度梯度。
根據本揭示內容之另一技術態樣，另提出一種筆直直立奈米線陣列結構之製造方法，係應用於製造一場發射顯示器(FED)，包括下列步驟：首先，提供一基板。然後，鋪設一陰極導電層及一金屬觸媒於基板上。接下來，於一氣相沉積環境中，生成多個椎狀奈米線柱於陰極導電層上，以作為多個發射子。值得注意的是，上述生成多個椎狀奈米線柱的步驟包括：控制氣相沉積環境之一濃度梯度。控制氣相沉積環境之一長晶熱源方向。控制氣相沉積環境之一電位梯度。然後，架構一網狀閘極層於這些椎狀奈米線柱上，且網狀閘極層具有多個規則排列之網孔以相對應前述多個椎狀奈米線柱。最後，建立一螢光層及一陽極透明導電層於網狀閘極層上以接收發射子所發射之電子束並產生螢光，陽極導電層與網狀閘極層間具有一電場空間以供電子束行進。
具體而言，上述控制濃度梯度包括控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向。而控制長晶熱源方向包括控制氣相沉積環境之長晶熱源方向、基板溫度及基板周遭環境之溫度梯度。
根據本揭示內容之另一技術態樣，又提出一種筆直直立半導體奈米線陣列結構之製造方法，係應用於製造一薄膜太陽能板，包括下列步驟：首先，提供一基板。然後，鋪設一下電極層及一金屬觸媒於基板上。接下來，於一氣相沉積環境中，生成多個半導體椎狀奈米線柱於下電極層上，生成條件包括：控制氣相沉積環境之一濃度梯度。控制氣相沉積環境之一長晶熱源方向。控制氣相沉積環境之一電位梯度。最後，鋪設一上電極層於上述多個半導體椎狀奈米線柱上。
具體而言，控制濃度梯度包括控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向。而控制長晶熱源方向包括控制氣相沉積環境之長晶熱源方向、基板溫度及基板周遭環境之溫度梯度。此外，生成多個半導體椎狀奈米線柱於下電極層上的時候，更可利用一氫化加熱處理程序，以去除多餘部分並修整這些半導體椎狀奈米線柱之形貌；以及利用一固態再結晶程序，以使這些半導體椎狀奈米線柱周圍非晶結構轉變為結晶結構。而上述鋪設上電極層的具體做法，可為在半導體椎狀奈米線柱表面上沉積至少一半導體層。
藉此，本實施方式之筆直直立奈米線陣列結構之製造方法，可於任意基板上，生成方向一致且尖細如絲的筆直直立奈米線陣列。
請參照第1圖，第1圖係為本揭示內容一實施方式之筆直直立奈米線陣列結構的結構示意圖，其係用以作為一抗反射層100。第1圖中，本實施方式之抗反射層100包括一底層110及多個密佈於底層110上的椎狀奈米線柱120。這些椎狀奈米線柱120係均勻分布於底層110上，而且每一個椎狀奈米線柱係朝相同之方向生長而成，因而具有一致之生成方向。藉此，這些椎狀奈米線柱120在上述底層110之表面形成一均勻粗糙面，以提升其抗反射能力。
錐狀奈米柱結構具有降低反射率特點之原理解釋如下：當錐狀奈米柱尺寸、間距在次光波波長下，光波所感受到的介質折射率為奈米柱本身折射率及奈米柱間空氣折射率。因此，在等效介質效應影響下，由尖端往下，隨著錐狀奈米柱直徑增加，空氣體積減少，折射率從空氣折射率漸進增加變為薄膜折射率，達到漸變折射率特性。相對於傳統抗反射鍍膜方式所能得到的抗反射效果具有更寬抗反射頻寬、更高抗反射能力、更廣抗反射角度等特性。而當錐狀奈米柱尺寸、間距在光波波長以上，則形成類似於粗糙化(Texturing)表面結構，入射光在表面會發生多重反射，達到降低反射率目的。因此錐狀奈米柱結構可有效降低光反射率，增加光吸收效率。
更進一步的說，由於一般的抗反射層無法達到漸變折射率的作用，也缺乏粗糙結構所導致多重反射機制，因而或多或少會有物理上的光學性質單一，抗反射能力較低的缺陷。然而，本實施方式之椎狀奈米線柱120可於底層110上形成奈米級的均勻粗糙面，且椎狀奈米線柱120與底層110之夾角可達80度到90度，椎狀奈米線柱120之長度更可生長到100nm至1000um的程度，而椎狀奈米線柱120之底部直徑可為10nm到3000nm，頂點直徑則為1nm到1000nm。因此，本實施方式可以提供微結構特別細長的均勻粗糙面，以提升抗反射層100的抗反射能力。
值得一提的是，底層110可為一非晶底層，例如為一玻璃底層、或一陶瓷底層、或一合成樹酯底層或一金屬箔片。換句話說，椎狀奈米線柱120可以生長在非晶底層上，因而克服基板材料的局限性。
此外，值得一提的是，本實施方式可依照所應用抗反射波長範圍選擇適當的奈米線材質。例如，抗反射波段為可見光，則可選擇能隙大於紫光能量的材料，而達到可見光範圍的抗反射效果；或抗反射波段為紅外光，則可選擇能隙大於紅外光能量的材料，而達到紅外光波段的抗反射效果。
請參照第2圖，第2圖係為本揭示內容一實施方式之筆直直立奈米線陣列結構的結構示意圖，其係用以作為一場發射顯示器200。第2圖中，本實施方式之場發射顯示器200包括一基板210、一陰極導電層220、多個椎狀奈米線柱230、一網狀閘極層240及一陽極透明導電層250及一螢光層260。陰極導電層220係位於基板210上，而前述多個椎狀奈米線柱230則係規則排列於陰極導電層220上，以作為多個發射子。值得注意的是，每一個椎狀奈米線柱230之長度可達100nm到1000um。網狀閘極層240具有多個規則排列之網孔241以相對應前述多個椎狀奈米線柱230。最後，陽極導電層250便用以接收這些發射子所發射之電子束，並由螢光層260轉換為可見光。
具體而言，椎狀奈米線柱220之長度因可達100nm到1000um，而可作為一優良的發射子。椎狀奈米線柱230與陰極導電層220之夾角可達80度到90度，椎狀奈米線柱230之底部直徑可控制在10nm到3000nm，而椎狀奈米線柱之頂點直徑則可達1nm到1000nm。
底層210可為一非晶底層，例如為一玻璃底層、或一陶瓷底層、或一合成樹酯底層或一金屬箔片。換句話說，椎狀奈米線柱230可以生長在非晶底層上，此非晶底層可以是任何形狀，也可以是可扭曲的，因而可以製作出可扭曲型顯示器。
請參照第3圖，第3圖係為本揭示內容一實施方式之筆直直立半導體奈米線陣列結構的結構示意圖，其係應用於一薄膜太陽能板300。第1圖中，本實施方式之薄膜太陽能板300包括一基板310、一下電極層320、多個半導體椎狀奈米線柱330與一上電極層340。下電極層320係位於基板310上，而多個半導體椎狀奈米線柱330則生成於下電極層320上，每一個半導體椎狀奈米線柱330都具有一致之生成方向，且每一個半導體椎狀奈米線柱330都包括基極半導體層331與一射極半導體層332；基極半導體層331位於下電極層320上，而射極半導體層332則位於基極半導體層331上。最後，上電極層340位於這些半導體椎狀奈米線柱330上。
值得注意的是，本實施方式之薄膜太陽能板300中，每一個半導體椎狀奈米線柱330都具有一致之生成方向；此生長方向與基板310之夾角可達到80度到90度。而若基於特殊考量，生長方向亦可受控於使用者之需求，控制生長方向之方法將詳述於後。
另外，半導體椎狀奈米線柱330之長度可控制於100nm到1000um，半導體椎狀奈米線柱330之底部直徑可控制於10nm到3000nm，而半導體椎狀奈米線柱330之頂點直徑可控制於1nm到1000nm。因此，本實施方式之薄膜太陽能板300可以具有良好的量子尺寸效應，能對於全波長之太陽光的各波段，展現良好的光電轉換效率。
其工作原理茲解釋如下：就光電能轉換效率來探討之，半導體量子點為零維度結構，本身就具有量子侷限效應，適合調變其尺寸來改變電子能態結構，達到跟太陽光譜匹配。而錐狀奈米柱其幾何結構在底部區域屬於三維結構，但在頂端卻近似於一維結構，因此就載子而言，其空間束縛尺寸由底部往上會逐漸縮小，空間束縛效應會逐漸增強，造成載子在材料內的能態結構會逐漸偏離塊材特性。承上所述，錐狀奈米柱中原本材料的塊材電子能帶特性會逐漸被破壞，類分子態電子結構特性則逐漸形成，當空間束縛尺寸小於量子侷限尺寸時，材料的能隙逐漸增加。同時，電子躍遷機率提高，光吸收係數逐漸增加；在錐狀奈米柱的頂端，其能隙較大、光吸收係數較高，越往錐狀奈米柱底部，其能隙及光吸收係數逐漸縮小，轉化為塊材特性。
所以本實施方式選用半導體椎狀奈米線柱330，製造出具有能隙、光吸收係數漸變的結構，以充分吸收太陽光譜中不同能量的光子，將光能轉化為電能，提高其轉換效率。
另一方面，本實施方式之基板310可為非晶基板，從載子收集效益來探討之，一般太陽能板不可能在非晶基板上沉積製備出單晶薄膜，所以結晶薄膜其實就是所謂的多晶薄膜。但是，就光激載子(photoexcited carriers)而言，只要從載子產生到注入電極這段過程不會遭受到晶粒與晶粒的過度區域缺陷的捕捉，這個多晶薄膜就等同於單晶薄膜。因此，實際上來說，多晶薄膜的品質較差，但其載子所必須移動注入電極距離較短，則其載子收集效率差異不大。而多晶薄膜不論沈積方法為何、溫度多高，因為缺乏晶種的誘導控制，其材料品質一定較單晶晶圓差，所以必須縮小載子移動注入電極的距離。若將p-n或p-i-n接面從直向改為側向結構，就算結晶中的缺陷密度增高，其開路電壓、短路電流及光電轉換效率都不易受到影響；也就是說，當所製備的結晶薄膜有較高的缺陷密度時，相對於傳統直向的p-n或p-i-n接面結構，側向的接面結構的太陽光電池仍可維持高轉換效率；尤其當為了增加光吸收效率，而提高薄膜厚度時，兩種結構的差異會更加明顯。
所以本實施方式之半導體椎狀奈米線柱130因具有斜側向p-n接面結構，其載子收集效率可與單晶晶圓相當，因而可獲得較高光電轉換效率。此外，斜側向的p-n接面結構，有較大的接面面積，從單晶晶圓太陽光電池可知，較大的接面面積可以得到較高的光電流，對轉換效率的進一步提昇有幫助。
就結晶薄膜品質來探討之，由於結晶薄膜的品質會影響到載子收集效率，如果結晶薄膜缺陷密度太高，雖然有斜側向p-n接面的設計，其載子收集效率還是不足，會影響到轉換效率，所以高品質的多晶薄膜是結晶薄膜太陽光電池相當重要的部分。而本實施方式之半導體椎狀奈米線柱330因其錐狀奈米柱薄膜在沈積過程中會同時合成單晶錐狀奈米柱及非晶薄膜，在後續退火再結晶的過程中，所合成的單晶錐狀奈米柱就扮演晶種的角色，讓非晶薄膜透過固相磊晶(solid phase epitaxial crystallization)轉化為結晶，達到每一根單晶錐狀奈米柱與周圍薄膜結合成為同一晶相的晶粒，使缺陷密度降低到接近多晶晶圓的標準。所以，本實施方式之半導體椎狀奈米線柱330能達到所需要的高品質要求。
接下來，請繼續參考第4圖，第4圖係為本揭示內容另一實施方式之筆直直立半導體奈米線陣列結構的結構示意圖，其係應用於一薄膜太陽能板300。第4圖中，本實施方式之薄膜太陽能板300更包含一半導體量子點層333、一粗糙層350、一中間層360及一背反射層370。半導體量子點層333係位於基極半導體層331與射極半導體層332間。粗糙層350係位於基板310與下電極層320間。中間層360係位於粗糙層350與下電極層320間。背反射層370係位於中間層360與下電極層320間。
其工作原理茲解釋如下：從入射光子捕捉效率來探討之，以單晶矽晶圓太陽光電池設計發展歷程為例，如果沒有進行表面粗糙化處理，只以抗反射層來降低入射光子反射的話，大約會有10%的入射光子會被反射回大氣。實驗證實當進行矽晶圓表面粗糙化處理後，其反射率可以大幅降低至3%，也就是會增加7%的光子，對整體轉換效率會提高1~2%，約比未經粗糙化處理之太陽能板的轉換效率提高一成。粗糙化不只是在面對光子入射的表面上要處理，在層與層介面處都必須粗糙化，否則光子從一層進入到另一層時，仍會發生反射。所以表面粗糙化的設計不論是在晶圓太陽光電池或薄膜太陽光電池都是很重要的。在晶圓太陽光電池的表面粗糙化是用化學蝕刻方式直接消耗部分的矽晶圓達到粗糙化的目的，在薄膜太陽光電池中，因為所沈積的薄膜太薄了，無法直接化學蝕刻方式形成粗糙表面，所以一般或者是直接粗糙處理基板，或者沈積具有非等向性化學蝕刻性質的薄膜(如氧化鋅)，再粗糙化處理此薄膜。
本實施方式可稱之為粗糙化處理的結構至少有二，第一為半導體椎狀奈米線柱330所形成的奈米錐陣列；第二為粗糙層350的存在。錐狀奈米柱結構具有降低反射率特點。當錐狀奈米柱尺寸、間距在次光波波長下，光波所感受到的介質折射率為奈米柱本身折射率及奈米柱間空氣折射率，因此在等效介質效應影響下，由尖端往下，隨著錐狀奈米柱直徑增加，空氣體積減少，折射率從空氣折射率漸進增加變為薄膜折射率，達到漸變折射率特性，相對於傳統抗反射鍍膜方式所能得到的抗反射效果具有更寬抗反射頻寬、更高抗反射能力、更廣抗反射角度等特性。而當錐狀奈米柱尺寸、間距在光波波長以上，則形成類似於粗糙化(Texturing)表面結構，入射光在表面會發生多重反射，達到降低反射率目的。因此錐狀奈米柱結構可有效降低光反射率，增加光吸收效率。
從光子吸收厚度來探討之，理論上結晶矽薄膜太陽光電池如果要展現與單晶矽晶圓太陽光電池相當的效率，勢必也要有相當的光子吸收厚度；以矽而言，約需要50微米厚度，但實際上，以中溫製程，或以低溫沈積非晶薄膜，然後固相再結晶技術而言是很難做到的。
不過，就金屬催化奈米柱合成技術來說，透過金屬觸媒不斷的吸附反應氣體元素、擴散、過飽和、析出等過程，可以達到每分鐘成長一微米長度結晶奈米柱的沈積速度。對於增加光子吸收效率有很大的作用。再透過背反射層370，有機會達到單晶矽晶圓太陽光電池光子吸收效率。
就製造技術來探討之，本實施方式除了在金屬催化奈米柱合成階段，與非晶薄膜太陽光電池或非晶固相再結晶技術所製造之結晶薄膜太陽光電池不同外，另一個能達到筆直豎立作用的，就是在合成過程中讓反應氣體先與熱鎢絲反應裂解，透過調變熱鎢絲所施加的電壓、電流、溫度及反應腔壓力、氣體流量等特性來控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向、控制氣相沉積環境之一長晶熱源方向、基板溫度及基板周遭環境之溫度梯度、以及控制氣相沉積環境之一電位梯度。所以不論基板310是玻璃、金屬箔片或陶瓷，也不管製造過程是批次生產(batch)，或捲繞式(roll-to-roll)生產，都能利用產業界現有架構機台設備來實現之。
值得一提的是，在合成錐狀奈米柱時，應同時或再沉積薄膜層來填補奈米柱跟柱間的縫隙，因為奈米柱底部結構相當繁雜，包含未催化成長之觸媒-半導體合金顆粒、成長一小段後停止成長的奈米線、非晶薄膜等，但如果調變觸媒金屬、反應氣體組成及製程條件就可成長出半導體椎狀奈米線柱330。
接下來，茲詳述本實施方式各層結構如下：基板310可以是導電的或者是絕緣的。導電的基板310包括整塊基板310都是導電的，或者是基板310上面有一或數層導電薄膜。如鎳(Ni)、鉻(Cr)、鐵(Fe)、鋁(Al)、鉬(Mo)、鈮(Nb)、鉭(Ta)、釩(V)、鈦(Ti)、銠(Rh)等；或其合金如不銹鋼等。就加工、強度、化學穩定性及成本考量，其中以不銹鋼、鋁較為適合。不導電基板310包括玻璃(glass)、陶瓷(ceramic)、合成樹酯(如：polyester、polyethylene、polycarbonate、cellulose acetate、polypropylene、polyvinyl chloride、polyvinylidene chloride、polystyrene、polyamide)等。
基板310可以是任意形狀，如平板狀(plate)、薄片狀(sheet)、帶狀(belt)、圓柱狀(cylindrical)、圓弧狀(curve)、球狀等，也可以是可扭曲(flexible)的。可以依照不同用途選擇適當形狀使用。
基板310可以是單一材質，也可以是單一材質上面鍍有多層薄膜，這些薄膜可以是導電的，也可以是絕緣的，也可以是混合推疊的。這些薄膜可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、電化學處理(electro-chemical treatment)、塗佈(dip coating)、印刷(screen printing)、化學氣相沉積(chemical vapor deposition)等方式沉積製造。
如果基板310表面上未鍍有粗糙層350，則應具有粗糙表面。此粗糙表面可以是濕式化學蝕刻(如硫酸、硝酸、草酸、磷酸、氫氟酸、氯酸或其混合溶液)、電化學蝕刻、乾式電漿化學蝕刻(如CF4、SF6、XeF2、ClF2、BrF2、Cl2等含鹵素元素的氣體分子)、機械研磨或噴砂處理(sand blast)等方式製造出來的，其粗糙度約介於0.1微米至10微米間。
基板310的厚度可以依據實際應用決定。一般而言，如果是要使用在可扭曲(flexible)用途，基板厚度越薄越好，不過考量到基板在製造及應用過程中之運輸移動所需的機械強度，厚度大約介於10微米至1000微米間。此外，重量、成本及機械強度也是厚度考量要素。
基板310的選擇，還需考慮耐熱性，在本實施方式中，基板310係選用可以承受攝氏250度以上的製程溫度達一小時的材質。
粗糙層350是為了提供具圓弧狀粗糙表面，供後續沉積之背反射層370延續此粗糙形貌，達到高效能光散射目的。其材質可以是導電的或絕緣的。
粗糙層350可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、電化學處理(electro-chemical treatment)、塗佈(dip coating)、印刷(screen printing)、化學氣相沉積(chemical vapor deposition)等方式沉積製造。其厚度約介於0.1微米至10微米間。
粗糙層350可以是沉積時透過製程參數調控，直接形成圓弧狀表面形貌，也可以先沉積平坦薄膜，再利用濕式化學蝕刻(如硫酸、硝酸、草酸、磷酸、氫氟酸、氯酸或其混合溶液)、電化學蝕刻、乾式電漿化學蝕刻(如CF4、SF6、XeF2、ClF2、BrF2、Cl2等含鹵素元素的氣體分子)、離子撞擊、(ion bombardment)機械研磨或噴砂處理(sand blast)等方式製造出來的中間層360之存在意義如下：為了避免基板310及粗糙層350中的元素或雜質在後續高溫製程中，擴散摻入背反射層370甚至半導體椎狀奈米線柱330，而影響薄膜特性，應在粗糙層350表面上沉積一層薄膜，作為擴散阻隔之用，即中間層360。
另外，在薄膜太陽光電池中，為了增加模組電壓，常必須將薄膜太陽光電池分隔成多組光電池，再串聯以增加電壓，因此各組光電池必須達到完全隔絕狀態，故光電池下電極以下都必須絕緣隔離，對於導電基板310或絕緣性不佳的基板310，必須沉積一層絕緣層作為隔離之用，而中間層360便可應用於此。
此外，氧化物因其化學性質，較易與酸鹼溶液或氣體產生非等向性反應，適合製作粗糙層350；但也較容易跟金屬薄膜產生氧化還原反應，而影響金屬薄膜與氧化物薄膜之間的界面成分、結構，甚至裂化薄膜的附著性，而易導致薄膜剝離現象發生。故中間層360可以扮演擴散阻隔層、絕緣隔離層及附著層作用。
中間層360材質一般以金屬氧化物為主，必須具有與金屬薄膜匹配之良好熱膨脹係數，以免在後續高溫製程，因熱脹冷縮而造成薄膜剝離現象。同時中間層360薄膜也必須具備良好的絕緣性質，才能避免漏電現象發生。當然其結構要相當緻密、穩定及耐高溫，能阻擋及避免雜質擴散。
考量到被反射層370薄膜是以銀或鋁系金屬材質為主，所以中間層360薄膜材質應以氧化鋁(Al2O3)、氮化鋁(AlN)或氮化硼(BN)等實現之。其厚度從一奈米至數十奈米皆可。中間層360可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、化學氣相沉積(chemical vapor deposition)、電化學氧化處理(electro-chemical oxidation)、電漿輔助化學氣相沉積(plasma enhanced CVD)或原子層沉積(ALD;atomic layer deposition)等方式製備。
就氧化鋁薄膜製備而言，可以直接利用氧化鋁靶材濺鍍，或利用鋁靶材在氧氣或水氣氣氛下濺鍍；也可以先沉積鋁薄膜，再以氣體或離子氧化或電化學陽極氧化處理方式形成。
背反射層370是薄膜太陽光電池元件中的重要部分，因為薄膜太陽光電池中光吸收層係為一很薄的半導體層，一般遠小於光吸收光學厚度，因此必須藉由背反射層370將未被吸收的光線反射，同時增長光線在光吸收層中傳播距離，以增加光吸收效率。
背反射層370主要由金屬薄膜所構成，可以包括如銀(Ag)、鋁(Al)或多層金屬薄膜，為增強化學穩定性，必要時可摻入少量(約0.01~10重量百分濃度)的鉬(Mo)、鈦(Ti)、矽(Si)或錳(Mn)等元素。
背反射層370的厚度依照所使用金屬的不同，從數十奈米至數百奈米不等。這些金屬薄膜可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、塗佈(dip coating)、印刷(screen printing)、化學氣相沉積(chemical vapor deposition)等方式沉積。
背反射層370必須具有粗糙表面。此粗糙表面可以是延續基板粗糙表面形成，也可以是利用製程參數的調控，使所沉積的薄膜具有不規則表面。此粗糙表面結構讓光線不會直接反射回去，而是以散射方式來增加光吸收效率。
下電極層320可為金屬薄膜，除了作為收集載子電流的電極外，還可作為金屬催化合成半導體奈米柱、金屬誘發固相結晶所需的觸媒金屬；此外，還可在p型半導體層下緣形成p+層作為背表面電場(back surface field)；因此下電極層320以連續沈積多層薄膜方式最為適合。
下電極層320可以是由高電導率的金屬，也可以是由金屬及透明導電膜所構成的多層結構。當下電極層320是由高電導率的金屬，如銀(Ag)、鋁(Al)等所構成時，可以是任一金屬所構成之單層電極，或多種金屬所構成之合金單層電極，也可以是兩種金屬以上所構成之多層電極結構。這些金屬薄膜可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、塗佈(dip coating)、印刷(screen printing)或化學氣相沉積(chemical vapor deposition)等方式沉積。為增強化學穩定性，必要時可摻入少量(約0.01~10重量百分濃度)的鉬(Mo)、鈦(Ti)、矽(Si)或錳(Mn)等元素。
當下電極層320是由透明導電層所構成時，主要由金屬氧化物薄膜所構成，如摻鋁氧化鋅(ZnO:Al)或氧化銦錫(ITO;Indium Tin Oxide)。其厚度從數百奈米至數千奈米。這些金屬氧化物薄膜可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)或化學氣相沉積(chemical vapor deposition)等方式沉積。摻鋁氧化鋅濺鍍沈積可以利用含0.5~10重量百分濃度氧化鋁之氧化鋅靶材，或含0.5~10重量百分濃度鋁之鋅靶材；在氬氣(Ar)及氧氣(O2)或水氣(H2O)氣氛下濺鍍沈積，藉由調控基板溫度、濺鍍功率、氣體流量、製程壓力、偏壓等參數，達到調變導電度、表面粗糙度等特性。
下電極層320直接關係到太陽光電池效率表現，如果導電度太小，則串聯電阻(series resistance)會增加，而導致光電轉換效率的降低。另一方面，薄膜太陽光電池在製造過程中或多或少存在一些漏電路徑(leakage path)，如果導電度太大，會造成漏電流提高，導致分流電阻(shunt resistance)增加，而降低光電轉換效率。因此較理想下電極層320的電導率約為10-8 (1/Ωcm)至10-2 (1/Ωcm)。
此外，下電極層320厚度均勻性也會嚴重影響太陽光電池效率表現，導電層較厚區域，其開路電壓(open-circuit voltage)會降低，連帶拉低整個元件的開路電壓，而降低光電轉換效率。
當下電極層320是由透明導電層所構成時，透明導電層與背反射層370介面品質會嚴重影響光線反射效果，尤其當沈積金屬氧化物在金屬薄膜上作為透明導電層時，介面處易發生氧化還原反應。因此製程溫度不宜過高。為解決此問題，可以在金屬薄膜上先沈積一層薄(如氧化鋁)，以避免氧化還原反應的發生。
於本實施方式中，下電極層320主要薄膜不論是金屬膜或透明導電的金屬氧化物薄膜，其表面上，仍可沉積數層超薄金屬膜，作為合成基極半導體層所需要的觸媒金屬。這些金屬觸媒包括鋁(Al)、鎳(Ni)、鐵(Fe)、鈷(Co)、金(Au)、鎵(Ga)、銦(In)或鈀(Pd)等。其各層厚度介於一奈米至數十奈米之間。此外必要時還需包含p型摻雜金屬層，如硼、鋁(Al)、鎵(Ga)、銦(In)...等；此p型摻雜金屬層主要目的為形成p+摻雜，產生背面表面電場(surface back field)，以利光電流的收集。
下電極層320薄膜之構成舉例如下：第一子層以高電導率金屬如銀(Ag)、鋁(Al)等；或第一子層以透明導電層如摻鋁氧化鋅(ZnO:Al)等。第二子層以p型摻雜雜質為主，包括硼(B)、鋁(Al)、鎵(Ga)、銦(In)等元素、合金或化合物。第三子層薄膜則以觸媒金屬為主，包括金(Au)、鎳(Ni)、鋁(Al)、鈷(Co)、鎵(Ga)、銦(In)或鈀(Pd)等元素、合金或化合物。厚度則以最下層金屬薄膜最厚，從數十奈米至數百奈米；第二子層與第三子層薄膜厚度則為數埃至數十奈米之超薄薄膜。
在考量結晶半導體合成控制及製程單純化，下電極層320可以是由任一金屬所構成之單層電極(如鋁可同時作為高導電率金屬電極，可作為p型摻雜雜質，又可作為觸媒金屬)，或由多種金屬所構成之合金單層電極，也可以是兩種金屬以上所構成之多層薄膜結構，其薄膜層數不限於三層，各層薄膜推疊順序也不限於上述例子。
接下來，探討半導體椎狀奈米線柱330的結構如下，本實施方式之半導體椎狀奈米線柱330包含基極半導體層331、半導體量子點層333與射極半導體層332：基極半導體層331可為一n(p)型半導體材料，而射極半導體層332便為相應之p(n)型半導體材料。具體而言，基極半導體層331可以是由一種半導體材料所組成p-n、或p-i-n、或n-p或n-i-p雙層結構，如p-Ge/n-Ge、p-SiGe/n-SiGe、p-Si/n-Si、p-GaAs/n-GaAs、p-GaN/n-GaN、p-ZnO/n-ZnO...等；也可以是由多種半導體材料所組成p-n-p-n-p-n...多電池串聯結構，如p-Ge/n-Ge/p-GaAs/n-GaAs(兩個電池串聯)、p-Ge/n-Ge/p-SiGe/n-SiGe/p-Si/n-Si(三個電池串聯)、p-Ge/n-Ge/p-SiGe/n-SiGe/p-Si/n-Si/p-ZnO/n-ZnO(四個電池串聯)...等。
因為基極半導體層331中所含缺陷密度較低、載子復合速度較慢，載子擴散自由徑較長，因此可以沈積較厚薄膜，以有效吸收光線。必須依據不同半導體材料性質及不同結晶品質適當調控其厚度，以達到最佳光電轉換效率。
基極半導體層331的製作方法包括以下幾種：
第一，金屬催化基極半導體奈米柱合成(metal catalytic synthesis of semiconductor nanorods)法：在下電極層320薄膜上以蒸鍍(vacuum evaporation)、濺鍍(sputtering)、電鍍(electroplating)、壓印(imprint)、塗佈(dip coating)、印刷(screen printing)或噴墨(ink jet)方法，沈積少量的金屬作為催化結晶半導體奈米柱成長所需觸媒。再以熱燈絲輔助化學氣相沈積成長半導體奈米柱。所成長之結晶半導體奈米柱可以作為後續基極半導體層沈積之基底。此一技術所稱之半導體奈米柱包含直條形、圓錐形、金字塔形。其底部直徑大小從十奈米至數微米，其長度從數百奈米至數十微米。所使用的觸媒金屬包括鋁(Al)、鎳(Ni)、鐵(Fe)、鈷(Co)、金(Au)、鎵(Ga)、銦(In)、鈀(Pd)等元素、合金或化合物。
第二，固相磊晶(solid phase epitaxial crystallization)法：先以上述方法製備出半導體奈米柱薄膜，再於其上沈積非晶半導體薄膜(以蒸鍍、或濺鍍、化學氣相沈積或電漿輔助化學氣相沈積技術)，再透過加熱退火程序，將非晶半導體薄膜轉換為微晶或多晶形半導體薄膜。加熱程序包括一般爐管加熱退火、快速加熱退火、感應加熱退火、雷射退火等。也包括在加熱過程中用電場、磁場、電磁波、照光、雷射掃描等方式來輔助加速結晶速度。
半導體量子點層333製作的方法有以下幾種：
第一，熱燈絲電漿輔助化學氣相沈積法：利用熱催化燈絲(如W、Ta)或電子迴旋共振微波電漿源(electron cyclotron resonance microwave plasma)、或電感耦合式電漿源(inductive coupling plasma)或電容耦合式超高頻電漿源(very high frequency RF plasma)等結合高濃度氫(或氚、氘)氣稀釋法，直接在錐狀奈米柱上磊晶或沈積過矽(鍺)化合物或矽/過矽(鍺)化合物或矽/鍺或矽/碳超晶格薄膜。
第二，化學氣相沈積法：利用爐管加熱方式並結合高濃度氫(或氚、氘)氣稀釋法，直接在錐狀奈米柱上磊晶或沈積過矽(鍺)化合物或矽/過矽(鍺)化合物或矽/鍺或矽/碳超晶格薄膜。
第三，固相結晶(solid phase epitaxial crystallization)：先在直接在錐狀奈米柱上沈積過矽(鍺)化合物或矽/過矽(鍺)化合物或矽/鍺或矽/碳超晶格薄膜，再透過加熱退火程序，將非晶半導體薄膜轉換為含有量子點半導體薄膜。加熱程序包括一般爐管加熱退火、快速加熱退火、感應加熱退火或雷射退火等。也包括在加熱過程中用電場、磁場、電磁波或照光等方式來輔助加速結晶速度。
射極半導體層332的方法則包括以下幾種：
第一，熱燈絲電漿輔助化學氣相沈積法：利用熱催化燈絲(如W、Ta)或電子迴旋共振微波電漿源(electron cyclotron resonance microwave plasma)、電感耦合式電漿源(inductive coupling plasma)或電容耦合式超高頻電漿源(very high frequency RF plasma)等結合高濃度氫(或氚、氘)氣稀釋法，直接在基極半導體層上沈積非晶或多晶碳化矽半導體薄膜。
第二，固相結晶(solid phase crystallization)法：先直接在錐狀奈米柱上沈積碳化矽半導體薄膜，再透過加熱退火程序，將非晶半導體薄膜轉換為多晶半導體薄膜。加熱程序包括一般爐管加熱退火、快速加熱退火、感應加熱退火或雷射退火等。也包括在加熱過程中用電場、磁場、電磁波或照光等方式來輔助加速結晶速度。
值得注意的是，要達到半導體椎狀奈米線柱330筆直豎立作用，在合成過程中必須讓反應氣體先與熱鎢絲反應裂解，透過調變熱鎢絲所施加的電壓、電流、溫度及反應腔壓力、氣體流量等特性來控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向、控制氣相沉積環境之一長晶熱源方向、基板溫度及基板周遭環境之溫度梯度、以及控制氣相沉積環境之一電位梯度。
而製作量子點半導體層333的方法事實上是一種”自我聚集(self-assenbly)”成長的觀念，為了精確控制尺寸大小分佈，可以利用超晶格概念來中斷量子點的成長。
製作基極半導體層331的方法，是一種”晶種(seed layer)”成長的觀念，藉由基極半導體層331作為晶種，然後在此晶種上磊晶或沉積多晶薄膜。可以反覆運用此方法在基極半導體層331成長出多層結晶半導體層，可以是同一種半導體材料的多層摻雜結構，也可以是不同半導體、不同摻雜所組成的堆疊結構(tandem)。
舉例而言，基極半導體層331可分成兩個子層，以不同材料為之。例如：第一子層是p型摻雜的Ge，第二子層可以是n型摻雜的Ge、或n型摻雜的SiGe、或n型摻雜的GaAs...。又例如：第一子層是p型摻雜的Ge，第二子層可以是n型摻雜的Ge；上面再沉積p型摻雜的GaAs，再沉積n型摻雜的GaAs...。又例如：第一子層是p型摻雜的Ge，第二子層可以是n型摻雜的Ge；上面再沉積p型摻雜的SiGe，再沉積n型摻雜的SiGe；再沉積p型摻雜的Si及n型摻雜的Si...。如此將構成從上至下n-A/p-A/n-AB/p-AB/n-B/p-B/n-C/p-C/....多接面堆疊型電池結構，對於光電轉換效率的進一步提昇，有極大作用。
其中，第二子層必要時，也可以換成非晶半導體層，如果要用非晶半導體層取代時，第二子層就要改成先沉積本質(intrinsic)非晶(amorphous)半導體薄膜，再沉積n型非晶半導體薄膜。其厚度分別為數埃至數百奈米。例如：先沉積p型結晶矽錐狀奈米柱及薄膜，再沉積本質非晶矽薄膜，最後沉積n型非晶矽薄膜，構成n a-Si:H/i a-Si:H/p c-Si結構。此處的非晶半導體層可以利用化學氣相沉積(chemical vapor deposition)、熱燈絲化學氣相沉積(Hot-wire chemical vapor deposition)、電漿輔助化學氣相沉積(plasma enhanced CVD)或原子層沉積(ALD;atomic layer deposition)等方法製備。
接下來，上電極層340可為一透明導電層。上電極層340直接關係到光線反射比例多寡及光電流收集的效率；其厚度不宜太厚，以免影響導引光線進入半導體層的效率，也不宜太薄，以免電阻太大。一般而言，厚度約為五十至一百奈米之間。
上電極層340的材質可以跟下電極層310一樣，也可以不同，主要由金屬氧化物薄膜，如摻鋁氧化鋅(ZnO:Al)、氧化銦錫(ITO;Indium Tin Oxide)或氧化銦(In2O3)所構成。這些金屬氧化物薄膜可以使用真空蒸鍍(vacuum evaporation)、濺鍍(sputtering)或化學氣相沉積(chemical vapor deposition)等方式沉積。
上電極層340同時扮演抗反射層的角色，以摻鋁氧化鋅(ZnO:Al)薄膜為例，其折射率約為2.0，不考慮表面粗糙所造成多重反射效果的話，太陽光從空氣入射薄膜約有11%光線會被反射。因此要降低光反射率，一方面要製造出具有粗糙紋理的表面形貌，透過多重反射來減少光線的反射；另一方面則可在透明導電層上沉積一層抗反射膜，如氧化鈦(TiO2)、氟化鎂(MgF2)等，其折射率約為1.5，可以有效的降低光線反射比例。
最後，請一併參考第5A圖與第5B圖，第5A圖與第5B圖為本實施方式之具筆直直立半導體奈米線陣列之薄膜太陽能板之俯視圖與剖視圖。由第5A圖與第5B圖可知悉，本實施方式之具筆直直立半導體奈米線陣列之薄膜太陽能板，具有生成方向一致，且極為細長密緻之半導體椎狀奈米線柱330。從俯視圖觀之，可以看到許多小圓點，即為每一個半導體椎狀奈米線柱330的錐尖部位。
接下來，請參考第6圖，第6圖係為本揭示內容又一實施方式之筆直直立半導體奈米線陣列結構之製造方法的步驟流程圖，其係應用於一薄膜太陽能板。本實施方式之薄膜太陽能板製造方法，包括下列步驟：首先，如步驟410所示，提供一基板。然後，如步驟420所示，鋪設一下電極層於基板上。接下來，如步驟430所示，於一氣相沉積環境中，生成多個半導體椎狀奈米線柱於下電極層上。值得注意的是，如步驟431所示，生成條件包括控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向；如步驟432所示，生成條件包括控制氣相沉積環境之一長晶熱源方向、基板溫度及基板周遭環境之溫度梯度；以及，如步驟433所示，生成條件包括控制氣相沉積環境之一電位梯度。藉此，即可控制半導體奈米線陣列朝同一方向生成。最後，如步驟440所示，鋪設一上電極層於上述多個半導體椎狀奈米線柱上。
具體而言，只要仔細控制前述步驟431所述之自由基濃度梯度、步驟432所述之長晶熱源方向及步驟433所述之電位梯度，即可克服既有技術之窠臼，而使半導體椎狀奈米線柱生長在結晶材料或非晶材料上。當然，前述晶種層之存在，例如基極半導體層331，則屬必然。
請繼續參考第7圖，第7圖係為本揭示內容再一實施方式之筆直直立半導體奈米線陣列結構之製造方法的步驟流程圖，其係應用於製造一薄膜太陽能板。第7圖中，若要控制半導體奈米線柱之長度與粗度，則須於步驟430之多個半導體椎狀奈米線柱時，如步驟434及步驟435所示，進一步增加一氫化加熱處理程序及一固態再結晶程序，以強化半導體椎狀奈米線柱之晶格排列。具體而言，氫化加熱處理程序係用以去除多餘部分並修整半導體椎狀奈米線柱之形貌。而固態再結晶程序係用以使半導體椎狀奈米線柱周圍非晶結構轉變為結晶結構。
最後，應用本實施方式之製造方法，可在前述教示之各層材料選用條件與注意事項下，控制半導體椎狀奈米線柱之生長方向使半導體椎狀奈米線柱與基板之夾角達到80度到90度的筆直效果。更可控制半導體椎狀奈米線柱的長度為100nm到1000um、底部直徑為10nm到3000nm、且頂點直徑為1nm到1000nm。
接下來，請參考第8圖，第8圖係為本揭示內容另一實施方式之筆直直立奈米線陣列結構之製造方法的步驟流程圖，其係應用於製造一抗反射層。本實施方式之製造方法包括下列步驟：首先，如步驟510所示，提供一底層。然後，如步驟520所示，於一氣相沉積環境中，生成多個椎狀奈米線柱於底層上。值得注意的是，上述生成多個椎狀奈米線柱的步驟包括：如步驟521所示，生成條件包括控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向；如步驟522所示，生成條件包括控制氣相沉積環境之一長晶熱源方向、基板溫度及基板周遭環境之溫度梯度；以及，如步驟523所示，生成條件包括控制氣相沉積環境之一電位梯度。
最後，請參考第9圖，第9圖係為本揭示內容又一實施方式之筆直直立奈米線陣列結構之製造方法的步驟流程圖，其係應用於製造一場發射顯示器。本實施方式之製造方法包括下列步驟：首先，如步驟610所示，提供一基板。然後，如步驟620所示，鋪設一陰極導電層於基板上。接下來，如步驟630所示，於一氣相沉積環境中，生成多個椎狀奈米線柱於陰極導電層上，以作為多個發射子。值得注意的是，上述生成多個椎狀奈米線柱的步驟包括：如步驟631所示，生成條件包括控制氣相沉積環境之一電子濃度及濃度梯度、各種離子濃度及濃度梯度、各種自由基(Radical)濃度、濃度梯度及傳輸方向；如步驟632所示，生成條件包括控制氣相沉積環境之一長晶熱源方向、基板溫度及基板周遭環境之溫度梯度；以及，如步驟633所示，生成條件包括控制氣相沉積環境之一電位梯度。然後，如步驟640所示，架構一網狀閘極層於這些椎狀奈米線柱上，且網狀閘極層具有多個規則排列之網孔以相對應前述多個椎狀奈米線柱。最後，如步驟650所示，建立一陽極導電層於網狀閘極層上以接收發射子所發射之電子束，陽極導電層與網狀閘極層間具有一電場空間以供電子束行進。
當然，作為一個場發射顯示器，發射子的位置必須被規劃出來；規劃發射子的位置時，係在陰極導電層上沉積一絕緣層及一閘極導電層，透過微影蝕刻去除部分絕緣層及閘極導電層，形成規則孔洞，定義出一像素陣列。而發射子便催生於規則孔洞內。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧抗反射層
110‧‧‧底層
120、230‧‧‧椎狀奈米線柱
200‧‧‧場發射顯示器
220‧‧‧陰極導電層
210、310‧‧‧基板
241‧‧‧網孔
240‧‧‧網狀閘極層
260‧‧‧螢光層
250‧‧‧陽極導電層
320‧‧‧下電極層
300‧‧‧薄膜太陽能板
332‧‧‧射極半導體層
331‧‧‧基極半導體層
340‧‧‧上電極層
333‧‧‧半導體量子點層
360‧‧‧中間層
350‧‧‧粗糙層
410~650‧‧‧步驟
370‧‧‧背反射層
330‧‧‧半導體椎狀奈米線柱
第1圖係為本揭示內容一實施方式之筆直直立奈米線陣列結構的結構示意圖，其係應用於一抗反射層。
第2圖係為本揭示內容一實施方式之筆直直立奈米線陣列結構的結構示意圖，其係應用於一場發射顯示器。
第3圖係為本揭示內容一實施方式之筆直直立半導體奈米線陣列結構的結構示意圖，其係應用於一薄膜太陽能板。
第4圖係為本揭示內容另一實施方式之筆直直立半導體奈米線陣列結構的結構示意圖，其係應用於一薄膜太陽能板。
第5A圖係為本實施方式之筆直直立半導體奈米線陣列結構之俯視圖，其係應用於一薄膜太陽能板。
第5B圖係為本實施方式之筆直直立半導體奈米線陣列結構之剖視圖，其係應用於一薄膜太陽能板。
第6圖係為本揭示內容又一實施方式之筆直直立半導體奈米線陣列結構之製造方法的步驟流程圖，其係應用於一薄膜太陽能板。
第7圖係為本揭示內容再一實施方式之筆直直立半導體奈米線陣列結構之製造方法的步驟流程圖，其係應用於製造一薄膜太陽能板。
第8圖係為本揭示內容另一實施方式之筆直直立奈米線陣列結構之製造方法的步驟流程圖，其係應用於製造一抗反射層。
第9圖係為本揭示內容又一實施方式之筆直直立奈米線陣列結構之製造方法的步驟流程圖，其係應用於製造一場發射顯示器。
310．．．基板
320．．．下電極層
330．．．半導體椎狀奈米線柱
331．．．基極半導體層
332．．．射極半導體層
340．．．上電極層

Claims (18)

  1. 一種筆直直立奈米線陣列結構之製造方法，係應用於製造一抗反射層，包括下列步驟：提供一基板；鋪設一金屬觸媒於該基板上；以及於一氣相沉積環境中，生成複數個椎狀奈米線柱於該基板上，包括：控制該氣相沉積環境之一濃度梯度；控制該氣相沉積環境之一長晶熱源方向；以及控制該氣相沉積環境之一電位梯度。
  2. 如請求項1所述之筆直直立奈米線陣列結構之製造方法，控制該濃度梯度包括控制一電子、一離子或一自由基之濃度、濃度梯度及其傳輸方向。
  3. 如請求項1所述之筆直直立奈米線陣列結構之製造方法，控制該長晶熱源方向包括控制一基板溫度及該基板周遭環境之一溫度梯度。
  4. 如請求項1所述之筆直直立奈米線陣列結構之製造方法，生成該複數個半導體椎狀奈米線柱，更包括一氫化加熱處理程序，以修整該些半導體椎狀奈米線柱之形貌。
  5. 如請求項1所述之筆直直立奈米線陣列結構之製造方法，生成該複數個半導體椎狀奈米線柱，更包括一固態 再結晶程序，以使該些半導體椎狀奈米線柱周圍非晶結構轉變為結晶結構。
  6. 一種筆直直立奈米線陣列結構之製造方法，係應用於製造一場發射顯示器(FED)，包括下列步驟：提供一基板；鋪設一陰極導電層及一金屬觸媒於該基板上；於一氣相沉積環境中，生成複數個椎狀奈米線柱於該陰極導電層上，以作為複數個發射子，包括：控制該氣相沉積環境之一濃度梯度；控制該氣相沉積環境之一長晶熱源方向；以及控制該氣相沉積環境之一電位梯度；架構一網狀閘極層於該些半導體椎狀奈米線柱上，且該網狀閘極層具有複數個規則排列之網孔以相對應該些椎狀奈米線柱；建立一陽極導電層於該網狀閘極層上以接收該些發射子所發射之電子束，該陽極導電層與該網狀閘極層間具有一電場空間以供該些電子束行進；以及建立一螢光層以根據該些電子束產生螢光。
  7. 如請求項6所述之筆直直立奈米線陣列結構之製造方法，控制該濃度梯度包括控制一電子、一離子或一自由基之濃度、濃度梯度及其傳輸方向。
  8. 如請求項6所述之筆直直立奈米線陣列結構之製造方法，控制該長晶熱源方向包括控制一基板溫度及該基板 周遭環境之一溫度梯度。
  9. 如請求項6所述之筆直直立奈米線陣列結構之製造方法，生成該複數個半導體椎狀奈米線柱，更包括一氫化加熱處理程序，以去除多餘部分並修整該些椎狀奈米線柱之形貌。
  10. 如請求項6所述之筆直直立奈米線陣列結構之製造方法，生成該複數個半導體椎狀奈米線柱，更包括一固態再結晶程序，以使該些半導體椎狀奈米線柱周圍非晶結構轉變為結晶結構。
  11. 一種筆直直立半導體奈米線陣列結構之製造方法，係應用於製造一薄膜太陽能板，包括下列步驟：提供一基板；鋪設一下電極層及一金屬觸媒於該基板上；於一氣相沉積環境中，生成複數個半導體椎狀奈米線柱於該下電極層上，包括：控制該氣相沉積環境之一濃度梯度；控制該氣相沉積環境之一長晶熱源方向；以及控制該氣相沉積環境之一電位梯度；以及鋪設一上電極層於該複數個半導體椎狀奈米線柱上。
  12. 如請求項11所述之筆直直立半導體奈米線陣列結構之製造方法，控制該濃度梯度包括控制一電子、一離子或一自由基之濃度、濃度梯度及其傳輸方向。
  13. 如請求項11所述之筆直直立半導體奈米線陣列結構之製造方法，控制該長晶熱源方向包括控制一基板溫度及該基板周遭環境之一溫度梯度。
  14. 如請求項11所述之筆直直立半導體奈米線陣列結構之製造方法，更包括鋪設一粗糙層於該基板與該下電極層間。
  15. 如請求項14所述之筆直直立半導體奈米線陣列結構之製造方法，更包括鋪設一中間層於該粗糙層與該下電極層間。
  16. 如請求項15所述之筆直直立半導體奈米線陣列結構之製造方法，更包括鋪設一背反射層於該中間層與該下電極層間。
  17. 如請求項11所述之筆直直立半導體奈米線陣列結構之製造方法，生成該複數個半導體椎狀奈米線柱，更包括一氫化加熱處理程序，以去除多餘部分並修整該些椎狀奈米線柱之形貌。
  18. 如請求項11所述之筆直直立半導體奈米線陣列結構之製造方法，生成該複數個半導體椎狀奈米線柱，更包括一固態再結晶程序，以使以使該些半導體椎狀奈米線柱周圍非晶結構轉變為結晶結構。
TW98145912A 2009-12-30 2009-12-30 筆直直立奈米線陣列結構及其製造方法 TWI466816B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW98145912A TWI466816B (zh) 2009-12-30 2009-12-30 筆直直立奈米線陣列結構及其製造方法
US12/938,387 US8617967B2 (en) 2009-12-30 2010-11-03 Vertically oriented nanostructure and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98145912A TWI466816B (zh) 2009-12-30 2009-12-30 筆直直立奈米線陣列結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201121878A TW201121878A (en) 2011-07-01
TWI466816B true TWI466816B (zh) 2015-01-01

Family

ID=44186308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98145912A TWI466816B (zh) 2009-12-30 2009-12-30 筆直直立奈米線陣列結構及其製造方法

Country Status (2)

Country Link
US (1) US8617967B2 (zh)
TW (1) TWI466816B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI450853B (zh) * 2011-10-07 2014-09-01 Univ Nat Chiao Tung 多孔奈米結構之製作方法
TWI489936B (zh) * 2012-12-03 2015-06-21 樹德科技大學 具方向性導熱鍍膜結構
US10328532B2 (en) * 2013-03-15 2019-06-25 Carnegie Mellon University Process mapping of average temperatures and process sensitivity
CN105448674B (zh) * 2014-06-11 2018-12-21 清华大学 N型半导体层以及n型薄膜晶体管的制备方法
TWI571429B (zh) * 2015-09-25 2017-02-21 義守大學 透明導電膜及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681975A (zh) * 2002-07-08 2005-10-12 Btg国际有限公司 纳米结构及其制造方法
TW200537542A (en) * 2003-12-26 2005-11-16 Sony Corp Panel for display and display device
CN1808727A (zh) * 2005-01-21 2006-07-26 李崇华 太阳电池层状结构的制法、太阳电池电极及太阳电池
US20080176030A1 (en) * 2002-06-08 2008-07-24 Fonash Stephen J Lateral collection photovoltaics

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5449900A (en) * 1999-06-03 2000-12-28 Penn State Research Foundation, The Deposited thin film void-column network materials
AUPR421701A0 (en) * 2001-04-04 2001-05-17 Commonwealth Scientific And Industrial Research Organisation Process and apparatus for the production of carbon nanotubes
US7011737B2 (en) * 2004-04-02 2006-03-14 The Penn State Research Foundation Titania nanotube arrays for use as sensors and method of producing
US7926440B1 (en) * 2004-11-27 2011-04-19 Etamota Corporation Nanostructure synthesis apparatus and method
GB0509499D0 (en) * 2005-05-11 2005-06-15 Univ Surrey Use of thermal barrier for low temperature growth of nanostructures using top-down heating approach

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080176030A1 (en) * 2002-06-08 2008-07-24 Fonash Stephen J Lateral collection photovoltaics
CN1681975A (zh) * 2002-07-08 2005-10-12 Btg国际有限公司 纳米结构及其制造方法
TW200537542A (en) * 2003-12-26 2005-11-16 Sony Corp Panel for display and display device
CN1808727A (zh) * 2005-01-21 2006-07-26 李崇华 太阳电池层状结构的制法、太阳电池电极及太阳电池

Also Published As

Publication number Publication date
US20110155995A1 (en) 2011-06-30
TW201121878A (en) 2011-07-01
US8617967B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
US7893348B2 (en) Nanowires in thin-film silicon solar cells
CN1122299C (zh) 形成微晶硅膜的方法、光电元件的制造方法
US8747942B2 (en) Carbon nanotube-based solar cells
US20120006390A1 (en) Nano-wire solar cell or detector
CN102082186B (zh) 电极及其制造方法
CN101132028A (zh) 单个共形结纳米线光伏器件
TWI466816B (zh) 筆直直立奈米線陣列結構及其製造方法
US9397245B2 (en) Photoelectric conversion device and manufacturing method thereof
US8569098B2 (en) Method for manufacturing photoelectric conversion device
JP5222434B2 (ja) 薄膜光電変換装置およびその製造方法
JP4193962B2 (ja) 太陽電池用基板および薄膜太陽電池
CN101740654B (zh) 一种半导体p-i-n结太阳能电池外延片及其制备方法
JP2012023343A (ja) 光電変換装置及びその作製方法
US20110308589A1 (en) Photoelectric conversion device and method for manufacturing the same
US9076909B2 (en) Photoelectric conversion device and method for manufacturing the same
CN108389937A (zh) 一种基于三维径向结纳米结构高功率质量比柔性太阳能电池的制备方法
JP4899118B2 (ja) 非単結晶半導体材料の製造方法
JP2004119491A (ja) 薄膜太陽電池の製造方法およびその方法で製造された薄膜太陽電池
JP2012023342A (ja) 光電変換装置及びその作製方法
CN106486560B (zh) 等离子体液滴外延砷化镓量子点太阳电池及其制造方法
CN102130186A (zh) 基于iii-v族化合物半导体/硅纳米孔柱阵列的太阳能电池及其制备方法
TWI483405B (zh) 光伏打電池及製造光伏打電池之方法
CN217606831U (zh) 一种高效异质结太阳能电池
CN222233647U (zh) 太阳能电池
JPWO2003073515A1 (ja) 薄膜太陽電池およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees