TWI450263B - 用於主動纜線之電路 - Google Patents

Description

用於主動纜線之電路

本申請案主張2010年6月30日申請之美國臨時專利申請案第61/360,432號及2011年2月23日申請之美國臨時專利申請案第61/446,027號的權利，且與名為在纜線內部之電力分佈(Power Distribution Inside Cable)之同在申請中的美國專利申請案第13/＿＿＿,＿＿＿號(代理人檔案號碼20750P-025000US)有關，該等案以引用的方式併入。

電子器件常常包括連接器，該等連接器用以提供電力及資料信號可與其他器件共用所在之埠。此等連接器常常經設計以順應一標準，使得電子器件可以可靠方式彼此通信。各種通用串列匯流排(USB)、周邊組件快速互連(PCIe)及DisplayPort(DP)標準僅為幾個實例。

必要時，使用此等連接器之標準由較新之標準替代。結果，提供類似功能之多個連接器常常包括於電子器件上。舉例而言，許多當前電視包括用於HDMI、S視訊、分量視訊及RCA插口之輸入。

此等連接器之包括增加器件大小、複雜性及成本。再者，若干選項之包括可使消費者在其試圖判定組態特定系統之最好方式時感到混亂及受挫。

若一連接器能夠提供用於一個以上標準之信號，則可減少此混亂中之一些。舉例而言，若一連接器可提供用於舊版標準及較新標準兩者之信號，則可減少電子器件上之連接器的數目，藉此使器件能夠被製造得較小、較簡單且花 費較少。

除了此將係有幫助的(But as helpful as this would be)，其非常難以執行。舉例而言，與一標準相關聯之電路可干擾與另一標準相關聯之電路。當資料速率為高時此變得甚至更困難，因為由未使用之電路所引起之反射及終端不匹配損害正在使用之電路的效能。

舉例而言，較新較快之標準可與舊版、較慢之標準共用連接器。舊版標準所必需之電路可引起用於較新較快的標準之電路的反射及終端不匹配，藉此使系統效能降級。

因此，需要允許各種標準共用共同連接器的電路、方法及裝置。

因此，本發明之實施例提供允許順應多項標準之信號共用電子器件上之共同連接器的電路、方法及裝置。本發明之例示性實施例可提供連接器，該連接器提供與一模式中之舊版標準及另一模式中之較新之標準相容的信號。通常，舊版標準較慢，而較新之標準較快，但此可能並非總是成立。

在本發明之例示性實施例中，用於較新之標準之接針可經配置以達成至少兩個目的。第一，其可經配置以減少自身當中的串擾及干擾。此可藉由將若干接地接針置放於高速差動信號路徑之間而實現。第二，可添加電路，使得來自用於舊版標準之電路的干擾得以最小化。此可藉由減少反射及阻抗不匹配而完成。

本發明之例示性實施例能夠藉由併有各種特徵而提供多個資料標準。在本發明之一例示性實施例中，與較新之標準相容的器件可能能夠判定其是否正與一與舊版標準或較新之標準相容的器件通信。此可藉由感測由第二器件所提供之電壓或阻抗的第一器件完成。

在本發明之各種實施例中，當在通信中之兩個器件能夠與較新之標準通信時，該標準可由該兩個器件使用。在一器件僅能夠以舊版標準操作之情況下，該標準可由該兩個器件使用。

本發明之實施例可提供用以將用於一標準的未使用之電路與用於另一標準之操作電路隔離的電路。在特定實例中，電阻器、PiN二極體、多工器，或其他組件或電路可用以將兩個傳輸器電路彼此隔離。耦合電容器與電感器可用作DC阻隔及AC濾波器以隔離電路。

本發明之各種實施例可併有本文中所描述之此等及其他特徵中之一或多者。藉由參考以下實施方式及隨附圖式，可得到對本發明之本質及優點的更好理解。

圖1說明可藉由本發明之實施例的併入而改良之舊版系統。此圖說明經由舊版連接115與舊版顯示器120通信之電腦110。在本發明之特定實施例中，舊版連接115為DisplayPort連接，但在本發明之其他實施例中，可使用其他連接。

在此圖中，連接115展示為舊版連接。在本發明之其他 實施例中，連接115亦可為新型連接。再者，儘管電腦110展示為與顯示器120通信，但可藉由本發明之實施例的併入而改良其他類型之連接。舉例而言，連接可提供於攜帶型媒體播放器與顯示器之間、電腦與攜帶型媒體播放器之間，或其他類型之器件之間。在本發明之各種實施例中，電腦110、顯示器120及所示或所論述之其他器件可藉由Apple Inc.(Cupertino,California)來製造。

再者，可能需要電腦110能夠驅動舊版顯示器(諸如，顯示器120)或任何較新之電腦、顯示器或其他類型的器件。通常，此需要在電腦110上添加另一連接器。此可能為不合需要的，因為其添加電腦110之複雜性、成本及大小。另一連接器之添加亦可增加消費者混亂。

因此，本發明之實施例可提供使用與舊版連接115相同之連接器的較新連接。下圖中展示一實例。

圖2說明根據本發明之實施例的電腦系統。此圖與其他所包括圖一起出於說明性目的而展示，且不限制本發明之實施例或申請專利範圍。

此圖說明經由高速連接225與電腦或顯示器220通信之電腦110。電腦或顯示器220經由高速連接235與磁碟機230通信。電腦110可使用相同之連接器來形成圖1中之舊版連接115及圖2中之高速連接225。如所示，由電腦110所提供之高速連接可菊鏈連接至多個器件。在此組態中，每一高速連接225及235共用可用於電腦110之連接器處的頻寬。

藉由在電腦110上提供可支援圖1中之舊版連接115及圖2 中之高速連接225的連接器，減少電腦110上之連接器的數目。此減小器件大小、節約金錢並減輕消費者混亂。在此實例中，電腦110與電腦或顯示器220及磁碟機230通信。在本發明之其他實施例中，可使用其他類型之器件。舉例而言，電腦110可驅動一體式電腦、第二電腦、獨立監視器、膨脹器件、磁碟陣列(raid drive)或其他類型之器件的顯示器。

本發明之實施例可在使用現有舊版連接器配置高速連接之引出線時考慮至少兩個考慮因素。第一，高速連接之不同通道中的信號可經配置，使得其不會彼此干擾。亦即，可減少高速信號之間的串擾且該等信號可被隔離。第二，用以驅動並接收新的高速信號之電路及與舊版標準相關聯之電路可被隔離以限制其間的干擾。下圖中展示一實例。

圖3說明根據本發明之實施例的連接器之引出線。在此實例中，DisplayPort為舊版標準，其已由用於新標準之接針上覆。此新標準可稱為T29，但在本文獻中之別處一般識別為HSIO。在本發明之其他實施例中，可使用其他標準。再者，此等標準中之一者或兩者可為舊版標準，或此等標準中之一者或兩者可為較新之標準。再者，儘管兩項標準在此處展示為共用連接器，但在本發明之其他實施例中，其他數目項標準可共用連接器。

在本發明之各種實施例中，該兩項標準可為單獨且無關的。在本發明之其他實施例中，其可為相關的。舉例而言，HSIO可為攜載DisplayPort資訊之高速傳信技術。亦 即，DisplayPort資訊可使用HSIO信號來穿隧。HSIO亦可同時攜載其他類型之信號資訊(諸如，PCIe資訊)。以此方式，圖3中之連接器可直接攜載DisplayPort信號，或其可攜載作為HSIO信號輸送之DisplayPort資訊。應注意，在下文所描述之本發明之各種實施例中，HSIO亦稱為T29。

在此配置中，高速輸入及輸出接針可彼此隔離。特定言之，高速接收信號可置放於接針4及接針6以及接針16及接針18上。此等信號對中之每一者可藉由為AC接地之信號隔離。舉例而言，高速接收接針4及6可藉由熱插頭偵測接針2及接地接針8隔離。類似地，高速接收接針16及18可藉由接地14及電力接針20隔離。高速傳輸接針3及接針5以及接針15及接針17可藉由接地接針1、7、13及19隔離。

接地接針中之一些或全部(諸如，接針1及7)可為AC接地(與至接地之直接DC連接相反)。亦即，此等接針可經由電容器耦接至接地。此在高頻下提供接地連接，而在低頻下提供開路。此配置允許在此等接針處接收電源供應器，同時在高頻下維持接地。

在本發明之特定實施例中，纜線之第一端處的接針20連接至纜線之第二端處的接針1。此允許藉由主機器件在接針20上所提供之電力被供應至器件連接處的接針1。因為接針1經由電容器耦接至接地，所以可接收DC電力，但接針1提供AC接地。

亦在此配置中，在高速HSIO標準中之高速信號可與舊版DisplayPort標準之適當信號共用接針。特定言之，接針 4及接針6上之高速接收信號可與DisplayPort標準中之組態信號共用接針。接針16及接針18上之高速接收信號可與DisplayPort標準中之輔助信號共用接針。接針3及接針5上之高速傳輸信號可與DisplayPort輸出信號共用接針，同樣接針15及接針17上之高速傳輸信號可與DisplayPort輸出信號共用接針。

因為此等連接器可支援使用DisplayPort或HSIO標準之器件，所以在兩個器件彼此通信時存在至少四個可能的組態。舉例而言，DisplayPort主機器件可與DisplayPort器件或HSIO器件通信。再者，HSIO主機器件可與DisplayPort器件或另一HSIO器件通信。因此，與較新之HSIO標準相容之器件可能能夠判定其與哪一類型的器件通信。一旦知曉組態，則可適當地組態器件。下圖中展示一實例。

圖4說明根據本發明之實施例的在判定彼此通信之器件之類型時所使用的電路及方法。在行410中，DisplayPort源或主機正與DisplayPort匯點(sink)或端點通信。DisplayPort源或主機在組態接針CFG1及CFG2上提供下拉電阻器。在此實例中，該等下拉電阻器展示為1 Meg大小，但此可符合本發明之實施例而變化。DisplayPort源或主機經由被動纜線連接至DisplayPort匯點或端點。DisplayPort匯點或端點可操作為DP器件。

在行420中，DisplayPort源或主機與HSIO匯點或端點通信。在本發明之此特定實施例中，HSIO匯點或端點將不在此等條件下操作，但在本發明之其他實施例中，當 HSIO匯點或端點為顯示器時，HSIO匯點或端點可充當DisplayPort匯點或端點。

在行430中，纜線配接器連接至DisplayPort源或主機。纜線配接器在組態接針CFG2上具有比源或主機中之下拉電阻器小得多的上拉電阻器。因此，組態接針CFG2上之電壓被拉高。纜線配接器可提供信號至HDMI或DVI類型之匯點或端點。

在行440中，HSIO源或主機經由被動纜線與DisplayPort匯點或端點通信。HSIO源或主機在組態接針CFG1及CFG2上具有下拉電阻器。在此實例中，該等下拉電阻器具有1 Meg之值，但可符合本發明之實施例而使用其他大小的電阻器。在此狀況下，HSIO源或主機未偵測到組態接針CFG2上之上拉電阻器，且因此HSIO源或主機操作為DisplayPort器件。

在行450中，HSIO源或主機與HSIO匯點或端點通信。在此組態中，在HSIO源或主機與HSIO匯點或端點之間需要主動纜線。主動纜線在組態接針CFG2上具有100 K上拉電阻器，此在接針CFG2上提供高電壓。HSIO源或主機及HSIO匯點或端點兩者偵測到此位準且可操作為HSIO器件。

在行460中，纜線配接器連接至HSIO源或主機。纜線配接器在組態接針CFG2上具有比源或主機中之下拉電阻器小得多的上拉電阻器。因此，組態接針CFG2上之電壓被拉高。纜線配接器可提供信號至HDMI或DVI類型之匯點 或端點。

在本發明之各種實施例中，需要增加由源或主機及匯點或端點所提供之電力位準。在本發明之一特定實施例中，此係使用LSx匯流排來實現，如下文進一步描述。在本發明之另一特定實施例中，此係藉由在纜線中之組態接針CFG1上提供1K下拉電阻器來實現。此係藉由HSIO源或主機及HSIO匯點或端點(例如)藉由提供小電流至組態接針中來偵測。若電壓保持為低，則下拉電阻器為小，且啟用高電壓模式。若下拉電阻器之電阻為高，則所得電壓將為高，且不啟用高電壓模式。

在本發明之各種實施例中，需要在一些情況下退出此高電力模式，以便保護所連接器件。因此，若纜線被拉動，則自器件撤回電力，或其他此情況發生，可退出高電力階段。在本發明之特定實施例中，低電力狀態可包括提供3.3V之供應電壓，而高電力狀態可包括提供12伏特之供應電壓。在本發明之各種實施例中，此等電壓可不同，且其亦可取決於各種條件(諸如，線路損失量)而變化。為進一步節約電力，一旦已偵測到不活動週期，則纜線可進入睡眠模式。

再者，為支援高速標準，可能需要主動纜線。此纜線可具有如下能力：在其末端中之每一者處重新定時資料，以便藉由HSIO源或主機及HSIO匯點或端點提供可容易地復原之資料。下圖中展示此纜線之一實例。

圖5說明符合本發明之實施例的主動纜線。為簡單起 見，僅展示與高速操作相關聯之電路。此纜線包括兩個主動插頭500及505，在纜線507之每一端上有一個。每一主動插頭包括用於重新定時資料之雙時脈及資料復原電路。特定言之，主動插頭500在接針3及接針5上提供高速傳輸信號，且在接針4及接針6上接收高速信號。纜線微控制器520可用以組態主動插頭500中之時脈及資料復原電路510及530。

類似地，主動插頭505在接針3及接針5上提供高速傳輸信號，且在接針4及接針6上接收高速信號。纜線微控制器550可用以組態時脈及資料復原電路540及560。

時脈及資料復原電路可提供並接收呈多種格式之信號。舉例而言，此等電路可包括光學接收器及傳輸器，使得纜線507變為光纖與電導線之混合物。

在本發明之各種實施例中，時脈及資料復原電路可使用等化器電路、緩衝器、強調及去強調電路(在適當時)。再者，為診斷之目的可包括迴送路徑。舉例而言，CDR 510之輸出可作為輸入連接至CDR 530，而CDR 540之輸出可為對CDR 560之輸入。此迴送路徑允許HSIO器件在傳輸錯誤出現時判定傳輸錯誤之位置。此迴送路徑亦可在訓練或校準路線時使用，如下文所論述。在其他實施例中，纜線可為診斷之目的而以端至端方式自通信。可為診斷而包括的其他特徵包括眼睛大小量測(eye size measurement)。

在本發明之各種實施例中，纜線可經組態。在本發明之此特定實施例中，可使用纜線微控制器520來組態纜線插 頭500中之電路，而可使用纜線微控制器550來組態纜線插頭505中之電路。在本發明中之其他實施例中，其他電路可用以組態插頭500及505中之任一者或兩者。

在本發明之此特定實施例中，插頭電路之操作參數、模式以及其他態樣及特性可經組態。用於此組態之資訊可包括用於控制、診斷、測試、組態、電路監視之參數，以及其他參數。當纜線用於各種系統應用中時，以此方式組態該纜線之能力允許纜線適應於新主機及器件。

關於纜線類型、廠商之識別的資訊及其他識別資訊可自主機或器件及纜線得到。此資訊之交換可用以恰當地組態並驅動主機或器件以及纜線中之電路。

在本發明之此特定實施例中，可使用接針9及接針11上之LSx信號自纜線讀取組態及識別資訊及將其寫入至纜線，但在本發明之其他實施例中，可使用其他信號接針。

在本發明之各種實施例中，纜線微控制器520及550中之程式碼可被改變、重新組態、升級或更新。此程式碼可因安全原因而加密。再者，亦可加密在程式碼改變、重新組態或更新期間所提供之資料。

亦在本發明之各種實施例中，纜線微控制器可與經由纜線通信之器件(圖中未繪示)中的埠微控制器通信。在本發明之特定實施例中，第一器件中之埠微控制器可直接與嵌入於第一器件中的插頭中之纜線微控制器以及在附接至遠端插頭之遠端器件中的埠微控制器通信。可藉由遠端器件中之埠微控制器的「彈回」訊息與遠程或遠端插頭進行進 一步通信。

在埠微控制器與纜線微控制器之間的此等通信可採取各種形式。傳統上，互連在每一端處被固定，很少有機會發現改良之性能或靈活實施。因此，本發明之實施例提供此通信能力，使得(例如)纜線可與主機或器件共用關於其特徵之資訊，且該主機或器件可利用此等特徵。

在其他實例中，在各種埠微控制器與纜線微控制器之間的此等通信在本質上可為診斷。此等診斷通信可輔助藉由終端使用者或其他使用者進行故障隔離，此可允許迅速矯正問題並可將注意力集中在引起故障之器件上。此等通信亦可在測試及製造方面有用。其亦可用以最佳化用於電力節約之組態，例如，未使用之通道可被斷電，低電力遠端器件可藉由主機供電，使得該器件不需要至壁式電源插座之連接。再者，可監視由遠端器件所消耗之電力，且可按需要而啟用電力增加(或減少)。其亦可允許器件繼續操作而不管各種損害。其亦可使得能夠使用銅或其他導體，或纜線自身中之光纖。

再者，在本發明之各種實施例中，纜線可在組態接針CFG1及CFG2上提供上拉電阻器，而由纜線所附接之器件可在其LSR2PTX接針上提供上拉電阻器。(LSR2PTX接針上之上拉電阻器可歸因於纜線中之此等線路的交叉而由在其LSP2R RX接針上之遠端器件瞭解，如所示)。即使在不存在遠端器件時，CFG2上之上拉電阻器仍可允許器件判定纜線被附接。在本發明之特定實施例中，當纜線存在而 無遠端器件時，附近器件可與其插頭中之纜線微控制器通信，但可能不能夠與遠端插頭中之纜線微控制器通信，因為不存在用以彈回訊息之遠端器件。

此等各種上拉電阻器可用以在本發明之各種實施例中提供其他特徵。舉例而言，在本發明之一些實施例中，其可用於偵測主機器件何時與一或多個器件斷開連接。舉例而言，當主機器件斷電時，可能需要主機器件提供斷電信號至一或多個器件。但主機可在其能夠發送此信號之前斷開連接。在此狀況下，無LSR2PTX接針上之上拉電阻器可由器件偵測到並由該器件用作其應斷電之指示。

特定言之，主機器件可啟用其LSR2PTX上之其上拉電阻器，同時器件將其LSR2PTX上之其上拉電阻器拉低。若器件瞭解其LSP2R RX接針上之上拉電阻器，則其知曉其連接至主機器件。其可接著啟用在其埠中之每一者上的LSR2PTX上之上拉電阻器，藉此通知菊鏈器件存在連接在上游某處之主機。以此方式，當主機被移除時，LSR2PTX上之上拉電限器被移除，且器件再次將其LSR2PTX上拉電阻器拉低，藉此通知菊鏈器件主機已斷開連接。

如此圖中所示，在遙遠連接器之接針1處提供在一連接器處之接針20上所接收的電力。此防止連接至纜線之每一端的器件之電源供應器彼此爭用。實情為，第一連接器之接針20上之電力提供至接針1上的第二連接器。

在圖5之實例纜線中，展示在每一方向上之單一資料路徑。在本發明之其他實施例中，可包括兩個或兩個以上信 號路徑。下圖中展示一實例。

圖6說明符合本發明之實施例的主動纜線。再者，為簡單起見僅展示與高速路徑相關聯之電路。在此實例中，額外時脈及資料復原電路615及635已添加至主動插頭600，而時脈及資料復原電路645及665已添加至主動插頭605。

在本發明之此等及其他實施例中，插頭中之電路可藉由由纜線所連接之器件中之一者或兩者供電。舉例而言，連接至插頭600之主機器件可提供用於插頭600及605以及連接至插頭605之主機的電力。在其他實例中，連接至插頭605之器件可自連接至插頭600之主機接收高電壓，該器件可提供電力至插頭600及605。在再其他實例中，連接至插頭600之主機可提供電力至插頭600，且連接至插頭605之器件可提供電力至插頭605。此之特定實例可在名為在纜線內部之電力分佈(Power Distribution Inside Cable)之同在申請中的美國專利申請案第13/＿＿＿,＿＿＿號(代理人檔案號碼20750P-025000US)中找到，該案以引用的方式併入。

再者，本發明之實施例允許在兩項標準之間共用接針之信號彼此不干擾。因此，本發明之實施例使用電路組件來幫助隔離信號路徑。下圖中展示實例。

圖7A至圖7C說明可用以允許來自兩個不同標準之信號路徑共用連接器之共同接針的電路。在本發明之各種實施例中，此等電路可位於連接器插座、連接器嵌入物或兩者中或與該連接器插座、該連接器嵌入物或兩者相關聯。在圖7A中，HSIO輸出可與DisplayPort輸出共用接針。在此 狀況下，兩個輸出可經由電容器而AC耦合以提供彼此之DC隔離。電容器可經由如所示之電阻器網路連接至連接器接針。此電阻器網路使信號位準降級6dB，但提供12dB之隔離。

在圖7B中，高速輸入及組態輸入可共用連接器接針。在此狀況下，高速接收路徑可經AC耦合以向組態接針上之DC電壓提供隔離。組態接針可經由電阻器而隔離。額外電容器可被包括以提供進一步濾波，如所示。在本發明之其他實施例中，組態接針可直接耦接至連接器接針。

在圖7C中，高速輸入可與輔助輸入共用接針。再者，高速輸入可經AC耦合以提供DC阻隔。輔助接針可經由電感器而隔離，該電感器可阻隔AC信號(諸如，在70Mbps至10Gbps中之高速信號)同時允許DC或低頻信號(諸如，處於1MHz或更低之信號)通過。再者，額外電容器可被包括以提供進一步濾波，如所示。再者，AUX輸入可經AC耦合，如所示。

圖8A及圖8B說明可用以允許來自兩個不同標準之信號路徑共用連接器之共同接針的替代電路。在本發明之各種實施例中，此等電路可位於連接器插座、連接器嵌入物或兩者中或與該連接器插座、該連接器嵌入物或兩者相關聯。在圖8A中，HSIO輸出可與DisplayPort輸出共用接針。在此實例中，兩個輸出可經由電容器C1及C2而AC耦合以提供彼此之DC隔離。電容器C1及C2可經由PiN二極體D1及D2耦接至連接器接針。

特定言之，當高速輸出為主動時，高速偏壓信號HSBIAS為主動，從而將緩衝器B3之輸出驅動為高。此使PiN二極體D1偏置為接通且將電容器C1連接至連接器接針。驅動器B1經由電容器C1及二極體D1將輸出信號驅動至連接器接針。

當DisplayPort輸出為主動時，DisplayPort偏壓信號DPBIAS為主動，從而將緩衝器B4之輸出驅動為高。此使PiN二極體D2偏置，使得其接通並將電容器C2之輸出連接至連接器接針。驅動器B2接著可經由電容器C2及二極體D2將信號驅動至連接器接針。

當高速輸出為主動時，應小心避免經由可作為連接器接針干擾輸出信號之DisplayPort路徑的反射。為此原因，本發明之一實施例可包括如所示在電容器C2與二極體D2之間的額外襯墊P1。此襯墊P1可由電阻器pi或t型網路或其他適當之衰減器形成。

當高速輸出為主動時，在連接器接針處之信號可通過二極體D2(其斷開)，接著通過襯墊P1及電容器C2，藉此在DisplayPort緩衝器B2(其斷開)之輸出處出現。儘管此時DisplayPort驅動器B2斷開，但某信號可在其輸出處反射，並再次向前行進通過電容器C2、襯墊P1及二極體D2，從而在連接器接針處出現並干擾所要信號。

在本發明之特定實施例中，斷開之二極體D2提供大約6dB之衰減至返回信號。襯墊P1可提供額外之4dB衰減，而DisplayPort緩衝器B2可提供額外之10dB之信號減少，因 為其反射信號並將其向前發送。隨著信號向前行進，其重新遭遇襯墊P1及二極體D2，且再次由其衰減而減少。以此方式，所反射之信號通過襯墊P1兩次，且藉此衰減兩次。當DisplayPort輸出B2為主動時，襯墊P1衰減信號，但僅衰減一次。因此，在本發明之各種實施例中，DisplayPort緩衝器B2具有增加之驅動強度以考慮歸因於襯墊P1之損失。

在本發明之特定實施例中，高速輸出大約為DisplayPort輸出之兩倍快。在此情形中，襯墊(諸如，P1)無需在高速傳輸路徑中，但其可被包括。

在各種實例(諸如，圖8A)中，為清楚起見，信號路徑展示為單端的。在本發明之各種實施例中，信號路徑可為單端或差動的。

在圖8B中，高速輸入可與輔助輸入共用接針。如前所述，高速輸入可由電容器C1而AC耦合以提供DC阻隔。輔助輸入接針可經由電感器L1而隔離，電感器L1可阻隔AC信號同時允許DC信號通過。額外電容器C2可被包括以提供進一步濾波，如所示。如前所述，AUX信號路徑可經由電容器C3而AC耦合，如所示。

在本發明之一些實施例中，輔助信號可為I2C信號。在此狀況下，由電容器C1及緩衝器B1之輸入電阻所引起之加載可足以使提供I2C信號之驅動器過載並在I2C信號傳輸中引起錯誤。因此，本發明之實施例可包括如所示之PiN二極體D1。此pin二極體可用以在不需要電容器C1時隔離電容器C1。

特定言之，當接收到I2C信號時，偏壓信號HSBIAS可為非主動的(低的)，此將緩衝器B2之輸出驅動為低。此又可斷開二極體D1，藉此將I2C信號與電容器C1隔離。多工器M1可選擇I2C線路。

類似地，當接收到AUX信號時，HSBIAS可再次為低，此可將電容器C1與AUX線路隔離。多工器M1可選擇AUX信號路徑，該AUX信號路徑可再次經由電容器C3而AC耦合。

當接收到高速信號時，HSBIAS可為主動的(高的)，藉此將緩衝器B2之輸出驅動為高。多工器M1可選擇電阻器R3，電阻器R3為自緩衝器B2之輸出經由D1所提供的電流提供返回路徑。此可接通二極體D1並可將連接器接針耦接至電容器C1以用於高速信號之接收。

各種顯示器可包括作為顯示器之部分而附接的專用纜線。此等可稱為纜連纜線。纜連纜線可用於DisplayPort監視器或用於HSIO監視器，以及其他類型之監視器。再者，此等纜線可由DisplayPort或HSIO源驅動。因此，需要此等器件能夠判定其連接至何物，使得其可恰當地組態自身。下圖中展示此之一實例。

圖9說明藉由器件在判定其連接至何類型之器件時所使用的電路及方法。在行910中，DisplayPort源或主機與DisplayPort匯點或端點通信。再者，組態接針CFG1及CFG2被下拉。纜連纜線可為被動纜線，且DisplayPort匯點或端點可操作為DisplayPort器件。

在行920中，DisplayPort源或主機與HSIO匯點或端點通信。因為匯點或端點為HSIO器件，所以纜連纜線為主動的。然而，因為源或主機為DisplayPort器件，所以纜連纜線可操作於旁路模式中以節約電力。亦即，所包括之時脈及資料復原電路可為非主動的。因為HSIO匯點或端點未偵測到LSx接針(其可為LSR2P TX接針)上之上拉電阻器，所以其可操作於DisplayPort模式中。HSIO匯點亦可將CFG2驅動為低。

在行930中，源或主機為HSIO器件，而匯點或端點為DisplayPort器件。HSIO源或主機提供CFG1及CFG2線路上之下拉電阻器。在此實例中，下拉電阻器具有1 Meg之值，但可符合本發明之實施例而使用其他電阻器。HSIO源或主機判定組態接針CFG2上之電壓為低(亦即，不存在上拉電阻器)，且CFG1亦為低(因此，纜線並非配接器)。因此，HSIO源或主機操作於DisplayPort模式中。

在行940中，HSIO源或主機與HSIO匯點或端點通信。如前所述，HSIO源或主機提供LSX接針上之上拉電阻器及組態接針CFG1及CFG2上之下拉電阻器。HSIO匯點或端點偵測到LSx接針上之上拉電阻器，且因此操作為HSIO器件。在此實例中，匯點或顯示器可提供CFG2上之100 K上拉電阻器，但在本發明之其他實施例中，可使用其他大小之電阻器。因此，HSIO源或主機偵測到接針CFG2上之電壓為高，且因此操作為HSIO器件。

在本發明之特定實施例中，纜連纜線具有可包括電路之 插頭，以及Y纜線(其可包括額外電路)。在本發明之其他實施例中，所有電路可包括於纜連纜線之插頭或Y纜線部分中。下圖中展示一實例。

圖10說明根據本發明之實施例的纜連纜線之電路。插頭被提供用於嵌入至連接器(諸如，圖2中所示之連接器)中。插頭附接至附接至Y纜線部分之插頭，該Y纜線部分連接至Y纜線外殼部分，該Y纜線外殼部分進一步包括電路。Y纜線自彼處附接至監視器多層板。

在此實例中，高速信號係藉由監視器經由時脈及資料復原電路1010及1030接收，時脈及資料復原電路1010及1030可位於Y纜線外殼中。此等時脈及資料復原電路之輸出提供至時脈及資料復原電路1020及1040。時脈及資料復原電路1020及1040之輸出係藉由PiN二極體D1至D4提供作為HSIO或DisplayPort信號。注意，為清楚起見已省略用於此圖中之PiN二極體D1至D4的偏壓電阻器。再者，當纜線起作用以提供DisplayPort信號時，時脈及資料復原電路可操作於旁路模式中以節約電力。類似地，自監視器時脈及資料復原電路1050及1070所提供之高速信號經由插頭中之時脈及資料復原電路1060及1080接收並提供至連接器。該等信號可如所示被隔離。

在所示之實例中，PiN二極體D1至D4用以隔離HSIO信號及DisplayPort信號。在本發明之其他實施例中，可使用電阻器、多工器，或其他電路或組件。

在本發明之各種實施例中，可藉由主機、纜線及其他器 件中之校準電路或訓練電路來改良資料連接之可靠性及準確性。此電路可包括用以補償纜線時滯、串擾(特別是連接器中)、通道補償(諸如，反射之等化或抵消)的電路，及其他此電路。可使用各種參數來調整此等電路。在本發明之各種實施例中，此等電路之參數可經校準或另外由製造者判定並儲存為預設值以供在操作期間載入。在本發明之其他實施例中，此等參數可經判定，同時系統被連接。此訓練或校準可在加電、重新啟動或其他週期或基於事件之時間期間發生。此等或其他路線可用以校準自主機至纜線之近端的路徑、通過纜線之路徑，及自纜線至器件或其他主機的路徑。

此校準可以各種方式執行。舉例而言，主機可將纜線之近端置於迴送模式中，傳輸資料，並接收資料，且接著相應地調整傳輸及接收參數。類似地，器件可將纜線之其近端置於迴送模式中，傳輸資料，並接收資料，且接著相應地調整傳輸及接收參數。主機或器件中之任一者或兩者亦可將其遠端置於迴送模式中，藉此亦將纜線包括於校準路線中。下圖中展示一實例。

圖11說明根據本發明之實施例的校準纜線及相關電路之方法。在動作1110中，校準或訓練程序開始。此可藉由加電、纜線連接、重設條件或其他週期或事件驅動準則來觸發。在動作1120中，將纜線之近端置於迴送模式中。在動作1130中，經由迴送路徑傳輸及接收信號。在動作1140中，可最佳化近端電路之傳輸及接收參數。在動作1150 中，可將纜線之遠端置於迴送模式中。再者，在動作1160中，可經由此迴送路徑傳輸及接收信號。在動作1170中，可最佳化遠端電路之傳輸及接收參數。此程序可藉由主機及器件電路中之任一者或兩者來執行。

已出於說明及描述之目的而呈現本發明之實施例的以上描述。其並不意欲為詳盡的或將本發明限於所描述之精確形式，且許多修改及變化依據以上教示係可能的。選擇並描述實施例，以便最好地解釋本發明之原理及其實際應用，以藉此使其他熟習此項技術者能夠在各種實施例中並與適合於所涵蓋之特定用途的各種修改一起最好地利用本發明。因此，將瞭解，本發明並不意欲涵蓋在以下申請專利範圍之範疇內之所有修改及等效物。

1‧‧‧接地接針

2‧‧‧熱插頭偵測接針

3‧‧‧高速傳輸接針

4‧‧‧高速接收接針

5‧‧‧高速傳輸接針

6‧‧‧高速接收接針

7‧‧‧接地接針

8‧‧‧接地接針

9‧‧‧接針

10‧‧‧接針

11‧‧‧接針

12‧‧‧接針

13‧‧‧接地接針

14‧‧‧接地接針

15‧‧‧高速傳輸接針

16‧‧‧高速接收接針

17‧‧‧高速傳輸接針

18‧‧‧高速接收接針

19‧‧‧接地接針

20‧‧‧電力接針

110‧‧‧電腦

115‧‧‧舊版連接

120‧‧‧舊版顯示器

220‧‧‧電腦或顯示器

225‧‧‧高速連接

230‧‧‧磁碟機

235‧‧‧高速連接

410‧‧‧行

420‧‧‧行

430‧‧‧行

440‧‧‧行

450‧‧‧行

460‧‧‧行

500‧‧‧主動插頭/纜線插頭

505‧‧‧主動插頭/纜線插頭

507‧‧‧纜線

510‧‧‧時脈及資料復原電路/CDR

520‧‧‧纜線微控制器

530‧‧‧時脈及資料復原電路/CDR

540‧‧‧時脈及資料復原電路/CDR

550‧‧‧纜線微控制器

560‧‧‧時脈及資料復原電路/CDR

600‧‧‧主動插頭

605‧‧‧主動插頭

607‧‧‧纜線

610‧‧‧時脈及資料復原電路/CDR

615‧‧‧時脈及資料復原電路/CDR

620‧‧‧纜線微控制器

630‧‧‧時脈及資料復原電路/CDR

635‧‧‧時脈及資料復原電路/CDR

640‧‧‧時脈及資料復原電路/CDR

645‧‧‧時脈及資料復原電路/CDR

650‧‧‧纜線微控制器

660‧‧‧時脈及資料復原電路/CDR

665‧‧‧時脈及資料復原電路/CDR

910‧‧‧行

920‧‧‧行

930‧‧‧行

940‧‧‧行

1010‧‧‧時脈及資料復原電路/CDR

1020‧‧‧時脈及資料復原電路/CDR

1030‧‧‧時脈及資料復原電路/CDR

1040‧‧‧時脈及資料復原電路/CDR

1050‧‧‧時脈及資料復原電路/CDR

1060‧‧‧時脈及資料復原電路/CDR

1070‧‧‧時脈及資料復原電路/CDR

1080‧‧‧時脈及資料復原電路/CDR

B1‧‧‧驅動器/緩衝器

B2‧‧‧驅動器/緩衝器

B3‧‧‧緩衝器

B4‧‧‧緩衝器

C1‧‧‧電容器

C2‧‧‧電容器

C3‧‧‧電容器

CFG1‧‧‧組態接針

CFG2‧‧‧組態接針

D1‧‧‧PiN二極體

D2‧‧‧PiN二極體

D3‧‧‧PiN二極體

D4‧‧‧PiN二極體

L1‧‧‧電感器

M1‧‧‧多工器

P1‧‧‧襯墊

R1‧‧‧電阻器

R2‧‧‧電阻器

R3‧‧‧電阻器

圖1說明可藉由本發明之實施例的併入而改良之舊版系統；圖2說明根據本發明之實施例的電腦系統；圖3說明根據本發明之實施例的連接器之引出線；圖4說明根據本發明之實施例的在判定彼此通信之器件之類型時所使用的電路及方法；圖5說明符合本發明之實施例的主動纜線；圖6說明符合本發明之實施例的主動纜線；圖7A至圖7C說明可用以允許來自兩個不同標準之信號路徑共用連接器之共同接針的電路；圖8A及圖8B說明可用以允許來自兩個不同標準之信號 路徑共用連接器之共同接針的替代電路；圖9說明藉由器件在判定其連接至何類型之器件時所使用的電路及方法；圖10說明根據本發明之實施例的纜連纜線之電路；及圖11說明根據本發明之實施例的校準纜線及相關電路的方法。

600‧‧‧主動插頭

605‧‧‧主動插頭

607‧‧‧纜線

610‧‧‧時脈及資料復原電路/CDR

615‧‧‧時脈及資料復原電路/CDR

620‧‧‧纜線微控制器

630‧‧‧時脈及資料復原電路/CDR

635‧‧‧時脈及資料復原電路/CDR

640‧‧‧時脈及資料復原電路/CDR

645‧‧‧時脈及資料復原電路/CDR

650‧‧‧纜線微控制器

660‧‧‧時脈及資料復原電路/CDR

665‧‧‧時脈及資料復原電路/CDR

Claims (22)

1. 一種主動纜線，其包含：一纜線；一第一插頭，其連接至該纜線之一第一端並包含：一第一時脈及資料復原電路，其重新定時在該第一插頭之一輸入端處所接收的信號；一第二時脈及資料復原電路，其重新定時自該纜線所接收之信號；及一第一微控制器，其組態該第一時脈及資料復原電路以及該第二時脈及資料復原電路；及一第二插頭，其連接至該纜線之一第二端並包含：一第三時脈及資料復原電路，其重新定時在該第二插頭之一輸入端處所接收的信號；一第四時脈及資料復原電路，其重新定時自該纜線所接收之信號；及一第二微控制器，其組態該第三時脈及資料復原電路以及該第四時脈及資料復原電路。
2. 如請求項1之主動纜線，其中該纜線將該第一時脈及資料復原電路之一輸出端連接至該第四時脈及資料復原電路之一輸入端並將該第三時脈及資料復原電路之一輸出端連接至該第二時脈及資料復原電路之一輸入端。
3. 如請求項1之主動纜線，其中該第一微控制器及該第二微控制器可使用該第一插頭及該第二插頭上之接針來程式化。
4. 如請求項1之主動纜線，其中該第一時脈及資料復原電路包括一等化器電路。
5. 如請求項1之主動纜線，其中該第一時脈及資料復原電路包含一去強調電路。
6. 如請求項1之主動纜線，其中該第一微控制器可組態該第一時脈及資料復原電路之一輸出端以耦接至該第二時脈及資料復原電路之一輸入端。
7. 如請求項1之主動纜線，其中該第一微控制器可組態該第二時脈及資料復原電路之一輸出端以耦接至該第一時脈及資料復原電路之一輸入端。
8. 一種纜線總成，其包含：一纜線；一第一插頭，其耦接至該纜線之一第一端並包含第一電路以接收及傳輸信號；及一第二插頭，其耦接至該纜線之一第二端並包含第二電路以接收及傳輸信號，其中在該纜線輸送符合一第一協定之信號時，該第一電路及該第二電路被供電，且在該纜線輸送符合一第二協定之信號時，該第一電路及該第二電路不被供電。
9. 如請求項8之纜線總成，其中該第一電路包含具有耦接至該第一插頭之接針的一輸入端之一第一時脈及資料復原電路以及耦接至該纜線中之導體的一第二時脈及資料復原電路。
10. 如請求項9之纜線總成，其進一步包含用以組態該第一 時脈及資料復原電路以及該第二時脈及資料復原電路之一微控制器。
11. 如請求項10之纜線總成，其中該微控制器可使用該第一插頭之至少一接針來程式化。
12. 如請求項11之纜線總成，其中該微控制器可使用在該第一插頭之該至少一接針處所提供之程式碼來程式化。
13. 如請求項12之纜線總成，其中該程式碼經加密。
14. 一種電子器件，其包含：一連接器，其包括複數個接針；一第一輸出電路，其耦接至該複數個接針中之一第一接針並包含：一選擇電路，其耦接至該第一接針；一第一驅動器，其AC耦合至該選擇電路；及一第二驅動器，其AC耦合至一衰減器，該衰減器耦接至該選擇電路。
15. 如請求項14之電子器件，其中該連接器為一連接器嵌入物。
16. 如請求項14之電子器件，其中該連接器為一連接器插座。
17. 如請求項14之電子器件，其中該衰減器為一pi網路。
18. 如請求項14之電子器件，其中該選擇電路包含複數個PiN二極體。
19. 如請求項14之電子器件，其中該選擇電路包含一多工器。
20. 如請求項14之電子器件，其進一步包含一接收電路，該接收電路包含：一第一開關，其具有耦接至該複數個接針中之一第二接針的一第一端子；一接收電路，其AC耦合至該第一開關之一第二端子；一電感器，其具有耦接至該第二接針之一第一端子；及一電容器，其耦接於該電感器之一第二端子與接地之間。
21. 如請求項20之電子器件，其進一步包含耦接至該電感器之該第二端子的一多工器。
22. 如請求項20之電子器件，其中該開關包含一PiN二極體。