TWI397231B - 嵌制電源熱插拔所造成電壓突波之電路及相關晶片 - Google Patents

Description

嵌制電源熱插拔所造成電壓突波之電路及相關晶片

本發明係指一種用於一電子裝置之電壓突波嵌制電路及其相關晶片，尤指一種可嵌制因電源熱拔插所產生之電壓突波的電壓突波嵌制電路及其相關晶片。

一般來說，積體電路晶片係經由外接電源供應器來提供其操作所需之電源。請參考第1圖，第1圖為一積體電路晶片100之熱拔插等效電路之示意圖。積體電路晶片100經由一電源供應器102提供一供應電源至積體電路晶片100之一電源輸入端104。如第1圖所示，當電源供應器102所提供之供應電源瞬間傳送到電源輸入端104時，線電感Lwire、線電阻Rwire及電源電容CVCC會發生RLC震盪而產生電壓突波，造成過電壓的情形。過電壓的情形將會降低積體電路的可靠度，並且減短其壽命；更嚴重的情況，甚至會使元件瞬間發生崩潰效應，使得積體電路及外部元件瞬間燒毀。

為了改善上述問題，習知技術提供了不同的解決方式，請參考第2圖及第3圖。在第2圖中，為了降低電壓突波，加入了電源電容CVCC之一等效串聯電阻RCVCC；而在第3圖中，則於電 源輸入端104及接地端之間並聯加入一齊納二極體ZVCC。然而，使用前述之習知方法雖能降低因熱插拔所造成的電壓突波，但會因而增加電路的成本或降低電路的效能。例如，如第2圖所示之習知技術，加入電源電容CVCC之等效串聯電阻RCVCC僅能夠降低電壓突波而不能有效嵌制住電壓，且會嚴重增加電路正常操作時的電源雜訊；而如第3圖所示之習知技術，需加入齊納二極體，以產生電壓嵌制之作用，如此一來，將耗費極大的生產成本及印刷電路板的面積。

因此，本發明之主要目的即在於提供用於一電子裝置之電壓突波嵌制電路及其相關晶片。

本發明揭露一種用於一電子裝置之電壓突波嵌制電路，用以嵌制電源熱插拔所造成之一電壓突波，該電壓突波嵌制電路包含有一緩衝單元及一嵌制單元。該緩衝單元耦接於一輸入電源端，用來接收該電壓突波之一突波電流。以及該嵌制單元耦接於輸入電源端與該緩衝單元，用來根據該輸入電源端之一輸入電壓，控制該緩衝單元接收該突波電流。

本發明另揭露一種可嵌制電壓突波之晶片，該晶片包含有一輸入電源端、一運算電路及一電壓突波嵌制電路。該輸入電源端用 來接收一輸入電壓。該運算電路耦接於該輸入電源端，用來由該輸入電壓驅動，以執行一運算功能；以及該電壓突波嵌制電路，用以嵌制電源熱插拔所造成之一電壓突波，包含有一緩衝單元及一嵌制單元。該緩衝單元耦接於該輸入電源端，用來接收該電壓突波之一突波電流；以及該嵌制單元耦接於輸入電源端與該緩衝單元，用來根據該輸入電源端之該輸入電壓，控制該緩衝單元接收該突波電流。

請參考第4圖，第4圖為本發明實施例一晶片400之示意圖。晶片400可用以嵌制電源熱插拔所造成之一電壓突波。晶片400包含一輸入電源端404、一運算電路402及一電壓突波嵌制電路406。輸入電源端404係用來接收一輸入電壓V_CC 。運算電路402耦接於輸入電源端404，用來由輸入電壓V_CC 驅動，以執行一運算功能。電壓突波嵌制電路406包含有一緩衝單元408及一嵌制單元410。緩衝單元408耦接於輸入電源端404，用來接收該電壓突波之一突波電流I_CC 。嵌制單元410耦接於輸入電源端404與緩衝單元408，用來根據輸入電源端404之輸入電壓V_CC ，控制緩衝單元408接收突波電流I_CC 。換句話說，晶片400可透過輸入電源端404，由晶片400中之電壓突波嵌制電路406將突波電流I_CC 接收導引掉，以適時完成電壓突波之嵌制功能。

進一步說明電壓突波嵌制電路406，請參考第5圖，第5圖為第4圖中電壓突波嵌制電路406之示意圖。在電壓突波嵌制電路406中，緩衝單元408包含有一高端控制單元502、一低端控制單元504及緩衝電路BC₁ 、BC₂ 、BC₃ 。高端控制單元502用來產生高端控制訊號S_HC1 、S_HC2 、S_HC3 。低端控制單元504用來產生低端控制訊號S_LC1 、S_LC2 、S_LC3 。緩衝電路BC₁ 、BC₂ 、BC₃ 中之每一緩衝電路包含有一高端開關SW_H 及一低端開關SW_L 。其中，高端開關SW_H 較佳地係P型金屬氧化半導體電晶體，用來根據高端控制訊號S_HC1 、S_HC2 、S_HC3 中之一高端控制訊號，將輸入電源端404之電流導通至低端開關SW_L 。低端開關SW_L 較佳地係一N型金屬氧化半導體電晶體，用來根據低端控制訊號S_LC1 、S_LC2 、S_LC3 中一低端控制訊號，將高端開關SW_H 所傳送之電流導通至地端。

繼續說明電壓突波嵌制電路406，電壓突波嵌制電路406中之嵌制單元410包含有一參考電壓產生器506、一分壓電路508、一運算放大器510、一補償電容C_C 、高端驅動單元M1、M2、M3及一低端驅動單元512。參考電壓產生器506用來提供一參考電壓V_bg 。分壓電路508耦接於輸入電源端404與地端，包含兩個分壓電阻R₁ 、R₂ ，用來提供輸入電壓V_CC 之一分壓V_FB 。運算放大器510包含有正、負輸入端及一輸出端，用來接收輸入電壓V_CC 之分壓V_FB 及參考電壓V_bg ，並據以輸出一第一嵌制控制訊號V_CLA 。補償電容C_C 耦接於輸入電源端404與運算放大器510之輸出端。高端驅動單元M1、M2、M3中之每一高端驅動單元較佳地係一N 型金屬氧化半導體電晶體，分別耦接於高端開關SW_H 之閘極、地端及運算放大器510之輸出端，用來根據第一嵌制控制訊號V_CLA ，控制高端開關SW_H 導通來接收突波電流I_CC 。低端驅動單元512耦接於運算放大器510之輸出端，用來根據第一嵌制控制訊號V_CLA ，輸出一第二嵌制控制訊號V_CLD 至低端控制單元504，以控制低端開關SW_L 之導通狀態。較佳地，低端驅動單元512包含有一第三分壓電阻R₃ 、一轉換單元M4及一緩衝器514。第三分壓電阻R₃ 耦接於輸入電源端404。轉換單元M4較佳地係一N型金屬氧化半導體電晶體，用來根據第一嵌制控制訊號V_CLA ，輸出一第二嵌制控制訊號V_CLD ，以控制低端開關SW_L 之導通狀態。緩衝器514耦接於轉換單元M4與低端控制單元SW_L ，用來接收第二嵌制控制訊號V_CLD ，並將第二嵌制控制訊號V_CLD 輸出至低端控制單元504。

值得注意的是，第4圖所示僅為本發明實施例示意圖，本領域具通常知識者當可據以做不同之修飾。舉例來說，請參考第6圖。第6圖為本發明實施例另一晶片600之示意圖。由於第6圖之晶片600與第4圖及第5圖之晶片400中具有相同名稱之元件具有類似的運作方式與功能，因此為求說明書內容簡潔起見，詳細說明便在此省略，該些元件之連結關係如第6圖所示，在此不再贅述。此外，緩衝電路及高端驅動單元在本實施例中使用3個為例，但不限於此，其應用之數量可視系統設計而定。較佳地，高端控制單元502及低端控制單元504係可依據驅動電路之數量，來產 生高端及低端控制訊號，此外，緩衝單元可以是晶片內部原本設計之可流大電流之電路，例如輸出級電路或緩衝電路等，因而，可不需額外增加晶片內部面積。嵌制單元410之各部份元件可分別於晶片內部或外部實現，只要能確實達到嵌制之功能即可。另一方面，在晶片600中，嵌制單元410進一步可包含有一電源準位偵測單元602及一設定單元604。電源準位偵測單元602用來偵測輸入電源端404之電壓準位，以輸出一電源偵測訊號P。設定單元604耦接於電源準位偵測單元602、低端驅動單元510、高端控制單元502及低端控制單元504，用來根據電源偵測訊號P及第二嵌制控制訊號VCLD，輸出一設定訊號S至高端控制單元502與低端控制單元504。較佳地，高端控制單元502於接收到設定訊號S時，將緩衝電路BC₁ 、BC₂ 、BC₃ 中之每一高端開關SW_H 轉換至一關閉狀態，及低端控制單元504於接收到設定訊號S時，將緩衝電路BC₁ 、BC₂ 、BC₃ 中之每一低端開關SW_L 轉換至一導通狀態。

因此，相較於習知技術，透過本發明實施例具有電壓突波嵌制電路之晶片，可由電壓突波嵌制電路將因電源熱拔插所產生之突波電流接收導引掉，而有效嵌制住電源之電壓突波，以適時完成電壓突波之嵌制功能，且本發明實施例不需於晶片外部增加額外的元件，且可運用現有之電路設計，將大幅降低成本及節省印刷電路板及晶片內的面積而提高競爭力。

進一步說明電壓突波嵌制電路406之詳細運作方式，請參考第 6圖至第8圖，第7圖為本發明實施例產生電壓突波時的電流路徑示意圖，第8圖為第6圖之電壓突波嵌制電路406之相關訊號的時序示意圖。電源電容CVCC因熱插拔的關係，會產生一線電感電流I_POWER 對電源電容CVCC充電，使輸入電壓V_CC 過高。透過本發明實施例，藉由打開電壓突波嵌制電路406之緩衝單元408之高端及低端開關來適時導引掉過多的線電感電流I_POWER 。因此，如第7圖所示，本發明實施例增加一電流路徑I_CC 來將過多的線電感電流I_POWER 導引掉，而流經緩衝單元408的電流I₁ 、I₂ 、I₃ 等於過多的線電感電流，使輸入電壓V_CC 被嵌制在一個平穩的電壓準位，相關之電路動作時序示意圖如第8圖所示。由第8圖可知，當過多的線電感電流I_POWER 由於RLC震盪結束後而回歸至零時，電壓突波嵌制電路406電路即會自動關掉，不影響到原來電路的操作。

在第6圖中，當時間t1時，一電源供應器606開始對電源電容充電，當輸入電壓V_CC 過高時，分壓V_FB 及參考電壓V_bg 會產生一誤差量，經由運算放大器510放大後產生第一嵌制控制訊號V_CLA ，隨著輸入電壓V_CC 之逐漸升高，當第一嵌制控制訊號V_CLA 大到使得高端驅動單元M1、M2、M3導通後(時間t2時)，便送出類比訊號去控制各緩衝電路之高端開關SW_H 導通來接收突波電流I_CC 。同時，低端驅動單元512根據第一嵌制控制訊號V_CLA ，經由緩衝器514輸出第二嵌制控制訊號V_CLD 至低端控制單元504，以控制低端開關SW_L 導通。此時，突波電流I_CC 可於緩衝單元408 中由各緩衝電路之高端開關SW_H 流至低端開關SW_L 。由於突波電流I_CC 流向晶片600，輸入電壓V_CC 的電位會持續往下拉低，當輸入電壓V_CC 拉低使得分壓V_FB 小於參考電壓V_bg 時，高端開關SW之受控端電位又會拉高，輸入電壓V_CC 的電位因外來的電流充電而使電位又拉高。此回授機制使分壓V_FB 與參考電壓V_bg 平衡在相同的電位，於是當時間t4時，輸入電壓V_CC 會平衝在Vbg×R2/(R1＋R2)。當外部電流不再對電源電容CVCC充電時(時間t5)，輸入電壓V_CC 會下降至電源供應器606的供應電壓V_IN ，於是分壓V_FB 小於參考電壓V_bg ，高端驅動單元M1、M2、M3關閉後，第一嵌制控制訊號V_CLA 與第二嵌制控制訊號V_CLD 皆為0V，回到晶片600的正常操作。換句話說，藉由運算放大器510對於高端開關的迴授機制及送出第二嵌制控制訊號V_CLD 的動作，可以有效導掉輸入電壓V_CC 過多的電流而達到嵌制輸入電壓V_CC 的目的。

值得注意的是，補償電容Cc除了當作小訊號的頻率響應外，在時間t1時，當輸入電壓V_CC 以一快速的迴轉率(Slew rate)上升時，會將輸入電壓V_C 耦合至高端驅動單元M1、M2、M3使高端驅動單元M1、M2、M3導通，亦即啟動電壓突波嵌制電路406。如此一來，當輸入電壓V_CC 上升得愈快，愈能快速啟動電壓突波嵌制電路406，否則，一般負回授機制無法快速動作而正確的嵌制住輸入電壓V_CC 的電位。此外，分壓電阻RA、RB可以用來設定輸入電壓V_CC 耦合至高端驅動單元M1、M2、M3的大小，讓電路 的效能最佳化。此外，較佳地，當輸入電壓V_CC 逐漸上升時，由設定單元604送出設定訊號S，強制使驅動電路BC₁ 、BC₂ 、BC₃ 中之每一高端開關SW_H 為關掉狀態，每一低端開關SW_L 為導通狀態，如此一來，能避免當第二嵌制控制訊號V_CLD 為高態時，高端開關SW_H 確保為關掉，以避免過大電流瞬間流過緩衝電路BC₁ 、BC₂ 、BC₃ 。在時間t1時，輸入電壓V_CC 會由0V往上爬升，此時電源準位偵測單元602送出低態之電源偵測訊號P，使設定單元604送出高態之設定訊號S，當輸入電壓V_CC 到達某一設定的電位後，電源偵測訊號P由低態轉高態，較佳地可於10毫秒後設定訊號S才會轉成低態，使晶片600回到正常操作。另外，第二嵌制控制訊號V_CLD 亦送訊號至設定單元604，以確保輸入電壓V_CC 在10毫秒後內不會再有第二次的電壓突波。

綜上所述，相較於習知技術，透過本發明實施例具有電壓突波嵌制電路之晶片，可由電壓突波嵌制電路將因電源熱拔插所產生之突波電流接收導引掉，而有效嵌制住電源之電壓突波，以適時完成電壓突波之嵌制功能，且本發明實施例不需於晶片外部增加額外的元件，且可運用現有之電路設計，將大幅降低成本及節省印刷電路板及晶片內的面積。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧積體電路晶片

102、402‧‧‧電源供應器

104、404‧‧‧電源輸入端

400‧‧‧晶片

406‧‧‧電壓突波嵌制電路

408‧‧‧緩衝單元

410‧‧‧嵌制單元

502‧‧‧高端控制單元

504‧‧‧低端控制單元

BC₁ 、BC₂ 、BC₃ ‧‧‧緩衝電路

SW_H ‧‧‧高端開關

SW_L ‧‧‧低端開關

506‧‧‧參考電壓產生器

508‧‧‧分壓電路

510‧‧‧運算放大器

C_C 補償電容

M1、M2、M3‧‧‧高端驅動單元

M4‧‧‧低端驅動單元

R₁ 、R₂ 、R₃ ‧‧‧分壓電阻

第1圖為一積體電路晶片之熱拔插等效電路之示意圖。

第2圖為習知一降低電源熱拔插之突波電壓之示意圖。

第3圖為習知另一降低電源熱拔插之突波電壓之示意圖。

第4圖為本發明實施例一晶片之示意圖。

第5圖為第4圖中電壓突波嵌制電路之示意圖。

第6圖為本發明實施例另一晶片之示意圖。

第7圖為本發明實施例產生電壓突波時的電流路徑示意圖。

第8圖為第6圖中之電壓突波嵌制電路之相關訊號的時序示意圖。

400‧‧‧晶片

406‧‧‧電壓突波嵌制電路

408‧‧‧緩衝單元

410‧‧‧嵌制單元

Claims (19)

1. 一種用於一電子裝置之電壓突波嵌制電路，用以嵌制電源熱插拔所造成之一電壓突波，包含有：一緩衝單元，耦接於一輸入電源端，用來接收該電壓突波之一突波電流，包含有：一高端控制單元，用來產生複數個高端控制訊號；一低端控制單元，用來產生複數個低端控制訊號；以及複數個緩衝電路，每一緩衝電路包含有：一高端開關，包含有一輸入端，耦接於該輸入電源端，一輸出端，以及一受控端，耦接於該高端控制單元，用來根據該複數個高端控制訊號中一高端控制訊號，將該輸入端所接收之電流導通至該輸出端；以及一低端開關，包含有一輸入端，耦接於該高端開關之該輸出端，一輸出端，耦接於一地端，以及一受控端，耦接於該低端控制單元，用來根據該複數個低端控制訊號中一低端控制訊號，將該輸入端所接收之電流導通至該輸出端；以及一嵌制單元，耦接於輸入電源端與該緩衝單元，用來根據該輸入電源端之一輸入電壓，控制該緩衝單元接收該突波電流。
2. 如請求項1所述之電壓突波嵌制電路，其中該高端開關係一 P型金屬氧化半導體電晶體，該高端開關之該輸入端係一源極，該高端開關之該輸出端係一汲極，以及該高端開關之該受控端係一閘極。
3. 如請求項1所述之電壓突波嵌制電路，其中該低端開關係一N型金屬氧化半導體電晶體，該低端開關之該輸入端係一汲極，該低端開關之該輸出端係一源極，以及該低端開關之該受控端係一閘極。
4. 如請求項1所述之電壓突波嵌制電路，其中該嵌制單元包含有：一參考電壓產生器，用來提供一參考電壓訊號；一分壓電路，耦接於該輸入電源端與該地端，用來提供該輸入電壓之一分壓；一運算放大器，包含有一正輸入端，用來接收該輸入電壓之該分壓，一負輸入端，用來接收該參考電壓訊號，及一輸出端，用來根據該正輸入端與該負輸入端之訊號，輸出一第一嵌制控制訊號；一補償電容，耦接於該輸入電源端與運算放大器之該輸出端；複數個高端驅動單元，每一高端驅動單元包含有一第一端，耦接於該高端開關之該受控端，一第二端耦接於該地端，以及一第三端，耦接於該運算放大器之該輸出端，用來根據該第一嵌制控制訊號，控制該高端開關導通來接收 該突波電流；以及一低端驅動單元，耦接於該運算放大器之該輸出端，用來根據該第一嵌制控制訊號，輸出一第二嵌制控制訊號至該低端控制單元，以控制該低端開關之導通狀態。
5. 如請求項4所述之電壓突波嵌制電路，其中該複數個高端驅動單元之每一高端驅動單元係一N型金屬氧化半導體電晶體，該第一端係一汲極，該第二端係一源極，以及該第三端係一閘極。
6. 如請求項4所述之電壓突波嵌制電路，其中該低端驅動單元包含有：一第三分壓電阻，耦接於該輸入電源端；一轉換單元，包含有一第一端，耦接於該第三分壓電阻，一第二端耦接於該地端，以及一第三端，耦接於該運算放大器之該輸出端，用來根據該第一嵌制控制訊號，輸出一第二嵌制控制訊號，以控制該低端開關之導通狀態；以及一緩衝器，耦接於該轉換單元與該低端控制單元，用來接收該第二嵌制控制訊號，並將該第二嵌制控制訊號輸出至該低端控制單元。
7. 請求項6所述之電壓突波嵌制電路，其中該轉換單元係一N 型金屬氧化半導體電晶體，該第一端係一汲極，該第二端係一源極，以及該第三端係一閘極。
8. 如請求項4所述之電壓突波嵌制電路，其中該嵌制單元另包含有：一電源準位偵測單元，用來偵測該輸入電源端之電壓準位，以輸出一電源偵測訊號；以及一設定單元，耦接於該電源準位偵測單元、該低端驅動單元、該高端控制單元及該低端控制單元，用來根據該電源偵測訊號及該第二嵌制控制訊號，輸出一設定訊號至該高端控制單元與該低端控制單元。
9. 如請求項8所述之電壓突波嵌制電路，其中該高端控制單元於接收到該設定訊號時，將該複數個緩衝電路中之每一高端開關轉換至一關閉狀態，及該低端控制單元於接收到該設定訊號時，將該複數個緩衝電路中之每一低端開關轉換至一導通狀態。
10. 如請求項1所述之電壓突波嵌制電路，其中該突波電流係一供應電源經熱拔插至該輸入電源端時所產生之一線電感電流。
11. 一種可嵌制電壓突波之晶片，該晶片包含有： 一輸入電源端，用來接收一輸入電壓；一運算電路，耦接於該輸入電源端，用來由該輸入電壓驅動，以執行一運算功能；以及一電壓突波嵌制電路，用來嵌制電源熱插拔所造成之一電壓突波，包含有：一緩衝單元，耦接於該輸入電源端，用來接收該電壓突波之一突波電流，包含有：一高端控制單元，用來產生複數個高端控制訊號；一低端控制單元，用來產生複數個低端控制訊號；以及複數個緩衝電路，每一緩衝電路包含有：一高端開關，包含有一輸入端，耦接於該輸入電源端，一輸出端，以及一受控端，耦接於該高端控制單元，用來根據該複數個高端控制訊號中一高端控制訊號，將該輸入端所接收之電流導通至該輸出端；以及一低端開關，包含有一輸入端，耦接於該高端開關之該輸出端，一輸出端，耦接於一地端，以及一受控端，耦接於該低端控制單元，用來根據該複數個低端控制訊號中一低端控制訊號，將該輸入端所接收之電流導通至該輸出端；以及一嵌制單元，耦接於輸入電源端與該緩衝單元，用來根據該輸入電源端之該輸入電壓，控制該緩衝單元接收該突波電流。
12. 如請求項11所述之晶片，其中該高端開關係一P型金屬氧化半導體電晶體，該高端開關之該輸入端係一源極，該高端開關之該輸出端係一汲極，以及該高端開關之該受控端係一閘極。
13. 如請求項11所述之晶片，其中該低端開關係一N型金屬氧化半導體電晶體，該低端開關之該輸入端係一汲極，該低端開關之該輸出端係一源極，以及該低端開關之該受控端係一閘極。
14. 如請求項11所述之晶片，其中該嵌制單元包含有：一參考電壓產生器，用來提供一參考電壓訊號；一分壓電路，耦接於該輸入電源端與該地端，用來提供該輸入電壓之一分壓；一運算放大器，包含有一正輸入端，用來接收該輸入電壓之該分壓，一負輸入端，用來接收該參考電壓訊號，及一輸出端，用來根據該正輸入端與該負輸入端之訊號，輸出一第一嵌制控制訊號；一補償電容，耦接於該輸入電源端與運算放大器之該輸出端；複數個高端驅動單元，每一高端驅動單元包含有一第一端，耦接於該高端開關之該受控端，一第二端耦接於該地端，以及一第三端，耦接於該運算放大器之該輸出端，用來根據該第一嵌制控制訊號，控制該高端開關導通來接收 該突波電流；以及一低端驅動單元，耦接於該運算放大器之該輸出端，用來根據該第一嵌制控制訊號，輸出一第二嵌制控制訊號至該低端控制單元，以控制該低端開關之導通狀態。
15. 如請求項14所述之晶片，其中該複數個高端驅動單元之每一高端驅動單元係一N型金屬氧化半導體電晶體，該第一端係一汲極，該第二端係一源極，以及該第三端係一閘極。
16. 如請求項14所述之晶片，其中該低端驅動單元包含有：一第三分壓電阻，耦接於該輸入電源端；一轉換單元，包含有一第一端，耦接於該第三分壓電阻，一第二端耦接於該地端，以及一第三端，耦接於該運算放大器之該輸出端，用來根據該第一嵌制控制訊號，輸出一第二嵌制控制訊號，以控制該低端開關之導通狀態；以及一緩衝器，耦接於該轉換單元與該低端控制單元，用來接收該第二嵌制控制訊號，並將該第二嵌制控制訊號輸出至該低端控制單元。
17. 請求項16所述之晶片，其中該轉換單元係一N型金屬氧化半導體電晶體，該第一端係一汲極，該第二端係一源極，以及該第三端係一閘極。
18. 如請求項14所述之晶片，其中該嵌制單元另包含有：一電源準位偵測單元，用來偵測該輸入電源端之電壓準位，以輸出一電源偵測訊號；以及一設定單元，耦接於該電源準位偵測單元、該低端驅動單元、該高端控制單元及該低端控制單元，用來根據該電源偵測訊號及該第二嵌制控制訊號輸出一設定訊號至該高端控制單元與該低端控制單元。
19. 如請求項18所述之晶片，其中該高端控制單元於接收到該設定訊號時，將該複數個緩衝電路中之每一高端開關轉換至一關閉狀態，及該低端控制單元於接收到該設定訊號時，將該複數個緩衝電路中之每一低端開關轉換至一導通狀態。