TWI393229B - 封裝基板的製作方法及其結構 - Google Patents
封裝基板的製作方法及其結構 Download PDFInfo
- Publication number
- TWI393229B TWI393229B TW96146081A TW96146081A TWI393229B TW I393229 B TWI393229 B TW I393229B TW 96146081 A TW96146081 A TW 96146081A TW 96146081 A TW96146081 A TW 96146081A TW I393229 B TWI393229 B TW I393229B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- circuit
- build
- package substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000012856 packing Methods 0.000 title 1
- 229910000679 solder Inorganic materials 0.000 claims description 37
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 166
- 230000008569 process Effects 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910000599 Cr alloy Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000000788 chromium alloy Substances 0.000 description 5
- 239000012792 core layer Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000011133 lead Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於一種封裝基板及其製作方法，尤指一種適用於簡化製程、縮短訊號傳遞路徑及減少雜訊干擾之封裝基板及其製作方法。
隨著電子產業的蓬勃發展，電子產品亦逐漸進入多功能、高性能的研發方向。為滿足半導體封裝件高積集度(Integration)以及微型化(Miniaturization)的封裝要求，提供多數主被動元件及線路連接之電路板，亦逐漸由單層板演變成多層板，以使在有限的空間下，藉由層間連接技術(Interlayer connection)擴大電路板上可利用的佈線面積而配合高線路密度之積體電路(Integrated circuit)需求。
目前，半導體封裝結構大多是將半導體晶片黏貼於基板頂面後進行打線接合(wire bonding)或是將半導體晶片以覆晶接合(Flip chip)方式與基板電性連接，爾後再於基板之背面植以錫球，以電性連接至如印刷電路板之外部電子元件。
在習知封裝基板的製作方法中，載板係由一核心基板開始，經過鑽孔、鍍金屬、塞孔、線路成型等製程完成內層結構。再經由增層製程完成多層載板，如圖1A至1E所示，係製作增層式的多層板的方法。如圖1A所示，首先，製備一核心基板11，該核心基板11係由一具預定厚度的芯層111及形成於該芯層111表面上之線路層112所構成。同時，於該芯層111中形成有複數個電鍍導通孔(PTH)113。藉此電性連接該芯層111相對兩表面之線路層112。如圖1B所示，將該核心基板11實施增層製程，首先於該核心基板11表面佈設一介電層12，該介電層12上開設有複數個開孔曝露出該線路層112作為電性連接墊112a部分。如圖1C所示，於該介電層12曝露表面以無電電鍍或濺鍍等方式形成一晶種層14，並於該晶種層14上形成一圖案化阻層15，俾使該阻層15形成有複數個開孔150以曝露出電性連接墊112a。如圖1D所示，利用電鍍方式於該阻層開孔150中形成有圖案化線路層16與導電盲孔16a，並使該線路層16得以透過該導電盲孔16a電性導接至該電性連接墊112a，然後移除該阻層及阻層所覆蓋之晶種層，俾以形成一第一線路增層結構10a。如圖1E所示，同樣地，於該第一線路增層結構10a最外層表面上亦得運用相同方法重複形成第二線路增層結構10b，以逐步增層形成一多層載板10。
然上述製程係由一核心基板開始，經過鑽孔、鍍金屬、塞孔、線路成型等製程完成內層結構，再經由增層製程完成多層載板，因而有製程步驟流程複雜之缺點。此外，此作法因該核心基板需經鑽孔、電鍍等製程形成電鍍導通孔(PTH)，電鍍導通孔之孔徑及孔深均遠大於導電盲孔，因而訊號傳遞路徑過長，易產生串擾(Cross－talk)、雜訊(Noise)或訊號衰減之問題；此外，電鍍導通孔延伸出介電層表面之部分亦會佔據佈線空間。故前述問題實為現今業界所急須解決的課題。
有鑑於習知之缺點，本發明之主要目的係在於提供一種可簡化製程、縮短訊號傳遞路徑、減少雜訊干擾及提高佈線密度的封裝基板結構與製法。
為達上揭目的，本發明係提供一種封裝基板，其包括：一第一介電層，其具有複數貫穿第一介電層之圖案化開口區；一第一線路層，係配置於第一介電層之該些圖案化開口區中，且第一線路層與第一介電層之相對兩表面齊平；以及一線路增層結構，其係配置於第一線路層與第一介電層之兩相對表面，其中，線路增層結構中具有複數個導電盲孔以電性連接至第一線路層，且線路增層結構表面形成有複數電性連接墊。據此，兩側線路可藉由第一線路層及導電盲孔導通，而無需另製作電鍍導通孔，進而可解決電鍍導通孔延伸出介電層表面之部分而佔據佈線空間之問題；同時，本結構之訊號傳遞路徑較短，可有效減少雜訊干擾，進而提升電性功能。
本發明亦提供一種封裝基板之製作方法，其包括：提供一支撐板；形成一第一介電層於該支撐板之一表面上，並形成複數貫穿第一介電層之圖案化開口區；電鍍一第一線路層於該些圖案化開口區中，並使第一線路層與第一介電層之表面齊平；移除支撐板；以及形成一線路增層結構於第一線路層與第一介電層之兩相對表面，其中，線路增層結構中具有複數個導電盲孔以電性連接至第一線路層，且線路增層結構表面形成有複數電性連接墊。據此，本發明所提供之封裝基板製作方法可有效簡化製作流程，改善習知封裝基板製作流程複雜之缺點。
於本發明之封裝基板及其製法中，此線路增層結構可為一層或多層，其可包括至少一第二介電層、至少一第二線路層、以及複數導電盲孔。詳細地說，此線路增層結構可包括至少一第二介電層、至少一疊置於第二介電層上之第二線路層、以及形成於第二介電層中之複數導電盲孔。或者，此線路增層結構可包括至少一第二介電層、至少一嵌埋於第二介電層之第二線路層、以及形成於該第二介電層中之該些導電盲孔，其中，該第二線路層之裸露表面係與該第二介電層之表面齊平。
於本發明之封裝基板及其製法中，此第一介電層可為感光型介電材料，而第一介電層之圖案化開口區可利用曝光及顯影之圖案化方式形成；或者，此第一介電層為非感光型介電材料，而第一介電層之圖案化開口區可利用機械鑽孔或雷射鑽孔形成。
於本發明之封裝基板及其製法中，第一線路層與第一介電層之兩相對表面可藉由粗化處理而成為粗化表面，以增加第一線路層及第一介電層與第二介電層間之結合力。其中，第一線路層與第一介電層之兩相對表面可藉由微蝕進行粗化處理，如：化學式蝕刻、電漿蝕刻等。
本發明之支撐板種類不限，其可為導電板或一表面具有一導電層之絕緣板，據此，導電板及絕緣板之導電層可作為電鍍第一線路層所需之電流傳導路徑用。此外，本發明之第一線路層、第二線路層及導電盲孔使用之材料可選自由銅、錫、鎳、鉻、鈦、鉛、金以及銅－鉻合金所組成之群組之其中一者，其中較佳為銅。
於本發明之封裝基板及其製法復可包括一防焊層，其係形成於線路增層結構表面，其中，此防焊層具有複數防焊層開孔，俾以顯露線路增層結構之電性連接墊。此外，該些電性連接墊上復可接置焊料球或焊料凸塊，以與晶片之電極墊或其他電子元件電性連接。
綜上所述，本發明所提供之無通孔結構可提高佈線密度，縮短訊號傳遞路徑，降低封裝基板厚度，減少雜訊干擾且簡化製程流程；同時，本發明形成對稱之線路增層結構，得以避免板彎翹之問題發生。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
本發明之實施例中該等圖式均為簡化之示意圖。惟該等圖式僅顯示與本發明有關之元件，其所顯示之元件非為實際實施時之態樣，其實際實施時之元件數目、形狀等比例為一選擇性之設計，且其元件佈局型態可能更複雜。
請參考圖2A至2E，係為本發明一較佳實施例之封裝基板製作流程剖視圖。
首先，如圖2A所示，提供一支撐板21，於本實施例中，此支撐板21為一表面具有導電層211之絕緣板，其中，導電層211係作為後續電鍍製程所需之電流傳導路徑用。接著，形成第一介電層22於該導電層211之表面上，並形成複數貫穿此第一介電層22之圖案化開口區221。於本實施例中，該第一介電層22係為感光型介電材料，而該些圖案化開口區221係利用曝光及顯影之圖案化方式形成。
隨後，如圖2B所示，電鍍第一線路層23於該些圖案化開口區221中，並使第一線路層23與第一介電層22之表面齊平。於本實施例中，此第一線路層23可使用的材料選自由銅、錫、鎳、鉻、鈦、鉛、金以及銅－鉻合金所組成之群組之一者，在本實施例係使用銅。
如圖2C所示，移除具有導電層之支撐板，並以微蝕方式進行第一線路層23與第一介電層22兩相對表面之粗化處理。
接著，如圖2D所示，於第一線路層23與第一介電層22之兩相對表面以線路增層技術形成一線路增層結構24。其中，此線路增層結構24包括：第二介電層241；疊置於第二介電層241上之第二線路層242，其係利用阻層(圖未示)，以曝光及顯影之方式再加以電鍍而形成；以及導電盲孔243，其係於第二介電層241中以雷射鑽孔形成盲孔(圖未示)後而與第二線路層242同時利用電鍍之方式而形成。在此，此線路增層結構24之導電盲孔243係電性連接至第一線路層23，且線路增層結構24表面亦形成有複數電性連接墊242a。另，第二線路層242以及導電盲孔243使用的材料係可為選自由銅、錫、鎳、鉻、鈦、鉛、金以及銅－鉻合金所組成之群組之一者，在本實施例係使用銅。
最後，如圖2E所示，於線路增層結構24表面形成防焊層25，且此防焊層25具有複數防焊層開孔251，俾以顯露線路增層結構24之電性連接墊242a。其中，該些電性連接墊242a上復可接置焊料球(圖未示)或焊料凸塊(圖未示)，以與晶片之電極墊或其他電子元件電性連接。
據此，本發明之封裝基板係可如圖2E所示，包括：一第一介電層22，其具有複數貫穿該第一介電層22之圖案化開口區221；一第一線路層23，係配置於該第一介電層22之該些圖案化開口區221中，且該第一線路層23與該第一介電層22之相對兩表面齊平；一線路增層結構24，其係配置於該第一線路層23與該第一介電層22之兩相對表面，其中，該線路增層結構24包括至少一第二介電層241、至少一疊置於該第二介電層241上之第二線路層242、以及形成於該第二介電層241中之該些導電盲孔243，而該些導電盲孔243係電性連接至該第一線路層23，且該線路增層結構24表面形成有複數電性連接墊242a；以及一防焊層25，係配置於該線路增層結構24之表面，且該防焊層25具有複數防焊層開孔251，俾以顯露該線路增層結構24之該些電性連接墊242a。
請參考圖3A及3E，係為本發明另一較佳實施例之封裝基板製作流程剖視圖。
首先，如圖3A所示，提供一支撐板31，於本實施例中，此支撐板31為一導電板。接著，形成第一介電層32於支撐板31之表面上，並形成複數貫穿此第一介電層32之圖案化開口區321。於本實施例中，該第一介電層32係為非感光型介電材料，而該些圖案化開口區321係利用雷射鑽孔方式形成。
隨後，如圖3B所示，電鍍第一線路層33於該些圖案化開口區321中，並使第一線路層33與第一介電層32之表面齊平。於本實施例中，此第一線路層33可使用的材料選自由銅、錫、鎳、鉻、鈦、鉛、金以及銅－鉻合金所組成之群組之一者，在本實施例係使用銅。
如圖3C所示，移除支撐板，並以微蝕方式進行第一線路層33與第一介電層32兩相對表面之粗化處理。
接著，如圖3D所示，於第一線路層33與第一介電層32之兩相對表面以增層技術形成一線路增層結構34。其中，此線路增層結構34包括：第二介電層341；嵌埋於第二介電層341之第二線路層342，其係於第二介電層341中形成複數線路開口(圖未示)後再加以電鍍，並利用刷磨或蝕刻方式將電鍍出之金屬進行平坦化而形成；以及導電盲孔343，其係於第二介電層341中以雷射鑽孔形成盲孔(圖未示)後而與第二線路層342同時利用電鍍之方式而形成。在此，此線路增層結構34之導電盲孔343係電性連接至第一線路層33，且線路增層結構34表面亦形成有複數電性連接墊342a。另，第二線路層342以及導電盲孔343使用的材料係可為選自由銅、錫、鎳、鉻、鈦、鉛、金以及銅－鉻合金所組成之群組之一者，在本實施例係使用銅。
最後，如圖3E所示，於線路增層結構34表面形成防焊層35，且此防焊層35具有複數防焊層開孔351，俾以顯露線路增層結構34之電性連接墊342a。其中，該些電性連接墊342a上復可接置焊料球(圖未示)或焊料凸塊(圖未示)，以與晶片之電極墊或其他電子元件電性連接。
據此，本發明之封裝基板係可如圖3E所示，包括：一第一介電層32，其具有複數貫穿該第一介電層32之圖案化開口區321；一第一線路層33，係配置於該第一介電層32之該些圖案化開口區321中，且該第一線路層33與該第一介電層32之相對兩表面齊平；一線路增層結構34，其係配置於該第一線路層33與該第一介電層32之兩相對表面，其中，該線路增層結構34包括至少一第二介電層341、至少一嵌埋於該第二介電層341之第二線路層342、以及形成於該第二介電層341中之該些導電盲孔343，其中，該第二線路層342之裸露表面係與該第二介電層341之表面齊平，而該些導電盲孔343係電性連接至該第一線路層33，且該線路增層結構34表面形成有複數電性連接墊341a；以及一防焊層35，係配置於該線路增層結構34之表面，且該防焊層35具有複數防焊層開孔351，俾以顯露該線路增層結構34之該些電性連接墊342a。
綜上所述，本發明所提供之無電鍍導通孔結構可提高佈線密度、縮短訊號傳遞路徑、降低封裝基板厚度、減少雜訊干擾且簡化製程流程；同時，本發明形成對稱之線路增層結構，得以避免板彎翹之問題發生。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
10．．．多層載板
10a．．．第一線路增層結構
10b．．．第二線路增層結構
11．．．核心基板
111．．．芯層
112,16．．．線路層
112a,242a,342a．．．電性連接墊
113．．．電鍍導通孔
12．．．介電層
14．．．晶種層
15．．．阻層
150．．．開孔
16a,243,343．．．導電盲孔
21,31．．．支撐板
211．．．導電層
22,32．．．第一介電層
221,321．．．圖案化開口區
23,33．．．第一線路層
24,34．．．線路增層結構
241,341．．．第二介電層
242,342．．．第二線路層
25,35．．．防焊層
251,351．．．防焊層開孔
圖1A至1E係習知之封裝基板製作流程剖視圖。
圖2A至2E係本發明一較佳實施例之封裝基板製作流程剖視圖。
圖3A至3E係本發明另一較佳實施例之封裝基板製作流程剖視圖。
22．．．第一介電層
221．．．圖案化開口區
23．．．第一線路層
24．．．線路增層結構
241．．．第二介電層
242．．．第二線路層
242a．．．電性連接墊
243．．．導電盲孔
25．．．防焊層
251．．．防焊層開孔
Claims (21)
- 一種封裝基板之製作方法，其包括：提供一支撐板；形成一第一介電層於該支撐板之一表面上，並形成複數貫穿該第一介電層之圖案化開口區；電鍍一第一線路層於該些圖案化開口區中，並使該第一線路層與該第一介電層之表面齊平；移除該支撐板；以及形成一線路增層結構於該第一線路層與該第一介電層之兩相對表面，其中，該線路增層結構中具有複數個導電盲孔以電性連接至該第一線路層，且該線路增層結構表面形成有複數電性連接墊。
- 如申請專利範圍第1項所述之製作方法，其中，該線路增層結構包括至少一第二介電層、至少一疊置於該第二介電層上之第二線路層、以及形成於該第二介電層中之該些導電盲孔。
- 如申請專利範圍第1項所述之製作方法，其中，該線路增層結構包括至少一第二介電層、至少一嵌埋於該第二介電層之第二線路層、以及形成於該第二介電層中之該些導電盲孔，其中，該第二線路層之裸露表面係與該第二介電層之表面齊平。
- 如申請專利範圍第1項所述之製作方法，其中，該線路增層結構係為一層或多層。
- 如申請專利範圍第1項所述之製作方法，其中，該支撐板為一導電板。
- 如申請專利範圍第1項所述之製作方法，其中，該支撐板為一表面具有一導電層之絕緣板，而該第一介電層係形成於該導電層之表面上。
- 如申請專利範圍第1項所述之製作方法，其中，該第一線路層與該第一介電層之兩相對表面係經過粗化處理。
- 如申請專利範圍第7項所述之製作方法，其中，該第一線路層與該第一介電層之兩相對表面係藉由微蝕進行粗化處理。
- 如申請專利範圍第1項所述之製作方法，復包括：形成一防焊層於該線路增層結構之表面，其中，該防焊層具有複數防焊層開孔，俾以顯露該線路增層結構之該些電性連接墊。
- 一種封裝基板，係依申請專利範圍第1至9項任一項所述之製作方法而得，該封裝基板係包括：一第一介電層；一第一線路層；一線路增層結構；複數個導電盲孔；以及複數電性連接墊。
- 如申請專利範圍第10項所述之封裝基板，其中，該線路增層結構包括至少一第二介電層、至少一疊置於該第 二介電層上之第二線路層、以及形成於該第二介電層中之該些導電盲孔。
- 如申請專利範圍第10項所述之封裝基板，其中，該線路增層結構包括至少一第二介電層、至少一嵌埋於該第二介電層之第二線路層、以及形成於該第二介電層中之該些導電盲孔，其中，該第二線路層之裸露表面係與該第二介電層之表面齊平。
- 如申請專利範圍第10項所述之封裝基板，其中，該線路增層結構係為一層或多層。
- 如申請專利範圍第10項所述之封裝基板，復包括一防焊層，係配置於該線路增層結構之表面，且該防焊層具有複數防焊層開孔，俾以顯露該線路增層結構之該些電性連接墊。
- 如申請專利範圍第10項所述之封裝基板，其中，該第一線路層與該第一介電層之兩相對表面為粗化表面。
- 一種封裝基板，其包括：一第一介電層，其具有一第一表面、一第二表面、以及複數貫穿該第一介電層之圖案化開口區；一第一線路層，係配置於該第一介電層之該些圖案化開口區中，且該第一線路層與該第一介電層之該第一表面及該第二表面齊平；以及一線路增層結構，其係配置於該第一線路層與該第一介電層之兩相對表面，其中，該線路增層結構中具有複數 個導電盲孔以電性連接至該第一線路層，且該線路增層結構表面形成有複數電性連接墊。
- 如申請專利範圍第16項所述之封裝基板，其中，該線路增層結構包括至少一第二介電層、至少一疊置於該第二介電層上之第二線路層、以及形成於該第二介電層中之該些導電盲孔。
- 如申請專利範圍第16項所述之封裝基板，其中，該線路增層結構包括至少一第二介電層、至少一嵌埋於該第二介電層之第二線路層、以及形成於該第二介電層中之該些導電盲孔，其中，該第二線路層之裸露表面係與該第二介電層之表面齊平。
- 如申請專利範圍第16項所述之封裝基板，其中，該線路增層結構係為一層或多層。
- 如申請專利範圍第16項所述之封裝基板，復包括一防焊層，係配置於該線路增層結構之表面，且該防焊層具有複數防焊層開孔，俾以顯露該線路增層結構之該些電性連接墊。
- 如申請專利範圍第16項所述之封裝基板，其中，該第一線路層與該第一介電層之兩相對表面為粗化表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96146081A TWI393229B (zh) | 2007-12-04 | 2007-12-04 | 封裝基板的製作方法及其結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96146081A TWI393229B (zh) | 2007-12-04 | 2007-12-04 | 封裝基板的製作方法及其結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200926372A TW200926372A (en) | 2009-06-16 |
| TWI393229B true TWI393229B (zh) | 2013-04-11 |
Family
ID=44729676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96146081A TWI393229B (zh) | 2007-12-04 | 2007-12-04 | 封裝基板的製作方法及其結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI393229B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI456715B (zh) * | 2009-06-19 | 2014-10-11 | 日月光半導體製造股份有限公司 | 晶片封裝結構及其製造方法 |
| US8618652B2 (en) | 2010-04-16 | 2013-12-31 | Intel Corporation | Forming functionalized carrier structures with coreless packages |
| TWI637467B (zh) | 2012-05-24 | 2018-10-01 | 欣興電子股份有限公司 | 中介基材及其製作方法 |
| US9282646B2 (en) | 2012-05-24 | 2016-03-08 | Unimicron Technology Corp. | Interposed substrate and manufacturing method thereof |
| CN112118682A (zh) * | 2019-06-21 | 2020-12-22 | 培英半导体有限公司 | 在电路板上形成铜层的方法及具有溅镀铜层的电路板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200701853A (en) * | 2005-06-20 | 2007-01-01 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
| TW200715918A (en) * | 1998-12-16 | 2007-04-16 | Ibiden Co Ltd | Conductive connecting pin and package board |
-
2007
- 2007-12-04 TW TW96146081A patent/TWI393229B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200715918A (en) * | 1998-12-16 | 2007-04-16 | Ibiden Co Ltd | Conductive connecting pin and package board |
| TW200701853A (en) * | 2005-06-20 | 2007-01-01 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200926372A (en) | 2009-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393233B (zh) | 無核心層封裝基板及其製法 | |
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| TWI407534B (zh) | 具雙面線路之封裝基板及其製法 | |
| JPWO2007129545A1 (ja) | 耐熱性基板内蔵回路配線板 | |
| JP2010267948A (ja) | コアレス・パッケージ基板およびその製造方法 | |
| JP2007173775A (ja) | 回路基板構造及びその製法 | |
| TW201220457A (en) | Package structure having embedded semiconductor component and fabrication method thereof | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| TW587322B (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| CN101409238A (zh) | 无核层封装基板的制作方法 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| TWI389279B (zh) | 電路板結構及其製法 | |
| CN101364586B (zh) | 封装基板结构 | |
| CN102054814A (zh) | 无核心层封装基板及其制法 | |
| TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
| CN101567356B (zh) | 电路板结构及其制造方法 | |
| CN101192542A (zh) | 电路板结构及其制造方法 | |
| CN102056398A (zh) | 电路板结构及其制法 | |
| JP4769056B2 (ja) | 配線基板及びその製法方法 | |
| CN101587842A (zh) | 芯片封装载板及其制造方法 | |
| TW200427046A (en) | Substrate and process for fabricating the same | |
| KR100803960B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
| CN101740403B (zh) | 封装基板结构及其制作方法 | |
| CN101414595B (zh) | 封装基板及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |