[go: up one dir, main page]

TWI387065B - 電子裝置封裝件及其形成方法 - Google Patents

電子裝置封裝件及其形成方法 Download PDF

Info

Publication number
TWI387065B
TWI387065B TW097106413A TW97106413A TWI387065B TW I387065 B TWI387065 B TW I387065B TW 097106413 A TW097106413 A TW 097106413A TW 97106413 A TW97106413 A TW 97106413A TW I387065 B TWI387065 B TW I387065B
Authority
TW
Taiwan
Prior art keywords
substrate
electronic device
localized
region
device package
Prior art date
Application number
TW097106413A
Other languages
English (en)
Other versions
TW200845324A (en
Inventor
傑米斯Ｗ 蓋茲
大衛Ｗ 雪洛爾
約翰Ｊ 費雪
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW200845324A publication Critical patent/TW200845324A/zh
Application granted granted Critical
Publication of TWI387065B publication Critical patent/TWI387065B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

電子裝置封裝件及其形成方法
本申請案基於35 U.S.C.§119(e)，主張於、2007年2月25日所申請之美國臨時申請案第60/903,490號的優先權，該申請案之全部內容係以引用形式併入本文。
本發明大體而言係有關微製造(microfabrication)技術，更特定言之，係有關電子裝置封裝件及其形成方法。本發明係提供下述應用，例如，於電子工業中用於含有一種或多種電子裝置(諸如光電、IC或MEMS裝置)之氣密(hermetic)封裝件。
含有電子裝置(例如，積體電路(integrated circuits；ICs)、光電裝置以及微機電系統(micro－electro－mechanical systems；MEMS))之氣密密封晶片尺寸封裝件與晶圓級封裝件係為已知。此等封裝件通常包含圍封容積(enclosed volume)，該圍封容積係經氣密密封且形成於基底基材與封蓋(lid)之間，同時，電子裝置係設置於該圍封容積內。此等封裝件為容納及保護該等圍封裝置(enclosed device)以使該等圍封裝置免於遭受存在於封裝件外部大氣中之污染物及水氣的影響作準備。封裝件中存在污染物及水氣會引起下列問題，例如，金屬部件的腐蝕，以及就光電裝置、光學MEMS與其他光學組件而言會引起光學損失。此外，此等封裝件有時係於真空下或於控制之大氣下進行密封，以使裝置提供適當之操作或滿足其所欲之使用壽命。
為了在圍封於封裝件內之電子裝置與外界之間提供電性連接性(electrical connectivity)，該封裝件內部與外部之間需要電導引(electrical feedthrough)。用於氣密封裝件之各類型電導引業已揭露。例如，於美國專利申請案公開第US20050111797A1號，Sherrer 等人係揭示於氣密密封之光電封裝件中使用導電通孔。光電裝置係設置於基材(例如，矽基材)上且係藉由附著至基材之封蓋而圍封於氣密容積中。導電通孔延伸通過基材以為該裝置提供電性連接性。於前述公開申請案之例示性通孔(via)形成製程中，該等通孔係自基材之一側蝕刻通過該基材之完整厚度而到達氮化矽膜，將該等通孔金屬化，圖案化並移除該氮化物，且使該等通孔於頂側連接以形成氣密性電性通孔(hermetic electrical via)。通孔可達到之最小尺寸通常受限於通孔蝕刻製程的深寬比(aspect ratio)以及基材的厚度。
期望有能力於電子裝置封裝件中形成密集裝配之金屬化通孔。依此方式，則可提供具有縮小之形貌之封裝件。如此一來將可提供附加之優勢，容許在晶圓級製程中使可形成於晶圓上之封裝件的數量增加，藉此以降低製造成本。此外，將通孔尺寸縮小亦可協助降低與通孔結構有關之寄生電感(parasitic inductance)及/或寄生電容(parasitic capacitance)，藉此以提高於微波頻率之通孔效能。
國際申請案公開第WO 2006/097842 A1號係揭露用於容裝半導體組件(如光電或MEMS裝置)之相對薄的封裝件之製造技術，該技術可以晶圓級實施。此文件於一具體實 施例中係揭露將微組件設置於或整合於提供有導引金屬化(feedthrough metallization)之相同晶圓，且該文件亦包含背側晶圓薄化技術。此製程係使用矽/氧化物/矽晶圓。所形成之微通孔係貫穿該晶圓之裝置側的矽而進入氧化物蝕刻終止層。微組件係設置於裝置側上各微通孔之間的區域，且半導體或玻璃封蓋晶圓係接合至該第一晶圓以使得微組件容裝於由該兩晶圓所界定之區域中。待晶圓接合之後，於第一層之背面矽層進行薄化製程。
上述裝置及方法有許多缺點。如WO‘842所述，對於在晶圓之裝置側上含有通孔以及精密微電子(如傳輸線、薄膜圖案化焊料(solder)及電容器)的晶圓而言，精密的微影技術與圖案化是必需的。精密微影技術需要平坦或幾近平坦的表面以允許塗佈薄光阻劑並使光阻劑適當地曝光與圖案化。若自晶圓之正面蝕刻並形成通孔之後才於相同表面形成微電子，則通孔會干擾光阻劑於晶圓上之適當旋塗。此結果通常造成不良的塗覆以及不一致的圖案化。已使用許多方法例如噴灑光阻劑以及電鍍光阻劑。然而，由於前者方法的阻劑厚度不一致以及後者方法形成相對大的阻劑厚度，因此該等方法仍無法達成所需的高度精密圖案化。此使得以高產率來圖案化精密特徵(例如RF傳輸線及電阻器)變得艱鉅或難以達成。
若是自晶圓的正面並於其上製造通孔之前先於相同表面形成微電子，則該等微電子必須要能耐受形成通孔所用之製程。就非等向性蝕刻之通孔而言，此典型意指暴露於 腐蝕性鹼性蝕刻劑(etches)20分鐘至數小時數次，該等蝕刻劑通常會攻擊用於微電子之材料，例如，用於焊料之鍚、用於電阻器之Ni－Cr與TaN、以及常用於形成黏著層之鈦。此外，在製造微電子所需之大量製程步驟之後形成通孔，若產率衰減則會導致重大的成本花費。
因此，於此技術領域中，仍需要可解決與現階段技術相關之一項或多項問題的改良電子裝置封裝件及其形成方法。
根據本發明之第一態樣，係提供電子裝置封裝件。該電子裝置封裝件包含具有第一表面以及相對於該第一表面之第二表面的基材。於該第二表面具有局部薄化區。於該局部薄化區內之導電通孔係延伸通過該基材直至該第一表面。該導電通孔以及該局部薄化區各自包括逐漸削減之側壁(tapered sidewall)，其中，該導電通孔側壁之逐漸削減與該局部薄化區側壁之逐漸削減係朝相同方向。電子裝置係設置於該基材之第一表面。該電子裝置係電性連接至該導電通孔。
根據本發明第二態樣之電子裝置封裝件係包含具有第一表面以及相對於該第一表面之第二表面的基材。於該第二表面具有局部薄化區。位於該局部薄化區內之導電通孔係延伸通過該基材直至該第一表面。電子裝置係設置於該基材之第一表面。該電子裝置係電性連接至該導電通孔。軟性電路(flex circuit)係至少部份配置於該局部薄化區且 電性連接至該導電通孔。
根據本發明之另一態樣，係提供用於形成電子裝置封裝件之方法。該方法包含：(a)提供具有第一表面以及相對於該第一表面之第二表面的基材；(b)自該第二表面薄化一部分該基材以於該第二表面形成局部薄化區；(c)於該局部薄化區蝕刻通孔(via)，使該通孔延伸通過該基材，其中，該蝕刻係自該局部薄化表面朝該第一表面的方向進行；(d)將該通孔金屬化，其中，該導電通孔以及該局部薄化區各自包括逐漸削減側壁，其中，該導電通孔之側壁逐漸削減與該局部薄化區之側壁逐漸削減係朝相同方向；以及(e)於該基材之第一表面設置電子裝置，其中，該電子裝置係電性連接至該導電通孔。
根據本發明之又一態樣，用於形成電子裝置封裝件之方法係包含：(a)提供具有第一表面以及相對於該第一表面之第二表面的基材；(b)自該第二表面薄化一部分該基材以於該第二表面形成局部薄化區；(c)於該局部薄化區形成通孔，使該通孔延伸通過該基材直至該第一表面；(d)將該通孔金屬化；(e)於該基材之第一表面設置電子裝置，其中，該電子裝置係電性連接至該導電通孔；以及(f)提供至少部份配置於該局部薄化區且電性連接至該導電通孔之軟性電路。
於電子裝置封裝件及其形成方法中，基材可包含，例如，半導體諸如單晶矽，且可呈矽或絕緣層上覆矽(silicon－on－insulator；SOI)晶圓或其一部分之形式。電子 裝置可氣密密封於電子裝置封裝件中。一個或多個導電通孔，典型為複數個導電通孔，係形成於該局部薄化區內。局部薄化區可延伸至該基材之第一邊緣，以便允許提供至少部份配置於該局部薄化區且電性連接至該導電通孔之軟性電路。可於第一表面提供封蓋以形成圍封該電子裝置之密封容積(sealed volume)。於本發明之例示性態樣中，係將晶圓局部薄化且自該基材之同側將通孔形成於該局部薄化區中。有利地，電子裝置封裝件可以晶圓級形成，該晶圓具有複數個晶粒，該等晶粒各自含有電子裝置封裝件。
參照下文之說明、申請專利範圍以及後附之圖式，熟習該項技藝者將顯見本發明之其他特徵與優點。
本發明提供用於形成電子裝置封裝件之改良方法以及可藉此方法形成之電子裝置封裝件。封裝件包含基材，於該基材表面具有局部薄化區且於該局部薄化區內具有導電通孔延伸通過該基材。電子裝置係電性連接至導電通孔。電子裝置可設置於形成局部薄化區與導電通孔的基材表面之相對表面。或者，電子裝置可設置於形成封蓋之另一基材，其中，該封蓋係密封至含通孔之基材。該通孔係電性連接至電子裝置。
於本文中所使用之術語「一(“a”)」及「一(“an”)」意指一個或多個；「微結構」意指藉由微製造製程或奈米製造製程所形成之結構，典型地但不必然地為晶圓級；以及「晶圓級」意指使用任何形成複數個晶粒之基材所實施之製 程，該基材(若於相同之基材或基材部分形成多晶粒(multiple die))包含例如完整晶圓或其部分。
現在將參照第1至14圖說明根據本發明形成電子裝置封裝件之方法，第1至14圖圖示說明根據本發明之例示性電子裝置封裝件於各個形成階段之截面圖。
如第1圖所示，提供基材4。基材具有第一表面(裝置面或正面)8以及相對於該第一表面之第二表面(背面)10。基材4可使用任何適用於電子裝置封裝之材料形成，例如半導體材料、金屬、陶瓷、及玻璃。典型地，基材材料包含單晶半導體材料，諸如單晶矽、絕緣層上覆矽或矽－鍺基材。基材可製成容許形成單一組件之尺寸，或更典型地，可製成容許形成複數個相同組件(如多晶粒)之尺寸。典型地，基材將呈具有多晶粒之晶圓形式。於例示之方法中，係提供雙面拋光矽晶圓作為基材。晶圓之厚度可合宜地為約525±25微米(micron)厚，以及於高頻率應用時電阻率典型為大於1000歐姆－公分(ohm－cm)，然而亦可使用較低之電阻率。
可於基材之正面與背面或其一部分提供一層或多層硬質遮罩層以用作為硬質遮罩或視需要地用作為基材與電性結構(electrical structure)(諸如導體以及設置於其上之電子裝置)之間的電氣絕緣。典型地，硬質遮罩層為選自下列各者之介電層，例如，低應力氮化矽、摻雜與未摻雜之氧化矽，包含旋塗玻璃(spin－on－glasses)、氮氧化矽、以及二氧化鈦。此類介電層可藉由下列習知技術形成，例如，電漿 輔助化學氣相沈積或低壓化學氣相沈積(PECVD或LPCVD)、物理氣相沈積(PVD)諸如濺鍍或離子束沈積、旋塗、陽極處理(anodization)或熱氧化。介電層厚度將取決於下列因素，例如，特定材料及後續製程條件。介電層之典型厚度為100至250奈米(nm)。於例示之方法中，係於基材之第一及第二表面提供厚度為例如200至500nm(諸如200至250nm)之低壓LPCVD氮化矽層。
將設置於基材背面之第一硬質遮罩層圖案化，典型地使用標準光微影技術及乾式蝕刻技術提供開口，以使下方基材材料暴露(該基材材料將經局部薄化)。於基材背面10提供圖案化之光阻或其他適當之光可成像材料作為蝕刻遮罩13，將第一硬質遮罩層之彼等區域曝光而加以移除。視需要地，可實施結晶對準(crystal alignment)步驟以決定結晶對準(crystallographic alignment)之精確軸，使得欲蝕刻之特徵可與結晶軸對準而達到所需之精確度。自蝕刻遮罩13曝露出之於基材背面上之第一硬質遮罩層12的區域可藉由乾式蝕刻移除以暴露下方基材材料。蝕刻劑將取決於例如第一硬質遮罩層12之材料。於使用氮化矽層之例示性方法中，利用CF4 或其他含氟蝕刻劑之電漿乾式蝕刻典型係於例如50至500 mTorr之壓力下進行。
參照第3圖，接著將基材背面10之暴露區薄化，例如，藉由非等向性蝕刻透過位於第一硬質遮罩層12之該等開口，直至各開口於基材中形成角錐形凹部(pyramidal pit)14為止。第3圖圖示說明在移除第一硬質遮罩層之曝光區、 進行局部薄化，並將蝕刻遮罩移除後之基材4。非等向性蝕刻典型為使用例如KOH或EDP之結晶蝕刻(crystallographic etch)。典型地，凹部14係自基材正面8算起延伸至50至250微米之距離。僅薄化基材之一個或多個選擇部分15而非整個表面。此容許維持供後續加工及處理之機械剛性(mechanical stiffness)，而有助於避免破損。此對微光學平台而言特別有利，因為其需要充分之厚度以於基材正面產生精確之蝕刻結構而用以固持元件例如球形透鏡或其他光學組件。此等蝕刻結構可深如或深於薄化區15，該薄化區典型僅為通孔所需。
藉由局部薄化所形成之典型凹部14具有底部表面(bottom surface)，就方形幾何而言，該底部表面沿各側邊為0.5至5毫米(mm)。局部薄化區可延伸達晶粒之一個或多個側壁長度。於製造過程中，此等局部薄化區於一個維度可磺越多個晶粒或磺越晶圓之全長。該凹部之相對維度可藉由所需之微通孔數目以及使用軟性電路及/或焊球或焊墊從外部互連微通孔所需之空間來測定。就<100>矽而言，當以非等向性濕式蝕刻形成角錐形凹部14時，該角錐形凹部14之側壁為{111}晶面表面。基於已知之凹部深度及側壁角度，可估算於第一硬質遮罩層12所提供之目標開口的尺寸。視需要，可藉由機械切割與劃片(dicing)、乾式蝕刻或藉由乾式與濕式蝕刻之組合來進行局部薄化。
於局部薄化期間，在第一硬質遮罩層12之鄰近於開口之區域中，可能變成底切(undercut)而傾向於在開口側邊產 生氮化物凸塊(nitride shelves)(未圖示)。在凹部14的表面進行金屬化之前，會希望先移除氮化物凸塊以避免或減低在後續金屬化製程期間可能產生的遮蔽效應。遮蔽效應會導致凸塊下方之凹部表面的金屬化作用不連續及/或不均勻。
氮化物凸塊可藉由乾式蝕刻步驟使用例如CF4 於足以蝕刻氮化物凸塊之壓力下(典型地為50至1000 mTorr)移除。由於氮化矽可於蝕刻製程中經氟離子及其他含氟物種化學攻擊，且由於壓力係高到足以允許分子於短距離顯著散射，因此兩側的氮化物凸塊均被蝕刻，反之因為其餘所有表面之氮化矽係只接合至基材一側或者具有以其他方式例如藉由正對於蝕刻反應板/電極而經遮蔽之表面則僅一表面的氮化矽被攻擊。因此，氮化物凸塊可在不完全移除剩餘基材上之氮化物的情況下予以移除。凸塊之移除可於其他階段進行，例如，於另外的氮化矽塗佈(若有使用此塗佈)後移除，但應於金屬化作用前進行以確保金屬化的連貫性。即使存在凸塊，於下述情況此步驟亦可省略，例如，於金屬化製程期間有顯著的散射、氮化物凸塊小、或使用保形導體沉積(conformal conductor deposition)。
在局部薄化以及視需要的凸塊移除步驟之後，可使用習知的去除技術與化學品來移除蝕刻遮罩，所使用的去除技術與化學品係取決於例如蝕刻遮罩的材料。
參照第4圖，為了隔絕局部薄化區15之表面，係於基材上形成絕緣材料之第二硬質遮罩層16。作為第二硬質遮 罩層之材料典型與第一硬質遮罩層12相同或可不相同。適當之材料、技術與厚度係參照上述與第一硬質遮罩層相關之說明。於例示的方法中，第二硬質遮罩層16為與第一氮化物層具相似厚度之低應力氮化矽層。第二硬質遮罩層係用於電性隔絕(electrically isolate)將於基材局部薄化區內形成之通孔。
本發明之通孔形成方法，無論是以濕式蝕刻及/或乾式蝕刻方式進行，皆允許基材之裝置面維持高度的平坦性，而允許阻劑的精確塗佈以及視需要的接觸微影技術以圖案化後續於基材裝置面上之設置特徵、導電線路(conductive trace)、以及對準特徵。此外，本發明方法允許在施加任何金屬或焊料之前實施第二硬質遮罩塗佈，允許使用LPCVD塗層例如具有給定應力之保形塗層的低應力氮化矽與氧化矽。
參照第5圖，接著可於基材之局部薄化區15內形成一個或多個微通孔18。微通孔可藉由光微影圖案化與蝕刻技術形成，其中，係於基材背面之第二硬質遮罩層16上提供光阻劑或其他光可成像材料(未圖示)，經曝光與顯影以形成蝕刻遮罩，該蝕刻遮罩暴露出局部蝕刻區內的彼等第二硬質遮罩區域，其中，通孔係形成於該局部蝕刻區內。第二硬質遮罩之暴露區域係參照上述與蝕刻第一硬質遮罩材料相關之說明，藉由蝕刻予以移除。藉此使局部薄化區內之基材下方區域暴露出，並接著蝕刻至位於基材正面之第一硬質遮罩層12。此基材蝕刻步驟可藉由非等向性蝕刻透 過位於第二硬質遮罩層16之開口而進行。如同局部薄化區之例示性具體實施例，當完成濕式非等向性蝕刻且基材材料為<100>矽時，微通孔之側壁包括{111}結晶面表面。就方形幾何而言，典型微通孔開口之底部表面沿各側邊為20至200微米，例如，40至200微米。
如上述局部薄化區之說明，可基於通孔的已知深度以及達到所欲通孔尺寸的側壁角度來決定微通孔的適當遮罩開口。在自基材之相同側進行非等向性結晶蝕刻而形成局部薄化區與微通孔之實例中，彼等特徵之側壁係朝相同方向逐漸削減。希望凹部14與微通孔為同側蝕刻(same－side etching)，以允許例如於基材相對側上更準確地圖案化精密特徵。視需要地，局部薄化可藉由乾式蝕刻或藉由濕式與乾式蝕刻之組合進行。於此階段，使用習知材料及技術將用於形成微通孔之蝕刻遮罩自晶圓移除。所得之結構係圖示說明於第5圖。某厚度之硬質遮罩層可藉由濕式蝕刻(例如，氫氟酸(HF)、緩衝之HF、或磷酸溶液)及/或乾式蝕刻而自基材背面移除。此允許後續步驟更佳之尺寸控制。為達成圖示之裝置結構，相應於第二硬質遮罩層16之厚度係顯示為自該裝置移除。
如第6圖所示，凹部14及微通孔18的表面係以第三硬質遮罩層20塗佈，且厚度係參照如上文有關第一與第二硬質遮罩層之說明。第三硬質遮罩於完成的裝置封裝件中提供電性絕緣。於例示之方法中，第三硬質遮罩層為具有與第一及第二遮罩層相似之厚度的低應力氮化矽層。
接著，如第7圖所示，可自基材背面將微通孔18金屬化而形成導體22。金屬化結構可使用例如蔽蔭遮罩(shadow mask)、保形剝離阻劑(conformal lift－off resist)、電沉積阻劑(electrodeposited resist)、噴灑塗佈阻劑(spray coated resist)或層合圖案化阻劑(laminated patterned resist)予以圖案化。金屬化結構覆蓋彼等暴露於微通孔底部之硬質遮罩部分，且沿著微通孔側壁提供導電性至基材正面8。選擇具有充分機械強度之金屬以使其在硬質遮罩材料自基材之正面完全或部分移除後變為獨立站立(free standing)。金屬化之結果，可實現磺越該微通孔隙縫之導電性與氣密式密封。該金屬可為，例如，Cr/Ni/Au、TiW/Au或Ti/Pt/Au。堆疊層(例如，20 nm厚的Cr，之後再加上200 nm厚的Ni，然後再覆蓋500 nm厚的Au)係具有充分的機械強度以跨越例如20至35微米寬的微通孔隙縫。然而，亦可使用更薄或更厚的金屬層。此外，若需要更大強度，可電鍍此等金屬或添加電鍍金屬至氣相沉積金屬而達更大厚度，以產生更大膜或得到更高電流。
自基材背面將微通孔金屬化後，基材正面於此時仍是平坦的。微通孔附近之基材的局部薄化具有將寄生效應(parasitic effect)減至最小的作用，該寄生效應係與較大之通孔結構(例如，延伸穿過基材之完整厚度的通孔結構)有關。因此希望通孔不完全延伸通過基材之完整厚度。自相同側將基材局部薄化以及將通孔微加工係提供了下述附加之優點：可於基材正面維持平坦表面而用以形成微電子特 徵。因此，可先於基材形成微通孔，而後再於基材之裝置面實施較昂貴且複雜之製程。此對於降低所生產之裝置的成本有顯著影響。再者，平坦的基材正面係允許使用標準旋塗之薄阻劑以及使用光微影技術來形成需要精確界定之封裝件重要特徵。此等特徵包含，例如，傳輸線及薄膜焊料。此平坦表面更有助於，例如，微光學組件所需之精密微加工，諸如形成用於配置球形透鏡之凹部。
接著將基正面以光阻劑或其他光可成像材料塗佈，圖案化，並自該平坦正面進行乾式蝕刻，以形成穿過硬質遮罩層12、16、20而到達下方微通孔金屬化(metallization)22之開口24，如第8圖所示。該金屬層係作為電漿蝕刻或其他膜移除技術之適當蝕刻終止。若希望，可於正面硬質遮罩材料中開設任何圖案，例如，圓形或矩形孔洞、網柵(grid)、或其他幾何形狀，以允許硬質遮罩提供附加之機械穩定度。若兩側或側壁上的金屬可經適當地圖案化，則硬質遮罩材料可依提供多個導體(multiple conductors)予微通孔的方式圖案化。典型地，使用矩形或圓形形狀可使圖案化與間隔更容易。
參照第9圖，可對基材平坦的正面進行金屬化以提供各種特徵，例如，與微通孔之金屬層22或與裝置封裝件中之電子裝置28電性連接之導電線路26。適當之材料為此技藝中所熟知，包含例如彼等於上文中與微通孔金屬化22相關之內容所述者。除了微電子技術領域中已知的其他方法外，亦可藉下述方式施加金屬層並圖案化，例如，藉由 蔽蔭遮罩、電沉積阻劑；藉由剝離；或藉由金屬之化學蝕刻。可藉由一種或多種已知技術來沉積金屬結構，例如：一種或多種之金屬蒸發、濺鍍、CVD及電化學與無電化學電鍍，例如，若需要時使用晶種製程(seed process)或圖案化遮罩。電鍍可特別使用於相對厚之層體，例如厚的含金層，諸如數微米厚之金層，其係用於形成共平面微波傳輸線或用於產生供裝置之金熱壓接合(thermocompression bonding)用的金凸塊。此等技術之任何組合皆可使用。用於接合電子裝置之焊墊27亦可於此時形成。典型之焊墊材料包括，例如，Au－Sn共熔體、或銦或其他合金(係以其熔點及機械與黏接製程之性質進行選擇)，且可藉由本文中與其他金屬特徵相關內容所述之任何技術形成。
此時，亦可期望提供金屬密封環29以用於裝置面上之封蓋的後續接合，而提供電子裝置之氣密密封式圍封(hermetically sealed enclosure)。雖然亦可思及使用焊接玻璃(solder glass)或共價接合(covalent bonding)技術，諸如彼等由Ziptronics有限公司所販售者，但典型係使用金屬密封環(金屬密封環於幾何學上係與封蓋之密封表面互補以接合至正面)。為達此目的，可將金屬沉積於基材表面及/或封蓋上。金屬密封環可由例如包括黏著層、擴散阻障以及可濕性金屬層之金屬堆疊所形成。例如，鉻及鈦為常見之黏著層，鎳、鉑及TiW為常見之擴散阻障，以及金為常見之可濕性金屬。此外，該環可於封蓋密封表面、基材表面、或兩者之上方包含焊料，例如，厚度為3至8微米之 約80：20的Au：Sn。視需要地，此金層可經圖案化，或整個密封環可經圖案化，藉此使金屬焊料選擇性地流入給定之區域，而於封蓋貼附步驟期間依所欲芯吸(wicking)較多或較少的焊料。若有過渡(transition)或拓撲(topology)或較高表面粗糙度之區域，此種配置可為有益的，且期望有較厚之金屬焊料層以用於彼區域之密封，例如，當密封可退出(exit)封裝件之電子及光學波導時。
就預製之電子裝置而言，係在將基材平坦之表面金屬化之後，將一個或多個電子裝置28接合至基材表面。電子裝置可為下列之一者或多者，例如，光電、IC或MEMS裝置。亦想像電子裝置可至少部分地形成為基材之一部分或者以原位(in－situ)方式形成於基材上。此可為下述各者之實例，例如，MEMS裝置諸如BAW裝置、微輻射熱感測器共焦平面陣列(microbolometer focal plane array)或RF切換器，或者雷射與光二極體，以及其他光電裝置。復想像電子裝置可設置於封裝件封蓋上，其於下文中將更詳細說明。就預製之電子裝置而言，接合至基材可藉由習知技術與材料進行，例如，接合至位於基材正面上之預形成焊墊27、貼附至裝置面或基材表面上之焊料、或者使用環氧化物或金凸塊融合接合。
封蓋30可貼附至基材上表面以形成氣密圍封容積31，如第10圖所示，電子裝置28係包含於該容積中。封蓋30係基於封裝件所欲之特性，例如，透氣性(gas permeability)、光學性質以及熱膨脹係數(CTE)，而選擇構 成材料。對於通過封蓋傳送與接收光學訊號之光電或光學MEMS裝置而言，一般希望該封蓋材料於所欲之波長為光學透明(optically transparent)。於此例中，封蓋基材之適當材料包含，例如，玻璃如Schott BK－7(Schott North America,Inc.,Elmsford,NY USA)、Pyrex(Corning Inc.,Corning,NY USA)以及單晶矽。於例示之裝置封裝件中，封蓋係由單晶矽所形成。
可於封蓋之一個或多個內部及/或外部表面塗佈一種或多種抗反射塗料或其他光學塗料。此外，亦可將其他材料沉積或沉積並圖案化於封蓋上，例如，吸氣劑(getter)如非蒸發性吸氣劑。若封蓋不需具有光學透明性，則可使用不透明封蓋材料且可使用與基材相同之材料。視需要地，經蝕刻、壓印、或其他方法形成之金屬亦可用為封蓋。用於封蓋之例示性金屬為鉭，鉭之CTE與矽之CTE相近。
封蓋之尺寸應足以圍封基材上表面之所欲部分。矩形封蓋頂部之典型長度與寬度為，例如，大約1至50 mm的等級。如同基底基材，封蓋基材可呈晶圓形式，因而可同時製造多個封蓋。所得之基底基材與封蓋晶圓可以晶圓級裝配在一起，而提供完整的晶圓級製程。適當的封蓋形成技術為此技藝所習知，且係說明於前述美國專利申請案公開號US20050111797A1中。
可預先機械加工封蓋晶圓以容許電接觸(electrical contact)至基材晶圓，而無須於劃片(dicing)後進行額外的機械加工。此可容許在個別封裝件之切割(singulation)前進 行晶圓級測試，同時將機械應力以及後機械加工操作之成本減至最低，以於密封操作後產生此等開口。此種預機械加工之封蓋晶圓可藉由習知方法形成，例如，熱模製、蝕刻及/或噴砂研磨。此可為有利的，因為前側與後側之電接觸均為所欲。此外，封蓋可由SOI晶圓形成以更適切地容許封蓋頂部表面具有受控之厚度。藉由選擇厚度，此有助於容許封蓋作為滲漏感測器(leak sensor)，當氦或其他氣體之壓力密封於圍封容積內部時或者當密封裝置於氦或其他氣體中爆炸時，該厚度將產生已知、可測量的膨脹隆起。於此實例中，封蓋係有效地變成壓力錶而可協助測定密封於內部之氣體的精確滲漏率或者測定封裝件在經過一段時間後可抵抗施加於封裝件外部之氣體(例如氦)壓力的能力。封蓋的彎曲及撓曲(deflection)可由干涉儀測量，例如，彼等由Wyko與zygo公司所製造之干涉儀。視需要地，封蓋之特定區域可經薄化以作為撓曲膜(deflection membrane)或經蝕刻至另一個膜材料。
就晶圓級製程而言，封蓋可個別地貼附至裝置基材或呈晶圓形式。就封蓋之貼附而言，封蓋接合材料可如上文所說明，包含焊料玻璃或金屬。封蓋之密封步驟涉及在控制之環境下(例如，使用惰性氣體如氦、氬或氮，或於真空下)烘烤封蓋以及具有經接合之電子組件的基材，以移除任何存在之水氣。接著可於封蓋與基材之間施加壓力，並將該部分加熱至金屬焊料的回流溫度。視需要地，可在到達回流溫度後再施加壓力。下述可能為有利的：於氦氣壓下 密封封裝件，使得當冷卻時，密封之區域具有顯著高於大氣壓力之壓力。此技術將容許於完成氣密密封後的任何時間點偵測氣密性程度或滲漏率。
就晶圓級製程而言，形成為多晶粒之裝置封裝件係藉由下述方式切割，例如，劃片通過各鄰近封裝件之間的基材。第11圖圖示說明可沿著適當的線(以虛線表示)將基材劃片而容許封裝件之切割。如圖示說明，可有利地沿著局部薄化區進行劃片以促進與外部電路的電性連接性，例如，與軟性電路32(如第14圖所示)的電性連接性。若期望封裝件邊緣為垂直面，則可能需要進行額外的劃片，例如，如於第12圖中以虛線說明者。此切割的結果係顯示於第13圖，該圖說明由切割所得之封裝件。
在裝置封裝件切割後，可提供電性連接以供與外部裝置之電性連接性。第14圖圖示說明為達此目的，軟性電路32係連接至導電微通孔。軟性電路典型係由聚醯亞胺、LCP、或其他適當之基材製成。可撓電路(flexible circuit)於基材材料上或基材材料中含有一種或多種金屬線路(metal trace)(未圖示)。典型地，可撓電路係由一個以上之層體所製成。因為局部薄化區提供了方便的進入口，所以軟性電路可輕易地由基材背面貼附至導電通孔。軟性電路可藉由習知技術貼附至導電通孔，例如，於軟性電路或基材上使用錫類焊球或使用圖案化之焊球進行焊接。第15圖圖示說明根據本發明之例示性電子裝置封裝件基底基材的俯視圖，以及局部薄化區中之微通孔的仰視圖。虛線箭 號表示第13圖之截面圖。位於基材上表面之特徵，例如封蓋，並未圖示。於局部薄化區中可看到五個微通孔以及該等通孔之金屬線路係用於提供與封裝件之電子裝置的電性連接性。
除上述用於形成電子封裝件之方法外，亦可想像其各種變化。例如，第16至19圖圖示說明例示性電子裝置封裝件於各個形成階段之截面圖，圖中微通孔係提供於電子裝置之兩側或更多側。第16圖中，於電子裝置設置區33之相對側係顯示兩個微通孔18。應理解，可形成任何數量之週邊微通孔以連接至基材上表面之金屬化及/或微電子，並允許電性連接至設置於或形成於基材表面或封蓋表面之一個或多個裝置。
第17圖圖示說明設置於基材上表面8之電子裝置。電子裝置可藉由例如沉積於裝置或晶圓表面上之焊料或者藉由此技藝中已知之其他貼附方法進行貼附。電子裝置可經覆晶貼附而電性連接至基材晶圓頂部表面上之金屬線路。或者，電子裝置可經球形或楔形焊線接合，或其組合。雖然僅顯示單一電子裝置，但應理解可貼附多個電子裝置。此外，此等裝置亦可形成於基材表面之上或之中，而非如上述貼附至基材表面。
如第18圖所示，封蓋30係如上述貼附至位於基材上表面之金屬密封環29，或依上文所述之其他方式接合至基材上表面。典型地，如上文所述，所有步驟(直到且包含封蓋接合)皆是以晶圓級或網柵級(grid level)完成。
就晶圓級製程而言，第19圖顯示晶粒切割後之第18圖封裝件。可撓電路32係參照第14圖，以上文所述之方式藉由圖案化於基材背面之金屬線路而貼附至基材4之局部薄化區，以電性連接至微通孔18。如圖示，軟性電路可含有經削減(cut Out)之區域以貼附至封裝件，或複數個軟性電路可貼附至一個封裝件。
視需要地，第18圖之封裝裝置可設置於電路板。於此情況下，第19圖所示之軟性電路32係表示電路板材料。電路板可含有經削減之區域以容納封裝件之較厚區，或焊球可將凹陷區橋連至電路板。用於連接封裝件之其他選擇包括，例如，導線架、鷗翼(gull wing)等。
第20至23圖圖示說明根據本發明又一態樣之例示性電子裝置封裝件於各個形成階段的截面圖。此結構係相似於彼等參照第13至19圖所說明之結構，惟基材含有凹陷區34以提供空隙給貼附於或形成於封蓋30之上或之中之電子裝置，該電子裝置可為封蓋晶圓之一部分。第20圖圖示說明具有導電線路26以及視需要之外部密封環29的基材4。於此實例中，基材具有圖案化之貼附材料如第21圖所示之焊料36。焊料36提供微通孔18與基材上之線路26及封蓋30上之電子裝置28之間的電性連接。最外部之焊料36典型為界定晶片外圍之密封材料環且係用於將基底與封蓋氣密密封在一起，典型地兩者均為晶圓級。於此實例中，含有微通孔之基材4可具有帶膜之薄化區以確保該密封為氣密式。此結構係相似於上文所述之彎曲/撓曲－可 測量結構。如第22圖所說明，基底基材4與封蓋30係以外部密封區相互接合而產生氣密式密封，同時內部接合區為電性連接點以將基材上之金屬線路及微通孔與設置於或形成於封蓋30之上或之中的相關導電線路及電子裝置之I/O電性連接。與第19圖相似，第23圖顯示晶圓級切割後之封裝裝置，且係電性貼附至軟性電路32或電路板。
第24圖圖示說明根據本發明再一態樣之例示性電子裝置封裝件的俯視圖。於形成基材4之局部薄化區15時，並未移除該區域三側之基材材料。依此方式，可提供額外的結構剛性予基材。位於基材上表面之特徵，例如，裝置封蓋、電子裝置以及金屬線路並未圖示。於此例示之基材中，可於局部薄化區內看見四個微通孔18以及該等通孔之金屬線路22。
雖然本發明係參照特定具體實施例詳加說明，但熟習該項技藝者顯然可在不悖離本發明之精神與範疇下，進行各種變化與修飾並使用等效物。
4‧‧‧基材
8‧‧‧第一表面/裝置面/基材正面
10‧‧‧第二表面/基材背面
12‧‧‧第一硬質遮罩層
13‧‧‧蝕刻遮罩
14‧‧‧角錐形凹部
15‧‧‧局部薄化區
16‧‧‧第二硬質遮罩層
18‧‧‧微通孔
20‧‧‧第三硬質遮罩層
22‧‧‧微通孔金屬化/導體
24‧‧‧開口
26‧‧‧導電線路
27‧‧‧焊墊
28‧‧‧電子裝置
29‧‧‧金屬密封環/外部密封環
30‧‧‧封蓋
31‧‧‧氣密圍封容積
32‧‧‧軟性電路/可撓電路
33‧‧‧電子裝置設置區
34‧‧‧凹陷區
36‧‧‧焊料
本發明係參照下列圖式詳述，其中，相同參考數字係指相同特徵，且其中：第1至14圖圖示說明根據本發明第一態樣之例示性電子裝置封裝件於各個形成階段之截面圖；第15圖圖示說明根據本發明之例示性電子裝置封裝件的基材之俯視圖(elevated view)以及該基材的部分仰視圖(bottom－up view)； 第16至19圖圖示說明根據本發明另一態樣之例示性電子裝置封裝件於各個形成階段之截面圖；第20至23圖圖示說明根據本發明又一態樣之例示性電子裝置封裝件於各個形成階段之截面圖；第24圖圖示說明根據本發明再一態樣之例示性電子裝置封裝件之俯視圖。
4‧‧‧基材
12‧‧‧第一硬質遮罩層
16‧‧‧第二硬質遮罩層
20‧‧‧第三硬質遮罩層
26‧‧‧導電線路
28‧‧‧電子裝置
29‧‧‧金屬密封環/外部密封環
30‧‧‧封蓋
31‧‧‧氣密圍封容積
32‧‧‧軟性電路/可撓電路

Claims (11)

  1. 一種電子裝置封裝件，包括：具有第一表面以及相對於該第一表面之第二表面的基材，其中，於該第二表面中具有局部薄化區；位於該局部薄化區中之導電通孔，該導電通孔係延伸通過該基材直至該第一表面，其中，該導電通孔以及該局部薄化區各自包括逐漸削減之側壁，其中，該導電通孔側壁之逐漸削減之與該局部薄化區側壁之逐漸削減之係朝相同方向；以及連接至該導電通孔之電子裝置，其中該基材具有一切割區域以裸露出該導電通孔。
  2. 一種電子裝置封裝件，包括：具有第一表面以及相對於該第一表面之第二表面的基材，其中，於該第二表面中具有局部薄化區；位於該局部薄化區中之導電通孔，該導電通孔係延伸通過該基材直至該第一表面；電性連接至該導電通孔之電子裝置；以及至少部份配置於該局部薄化區且電性連接至該導電通孔之軟性電路，其中該基材具有一切 割區域以裸露出該導電通孔。
  3. 如申請專利範圍第1或2項之電子裝置封裝件，其中，該基材包括單晶矽。
  4. 如申請專利範圍第1或2項之電子裝置封裝件，復包括位於該第一表面上以形成圍封該電子裝置之密封容積之封蓋(lid)。
  5. 如申請專利範圍第4項之電子裝置封裝件，其中，該電子裝置係設置於該封蓋。
  6. 如申請專利範圍第1或2項之電子裝置封裝件，其中，該電子裝置係氣密密封於該電子裝置封裝件中。
  7. 如申請專利範圍第1或2項之電子裝置封裝件，其中，該局部薄化區係延伸至該基材之第一邊緣。
  8. 如申請專利範圍第1或2項之電子裝置封裝件，其中，該電子裝置為光電裝置。
  9. 一種晶圓級電子裝置封裝件，包括具有複數個晶粒之基材，其中，該等晶粒各自含有如申請專利範圍第1至8項中任一項之電子裝置封裝件。
  10. 一種形成電子裝置封裝件之方法，包括：(a)提供具有第一表面以及相對於該第一表面之第二表面的基材； (b)自該第二表面薄化該基材之一部分以於該第二表面中形成局部薄化區；(c)於該局部薄化區中蝕刻通孔(via)使其延伸通過該基材，其中，該蝕刻係自該局部薄化表面朝該第一表面的方向進行；(d)將該通孔金屬化以形成一導電通孔，其中，該導電通孔以及該局部薄化區各自包括逐漸削減之側壁，其中，該導電通孔之側壁逐漸削減與該局部薄化區之側壁逐漸削減係朝相同方向；以及(e)提供電子裝置，該電子裝置係電性連接至該導電通孔，其中該基材具有一切割區域以裸露出該導電通孔。
  11. 一種形成電子裝置封裝件之方法，包括：(a)提供具有第一表面以及相對於該第一表面之第二表面的基材；(b)自該第二表面薄化該基材之一部分以於該第二表面中形成局部薄化區；(c)於該局部薄化區中形成通孔(via)使其延伸通過該基材直至該第一表面；(d)將該通孔金屬化以形成一導電通孔；(e)提供電子裝置，該電子裝置係電性連接至 該導電通孔；以及(f)提供至少部份配置於該局部薄化區且電性連接至該導電通孔之軟性電路，其中該基材具有一切割區域以裸露出該導電通孔。
TW097106413A 2007-02-25 2008-02-25 電子裝置封裝件及其形成方法 TWI387065B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US90349007P 2007-02-25 2007-02-25

Publications (2)

Publication Number Publication Date
TW200845324A TW200845324A (en) 2008-11-16
TWI387065B true TWI387065B (zh) 2013-02-21

Family

ID=39467316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097106413A TWI387065B (zh) 2007-02-25 2008-02-25 電子裝置封裝件及其形成方法

Country Status (7)

Country Link
US (1) US8203207B2 (zh)
EP (1) EP1962344B1 (zh)
JP (1) JP4919984B2 (zh)
KR (1) KR20080078784A (zh)
CN (1) CN101261977B (zh)
DK (1) DK1962344T3 (zh)
TW (1) TWI387065B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1517166B1 (en) 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
WO2009111874A1 (en) 2008-03-11 2009-09-17 The Royal Institution For The Advancement Of Learning/ Mcgiil University Low-temperature wafer level processing for mems devices
US7842613B1 (en) * 2009-01-07 2010-11-30 Integrated Device Technology, Inc. Methods of forming microelectronic packaging substrates having through-substrate vias therein
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
CN102079503B (zh) * 2009-11-26 2012-08-29 中芯国际集成电路制造(上海)有限公司 构成mems器件的硅衬底的刻蚀方法
KR101309864B1 (ko) * 2010-02-02 2013-09-16 엘지디스플레이 주식회사 마스크 어셈블리
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8563918B2 (en) * 2011-01-06 2013-10-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Laser hammering technique for aligning members of a constructed array of optoelectronic devices
CN102760691B (zh) * 2011-04-28 2014-11-05 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
JP5905264B2 (ja) * 2012-01-11 2016-04-20 セイコーインスツル株式会社 電子デバイスの製造方法
US8813020B2 (en) 2012-01-13 2014-08-19 AWR Corporation Automatically modifying a circuit layout to perform electromagnetic simulation
US8762917B2 (en) 2012-01-13 2014-06-24 AWR Corporation Automatically modifying a circuit layout to perform electromagnetic simulation
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9461352B2 (en) * 2013-04-15 2016-10-04 California Institute Of Technology Multi-step deep reactive ion etching fabrication process for silicon-based terahertz components
EP2954760B1 (en) * 2013-07-11 2017-11-01 HSIO Technologies, LLC Fusion bonded liquid crystal polymer circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) * 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
SE538311C2 (sv) * 2013-08-26 2016-05-10 Silex Microsystems Ab Tunn övertäckande struktur för MEMS-anordningar
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US9704822B2 (en) * 2015-11-10 2017-07-11 International Business Machines Corporation Bonding substrates using solder surface tension during solder reflow for three dimensional self-alignment of substrates
US10081536B2 (en) * 2016-12-14 2018-09-25 Texas Instruments Incorporated Gasses for increasing yield and reliability of MEMS devices
US10359565B2 (en) 2017-02-07 2019-07-23 Nokia Of America Corporation Optoelectronic circuit having one or more double-sided substrates
TWI620351B (zh) * 2017-04-28 2018-04-01 光寶光電（常州）有限公司 紫外光發光二極體封裝結構、紫外光發光單元、及紫外光發光單元的製造方法
CN108807636B (zh) * 2017-04-28 2020-07-03 光宝光电(常州)有限公司 紫外光发光二极管封装结构、紫外光发光单元及其制造方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10584027B2 (en) 2017-12-01 2020-03-10 Elbit Systems Of America, Llc Method for forming hermetic seals in MEMS devices
MY201172A (en) * 2018-09-19 2024-02-08 Intel Corp Stacked through-silicon vias for multi-device packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136203A (en) * 1983-03-02 1984-09-12 Standard Telephones Cables Ltd Through-wafer integrated circuit connections
US20020111035A1 (en) * 2001-01-26 2002-08-15 Seiko Epson Corporation System and methods for manufacturing and using a mask
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US20040016942A1 (en) * 2002-04-24 2004-01-29 Seiko Epson Corporation Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US731445A (en) * 1902-09-16 1903-06-23 Willis M Esterly Laundry clothes-drier.
DE68910327T2 (de) * 1988-07-22 1994-05-19 Nippon Denso Co Halbleiteranordnung.
US5351163A (en) * 1992-12-30 1994-09-27 Westinghouse Electric Corporation High Q monolithic MIM capacitor
SE511377C2 (sv) * 1996-12-19 1999-09-20 Ericsson Telefon Ab L M Viaanordning
FR2770339B1 (fr) * 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7081408B2 (en) * 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
US7553695B2 (en) 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
US7531445B2 (en) * 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
EP2183770B1 (en) * 2007-07-31 2020-05-13 Invensas Corporation Method of forming through-substrate vias and corresponding decvice
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2136203A (en) * 1983-03-02 1984-09-12 Standard Telephones Cables Ltd Through-wafer integrated circuit connections
US20020111035A1 (en) * 2001-01-26 2002-08-15 Seiko Epson Corporation System and methods for manufacturing and using a mask
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US20040016942A1 (en) * 2002-04-24 2004-01-29 Seiko Epson Corporation Semiconductor device and a method of manufacturing the same, a circuit board and an electronic apparatus

Also Published As

Publication number Publication date
DK1962344T3 (da) 2012-07-02
CN101261977A (zh) 2008-09-10
EP1962344B1 (en) 2012-03-28
JP4919984B2 (ja) 2012-04-18
TW200845324A (en) 2008-11-16
KR20080078784A (ko) 2008-08-28
JP2009010323A (ja) 2009-01-15
CN101261977B (zh) 2012-07-18
EP1962344A1 (en) 2008-08-27
US8203207B2 (en) 2012-06-19
US20090256251A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
TWI387065B (zh) 電子裝置封裝件及其形成方法
US20080247712A1 (en) Optical assemblies and their methods of formation
US9771259B2 (en) Method for fabricating electronic device package
CN104218022B (zh) 晶片封装体及其制造方法
EP2082422B1 (en) Formation of through-wafer electrical interconnections using an etch stop layer
US7022609B2 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
EP1749794A2 (en) Electronic parts packaging structure and method of manufacturing the same
US6998533B2 (en) Electronic device and method of manufacturing same
WO2004035461A2 (en) Manufacturing methods and vacuum or hermetically packaged micromachined or mems devices formed thereby having substantially vertical feedthroughs
KR20080055762A (ko) 반도체 장치 및 그 제조 방법
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
US20220221363A1 (en) Pressure Sensor Device and Method for Forming a Pressure Sensor Device
KR100872404B1 (ko) 웨이퍼 본딩 패키징 방법
KR101459977B1 (ko) 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법
KR100636780B1 (ko) 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판
JP2006133236A (ja) センサシステム
HK1137565B (zh) 使用蚀刻停止层来形成贯穿晶片的电气互连

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees