[go: up one dir, main page]

TWI379361B - Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams - Google Patents

Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams Download PDF

Info

Publication number
TWI379361B
TWI379361B TW097131351A TW97131351A TWI379361B TW I379361 B TWI379361 B TW I379361B TW 097131351 A TW097131351 A TW 097131351A TW 97131351 A TW97131351 A TW 97131351A TW I379361 B TWI379361 B TW I379361B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
region
forming
source
source dielectric
Prior art date
Application number
TW097131351A
Other languages
English (en)
Other versions
TW200915436A (en
Inventor
Amitabh Jain
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of TW200915436A publication Critical patent/TW200915436A/zh
Application granted granted Critical
Publication of TWI379361B publication Critical patent/TWI379361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1379361 九、發明說明： 【發明所屬之技術領域】 本發明係關於積體電路領域。更較言之，本發明係關 於在積體電珞中形成淺溝槽之方法。 【先前技術】 眾所周知，先進積體電路（IC)中的電晶體係在隨每一新 製造科技節點而縮小，如由摩爾定律(M〇rre，s [叫所明白 地說月例如在32奈米科技節點處，期望在電晶體中採 用10 cm以上的平均摻雜密度形成小於1〇奈米深的播雜 區域，例如源極及沒極延伸部分。重度播雜淺區域的形成 有問題目為足以修復對該Ic基板的損害之退火使推雜物 擴散得深於期望。 【發明内容】 本發明提供形成一積體電路（IC)中採用1〇M em·2以上的 平均摻雜劑量形成小於20奈米深的擴散區域’特定言之係 金氧半導體（MOS)電晶體中的輕摻雜汲極（LDD)區域。在 該1C之現有表面上形成一源極介電層。使用氣體叢聚離子 束（GCIB)植入、分子離子植入或原子離子植入將摻雜物植 入於該1C之區域之上的一欲摻雜區域中之源極介電層中。 該等摻雜物的大部分係沈積在該源極介電層中，因此在該 1C基板中產生可忽略的損害。一迅速熱驅動製程（例如一 尖鋒退火或一雷射退火）將植入摻雜物擴散於該IC基板中 以在摻雜區域中獲得期望深度及平均摻雜密度。該發明製 程亦可應用於在P通道金氧半導體（PM〇s)及η通道金氧半 133935.doc 1379361 導體（NMOS)電晶體中形成源極及汲極（S/D)區域。一個源 極介電層可用於形成NLDD及PLDD兩區域》同樣地，一個 源極介電層可用於形成NSD及PSD兩區域。 【實施方式】 本發明提供一種在一積體電路（1C)中採用1〇14 cni-2以上 的平均摻雜劑量形成小於20奈米深的摻雜區域之方法。在 該1C之現有表面上形成一源極介電層。使用氣體叢聚離子 束（GCIB)植入、分子離子植入或原子離子植入將摻雜物植 入轸該1C之區域之上的一欲摻雜區域中之源極介電層中。 該等摻雜物的大部分係沈積在該源極介電層中，因此在該 1C基板中產生可忽略的損害。一熱驅動製程將植入摻雜物 擴散於該1C基板中以在摻雜區域中獲得期望深度及平均摻 雜密度。本發明之方法可應用於在？通道金氧半導體 (PMOS)電晶體及n通道金氧半導體（nm〇S)電晶體兩者中 形成輕摻雜汲極（LDD)區域，並在pm〇S及NMOS電晶體中 形成源極及源極（S/D)區域。 圖1Α至1F係描述在連續製造階段中描述的依據本發明 之一具體實施例的PMOS LDD區域及NMOS LDD區域之形 成的一ic之斷面圖。參考圖1八，該IC (1〇〇)係形成於一基 板（102)中，該基板通常為一單晶矽晶圓，但是可以為具有 矽鍺磊晶層的矽晶圓、絕緣物上矽（s〇I)晶圓、具有不同 晶體方位之區域的混合方位科技（H〇T)晶圓，或適合於製 造1C (100)的其他材料。場氧化物元件（1〇4)係藉由淺溝渠 隔離（STI)製程序列而形成，其中通常為2〇〇至5〇〇奈米深的 133935.doc 1379361 溝渠係蝕刻於該IC (100)中’通常藉由在該等溝渠之側壁 上生長熱氧化物層而加以電鈍化，並且採用通常為二氧化 矽的絕緣材料通常藉由高密度電漿（HDP)製程或亦名為高 縱橫比製程（HARP)的臭氧基熱化學汽相沈積（cvd)製程料 加以填充。一場氧化物元件（1〇4)將基板（1〇2)中界定用於 一 NMOS電晶體（106)的一區域與基板（1〇2)中界定用於 PMOS電晶體（108)的一區域分離。通常藉由以從丨1〇"至 1·1〇14原子/cm2的劑量將包括硼及可能鎵及/或銦的p型摻雜 物之p井組離子植入於NMOS電晶體區域（106)中，在基板 (102)中形成通常稱為一p井的一 p型井（11〇)。基於清楚而 未在圖1A中顯示的一 p井光阻圖案係通常用以阻隔自該p井 (HO)外面之區域的p型摻雜物之p井組。p井（1 1〇)從基板 (102)之頂部表面延伸至場氧化物元件（1〇4)之底部表面以 下通常50至500奈米的深度。形成p井（11〇)的離子植入製程 可包括額外步驟以基於改良N M 〇 s電晶體效能（例如臨界值 調整、洩漏電流減少以及寄生雙極操作之抑制）而植入額 外P型摻雜物於較淺深度。通常藉由以從卜1〇11至卜1〇〗4原 子/cm2的劑量將包括磷及砷及可能銻的n型摻雜物之n井組 離子植入於PMOS電晶體區域（108)中，在基板（1〇2)中形成 通常稱為一η井的一η型井（112)。基於清楚而未在圖以中 .4示的一 η井光阻圖案係通常用以阻隔自界定用於NM〇s電 曰曰體之區域的n型摻雜物之n井組。11井（112)從基板（1〇2)之 頂部表面延伸至場氧化物元件（1〇4)之底部表面以下通常5〇 至5〇〇奈米的深度。形成n.(U2)的離子植入製程可包括額 133935.doc 外步驟以基於改良PMOS電晶體效能（例如臨界值調整、洩 漏電流減少以及寄生雙極操作之抑制）而植入額外n型摻雜 物於較淺深度。η井（112)的薄片電阻率通常係在1〇〇與1〇〇〇 歐姆/平方之間。 繼續參考圖1Α，使用各種閘極介電形成製程（例如熱氧 化、一氧化物層之電漿氮化、及/或藉由原子層沈積（ald) 製程進行的介電材料沈積）之任一者在NM〇s電晶體區域 (1 〇6)中的p井（11〇)之一頂部表面上形成一 NM〇^g極介電 層（114)’其通常為二氧化矽、摻雜氮之二氧化矽、氧化氮 化矽、氧化姶、二氧化矽與氮化矽層，或其他絕緣材料， 而且通常為1與3奈米之間厚。一 PM〇s閘極介電層（116)係 藉由類似製程形成於PMOS電晶體區域（108)中的11井（112) 之一頂部表面上並具有與NM0S閘極介電層（114)類似的特 性。通常同時形成NMOS閘極介電層（114)及PM〇s閘極介 電層（116)之一部分或全部。通常藉由沈積一多晶矽層於該 ic (1〇〇)之一現有頂部表面上，形成— NM〇s閘極介電圖 案於該多晶矽層之一頂部表面上以界定用於一 NM〇s閘極 (118)的一區域，以及使用反應離子蝕刻方法移除不合需要 的多晶矽，而在NMOS閘極介電層（114)之一頂部表面上形 成該NMOS閘極（118) ’其通常為一般名為多晶矽的多晶之 矽，且為50與200奈米之間厚。藉由用於形成>〇^〇8閘極 (118)的類似製程在PMOS閘極介電層（1 μ)之一頂部表面上 形成一 PMOS閘極（U0)。通常同時形成NM〇s閘極（丨ι8)及 PMOS閘極（120)之一部分或全部。 133935.doc 1379361 仍參考圖1A，在該IC (1〇〇)上執行一 LDD源極介電沈積 裝程（122) ’其較佳為一迅速熱化學汽相沈積（rtcvd)製 程’但可以為一電漿增強化學汽相沈積（PECvd)製程、一 CVD製程或一 ALD製程，以在該IC (1〇〇)之一現有頂部表 面上形成一 LDD源極介電層〇24)。LDD源極介電層（124) 較佳係在5與20奈米之間厚而且係由二氧化矽及/或氮化矽 形成。在一第一具體實施例中，LDD源極介電沈積製程 (122)係一各向同性製程以使LDD源極介電層（124)係保形 沈積在NM0S閘極（1 1 8)及PM〇s閘極（12〇)之頂部及側表面 上。基於此揭示内容之目的，術語「保形沈積」係瞭解為 意指沈積以使保形沈積的一層之厚度在側表面、傾斜表面 及水平表面上實質上係相同的。 圖1B描述一n型輕摻雜汲極（NLDD)摻雜物植入製程期間 的該1C (100) ^在LDD源極介電層（124)之一頂部表面上形 成一 NLDD光阻圖案（126)以使曝露用於植入NLDD摻雜 物之NMOS電晶體區域（106)中的一區域。諸如磷及可能砷 的η型掺雜物之一 NLDD組（128)係較佳藉由氣體叢聚離子 束（GCIB)製程但可藉由分子離子植入製程或原子離子植入 製程朝該ic (1〇〇)加速，以採用1014與10丨6摻雜原子/cm2之 間的劑量在LDD源極介電層（124)之一頂部區域中形成一 NLDD植入區域（13〇)。在一較佳具體實施例中，nldd摻 雜物（128)係直接向下引導至LDD源極介電層（124)中，因 此與LDD源極介電層（124)之水平表面比較，LDD源極介電 層（124)之垂直表面（例如在!^肘〇8閘極（118)之側表面上）接 133935.doc •9- 1379361 收每單位面積少於百分之一的NLDD摻雜物（128)。 可藉由對載體氣（例如氦及/或氬）以及包含氣體的摻雜物 (例如乙硼烷、磷化氫或砷化氫）之一氣體混合物加壓，以 9〇〇/〇 : 10%與98% : 2%之間的比率執行一 GCIB製程，從而 透過100至500微米直徑喷嘴釋放該氣體混合物以使該氣體 混合物冷凝成幾百至幾千個原子的叢聚，離子化該等叢聚 以使每一叢聚通常具有電荷之一個電子單位，其係近似 1.6·10_19庫侖，而且通常以3與3〇 keV之間的加速能量朝一 ic加速該等叢聚。每一叢聚通常包含1〇與3〇〇〇之間的摻雜 原子。該等叢聚在與-源極介電層之一頂部表面碰撞之後 /7裂而且該等叢聚中的摻雜原子滲透該源極介電層至幾奈 米的深度。該等叢聚中載體氣原子的大部分在該等叢聚的 碰撞之後立即逃逸°每一叢聚之加速能量係在每一叢聚甲 的原子當中分割，因此極低分率(甚少於百分之一)的摻雜 原子具有足夠的能量以滲透該源極介電層並置換該K之一 2 的15夕原子。可在gcib製程中獲得該源極介電層 中大於1 0原子/em2的嵌入 摻雜原子之劑量。期望GCIB製 程^供在無硬晶格量損宝 貝。的情况下獲得有用劑量的方法， 該知害為源極介電層石祖 中所龍效#1量之傳統料植入製程 Τ所預期。可在商用本道 ^ φ, ^ 體處理設備（例如由TEL-Epion公 习製造的GCIB工具)中執行咖製程。 或者，可藉由下列方彳批^ keV^n 式執仃一分子離子製程：以3與30 keV之間的加連能量朝— 原子的分子，例如磁 力速为別包含硼、磷或砷摻雜 ❹碳调燒（c2BloH,2)、碟二聚物⑹或四聚 133935.doc 1379361 物（4)或砰二聚物（As〗）或四聚物（As4)。每一分子之加速 能量係在每一分子中的原子當中分割，因此極低分率（甚 少於百分之五）的摻雜原子具有足夠的能量以滲透一源極 "電層並置換該1(：之一基板中的一矽原子。可在分子離子 植入製程中獲得在該源極介電層中大於1〇15原子/cm2的嵌 入摻雜原子之劑量。期望分子離子植入製程提供在無矽晶 格數置知害的情況下獲得有用劑量的方法，該損害為源極 介電層不提供等效劑量之傳統離子植入製程中所預期的。 分子離子植入製程可用於商用半導體離子植入器中執行。 或者，可藉由以2與10 keV之間的加速能量朝一IC加速 個別摻雜原子（例如硼、磷或砷）而執行一原子離子植入製 程。在一較佳具體實施例中，百分之九十以上的摻雜原子 係在一源極介電層中被吸收，因此少於百分之十的摻雜原 子碰撞該源極介電層以下的單晶矽基板，從而期望減少在 源極介電層不提供等效劑量之傳統離子植入製程中所預期 的矽晶格數量損害。原子離子植入製程可在商用半導體離 子植入器十執行》 參考圖1B，移除NLDD光阻圖案（126)，該移除通常藉由 曝露該1C (1〇〇)於含氧的電漿，隨後進行濕式清理以從 LDD源極介電層（124)之頂部表面移除任何有機殘餘物。 圖1C描繪一 NLDD驅動製程之後的該〗c (1〇〇)，該製程 加熱該1C (1〇〇)之一現有頂部區域，從而使LDD源極介電 層（1 24)之頂部區域内之NLDD植入區域中的植入Nldd摻 雜原子擴散穿過LDD源極介電層（124)，以在p井（11〇)及 133935.doc 1379361 NMOS閘極（1 18)之水平表面之上的LDD源極介電層（124)中 形成一 NLDD注入區域（132)。在NLDD驅動製程期間， NLDD摻雜原子從NLDD注入區域（132)向外擴散至p井（11〇) 之頂部區域以在鄰近於NMOS電晶體區域（106)中的NMOS 閘極（118)之p井（110)的頂部表面上形成NLDD擴散區域 (134)。NLDD驅動製程較佳為一尖鋒退火製程，其加熱該 1C (100)之頂部表面至900°C與1100°C之間的溫度1至5秒； 或一雷射退火製程，其加熱該1C (100)之頂部表面至 1175C與1300C之間的溫度100微秒至2毫秒。在一較佳且 體實施例中’ NLDD擴散區域（134)係在10與20奈来之間的 深度’而且包含在10"與1016 NLDD摻雜原子/cm2之間。在 產生NLDD擴散區域（134)之一期望深度及摻雜物濃度的任 何環境中採用任何熱分佈執行NLDD驅動製程係在本發明 之範疇内》 圖1D描述一p型輕摻雜汲極（PLDD)摻雜物植入製程期間 的該1C (100)。在一具體實施例中，可移除參考圖丨八至圖 1C說明之NLDD形成製程中使用的源極介電層並在該1(： (100)上形成一新源極介電層。在本文中描述的另一具體實 施例中’在PLDD形成期間再使用NLDD形成製程中使用的 源極介電層。在LDD源極介電層（124)之一頂部表面上形成 一 PLDD光阻圖案（136)以使曝露用於植入口型pLDD摻雜物 之PMOS電晶體區域（1〇8)中的一區域。諸如硼的p型摻雜 物之一PLDD組（13 8)係較佳藉由一GCIB製程但可藉由分子 離子植入製程或原子離子植入製程朝該Ic (1〇〇)加速以 133935.doc 1379361 採用1014與1016摻雜原子/cm2之間的劑量在LDD源極介電層 (124)之一頂部區域中形成一 PLDD植入區域（140)。在一較 佳具體實施例中，PLDD摻雜物（138)係直接向下引導至 LDD源極介電層（124)，因此與LDD源極介電層（124)之水 平表面比較’ LDD源極介電層（124)之垂直表面（例如在 PMOS閘極（120)之侧表面上）接收每單位面積少於百分之一 的PLDD摻雜物（138)。移除PLDD光阻圖案（136)，該移除 通常藉由曝露該1C (100)於包含氧氣的電漿，隨後進行濕 式清理以從LDD源極介電層（124)之頂部表面移除任何有機 殘餘物^ 圖1E描述類似於NLDD驅動製程的一PLDD驅動製程之後 的該1C (100)，該製程加熱該1C (100)之一現有頂部區域， 從而使LDD源極介電層（124)之頂部區域之PLDD植入區域 中的植入PLDD#雜原子透過LDD源極介電層（124)擴散以 在η井（112)及PMOS閘極（120)之水平表面之上的LDD源極 介電層（124)中形成一 PLDD注入區域（142)。在PLDD驅動 製程期間，PLDD摻雜原子從PLDD注入區域（142)向外擴散 至η井（112)之頂部區域内以在鄰近於PMOS電晶體區域 (108)中的PMOS閘極（120)之η井（112)的頂部表面上形成 pLDD擴散區域（144)。PLDD驅動製程較佳為一尖鋒退火製 程’其加熱該1C (100)之頂部表面至900°C與ll〇〇°C之間的 溫度1至5秒；或一雷射退火製程，其加熱該1C (100)之頂 部表面至1175°C與1300°C之間的溫度1〇〇微秒至2毫秒。在 一較佳具體實施例中，PLDD擴散區域（144)係在1〇與20奈 133935.doc -13· 1379361 米之間深而且包含在1〇14與1〇16孔⑽換雜原子之間。 在產生PLDD擴散區域(144)之一期望深度及摻雜物濃度的 任何環境中採用任何熱分佈執行pLDD驅動製程係在本發 明之範_内。在—替代具體實施例中，可同時執行NLDD 驅動製程及PLDD驅動製程。 圖1F描述一可選源極介電層移除製程之後的該π (100)。較佳藉由將該IC (1〇〇)浸沒在可採用氟化銨加以緩 衝的氯氣酸之稀釋水溶液中’可在其後處理中移除該源極 介電層》 儘管參考圖1A至1F說明的製程係關於LDD區域的形成， 但疋熟S 1C製造技術的人士應認識到使用一植入源極介電 層形成一擴散層的製程可應用於在一1<:基板之一頂部表面 上形成另一擴散層。 圖2 A至2E係描述在連續製造階段中描述的依據本發明 之一具體實施例的PMOS源極及汲極（PSD)區域及NMOS源 極及汲極（NSD)區域之形成的一ic之斷面圖。參考圖2A， 在具有參考圖1A說明的特性之一基板（2〇2)中形成該 IC(200)。場氧化物元件（204)係藉由STI製程形成於基板 (202)之一頂部區域中’因此一場氧化物元件（2〇4)將界定 用於一 NMOS電晶體（206)之基板（202)中的一區域與界定用 於一PMOS電晶體（208)之基板（202)中的一區域分離。在 NMOS區域（206)之基板（202)中形成一 p井（210)，而且在 PMOS區域（208)之基板（2〇2)中形成一η井（212)，如參考圖 1Α所說明。在ρ井（210)之一頂部表面上形成一NMOS閘極 133935.doc 14 1379361 介電層（2 14)，而且在η井（212)之一頂部表面上形成一 PMOS閘極介電層（216)，如參考圖1Α所說明。在NMOS閘 極介電層（214)之一頂部表面上形成一 NMOS閘極（218)，而 且在？1^08閘極介電層（216)之一頂部表面上形成一？1^03 閘極（220)，如參考圖1Α所說明。 繼續參考圖2Α，在鄰近於NMOS閘極（218)的ρ井（2 10)之 一頂部區域中形成一NLDD擴散區域（222)，如參考圖1A至 圖1C所說明。在鄰近於PMOS閘極（220)的η井（212)之一頂 部區域中形成一 PLDD擴散區域（224)，如參考圖1Α及1D至 圖1Ε所說明。NMOS閘極側壁間隔物（226)係形成於NMOS 閘極（2 18)之側表面上，該形成通常藉由在NMOS閘極（218) 之一頂部及側表面上以及ρ井（2 10)之頂部表面上沈積氮化 矽及/或二氧化矽之一或多個保形層，隨後藉由各向異性 蝕刻方法從NMOS閘極（218)之頂部表面及ρ井（210)之頂部 表面移除保形層材料，從而將保形層材料留在NMOS閘極 (218)之側表面上。藉由與NMOS閘極側壁間隔物（226)類似 的製程在PMOS閘極（220)之側表面上形成PMOS閘極側壁 間隔物（228)。NMOS閘極側壁間隔物（226)及PMOS閘極側 壁間隔物（228)通常具有不同厚度。通常地，同時形成 NMOS閘極側壁間隔物（226)及PMOS閘極側壁間隔物（228) 的至少一部分。 仍參考圖2A，在該IC(200)上執行如參考圖1A所說明的 S/D源極介電沈積製程（230)以在該IC(200)之一現有頂部表 面上形成一 S/D源極介電層（232)。S/D源極介電層（232)較 133935.doc 15 佳係在10與30奈米之間厚而且係由二氧化矽及/或氮化矽 形成。在一第一具體實施例中，S/D源極介電沈積製程 (23 0)係一各向異性製程以使S/D源極介電層（232)係保形沈 積在該1(：(200)之一現有頂部表面上，包括？井（210)、11井 (212)、NMOS 閘極（218)、PMOS 閘極（220)、NMOS 閘極側 壁間隔物（226)以及PMOS閘極側壁間隔物（228)。 圖2B描述一 NSD摻雜物植入製程期間的該IC(200)。在 S/D源極介電層（232)之一頂部表面上形成一NSD光阻圖案 (234)以使曝露用於植入η型NSD摻雜物之NMOS電晶體區 域（206)中的一區域。諸如磷及可能砷的η型摻雜物之一 NSD組（236)係較佳藉由一GCIB製程但可藉由分子離子植 入製程或原子離子植入製程朝該IC(200)加速，以採用1014 與1017摻雜原子/cm2之間的劑量在S/D源極介電層（232)之 一頂部區域中形成一 NSD植入區域（238)。移除NSD光阻圖 案（234)，該移除通常藉由曝露該IC(200)於包含氧氣的電 漿，隨後進行濕式清理以從S/D源極介電層（232)之頂部表 面移除任何有機殘餘物。 圖2C描述一 NSD驅動製程之後的該IC(200)，該製程加 熱該IC(200)之一現有頂部區域，從而使S/D源極介電層 (232)之頂部區域之NSD植入區域中的植入NSD摻雜原子透 過S/D源極介電層（232)擴散以在NMOS電晶體區域（206)之 S/D源極介電層（232)中形成一 NSD注入區域（240)。在NSD 驅動製程期間，NSD摻雜原子從NSD注入區域（240)向外擴 散至p井（210)之頂部區域内以在鄰近於NMOS電晶體區域 133935.doc 16 1379361 (206)中的NMOS閘極側壁間隔物（226)之p井（210)的頂部表 面上形成NSD擴散區域（242)。NSD驅動製程較佳為一尖鋒 退火製程，其加熱該IC(200)之頂部表面至900°C與ll〇〇°C 之間的溫度1至5秒；或一雷射退火製程，其加熱該IC(200) 之頂部表面至1175°C與1300°C之間的溫度1〇〇微秒至2毫 秒。在一較佳具體實施例中，NSD擴散區域（242)係在30與 100奈米之間深而且包含在1014與1017NSD摻雜原子/cm2之 間。在產生NSD擴散區域（242)之一期望深度及摻雜物濃度 的任何環境中採用任何熱分佈執行NSD驅動製程係在本發 明之範疇内。 圖2D描述一 PSD摻雜物植入製程期間的該IC(200)。在一 具體實施例中，可移除參考圖2A至圖2C說明之NSD形成製 程中使用的源極介電層以及在該IC(200)上形成之一新源極 介電層。在本文中描述的另一具體實施例中，在PSD形成 期間再使用NSD形成製程中使用的源極介電層。在S/D源 極介電層（232)之一頂部表面上形成一 PSD光阻圖案（244)以 使曝露用於植入P型PSD摻雜物之PMOS電晶體區域（208)中 的一區域。諸如硼的p型摻雜物之一 PSD組（246)係較佳藉 由一 GCIB製程但可藉由分子離子植入製程或原子離子植 入製程朝該IC(200)加速，以採用1014與1017摻雜原子/cm2 之間的劑量在S/D源極介電層（232)之一頂部區域中形成一 PSD植入區域（248)。移除PSD光阻圖案（244)，該移除通常 藉由曝露該IC(200)於包含氧氣的電漿，隨後進行濕式清理 以從S/D源極介電層（232)之頂部表面移除任何有機殘餘 133935.doc -17- 1379361 物。 圖2E描述類似於NSD驅動製程的一 PSD驅動製程之後的 該IC(200) ’該製程加熱該IC(200)之一現有頂部區域，從 而使S/D源極介電層（232)之頂部區域之PSD植入區域中的 植入PSD摻雜原子透過S/D源極介電層（232)擴散以在PMOS 電晶體區域（208)之S/D源極介電層（232)中形成一 PSD注入 區域（250) »在PSD驅動製程期間，PSD摻雜原子從PSD注 入區域（250)向外擴散至η井（212)之頂部區域内以在鄰近於 PMOS電晶體區域（208)中的PMOS閘極側壁間隔物（228)之η 井（212)的頂部表面上形成PSD擴散區域（252)。PSD驅動製 程較佳為一尖鋒退火製程，其加熱該〗(：(200)之頂部表面至 900°C與11 00°C之間的溫度1至5秒；或一雷射退火製程， 其加熱該IC(20〇)之頂部表面至1丨75。〇與1300°c之間的溫度 100微秒至2毫秒。在一較佳具體實施例中，pSD擴散區域 (252)係在30與1〇〇奈米之間深而且包含在1〇〗4與1〇1? pSD摻 雜原子/cm2之間。在產生psd擴散區域（252)之一期望深度 及摻雜物濃度的任何環境中採用任何熱分佈執行pSD驅動 製程係在本發明之範_内。在一替代具體實施例中，可同 時執行NSD驅動製程及pSD驅動製程。 圖3A至3C係描述在連續製造階段中描述的依據本發明 之一替代具體實施例的PLDD區域之形成的一 ic之斷面 圖。參考圖3A，在具有參考圖丨a說明的特性之一基板 (302)中形成該ic(3〇〇)。場氧化物元件（3〇4)之範例係藉由 STI製程形成於基板（3〇2)之一頂部區域中，因此一場氧化 133935.doc 1379361 物元件（304)將界定用於一 NMOS電晶體（306)之基板（302) 中的一區域與界定用於一 PMOS電晶體（308)之基板（302)中 的一區域分離。在NMOS區域（306)之基板（302)中形成一 p 井（310)，而且在PM0S區域（308)之基板（302)中形成一 η井 (312)，如參考圖1Α所說明。在ρ井（310)之一頂部表面上形 成一 NMOS閘極介電層（314)，而且在η井（3 12)之一頂部表 面上形成一PM0S閘極介電層（316)，如參考圖1Α所說明。 在NMOS閘極介電層（3 14)之一頂部表面上形成一 NMOS閘 極（318)，而且在PM0S閘極介電層（3 16)之一頂部表面上形 成一 PMOS間極（3 20)，如參考圖1A所述。 繼續參考圖3A，在該IC(300)上執行一各向異性LDD源 極介電沈積製程（322)，以在ρ井（310)、η井（312)、NMOS 閘極（3 18)及PMOS閘極（320)之水平表面上形成一各向異性 LDD源極介電層（324)。關於此揭示内容之目的，術語「各 向異性層」係瞭解為意指實質上在垂直表面上比在水平表 面上薄的一層，或在垂直表面上實質上沒有材料的一層。 在圖3 A中所推述的一具體實施例中，實質上在NMOS閘極 (3 18)及PMOS閘極（320)之垂直表面上未沈積源極介電材 料。可藉由下列方式達到各向異性沈積：施予一垂直方向 性至反應物物種，其產生LDD源極介電層（324)，例如藉由 透過垂直電場加速離子化之反應物分子或透過一或多個定 向喷嘴擷取反應物分子。 圖3B描述一 PLDD摻雜物植入製程期間的該IC(300)。一 PLDD光阻圖案（326)係形成於LDD源極介電層（324)之一頂 133935.doc 19 1379361 部表面上，以使曝露出PMOS電晶體區域（308)中用於植入 p型PLDD摻雜物的一區域。一 PLDD組p型摻雜物（328)(諸 如硼）較佳藉由一GCIB製程但可藉由分子離子植入製程或 原子離子植入製程朝該IC(300)加速，以採用1014與1017摻 雜原子/cm2之間的劑量在LDD源極介電層（324)之一頂部區 域中形成一PSD植入區域（330)。在本具體實施例中，由於 PMOS閘極（320)之垂直表面上的較少源極介電材料如參考 圖3A所解釋，PSD植入區域（330)比使用保形源極介電層之 具體實施例中延伸至更接近於PMOS閘極（320)之垂直表 面。移除PLDD光阻圖案（326)，該移除通常藉由曝露該 IC(300)於含氧的電漿，隨後進行濕式清理，以從LDD源極 介電層（324)之頂部表面移除任何有機殘餘物》 圖3C描述如參考圖1E所說明的一 PLDD驅動製程之後的 該IC(300)，該製程加熱該IC(300)之一現有頂部區域，從 而使LDD源極介電層（324)之頂部區域之PLDD植入區域中 的植入之PLDD摻雜原子擴散穿過LDD源極介電層（324)， 以在PMOS電晶體區域（308)之LDD源極介電層（324)中形成 一 PLDD注入區域（332)。在PLDD驅動製程期間，PLDD# 雜原子從PLDD注入區域（332)向外擴散至η井（3 12)之頂部 區域内以在鄰近於PMOS電晶體區域（308)中的PMOS閘極 (320)之η井（3 12)的頂部表面上形成PLDD擴散區域（334)。 在本具體實施例中，PLDD擴散區域（334)進一步朝PMOS 閘極（320)延伸，而且與使用保形源極介電層的具體實施例 比較，由於參考圖3B所觀察的PSD植入區域延伸至更接近 133935.doc •20· 1379361 於PMOS閘極（320)之垂直表面的事實而可在PMOS閘極介 電層（316)下延伸。PLDD擴散區域（334)朝PMOS閘極（320) 的進一步延伸可在一些PMOS電晶體中藉由增加通路狀態 驅動電流而為有利》 熟習1C製造技術的人士應認識到，本具體實施例之優點 可應用於形成NLDD擴散區域、PSD擴散區域以及NSD擴 散區域。 熟習1C製造技術的人士應認識到，可援助由調整沈積在 一閘極之側表面上的源極介電材料量來改變一 LDD區域朝 該閘極或在其下的延伸。用於一源極介電層的一沈積製程 可從完全保形調整為完全各向異性，從而有利地提供一措 施’其用以獨立於LDD區域之劑量或深度而提供ldd區域 之期望延伸。 熟習技術人士應瞭解’許多其他具體實施例及變化亦係 在本發明之範疇内。因此亦預計涵蓋具有範例具體實施例 之背景下說明的特徵或步驟之一或多個者的不同組合之具 體實施例’該等具體實施例具有此類特徵或步驟之全部或 僅一些。 【圖式簡單說明】 圖1A至1F係顯示依據本發明之一範例具體實施例的 PMOS LDD區域及NMOS LDD區域之形成中的步驟之一 ic 的斷面圖》 圖2A至2E係顯示依據本發明之一範例具體實施例的 區域及NSD區域之形成中的步驟之一 IC的斷面圖。 133935.doc -21 - 1379361 圖3 A至3C係顯示依據本發明之一範例替代性具體實施 例的PLDD區域之形成中的步驟之一 1C的斷面圖。 【主要元件符號說明】 100 1C 102 基板 104 場氧化物元件 106 MOS電晶體（區域） 108 PMOS電晶體區域 110 P型井 112 η型井 114 NMOS閘極介電層 116 源極介電層/PMOS閘極介電層 118 NMOS閘極 120 PMOS閘極 122 LDD源極介電沈積製程 124 LDD源極介電層 126 NLDD光阻圖案 128 NLDD摻雜物 130 NLDD植入區域 132 NLDD注入區域 134 NLDD擴散區域 136 PLDD光阻圖案 138 PLDD摻雜物 140 PLDD植入區域 133935.doc •22- 1379361 142 PLDD注入區域 144 PLDD擴散區域 200 1C 202 基板 204 場氧化物元件 206 NMOS電晶體（區域） 208 PMOS電晶體（區域） 210 P井 212 η井 214 NMOS閘極介電層 216 PMOS閘極介電層 218 NMOS閘極 220 PMOS閘極 222 NLDD擴散區域 224 PLDD擴散區域 226 NMOS閘極側壁間隔物 228 PMOS閘極側壁間隔物 230 S/D源極介電沈積製程 232 S/D源極介電層 234 NSD光阻圖案 238 NSD植入區域 240 NSD注入區域 242 NSD擴散區域 244 PSD光阻圖案 133935.doc •23- 1379361 300 302 304 306 308 # 310 312 314 316
318 320 322 324 328 330 332 334 248 PSD植入區域 250 PSD注入區域 252 PSD擴散區域
1C 基板 場氧化物元件 NMOS電晶體（區域） PMOS電晶體區域 P井 η井 NMOS閘極介電層 PMOS閘極介電層 NMOS閘極 PMOS閘極 LDD源極介電沈積製程 LDD源極介電層 PLDD摻雜物 PSD植入區域 PLDD注入區域 PLDD擴散區域 133935.doc •24-

Claims (1)

  1. 十、申請專利範圍： 1. 一種形成包含一金氧半導體（MOS)電晶體之一積體電路 (1C)之方法，該金氧半導體電晶體進一步包含輕摻雜汲 極（LDD)擴散區域，該方法包含下列步驟： 形成一 LDD源極介電層於一井之一頂部表面上，以及 形成於在該井之該頂部表面上形成的一 MOS閘極介電層 之一頂部表面上的一 MOS閘極； 藉由植入一 LDD組摻雜原子於該LDD源極介電層中的 一製程而在該LDD源極介電層之一頂部區域中形成一 LDD植入區域，以使少於百分之十的該等LDD摻雜原子 穿過該LDD源極介電層而至該井中；以及 藉由加熱該1C之一製程而形成該等LDD擴散區域，以 使該等LDD摻雜原子之一部分從該LDD植入區域擴散至 鄰近於該MOS閘極的該井之頂部區域中。 2. 如請求項1之方法，其特徵為下列的至少一項： a) 該LDD源極介電層的厚度係介於5與20奈米之間， 並且包括二氧化矽； b) 該LDD源極介電層的厚度係介於5與20奈米之間， 並且包括氮化矽； c) 該等LDD摻雜原子包括硼； d) 該等LDD摻雜原子包括磷； e) 該等LDD摻雜原子包括砷； f) 植入一組LDD摻雜原子的該步驟係使用一氣體叢聚 離子束（GCIB)製程執行； 133935.doc g) 植入一組LDD摻雜原子的該步驟係使用一分子離子 植入製程執行； h) 植入一組LDD摻雜原子的該步驟係使用一原子離子 植入製程執行； 0保形此積該LDD源極介電層； j) 該LDD源極介電層係一各向異性層； k) 加熱該1C之該製程包括在9〇〇。〇與丨1〇〇。〇之間加熱該 1C之一頂部區域1至5秒； G加熱該ic之該製程包括在1175。〇與13〇〇〇c之間加熱 該1C之一頂部區域100微秒至2毫秒。 一種形成包含一 MOS電晶體之一 IC的方法，該M〇s電晶 體進一步包含源極及汲極（S/D)擴散區域，該方法包含下 列步驟： 形成一 S/D源極介電層於一井之一頂部表面上、一 MOS閘極其係形成於在該井之該頂部表面上形成的一 MOS閘極介電層之一頂部表面上，以及閘極侧壁間隔物 其係形成於該MOS閘極之側表面上； 藉由植入一 S/D組摻雜原子於該S/D源極介電層中的一 製程而形成一 S/D植入區域於該s/D源極介電層之一頂部 區域中’以使少於百分之十的該等S/D摻雜原子穿過該 S/D源極介電層至該井中；以及 藉由加熱該1C之一製程而形成該等S/D擴散區域，以 使該等S/D摻雜原子之一部分從該S/d植入區域擴散至鄰 近於該等MOS閘極側壁間隔物的該井之頂部區域令。 -2 - 1379361 如。月求項3之方法’其特徵為下列的至少： a) 該S/D源極介電層 並且包括二氧切；尽度係"於1〇與3。奈米之間 b) 該S/D源極介電層之厚度係介於_ 並且包括氮化矽； 佘木之間 c) 該等S/D摻雜原子包括硼； d) 該等S/D摻雜原子包括磷； e) 該等S/D摻雜原子包括砰；
    f)使用一 GCIB製程執行植入S/D摻雜原 步驟； 子之一組的該 g)使用一 分子離子植入製程執行植入 子之該步驟 一組S/D摻雜原 h) 使用一原子離子植入制叙袖― 雕丁徂八表私執仃植入—組S/D摻雜原 子之一該步驟； i) 保形沈積該S/D源極介電層；
    j) 該S/D源極介電層係一各向異性層； k) 加熱該1C之該製程包括在9〇〇。〇與丨1〇〇〇c之間加熱該 IC之一頂部區域1至5秒； l) 加熱該1C之該製程包括在1175°C與1300°c之間加熱 該1C之一頂部區域1 〇〇微秒至2毫秒。 一種形成包含一 η通道金氧半導體（Nm〇s)電晶體及一 p 通道金氧半導體（PMOS)電晶體之一 IC的方法，其包含下 列步驟： 形成一 η型輕摻雜汲極（NLDD)源極介電層於一 p井之一 133935.doc 1379361 頂部表面上，以及一 NMOS閘極其係形成於在該井之該 頂部表面上形成的一 NMOS閘極介電層之一頂部表面 上； 藉由植入一 NLDD組η型摻雜原子於該NLDD源極介電 層中的一製程而形成一 NLDD植入區域於該NLDD源極介 電層之一頂部區域中，以使少於百分之十的該等NLDD 摻雜原子穿過該NLDD源極介電層至該p井中； 藉由加熱該1C之一製程而形成NLDD擴散區域，以使 • 該等NLDD摻雜原子之一部分從該NLDD植入區域擴散至 鄰近於該NMOS閘極的該p井之頂部區域中； 形成一P型輕摻雜汲極（PLDD)源極介電層於一 η井之一 頂部表面上，以及一 PMOS閘極其係形成於在該η井之該 頂部表面上形成的一 PMOS閘極介電層之一頂部表面 上； 藉由植入一 PLDD組ρ型摻雜原子於該PLDD源極介電 層中的一製程而形成一 PLDD植入區域於該PLDD源極介 ® 電層之一頂部區域中，以使少於百分之十的該等PLDD 摻雜原子穿過該PLDD源極介電層至該η井中；以及 藉由加熱該1C之一製程而形成PLDD擴散區域，以使 該等PLDD摻雜原子之一部分從該PLDD植入區域擴散至 鄰近於該PMOS閘極的該η井之頂部區域中。 6. 如請求項5之方法，其中同時執行形成NLDD擴散區域之 該步驟以及形成PLDD擴散區域之該步驟。 7. 如請求項5或6之方法，其中同時執行形成一NLDD源極 133935.doc 1379361 介電層之該步驟以及形成一 PLDD源極介電層之該步 驟。 8. 如請求項5之方法，其進一步包括下列步驟： 形成一 η型源極及汲極（NSD)源極介電層於該p井之一 頂部表面上、該NMOS閘極、以及NMOS閘極側壁間隔物 其係形成於該NMOS閘極之側表面上； 藉由植入一NSD組η型摻雜原子於該NSD源極介電層中 的一製程而形成一 NSD植入區域於該NSD源極介電層之 一頂部區域中，以使少於百分之十的該等NSD摻雜原子 穿過該NSD源極介電層至該ρ井中； 藉由加熱該1C之一製程而形成NSD擴散區域，以使該 等NSD摻雜原子之一部分從該NSD植入區域擴散至鄰近 於該NMOS閘極側壁間隔物的該ρ井之頂部區域中； 形成一 P型源極及汲極（PSD)源極介電層於該η井之一 頂部表面上、該NMOS閘極、以及PMOS閘極側壁間隔物 其係形成於該PMOS閘極之側表面上； 藉由植入一 PSD組ρ型播雜原子於該PSD源極介電層中 的一製程而形成一 PSD植入區域於該PSD源極介電層之 一頂部區域中，以使少於百分之十的該等PSD摻雜原子 穿過該PSD源極介電層至該η井中；以及 藉由加熱該1C之一製程而形成PSD擴散區域，以使該 等PSD摻雜原子之一部分從該PSD植入區域擴散至鄰近 於該等PMOS閘極側壁間隔物的該η井之頂部區域中。 9. 如請求項8之方法，其中同時執行形成NSD擴散區域之該 133935.doc 1379361 步驟以及形成PSD擴散區域之該步驟。 10·如請求項8或9之方法，其中： 同時執行形成-NSD源極介電層之該㈣以及形成〆 PSD源極介電層之該步驟。 11. -種在一 1C基板中形成一擴散區域之方法其包含下列 步驟： 形成一源極介電層於該基板之一頂部表面上； 藉由植入一組摻雜原子於該源極介電層中的一製程而 形成一植入區域於該源極介電層之—頂部區域中，以使 少於百分之十的該等摻雜原子穿過該源極介電層至該基 板中；以及 藉由加熱該基板之-製程而形成該等擴散區域，以使 該等摻雜原子之—部分從該植人區域擴散至該基板之一 頂部區域令。 12.如請求項U之方法，其特徵為下列的至少一項： 並且 a) 該源極介電層之厚度係介於5與2〇奈米之間 包括二氧化石夕； 並且 b) 該源極介電層之厚度係介於5與2〇奈米之間 包括氮化石夕； c) 該等摻雜原子包括领 d) 該等摻雜原子包括碟 e) 該等摻雜原子包括石中 f) 使用-GCIB製程執行植人_組摻雜原子之該步驟 g) 使用—分子離子植入製程執行植人—組摻雜原子之 I33935.doc • 6 - 1379361 該步驟； 一版摻雜原子之 h)使用一原子離子植入製程執行植入 該步驟； 1)加熱該基板之該製程包括在90(rc與11〇(rc之間加熱 該基板之一頂部區域1至5秒； j)加熱該基板之該製程包括在】〗75。〇與1300。〇之間加 熱該基板之一頂部區域1〇〇微秒至2毫秒。
    133935.doc
TW097131351A 2007-08-15 2008-08-15 Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams TWI379361B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95596307P 2007-08-15 2007-08-15
US12/190,337 US8026135B2 (en) 2007-08-15 2008-08-12 Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams

Publications (2)

Publication Number Publication Date
TW200915436A TW200915436A (en) 2009-04-01
TWI379361B true TWI379361B (en) 2012-12-11

Family

ID=40351478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097131351A TWI379361B (en) 2007-08-15 2008-08-15 Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams

Country Status (3)

Country Link
US (2) US8026135B2 (zh)
TW (1) TWI379361B (zh)
WO (1) WO2009023768A2 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2009008011A (es) 2007-01-29 2010-02-18 Powermat Ltd Acoplamiento de energia sin clavija y metodo para controlar la transferenca de la energia atraves de un acoplamiento inductivo.
PL2154763T3 (pl) 2007-03-22 2022-01-17 Powermat Technologies Ltd. Monitor sprawności dla indukcyjnego przesyłu mocy
JP2010541528A (ja) 2007-09-25 2010-12-24 パワーマット リミテッド 誘導送電プラットフォーム
US10068701B2 (en) 2007-09-25 2018-09-04 Powermat Technologies Ltd. Adjustable inductive power transmission platform
US8624750B2 (en) 2007-10-09 2014-01-07 Powermat Technologies, Ltd. System and method for inductive power provision over an extended surface
US8193769B2 (en) 2007-10-18 2012-06-05 Powermat Technologies, Ltd Inductively chargeable audio devices
US8536737B2 (en) * 2007-11-19 2013-09-17 Powermat Technologies, Ltd. System for inductive power provision in wet environments
US9331750B2 (en) 2008-03-17 2016-05-03 Powermat Technologies Ltd. Wireless power receiver and host control interface thereof
US9960640B2 (en) 2008-03-17 2018-05-01 Powermat Technologies Ltd. System and method for regulating inductive power transmission
US9960642B2 (en) 2008-03-17 2018-05-01 Powermat Technologies Ltd. Embedded interface for wireless power transfer to electrical devices
JP5483030B2 (ja) 2008-03-17 2014-05-07 パワーマット テクノロジーズ リミテッド 誘導伝送システム
US9337902B2 (en) 2008-03-17 2016-05-10 Powermat Technologies Ltd. System and method for providing wireless power transfer functionality to an electrical device
US8320143B2 (en) 2008-04-15 2012-11-27 Powermat Technologies, Ltd. Bridge synchronous rectifier
JP2012507978A (ja) 2008-06-02 2012-03-29 パワーマット テクノロジーズ リミテッド 電力アウトレットを載置した装置
US8981598B2 (en) 2008-07-02 2015-03-17 Powermat Technologies Ltd. Energy efficient inductive power transmission system and method
US8188619B2 (en) 2008-07-02 2012-05-29 Powermat Technologies Ltd Non resonant inductive power transmission system and method
US11979201B2 (en) 2008-07-02 2024-05-07 Powermat Technologies Ltd. System and method for coded communication signals regulating inductive power transmissions
WO2010004560A1 (en) 2008-07-08 2010-01-14 Powermat Ltd. Display device
KR20110056334A (ko) 2008-09-23 2011-05-26 파우워매트 엘티디. 안테나가 달린 유도전력 리시버
US20100084583A1 (en) * 2008-10-06 2010-04-08 Hatem Christopher R Reduced implant voltage during ion implantation
US9269582B2 (en) * 2011-03-24 2016-02-23 Entegris, Inc. Cluster ion implantation of arsenic and phosphorus
US9190277B2 (en) * 2011-12-08 2015-11-17 Texas Instruments Incorporated Combining ZTCR resistor with laser anneal for high performance PMOS transistor
US8546209B1 (en) * 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate
CN104835788A (zh) * 2014-02-12 2015-08-12 北大方正集团有限公司 半导体器件的制造方法和半导体器件
US9343312B2 (en) * 2014-07-25 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature intermittent ion implantation
US9691900B2 (en) * 2014-11-24 2017-06-27 International Business Machines Corporation Dual epitaxy CMOS processing using selective nitride formation for reduced gate pitch
US9748392B1 (en) * 2016-02-25 2017-08-29 Globalfoundries Inc. Formation of work-function layers for gate electrode using a gas cluster ion beam
CN107731918B (zh) * 2016-08-12 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
US5648288A (en) * 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
US5496750A (en) * 1994-09-19 1996-03-05 Texas Instruments Incorporated Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition
US6214682B1 (en) * 1999-05-27 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a rapid thermal anneal in ammonia to increase activation ratio and reduce diffusion of lightly doped source and drain regions
US8586459B2 (en) * 2006-11-06 2013-11-19 Semequip, Inc. Ion implantation with molecular ions containing phosphorus and arsenic

Also Published As

Publication number Publication date
US20090047768A1 (en) 2009-02-19
WO2009023768A2 (en) 2009-02-19
WO2009023768A3 (en) 2009-04-09
US8026135B2 (en) 2011-09-27
US8580663B2 (en) 2013-11-12
US20110312168A1 (en) 2011-12-22
TW200915436A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
TWI379361B (en) Formation of shallow junctions by diffusion from a dielectric doped by cluster or molecular ion beams
JP5030774B2 (ja) トランジスタ形成方法
US7846783B2 (en) Use of poly resistor implant to dope poly gates
US7812401B2 (en) MOS device and process having low resistance silicide interface using additional source/drain implant
TWI478215B (zh) 藉由固相擴散形成超淺摻雜區域之方法
TWI533357B (zh) 藉由固相擴散形成超淺硼摻雜區域之方法
US8125035B2 (en) CMOS fabrication process
US12154987B2 (en) Damage implantation of cap layer
US8847282B2 (en) Semiconductor device and fabrication method
JP2005522038A (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
CN103460372B (zh) 具有改进的沟道堆栈的半导体结构及其制备方法
JP2006059843A (ja) 半導体装置とその製造方法
TWI302729B (en) Semionductor device having cell transistor with recess channel structure and method of manufacturing the same
CN101621006A (zh) 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法
JP2008218725A (ja) 半導体装置とその製造方法
JP5743246B2 (ja) 半導体装置及び関連する製造方法
US8273645B2 (en) Method to attain low defectivity fully silicided gates
CN100561689C (zh) 用于形成晶体管的方法
JP2004165470A (ja) 半導体装置及びその製造方法
US20100032813A1 (en) Ic formed with densified chemical oxide layer
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
CN1301398A (zh) 集成电子电路及其制法
CN120824197A (zh) 基于远程等离子体源的掺杂方法
CN119856586A (zh) 埋藏式沟槽电容器
KR20050012006A (ko) 데카보렌을 이용한 플러그 이온주입을 포함하는 피모스트랜지스터의 제조 방법