TWI378721B - In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation - Google Patents

Description

1378721 九、發明說明： 【發明所屬之技術領域】 本發明之具體實施例一般係關於成像裝置而更特定言之 係關於-種用以在成像裝置中獲得高動態範圍之方法及設 備。 【先前技術】 CMOS成像器電路包括像辛單= & 界I早tl之焦平面陣列，各單元 包括一光感測器，例如一光間、来 J 尤導體或一光二極體，其 覆蓋一基板以累積該基板之下方邱八 卜万部分中的光致電荷。每一 像素單元具有一讀出電路，兮崎山^ 电路該讀出電路包括形成於該基板 中之至少一輸出場效電晶體與一 丹連接至一輸出電晶體的閘

極而形成於該基板上之電荷儲在F 电仃储存&域。該電荷儲存區域可 以係構造為一浮動擴散區域。每一 母像素可以包括：至少一 電子裝置’例如一用以將電葙您 肝電何從該先感測器傳輸至該儲存 區域之電晶體；以及一裝置，一 叙亦為一電晶體，用於在 電荷傳輸之前將該儲存區域^ 埤更置為一預定電荷位準。 在一 CMOS成像器中，一像音 象素早70之主動元件執行以下 必需功能：（1)光子至雷片_夕# 于至電何之轉換；⑺影像電荷之累穑. (3) 在向該儲存區域傳輸電荷之前將其重置為-已知狀t (4) 將電荷傳輸至該儲存區域 … 出；以及⑹輸出並放大W㈣ 像素以用於讀 放大表不像㈣荷之信號。可在光雷 荷自該初始電荷累籍社尤电 . 了累積£域向該儲存區域移動時放大該光電 何。一般鞛由-源極隨輕器輸出電晶體將該 電荷轉換為-像素輸出電壓。 子£域處的 123866.doc -6 - 上述類型之CMOS成像器一般已為人熟知，如（例如）美 國專利案第6，140,630號、美國專利案第6 376,868號、美國 專利案第6,310,366號、美國專利案第6,326 652號、美國專 利案第6,204,524號及美國專利案第6 333 2〇5號中予以說 月’以上專利案係讓渡給Microll Technology公司，其全部 内谷係以引用的方式併入於此。 圖1解說具有一連接至行取樣與保持（S/H)電路136的像 素陣列102之一 CMOS成像器1 〇〇。該像素p車列丨〇2包含配置 於一預定數目的列與行中之複數個像素11()〇圖示之像素 110包含一針扎光二極體光感測器112、傳輸閘極114、一 用於收集從該光感測器112傳輸的電荷之浮動擴散區域 FD、一重置電晶體〗16、列選擇電晶體12〇及一源極隨耦器 輸出電晶體118。該像素110還包括用以在向一儲存閘極控 制線124a施加一儲存閘極控制信號S(}時將來自該光感測器 112的電何儲存於—通道區域124b中之—儲存閘極⑶。圖 1還顯示-抗輝散閘極125，其可用於在向該抗輝散閘極 125施加抗輝散控制信號AB時從該光感測器112汲去過 量電荷至區域127。右無該抗輝散閘極125，則該像素 係-五個電晶體（5T)之像素4使用該抗輝散閘極125, 則該像素110係一六個電晶體（6T)之像素。 該重置電晶體116係連接於該浮動擴散區域FD與一陣列 像素供應電壓Vaa-pix之間。一重置控制信號贈係用於啟 動該重置電晶體m ’如此項技術令所熟知，該重置電晶 體U6將該浮動擴散區域_置為該像素供應電墨 123866.doc 1378721 位準。該源極隨耦器電晶體118將其閘極連接至該浮動擴 • 散區域FD且係連接於該陣列像素供應電壓Vaapix與該列 選擇電晶體120之間。該源極隨耦器電晶體118將儲存=該 • 浮動擴散區域FD處的電荷轉換成一電輸出電壓信號v〇ut。 可藉由一列選擇仏號SEL來控制該列選擇電晶體丨2〇，以將 該源極隨耦器電晶體118及其輸出電壓信號v〇ut選擇性.地 連接至該像素陣列102之一行線122。 φ 在操作中，藉由一列選擇線（例如SEL(O))來同時開啟陣 列102中的每一列之像素11〇，而將每一行之像素丨選擇 性地輸出至一行線122上。針對整個陣列1〇2提供複數個列 及行線。藉由列解碼器130及驅動器電路132回應於一所施 加的列位址來選擇性地啟動該等列線（例如SEL(〇))。藉由 包括行解碼器134之行電路來回應於一所施加的行位址選 擇性地啟動行選擇線（未顯示）。因此，針對每一像素ιι〇提 供列及行位址《藉由一感測器控制及影像處理電路15〇來 • 操作該CMOS成像器1〇〇，從而控制該列及行電路來選擇適 當的列及行線用於像素讀出。 每一行係連接至S/Η電路136中的取樣電容器及開關。藉 由該S/Η電路136對針對選定像素之一像素重置信號Vrst及 一像素影像信號Vsig進行取樣與保持。藉由該差動放大器 138(AMP)針對每一讀出像素產生一差動信號（Vrst Vsig)， 從而向從該S/Η電路136接收之信號施加一增益。藉由一類 比至數位轉換器140(ADc)將該差動信號數位化。該類比至 數位轉換器140將數位化的像素信號提供給該感測器控制 123866.doc 及影像處理電路150，其形成一數位影像輸出（其他方面姑 且不論）。該成像器還包含偏壓/電壓參考電路i 44。 圖1所示成像器100具有使用一儲存閘極124及抗輝散閘 極125來實現一球面快門操作（與一滾動快門相對）之一像素 組態。一般地，從該列驅動器132(分別顯示為τχ(〇)、 RST(o)、SG(0)及SEL(〇)以指示針對該陣列1〇2中的列編號 〇之信號）水平驅動該等TX、RST、SG&SEL控制信號而將 該像素功率（例如’ Vaa_pix)及輸出vout垂直發送至該行電 路 136。 需要並希望有一種用以從該傳統成像器100獲得高動態 範圍影像輸出之改良技術。 【發明内容】 以下詳細說明t，參考作為本說明書之一部分的附圖， 其中藉由說明方式顯示可實踐本發明的各種具體實施例。 此等具體實施例係說明到充分的細節來使得熟習技術人士 可以製造並使用本發明。應明白可利用其他具體實施例， 並且了作出結構、邏輯及電變化以及所用材料之變化而 不致背離本發明之精神與範嗨。 術°吾像素"表示一包含一光轉換裝置或光感測器及電晶 體的光元件單位單元，該光轉換裝置或光感測器及電晶體 係用以對來自光轉換裝置所感測到的電磁輻射之一電信號 進行處理。本文所述之像素僅係為便於舉例而顯示並說明 為對五個電晶體（5T)像素電路之發明修改。應瞭解本發明 之具體實施例不限於一五個電晶體（5T)之像素，而可以用 I23866.doc U/8721

於具有少於（例如，3T 4Τ)或夕於（例如，ότ)五個電晶體 、配置°儘管本文參考—像素之架構及製造來說 明本發明之具體實施例，但應明白此係代表在一成像器裝 置之一陣列中的複數個像素。此外’儘管以下參考一 CM〇S成像器說明本發明之具體實施例，但具體實施例對 任何具有像素之HJ態成像裝置具有適用性。因&，以下詳

說月不應從限制意義來看待，而本發明之具體實施例之 範疇僅由隨附申請專利範圍來定義。 現在，有許多技術係設計用於獲得高動態範圍影像輸 出。此等技術依賴於具有可變回應以適應較高照明位準 (即處於較低照明位準之線性回應與處於較高照明之對 數回應）之像素，或者具有可變偏壓條件以移除在較高照 明位準時任何累積電荷之一百分比；其他技術使用可變曝 光時間。使用可變回應電路技術（如對數像素）或使用可變 偏壓條件以溢出過量電荷之像素一般存在像素與像素間的 回應變化問題；此係由於難以實現高精度電晶體裝置匹配 而發生。 使用可變曝光時間的所建議方法必須在針對多列像素的 空間解決方式與不同曝光時間之間取得平衡，此不符合需 要❶此外，還有將多個電晶體添加至該等像素電路之其他 技術。將多個電晶體添加至已達"填充因數"的敏感像素不 符合需要而且不允許小尺寸像素。迄今為止，所有上述機 制皆不合需要。 本發明之具體實施例藉由依據非破壞性像素讀取操作以 123866.doc ，個像素的方式在多個曝光時間之間進行選擇來提供具有 尚動態範圍之一成像器。該等具體實施例用於滾動快門與 球面快門式讀出。預㈣於更多應用需要高動態範圍影像 或者由於像素全井容量縮小，因此該等具體實施例將實現 超過一像素的典型線性回應之回應範圍之影像捕捉。 ,j由將一典型的5T球面快門像素修改成包括介於該光感 Γ 一儲存閘極之間的一額外傳輸閘極並修改控制該儲存 4極之方式，來獲得透過一非破壞性像素讀取操作對像素 照明之估計。使用該照明資訊並隨後將該資訊作為一特定 電壓儲存於該像素之浮動擴散區域上，可以向每一像素施 加不同的整合時間。 在另一具體實施例中，將一方法應用於一未修改的订球 面快門像素（即，圖丨之像素110)。在該具體實施例中，該 傳輸閘極係用於偵測該像素信號並設定該像素之整合時 間。此等具體實施例允許將多個整合時間之一設定於該陣 列中的任何像素；在此等具體實施例中，使用該滾動快門 技術而使用多個快門指標控制該整合時間來讀出該像素陣 列。 ' 藉由將該像素修改成包括一抗輝散閘極以重置該像素並 以爻該浮動擴散區域上的電壓控制的在該像素内之一連接 來控制此閘極，可以實現高動態範圍球面快門操作。如下 面更詳細的說明，在另一具體實施例中，向該像素添加一 電容器來實現至少三個分離的整合時間。此等兩個方法係 對包括該抗輝散閘極之一 6T球面快門像素之微小修改，其 123866.doc 1378721 不對像素填充因數產生明顯的負面影響。 【實施方式】 圖2解說依據本發明之一具體實施例而構造之一 cmos成 像器200。圖中所示之成像器2〇〇包括一像素陣列2〇2，該 像素陣列202包含配置於一預定數目的列與行中之複數個 像素210。每一像素21〇之輸出Vout係連接至行輸出線 222，該等行輸出線222係連接至包括感測、驅動器及比較 器電路246以及行取樣與保持（S/H)電路236之行電路。 圖中所示之像素210包含一針扎光二極體光感測器212、 讀取傳輸閘極214、儲存傳輸閘極215及一浮動擴散區域FD 以收集從該光感測器212傳輸的電荷。每一像素2 1〇還包括 一重置電晶體216、列選擇電晶體22〇及一源極隨耦器輸出 電晶體218。該像素21〇進一步包括用以在向一儲存閘極控 制線224a施加一儲存閘極控制信號SG時將來自該光感測器 212的電荷儲存於一通道區域22仆中之一儲存閘極224。 該重置電晶體216係連接於該浮動擴散區域1?1)與一從該 感測、驅動器及比較器電路246接收的記憶體電壓 Vmem(下面更詳細說明）之間。一重置控制信號係用於 啟動該重置電晶體216，從而將該記憶體電壓Vmem置於該 浮動擴散區域FD上(下面更詳細說明該源極隨耦器電晶 體218將其_連接至該浮動擴散區域FD且係連接於該記 憶體電壓vmem與該列選擇電晶體22〇之間。該源極隨耦器 電晶體218將儲存於該浮動擴散區域FD處的電荷轉換成電 輸出電壓信號V〇ut。可藉由一列選擇信號肌來控制該列 123866.doc 1378721 選擇電晶體220，以將該源極隨耦器電晶體218及其輸出電 壓信號Vom選擇性地連接至該行線222。 藉由列解碼器230及列驅動器電路232回應於一所施加的 列位址來選擇性地啟動連接至該陣列2〇2之列線（例如， SEL(〇)) °藉由包括一行解碼器234之行電路回應於一所施 加的行位址來選擇性地啟動行選擇線。應注意，圖中 RST(O)、TX_read(0)、TX一st〇re(〇)、SEL(0)指示針對一特 疋列（例如’列 〇)的 RST、TX_read、TX一Store及 SEL信號。 同樣，SG(1)、Vmem(l)係用於指示針對一特定行（例如， 行1)之SG及Vmem信號。 藉由一感測器控制及影像處理電路250來操作該CM〇s成 像器200，其控制該列及行電路來選擇適當的列及行線用 於像素讀出。每一行係連接至S/Η電路236中的取樣電容器 及開關。藉由該S/Η電路236對針對選定像素之一像素重置 信號Vrst及一像素影像信號Vsig進行取樣與保持。藉由該 差動放大器238針對每一像素產生一差動信號（Vrst_Vsig)， 從而向從該S/Η電路23 6接收之信號施加一增益。藉由—類 比至數位轉換器240(ADC)將此差動信號數位化。該類比至 數位轉換器240將數位化的像素信號提供給該感測器控制 及影像處理電路250，其係形成一數位影像輸出（其他方面 姑且不論）。該成像器200還包含偏壓/電壓參考電路244。 成像器200在以下方式不同於圖1所示成像器1〇〇 ^在圖 示之具體實施例中，向該陣列202中的每一像素21〇添加_ 額外的傳輸閘極（即，儲存傳輸閘極2 15)。額外的傳輸閑極 •13· 123866.doc /, 1378721 回應於TX_store控制信號致能從該光感測器2 i 2向該 儲存閑極224之-電荷傳輸。另—傳輸閘極214回應於一 Tx_read控制信號致能從該儲存閘極224向該浮動擴散區域 FD之電荷傳輸。另一差異係該儲存閘極224係在該垂直 方向上發送至該等行電路（例如，電路246、236卜該感 測、驅動器及比較器電路246包含一驅動器以控制該儲存 閘極224且還具有-模式以感測在該儲存閘極224下的所儲 存電荷之一變化。但是，該等傳輸閘極控制信號 TX_st〇re、TX一read係在該水平方向上發送。 在操作中，在一預定的取樣曝光時間經過後對一像素列 進行取樣。該取樣操作係用於決定每一像素21〇處大致的 光位準。此取樣程序係非破壞性的而且一般可以在正常的 列讀出操作之間發生，其中在—曝光週期結束時讀出最終 的像素信號。此外，可以使用多個取樣操作來決定針對受 高度照明像素之曝光時間而同時還避免該等像素之飽和。 為執行該非破壞性讀取，藉由該行中的所有像素21〇所共 享之感測、驅動器及比較器電路246來啟動（經由該8(}控制 信號）該儲存閘極224。在啟動該儲存閘極224後，但在其 下傳輸電荷之前’致能在該感測、驅動器及比較器電路 2 4 6内之一電荷感測電路（下面更詳細說明）。接著，今 ΤΧ—store控制彳s號係設定為南以啟動該儲存傳輸閘極 215，從而致能從該光感測器（PPD)至在該儲存閘極224下 的通道之一電荷傳輸（參見圖3)。在該行感測、驅動器及比 較器電路246内的電荷感測電路感測所傳輸的電荷並產生 123866.doc -14- 1378721 與所傳輸的電荷成比例之輸出。最終藉由停用該儲存閘極 224將所傳輸之電荷推回到該光感測器212(較佳的係在下 述感測操作及處理後）。 在該行感測、驅動器及比較器電路246内之一比較器電 路係附著於該感測電路之輸出且係用於大致決定在該取樣 點該像素2 10收集了多少電荷（即，在該儲存閘極224下的 電荷數量）。連接至該比較器電路之一臨界參考電壓係用 於估計該像素210是否將整合用於最大可用整合時間或小 於該最大週期之數個週期之一。如下面更詳細之說明，藉 由在一列中的選定像素將開始其個別的電荷整合週期時初 始化的二或多個快門指標來控制可能的整合時間。 一般地，在現有產品中，該快門指標係應用於一完整的 像素列。但是，在圖示的本發明之具體實施例中，藉由在 該垂直方向上將該儲存閘極224發送至該等行電路246、 236，可以將一選定列中的個別像素21〇重置於與該列中的 其他像素不同之時間。本發明中，在用於決定該像素的當 前光曝光之非破壞性像素"感測"操作期間，將一電壓 (Vmem)寫入該像素之21 〇浮動擴散區域FD以識別欲使用哪 一快門指標來重置該像素21()。本質上，該記憶體電壓 Vmem係用作一電壓旗標（即，不同電壓具有不同意義，如 下面更詳細之說明）。藉由針對包含該像素21〇的列施加一 尚重置控制信號RST並針對選擇用於該像素的快門指標而 將該記憶體電壓Vmem設定為適當的電壓值，將該電壓旗 標（即’ V_)寫入該像素21〇(下面更詳細說明）。 123866.doc 1378721 接著’當所需曝光時間已經過而該快門指標邏輯啟動針 對特定列的傳輸閘極214、215時，僅在該電壓旗標與當前 快門指標匹配之情況下才啟動該儲存閘極224。在該列之 重置操作期間，藉由在該曝光週期結束時的像素讀出操作 磧取之電壓旗標（Vmem)來重新寫入該浮動擴散區域之 電壓。還在讀出及光感測器重置操作期間啟動該傳輸閘極 214、215及該儲存閘極224以確保傳輸所有電荷（在讀出期

間）並正確地重置該光感測器2 12 (在重置期間）。在正常的 像素讀出操作期間將該記憶體電壓Vmem設定為一預 出位準（例如，2 8 V)。 ° 。。圖4解說在圖2所示成像器中使用之—行感測、驅動 器及比較器電路246之一範例。該電路246包括：一像素 輸出位準偵測器3〇2，其可以係實施為一比較器；一第— 鎖存器304; #輸出電路3〇6; -SG線充電及感測電路 32〇，一 SG位準偵測器33〇 ,其還可以係實施為一比較器；

一第二鎖存器334;三個多工器336、謂、342;及兩個邏 輯評估器組件314、316。在圖示具體實施例中，該行輸出 電路306包括一像素讀出電路3〇8、一第三鎖存器及一 驅動器310 » 現在提供關於該電路246之一簡要說 1 叫。，口 口闽1 提供本發明之不同操作方法之詳細說明像素々 輸出V〇Ut輸入像素FD輸出位準偵測器3〇2及行輸出電码 。該像素FD輸出位準摘測器3()2還輸入—參考電漫 Vfd—&、快門指標及電壓旗標值（例如，2.5 V、2.0 V、 123866.doc 1378721 1.5 V、1.0 vp該等旗標值還可以係儲存於在該偵測器 3〇2内或附著於該偵測器3〇2的邏輯、暫存器等中。該像素 FD輸出位準偵測器3〇2依據像素輸出％加電壓位準來決定 該浮動擴散電壓旗標之值（即，Vmem)。 該旗標（即，Vmem)將用於：⑴在正常像素讀出期間與 該等類比信號位準一起使用以致能其他電路處理該像素資 料，以及（2)在該快門指標操作期間用於讓一列決定是否應 重置該像素。電路302之輸出係用於給鎖存器3〇4計時。二 數位索引值FD_Shutter」ndex係與該參考電壓Vfd ref值一 起步進以在一旦藉由電路3〇2偵測到該浮動擴散電壓值 (vfd)之時鎖存（經由鎖存器3〇4)相關的索？丨值。該數位索 引值FD—Shutterjndex係一 2位元的寫回指標，其具有可能 的一進制值"0 0 ··、" 〇 1 ··、" 1 〇 "及"11 "。 該第一鎖存器304之輸出係用作向行電路3〇6内的鎖存器 309之一輸入。一儲存指標St〇re_ptr係用於給鎖存器計 時以便該鎖存器309鎖存並輸出該FD_Shutter—indexi 2位 元值。驅動器310係用於將該fd一Shutter—index驅動出該行 輸出電路306。該行輸出電路3〇6内的讀出電路3〇8係該行 S/Η電路236之部分。來自該驅動器31〇之輸出係一2位元數 位輸出。在該類比像素信號值之放大及類比至數位轉換 後，接著將該數位值乘以用於該像素之最長整合時間與實 際整合時間之比率（如該2位元值所示）。 該SG線充電及感測電路32〇係連接至該sg線224a，該sg 線224a係連接至該像素之儲存閘極224(圖2)。該3(3線充電 123866.doc •17- 1378721 及感測電路 320 輸入 enable_SG_sense、enable_pixel_ reset、Set_SG_high、Set_SG_low、Sense_mode信號與互 補時脈信號Phil、Phi2 ^該SG線充電及感測電路320包含 開關以啟動或停用該儲存閘極224(圖2)以及一切換的電容 器電路來感測在該儲存閘極224下傳輸的電荷（下面結合圖 13及14更詳細顯示及說明）。 該SG線充電及感測電路32〇產生與所感測信號成比例之

一電壓。將該電壓傳遞至SG位準偵測器330，其還輸入一 可以δ又疋為多個值（例如’ 800 mV、600 mV、300 mV)之 SG位準臨界Vsg_ref »該偵測器330之輸出給鎖存器334計 時’其還輸入FD_Shutter_index。在該比較階段結束時， 藉由電路320將該SG信號驅動為低（回應於該Set—SG—1〇评信 號）以將電荷推回進入該光感測器（即，藉由停用該儲存閘 極224)。 該第一鎖存器304之輸出還係輸入進評估器組件“々、 316。該第一評估器組件決定該第一鎖存器3〇4之輸出 是否等於當前快門索引Current_shutterJndex ’後者係具 有可能的二進制值”〇〇"、"01丨丨、，，1〇，丨及" 久11之一 2位元索 引。若組件314決定該第一鎖存器304之輸出等於當前快門 索引 Current—shutter—index，則產生該 enable—pixel ⑻州士 號並將其傳送至該SG線充電及感測電路32 *只J，不產 生該 enable—pixel—reset信號。 該第二評估器組件3 16決定該第一鎖存器3 〇 4之輸出是否 等於’’〇〇”。在此範例中使用值"00”來定義預設或最長=合 123866.doc -18· 1378721 時間。若組件316決定該第一鎖存器3 〇4之輸出等於"〇〇·,， 則產生該enable_SG_Sense信號並將其傳送至該SG線充電 及感測電路320。否則，不產生該enable_SG」ense信號。 此外，組件316之輸出係用於控制該第一多工器336。該等 第一及第二鎖存器304、334之輸出係輸入進該第一多工器 336。該多工器336將依據從評估器組件3 16接收之信號來 輸出鎖存器304或鎖存器334之輸出。該多工器咖二於 選擇針對該浮動擴散之已經寫人的旗標值（在其不 之情況下，此可能出現於後面針對多個像素感測操作所說 明之情況中)以將該旗標值寫回該浮動擴散或者針對尚未 :定為一值的浮動擴散而選擇來自該SG位準摘測器的輸 該第一多工器336之2位元給屮以 疋輸出控制來自該第二多工装 3 42之輸出。若來自該第一多 白笛夕 多器336之輸出係”00"，則來 自第二多工器342之輸出係一盥 則來 m r ,, ^ /、这最長整合時間相關之雷 壓（例如，2.5V)。若來自第_多 關之電 夾白Μ夕^ 夕态336之輸出係"01，，，則 來自第一夕工器342之輸出係 則 Μ ^ ^ ^ ^ 第—膝點整合B# pg 關之電壓，該膝點整合時間短於該 時間相 2.0 V)。若來自笫一夕 整σ時間（例如， )右來自第夕工器336之輸出係"1〇 多工器342之輸出係一盥_ 則來自第二 ^ 第一膝點整合拄μ a 壓’該第二膝點整合時間時間相關之電 如，1.5 V)。若來自第—多工器二第—膝點整合時間（例 ^ 15 336之輪出係•丨1 Ρ 第二夕工器342之輸出係—與一 ’、，則來自 電壓，該第三膝點整合時門 —點整合時間相關之 時間紐於該第二膝點整合時間（例 123866.doc 1378721 如，1.0 V)。 該第二多工器342之輸出係用作向該第三多工器34〇之— 輸入。該第二多工器34〇還輸入該像素陣列電源供應電壓 (例如，2.8 V)。依據該數位索引值印一“⑽以-丨以以，透 過該重置電晶體將指示該像素的當前照明之一記憶體電壓 Vmem寫入該像素中的浮動擴散區域1?1)(如上所述卜 圖5係-傳統成像器之一操作之一時序圖，例如i所示 φ 成像器1 〇〇。該圖式解說針對列n之一水平遮沒週期與一讀 出週期。一般地，根據在初始化一用於整合（即，重置該 像素）的像素與將該像素值讀入該等行電路之間的列時^ 數目來定義曝光時間。該成像器之數位控制邏輯藉由一數 位讀取指標（rd_p〇inter)來記錄欲讀出的像素之列位址。相 同的控制邏輯藉由-快門指標（sh_PGinter)來記錄欲初始化 的像素之列位址。在傳統的成像器操作中，首先在一整合 週期結束㈣D像素讀人該行取樣與保持電路（步 鲁驟36〇p在此時間後，該快門指標為另一列（列叫中所有 像素的像素整合設定起點（步驟362)，而同時從讀入該行取 樣與保持電路的該列對該等像素（即，列η，使用該讀取指 標rd一pointer)之一行讀出開始（步驟364)。 圖6係依據本發明之一具體實施例之圖2所示成像器· 之一操作之一時序圖。類似於圖5所示傳統操作，使用該 讀取指標rd_P〇inter將一列(列n)像素讀入該等行取樣與保 持電路（步驟370)。與傳統操作不同，繼此讀取操作之後係 針對藉由-儲存閘極指標SG_p〇inter i定址的陣列中的另一 123866.doc 1378721 列（列句之一感測操作（步驟372)。該列（列d)中的像素可以 具有藉由將其讀出並允計其開始整合的最後時間來設定之 -整合時間’或者其可能已在該第—快門指標將其初始化 後開始整合》此時間係可變，因為其係由場景中有多少光 以及在該感測操作中進行—精確的信號估計所需要的最小 信號決定。在該感測操作後’其他快門指標sh 一⑼、 sh_P〇interl、Sh_pointer2、Sh_p〇inter3對該陣列中的各個 列（即列m、 快門指標

a、b、c)執行其初始化操作（步驟374至376)。

Sh_p〇inter2 、

Sh_p〇interl

Sh一P〇lnter3 t的每一指標表示不同的整合時間。例如，針 對-較短整合時faU步驟376)’該快門操作在針對該列的讀 取指標rci—pointer操作之數個列時間内發生，而針對較長 整合時間’針對該列的快門指標與讀取指標操作之間的時 間較長。 圖7係解說圖6所示本發明之操作之一表。該表解說該 SG比較器臨界電壓Vsg—ref、所產生的索引以及用以設定 圖4所示快Η指標的電壓旗標之範例。在圖示範例中，最 長曝光時間(Sh 一 P〇inter0)係標記為料動擴散區域上的最 向電壓值（2.5 v)。在圖.示範例中’最短整合時間 (Sh一p〇inter3)係標記為最小電壓值（1 〇 v)。 本發明之具體實施例包括於不同時間執行多個感測操作 以使得針對該儲存閉極感測操作的可用信號最大化之選 項多個感測操作將針對欲使用的最佳整合時間提供更精 的估。十圖8係解說依據本發明之一具體實施例使用多 123866.doc •21 · 個感測操作的圖2所示成像器200之-操作之 9係針對圖8所示操作之對應 ’圖。圖 的感測操作而設定臨界。圖9還解說如何針對額外 類似於圖5所示傳統操作，使用該讀取指 一像素列（列η)讀入該等行 —lnter將 傳統操作不同，繼此、I/與保持電路(步驟38〇)。與 指作之後係針對藉由-儲存閉極 標SG—P_rl定址的該陣列中的另-列 操作（步驟382)。該列（列d)中 Ά' 山* △ )中的像素可以具有藉由將其讀 直计其開始整合的最後時間設定之一整合時間，或者 可能已在該第一快門指標將其初始 間係可變，因為其係由場景此時 中進行-精確的信號估’所q 先以及在該感測操作 估相需要的最小信號決定。在 心作後，對藉由一第二錯存閉極指標SG_P〇inter2定址之 一不同列（列6)執行另一感測操作（步驟383)。 其他快門指標 Sh一pointer〇、Sh_p〇interi、sh —的、 心如㈣對該陣列中的各個列（即列m、a、b、c)執料 初始化操作(步驟384至叫。快門指標Sh—po 一 sh 一 P〇lnterl、Sh_pointer2、sh—中的各指標表示不 同的整合時間。例如，針對一較短整合時間（步驟387)，該 快門操作在針對該列的讀取指標nLP〇inter操作之數個列 時1内發± %針對較長整合時間，針對該列的快門指標 與讀取指標操作之間的時間較長。在該多個感測模式中， 若該第-感測操作不設定除該最長時間以外之一曝光位 準’則在一第二感測操作重新評估該像素。 123866.doc -22- 1378721 圖1 〇係包含在一儲存閘極感測操作期間執行的處理之一 方法400之一流程圖。參考圖2、3及10,在步驟4〇2中，選 擇一列（經由SG—pointerl)。一旦選定，便啟動該儲存閘極 224(即’驅動為高）以給該SG線預充電。在步驟4〇4中，一 旦給該SG線預充電，便停止該sg線之預充電，而致能該 儲存閘極感測電路（例如，電路32〇)。接著將該丁又_以〇代控 制信號驅動為高以啟動該儲存傳輸閘極215，從而允許將 電荷從該光感測器2 12傳輸至該儲存閘極224之下（步驟 406)。在步驟408中，該方法4〇〇(經由偵測器33〇)測量在該 SG充電感測電路320之輸出處的電壓變化，以決定該光感 測器2 12所收集的電荷數量。 接著，決定與所收集電荷成比例的電壓變化是否大於一 第一參考電壓Vsg一refl(例如，0.8 v或該全井信號之 80%)(步驟410)。若決定該電壓變化大於該第一參考電壓

Vsg-ren，則將該整合時間旗標設定為'，11”（步驟426)。若 在410決定該電壓變化不大於該第一參考電壓Vsg_refl， 則決定該電壓變化是否大於一第二參考電壓Vsg_ref2(例 如，〇·6 V或該全井信號之60。/。）（步驟412)。若決定該電壓 變化大於„玄第二參考電壓vSg 一 ref2，則將該整合時間旗標 設定為"10"(步驟428)。 若在步驟4 12決定該電壓變化不大於該第二參考電壓 Vsg_ref2 ’則決定該電壓變化是否大於一第三參考電壓 Vsg—ref3(例如，〇3 乂或該全井信號之3〇%)(步驟414)。若 決疋該電壓變化大於該第三參考電壓Vsg_ref3 ,則將該整 123866.doc -23- 1378721 合時間旗標設定為"01"(步驟43〇)。若在步驟4i4中決定該 電壓變化不大於該第三參考電壓Vsg 一 ref3，則將該整合時 間旗標設定為"00"(步驟416)。 在步驟4 18中’停用該儲存閘極224以將電荷移回到該光 感測器212。此允許該光感測器212繼續整合電荷。在步驟 420中’停用該ΤΧ_—控制信號以關閉該儲存傳輸間極 215依據4整合旗標來設定該記憶體電壓乂抓以經由多 工器342、340)並藉由啟動該重置電晶體216來重置該列以 將該記憶體電壓Vmem寫入該浮動擴散區域fd(步驟422)。 在/驟424中’關閉該重置電晶體216，從而結束向 該浮動擴散區域™之寫入。此夕卜，…閉該 SG_pointerl選擇。 圖11係包含在-快門指標決定操作期間執行的處理之一 方法450之/充程圖。參考圖2、3及1〇，在步驟⑸中，使 用该等快門指標Sh一P〇interx來選擇一列，其十乂係〇、j、2 或3°接著作出一決定以弄清該像素輸出電麼是否（依 據儲存於該浮動擴散區域FD之電荷）大於—第—參考電廢 Vfd_refl(例如，2 5 v)(步驟454)。若決定該像素輸出電壓 大於該第—參考電麼Vfd_refi，則將該整合時間旗標設定 為"11，，（步驟484)。若在步驟454中決定該像素輸出㈣ :〇ut不大於該第一參考電壓vfd—refi，則作出一決定以弄 /月該像素輸出電壓是否大於一第：參考電壓Vfd_re叫例 2.0 V)(步驟45 6)。若決定該像素輸出電壓大於該第二 參考電壓Vfdjef!，則將該整合時間旗標設定為"ι〇;(步驟 123866.doc -24- 486)。 1378721 電麼vfd ref2 該像素輸出㈣不大於該第二參考 大於一 / ’則作出一決定以弄清該像素輸出電壓是否

〜:二參考電壓Vfd—ref3(例如，i5 v)(步驟卿若 、二★輸出電塵大於該第三參考電虔州，則將 時間旗標設定為”01” (步驟488)。若在步驟458中決 2像素輸出電塵不大於該第三參考㈣州㈣，則將 該整合時間旗標設定為"00"(步驟460)。 ",步驟462中，若Sh_p〇inter()係主動而該旗標係設定為 或者sh_P〇interl係主動而該旗標係設定為"〇1 "或者 Sh-P〇inter2係主動而該旗標係設定為"〇工”或者Sh P〇inter3 係主動而該旗標係設定為"u”，則將該阳線驅動為高(以 開啟該儲存閘極224)。否則，不將該SG線驅動為高。在步 驟彻中’將該等TX」t〇M TX_read控制信號驅動為高以 分別啟動該等兩個傳輸閘極215、214。此外，依據該整合 時間旗標來選擇該記憶體電壓Vmem。 在步驟466中，重置該列（經由重置電晶體216)以將 Vmem寫入該浮動擴散區域FDe在具有—啟動的儲存閑極 224(來自步驟462)之—行中的像素會將來自光感測器212的 電荷移除（即，已將其重置以準備開始整合）。接著，停用 該Tx_st〇re控制信號以關閉該儲存傳輸閘極215(步驟 468)，將該SG線驅動為低以關閉該儲存閘極224(步驟 而將該TX_read控制信號驅動為低以關閉該讀取傳輪閘極 2i4(步驟480)。在步驟482中，關閉該重置電晶體216以尹 123866.doc -25- 1378721 束Vmem向該浮動擴散區 擇（步驟482)。 _寫人且還關閉該快Π指標選 圖12係包含在一傻去鳴 ” 5買出知作期間執行的處理之—方 500之一流程圖。最初，使用該讀取指 一列（步驟502)。接著作出 — -P 采、擇

Vout是否（依據儲存於 、疋以弄/月該像素輸出電壓 一參考電諸drefl(例如;^域^電^於―第 素輸出電壓大於該第—參考電物 ： 間旗標設定為"U”（步驟526)β若在步驟 輸出電壓不大於該第-參考電屋一灿，則作 以弄清該像素輸出電愿是否大於一第二

Wd—ref2(例如，2.0 v)(步驟去 大於該第二參考電avfdref2 右决疋該像素輸出電I 為",（步驟528)e d—ref2,則將該整合時間旗標設定 若在步驟506中決定該像素輸 電屋Vfd_ref2，則作出_ =大於。亥第一參考 km水 、弄凊該像素輸出電壓是否 a. , ^.«Vfd_ref3(^^ V)(^ 508)〇^ 決疋㈣素輸出電壓大於該第三參考電 =:旗標設定為，(步叫若在步驟： 疋該像素輸出㈣不大於該第三參考電如 該整合時間旗標設定為"00"(步驟51〇)。 _ m 電二步πν將該快門指標整合時間“儲存於該行 m 。將在該行讀_(下_間讀出 索引。在步驟514尹，將該記憶體電垄Vmem設定 123866.doc 26 - 1378721 為該像素供應電壓（例如，2.8 Vp在步驟516中，重置該 列（經由重置電晶體21 6)及該像素之重置位準（即，Vrst)儲 存於該行S/Η電路236中。接著，將TX_st〇re、如及 TX一read皆係驅動為高以分別啟動傳輸閘極215、儲存閘極 224及傳輸閘極214(步驟518) »此允許電荷從該光感測器 2 12傳輸到該浮動擴散區域F D。接著將該像素信號（v s i g) 讀出進入該S/H電路236(步驟520) 在步驟522中，啟動該重置電晶體216以將Vmem寫入該 浮動擴散區域FD以將該整合時間電壓初始化為最長整合時 間（即，Sh_P〇inter0)。該SG感測操作可以在該Sh_p〇inter〇 再•人重置該像素後或在該Sh-p〇interO操作前（在介於該像 素讀出與針對下一訊框的下一整合開始之間的無感時間） 發生。接著，關閉該重置電晶體2丨6。 圖13解說圖2所示成像器2〇〇中所使用的儲存閘極線電荷 感測及比較器電路。圖14解說用於圖13所示電路之一操作 之一時序圖❶該電路包括用於該SG線充電及感測電路32〇 及該SG位準偵測器330之組件。如上所述，該sg線充電及 感測電路320將該SG控制信號（例如，SG(〇))驅動到該儲存 閘極控制線224a上而且還可以感測在線224a上向外驅動的 電荷數量。 該SG線充電及感測電路32〇包括：開關6〇2、6〇4、 612、614、616; —輸入電容器6〇8; —回授電容器606及 一放大器6 10。該回授電容器6〇6在橫跨該放大器61〇而切 換時決定電路320之增益。在該放大器61〇的反向輸入處之 123866.doc •27· 1378721 輸入電容器608將向外驅動到該儲存閘極控制線22蝕的直 流電壓位準與任何直流輸入電壓解耦以確保該等放大器 610正確工作。藉由該以|_8〇_11丨811控制信號（其可以係結合 上述enable_pixel_reset信號使用）控制開關6〇2。藉由該

Set—SG—low控制信號控制開關6〇4。藉由一第一時脈信號

Phil控制開關612、614。藉由一第：時脈信號phi2控制開 關6i6。該㈣個信號Phil、phi2可以係不重疊的互補時脈 信號。 籲 该放大器610輸出Vsg-Sense係輸入進該SG位準偵測器 330。該SG位準摘測器330包括：開關630、632、642、 644 ;電容器634、636 ;及一比較器64〇。藉由一致能Vsg 參考控制信號en_Vsg_ref來控制開關63〇。當該致能Vsg參 考控制信號en_Vsg—ref驅使開關63〇關閉時’將該SG參考 電壓Vsg_ref連接至電谷器63 6。藉由一取樣參考控制信號 SamPle_ref來控制開關63卜當該取樣參考控制信號 • SampU-ref驅使開關632關閉時’將一共同模式電壓Vcm連 接至電谷器636。該取樣參考控制信號驅使開 關642、644關閉，從而將該共同模式電壓Vcm連接至電容 器634、636之一第二板。 在像素讀取或快門操作期間可以將該SG信號SG(〇)設定 為高或低（而不使用該放大器61〇)。在該時序圖中，當放大 器偏移係儲存於電容器608上時將該8(}信號設定為高，而 當該第一時脈信號Phil係高時重置該回授電容器。當 施加該第一時脈乜號Phi2而啟動該回授電路時，將該偏移 123866.doc •28- 儲存於該比較器640之輸入。然後，啟動該TX store控制 信號；此刻’在該儲存閘極224下傳輸的任何電荷將下拉 於該SG線224&上。該回授電路會將該SG線224a恢復回升 至該高電壓值（Vsg_hi)而該Vsg_sense信號之值將依據所感 測電荷之數量而增加。圖14還解說給藉由該電路偵測到多 少信號設定臨界之比較器參考信號Vsg_ref之步驟。點680 解說針對不觸發一較早翻轉（在其他Vsg_ref臨界）之小信號 而令該比較器輸出翻轉之一點。 由於相對於一像素的儲存閘極224在該SG線224a上的較 大寄生電容，因此該放大器6 10之開環增益必須係數千來 以足夠用於粗略比較的精確度偵測一信號。下面係該SG線 充電及感測電路320之精確度之一範例： (1) 所傳輸的平均儲存閘極電荷=1，〇〇〇個電子（假定全井係 10,000個電子）； (2) 該 SG 線 224a之寄生電容=2 fF*0.1* 1600 = 320 fF+1.7 PF(發送）=2 pF，其中2 fF係該SG閘極之電容，Ο.ΐχ係針對 TX一store關閉而一列中的像素數目（2 Μ像素感測器）=16〇〇 之各列的儲存閘極224之電容。 (3) 回授電容Cf=2 fF ;以及 (4) 回授因數=2 fF/2 pF=400 ->放大器增益=AB/(1+ab)，其 中B = l/回授因數，A=放大器增益。 該SG線充電及感測電路320之已切換電容器的輸出處之電 壓： (5) AV = Q/Cx放大器增益=[(l，〇〇〇xl.6e-19)/2 fF]*[(2000/ 123866.doc -29- 1378721 400)/(1+2000/400)] = 66 mV ° 因此，該SG線充電及感測電路之32〇對所偵測的1〇〇〇個 電子之回應係66 mV ^為讓該等行電路對比較器錯誤之強 固性更高（由該電路對雜訊之強固程度決定），可能需要已 將臨界設定於（例如）150 mV增量。因此，可以偵測在3〇〇〇 個電子（192 mV)增量内的信號範圍。當該邏輯在該8(}感測 操作之前設定用於像素的整合時間時，需要對此位準加以 考量。

圖1 5a解說依據本發明之一具體實施例而構造之一連續 時間比較器電路700。該比較器電路7〇〇可用於決定該浮動 擴散電壓旗標位準而且併入一像素電路71〇(僅顯示該像素 710之一部分）。圖示具體實施例中共享電路之有效使用還 可以係應用於行電路以使得該行電路區最小化。該比較器 電路700包括：兩個PM〇s電晶體732、734 ; 一反相器 740 ’二個NMOS電晶體73〇、736、738及該像素電路。

該像素電路710包括— 將其閘極連接至一浮動擴散區域Fd 之源極隨耦器電晶體718、—連接至—列選擇控制信號肌 之列選擇電晶體720及其他組件（未顯示）。電晶體73〇用作 -偏壓電晶體且係藉由—偏壓控制信號vhi來啟動。 圖15b解說-具有—修改的像素電路_之—像素陣列 1002之口p分，該修改的像素電路係用於減小較大寄 生電合對該SG線1224a之影響。該電容一般影響該臨界操 乍之敏感！·生該等像素電路ι〇ι〇包括一光感測器、儲 存傳輸閘極1215、儲存閘極1224、讀取傳輸閘極⑵彳、一 123866.doc •30. 1378721 浮動擴散區域FD、重置電晶體1216、源極隨耦器電晶體 1218及一連接至一行輸出線1222之列選擇電晶體122〇。額 • 外的共享電路包括一驅動電晶體1240、一 SG源極隨耦器電 • 晶體1242及一共享選擇電晶體1244，其可以係連接至該等 共享像素1010之列選擇線或一球面選擇線（未顯示 在一行中的像素1010與在該行中的其他像素1〇1〇共享其 SG線1224a。藉由該SG源極隨耦器電晶體1242緩衝該等共 享的SG線1224a 〇 —球面8(}線125〇係經由一驅動8〇線1252 • 及電晶體1240連接至共享的SG線1224a(當藉由該Drive_SG 控制信號啟動時）。在針對該組共享像素1〇1〇而將該等儲 存閘極1224驅動為高後，該8(5線1224a係保留為浮動。啟 動針對感興趣的列的TX_st〇re控制信號並僅針對該列而感 測在該儲存閘極1224下的電荷。藉由將該儲存閘極UN預 充電至一足夠高的電壓，該源極隨耦器將主導驅動該輸出 線1222。將在該輸出線1222上的所產生信號v〇ut(亦顯示 • 為PiX—〇Ut)驅動進入該行中的比較電路。應注意，在該行 中不需要針對此操作使用一分離的感測放大器。在該感測 操作後，將該儲存閘極1224驅動為低（即，關閉）以將電荷 =回進該光感測器1212且在該儲存傳輸閘極1215下。接 著，將該儲存傳輸閘極1215驅動為低（回應於該χχ_ .store 控 制仏號）以將其餘電荷驅動進該光感測器12 12。 2執行針對一像素1010之個別重置操作以及執行最終像 素凟出，將該TX_read控制信號驅動至一高值並從一行驅 器垂直發送。因此，藉由此方法，從該列驅動器（未顯 123866.doc 31 1378721 示）驅動該等TX_store、SG及Drive__SG控制信號並藉由該 行驅動器（未顯示）驅動該TX_read控制信號。在圖示具體 實施例中，使用三個額外的電晶體1240、1242、1244並選 擇三列共享該SG線1224a。因此，每一像素1010僅有一額 外電晶體》 圖15c解說用於圖15b所示緩衝的/共享的SG線方法之一 修改的SG線感測及比較電路1330。圖15d係針對圖15b及 15c所示具體實施例之一取樣時序圖。電路133〇包括：開 關 1630、1632、1642、1644 ;電容器 1634、1636 ;及一比 較器164〇。藉由一致能vsg參考控制信號en_Vsg_ref來控 制開關1630。當s亥致能Vsg參考控制信號en—Vsg_ref驅使 開關1630關閉時，將該SG參考電壓Vsg_ref連接至電容器 1636。藉由一取樣參考控制信號sampie—ref控制開關 1 632。當該取樣參考控制信號sampie_ref驅使開關1632關 閉時’將一共同模式電壓vcm連接至電容器1636 〇該取樣 參考控制信號sample_ref還驅使開關1642、1644關閉，從 而將該共同模式電壓Vcm連接至電容器1634、1636之一第 二板。 電路1330之構造實質上與電路33〇相同（圖π)。一不同 之處係電路1330並非連接至一感測電路（例如，圖13之電 路320)。替代地，電路133〇對電容器1634中的像素輸出信 號Pix—out(即Vout)進行取樣與保持。電路133〇之時序類似 於圖14所示時序，不同之處在於該Ddve_SG信號係用於在 向該球面SG線1250施加一偏壓SG-Vbias後將SG(〇)信號設 I23866.doc •32· 疋為向（圖15b)並在該比較器164〇中對該像素輸出（pix_〇ut) 作比較（而非圖14所示Vsg_sense)。在圖15d之時序圖中， «亥比較益1640所使用的參考電壓Vsg一ref無步進；但該參 考電壓可能有步進。 圖16解說依據本發明之一具體實施例而構造之一 cM〇s 成像器800。圖示之成像器8〇〇包括一像素陣列8〇2，該像 素陣列802包含配置於一預定數目的列與行中之複數個像 素°每一像素810之輸出Vout係連接至行輸出線822， 該等行輸出線822係連接至包括感測、驅動器及比較器電 路846以及行取樣與保持（S/H)電路836之行電路。 圖示之像素810包含一針扎光二極體光感測器812、讀取 傳輸閘極814及一浮動擴散區域FD以收集從該光感測器812 傳輸的電荷。每一像素81〇還包括一重置電晶體816、列選 擇電晶體820及一源極隨耦器輸出電晶體818。該像素81〇 進一步包括用以在向一儲存閘極控制線824a施加一儲存閘 極控制信號SG時將來自該光感測器8 12的電荷儲存於一通 道區域824b中之一儲存閘極824。可以看出，該像素81〇不 需要在本發明之其他具體實施例中使用的儲存傳輸閘極。 替代的係’該等SG控制線824a及信號SG(0)係發送於該水 平方向（而非圖2所示之垂直方向）上。但是，該τχ讀取控 制線及信號，例如TX_read( 1)，係發送於該垂直方向上。 圖示具體實施例亦不使用一抗輝散閘極，從而表示該像素 之8 1 0組態係一修改成包括一儲存閘極之4T像素組態。與 上述其他圖示之情況一樣，SG(0)、RST(O)、SEL(O)指示 123866.doc -33- 1378721 針對一特定列（例如，列〇)之SG、RST、SEL信號。同樣， TX_read(l)、Vmem(1)係用於指示針對一特定行（例如，行 1)之 TX一read及 Vmem信號。 該重置電晶體816係連接於該浮動擴散區域FD與一從該 感測、驅動器及比較器電路846接收的記憶體電壓Vmemi 間。一重置控制信號RST係用於啟動該重置電晶體816, 從而將該記憶體電壓Vmem置於該浮動擴散區域FD上❶該 源極隨耦器電晶體818將其閘極連接至該浮動擴散區域 且係連接於該記憶體電壓Vmem與該列選擇電晶體82〇之 間。該源極隨耦器電晶體818將儲存於該浮動擴散區域fd 處的電荷轉換成電輸出電壓信號v〇ut。可藉由一列選擇信 號SEL來控制該列選擇電晶體82〇,以將該源極隨耦器電晶 體818及其輸出電壓信號Vout選擇性地連接至行線822。 藉由列解碼器830及列驅動器電路832回應於一所施加的 列位址來選擇性地啟動連接至該陣列8〇2之列線（例如 sel(o))。藉由包括行解碼器834之行電路回應於一所施加 的行位址來選擇性地啟動行選擇線。 藉由一感測器控制及影像處理電路85〇來操作該CMOS成 像器800，其控制該列及行電路來選擇適當的列及行線用 於像素讀出。每一行係連接至S/H電路836中的取樣電容器 \ 及開關。藉由該S/Η電路836對針對選定像素之一像素重置 k號Vrst及一像素影像信號Vsig進行取樣與保持。藉由該 差動放大器838針對每一像素產生_差動信號（¥1^卜¥3丨§)， 從而向從該S/Η電路836接收之信號施加一增益。藉由一類 123866.doc -34- 1378721 比至數位轉換器840(ADC)將該差動信號數位化。該類比至 數位轉換器840將數位化的像素信號提供給該感測器控制 及影像處理電路85〇，其係形成一數位影像輸出（其他方面 姑且不論卜該成像器8〇〇還包含偏壓/電壓參考電路8以。 圖17A及17B解說用於圖16所示成像器8〇〇的操作之電位 圖。在操作中，將施加於該儲存閘極824之電壓部分升高 以允許在高度曝光時某些電荷從該光感測器812傳輸。針 對電荷傳輸之阻障低得足以在該傳輸閘極8丨4下感測到具 有大量所收集電荷之像素（圖17b)，但不足以允許在正常至 光曝光位準下進行電荷傳輸（圖17a)。藉由該感測、驅動器 及比較器電路846之驅動器部分將該讀取傳輸閘極814設定 為高。該傳輸閘極814接著感測在將控制該儲存閘極824的 電壓部分升高時所儲存的電荷。應明自，可以藉由該源極 隨耦器818以及依據每一像素電路81〇所設計之敏感程度來 感測該電荷。 由於該感測操作係破壞性而在該感測操作後的電荷係因 來自該泮動擴散區域FD之雜訊而毀損，因此僅部分地將該 儲存閘極824脈衝調變為高，以允許藉由該感測、驅動器 及比較器電路846内的感測電路來對僅受高度照明的像素 信號進行取樣。由於此等像素81〇獲得一較短整合時間而 且後來係再次重置，因此所取樣信號之毁損不會有任何負 面結果。 圖18解說一針對可用於本發明之一像素91〇的替代性組 態。在先狀具體實施财，已將該成像器操作說明為使 123866.doc •35- 1378721 用一滾動快門。圖18解說實現高動態範圍而同時還允許一 球面快門操作之一像素91〇之一具體實施例。該像素91〇包 括：一針扎光二極體光感測器912、讀取傳輸閘極914、一

用於收集從該光感測器912傳輸的電荷之浮動擴散區域 FD、一重置電晶體916、列選擇電晶體92〇、源極隨耦器輸 出電晶體918、一儲存閘極924(其係用以在向該儲存閘極 控制線924a及一抗輝散閘極925施加該儲存閘極控制信號 SG時將電荷儲存於—通道區域924b中）。 藉由添加該抗輝散閘極925以及將其連接至介於該源極 隨耦器電晶體91 8輸出與該列選擇電晶體92〇汲極之間的節 點926，將具有一目標整合時間（藉由該浮動擴散旗標電壓 Vmem設定）的所有像素91〇初始化成同時整合。在操作 中，藉由開啟該陣列中的所有列選擇並將該行輸出線連接 至一向電壓（例如，2 v)，在透過該抗輝散閘極925重置的 影像陣列開始時將節點926設定為高（例如，2 v)。還將

Vmem驅動至相同的高電壓（例如，2 v)。在操作中，在 始整合時藉由將該行輸出線驅動至〇 V而同時仍選擇所 列將節點926設定為低（例如，〇 v)以關閉透過該抗輝散 極925重置之光感測器912。在此步驟後，關閉所有列 擇。接著’為將個別像素置於重置(直至該快門操作致 整口開始)並使用在該浮動冑散區域FD上#電壓(例如， 用於標記具有—較短整合時間的像素之高電旬來控制 源極隨麵器電晶體918之閘極，針對在該浮動擴散區域r ”有η電壓之該些像素將Vmem從—低電壓（例如， 123866.doc -36- υ/δ/21 V)步進到一較高電壓以將該抗輝散閘極925連接至一較高 電-。在此操作期，在將Vmem步進至該較高電料: 〇輝散閑極925大致驅動至低於在該浮動擴散上的電壓 之— η通道閘極臨界降（例如，〇 8 v)。 接者該快Η操作針對剛剛藉由開啟該陣列中的所有列並 “仃輸出線連接至__低電塵（例如，G V)而重置的個別像 素來致月匕整合開始。還將Vmem保持於低電壓（例如，〇 )已，士正合的像素看不見變化，因為其抗輝散閘極925 ;接地仁疋，該些將其抗輝散閘極925拉高至Vmem之 像素現在會將其抗輝散閘極925連接至接地以開始整合。 針對所有像素之球面電荷傳輸停止整合，即典型的球面快 門操作。此方法使得能夠在具有兩個不同整合時間之一選 項的條件下針對像純行-球面快Η操作。 圖19解說一針對可用於本發明之一像素的替代性組 〜、°亥像素910a在允許一球面快門操作之同時還實現高動 態範圍’而且類似於圖18所示之像素91〇。但是，像素 91 Oa在該浮動擴散區域FD與該源極隨耦器供應電壓 Vaa一ριχ之間添加_電容器928。如下所述，此電容器928 允許設定兩個以上的不同整合時間。 透過該重置電晶體916寫入該浮動擴散區域叩之記憶體 電壓Vmem係用於標記該整合時間。但是在正常像素讀 出期間該n己憶體電壓Vmen^、設定為2·8 V。該電容器928 將在D亥浮動擴散區域上的電壓耦合至該陣列供應電 壓Vaa_pix以便在該源極隨耦器電晶體將該抗輝散閘極 123866.doc •37· 1378721 設定為高時偏移其918輸出電壓（即，啟動該電晶體925)。 在整合期間將該陣列供應電壓Vaa_pix步進以將該源極隨 耦器電晶體918之閘極設定成高得足以上拉該抗輝散閘極 925以防止目標個別像素整合。此方法係用於在將該浮動 擴散電壓Vfd設定為不同電壓時獲得多個整合時間。 在整合開始時將節點926設定為低（例如，小於針對該抗 輝散閘極925之η通道臨界電壓）以關閉透過該抗輝散閘極 925重置之光感測器。接著’為將個別像素置於重置（直至 該快門操作致能整合開始）並使用透過電容器925耦合至該 陣列供應電壓Vaa_pix之浮動擴散電壓vfd來控制該源極隨 耦器電晶體9 1 8之閘極，將該浮動擴散電壓vfd從一低電壓 (例如’小於源極隨耦器電晶體918臨界電壓加上抗輝散閘 極925臨界電壓）步進到一較高電壓（例如，大於該源極隨耦 器電晶體918臨界電壓加上抗輝散閘極925臨界電壓）以將 该抗輝散閘極92 5驅動至用於該光感測器9丨2重置之一足夠 向的電壓（由該抗輝散閘極925之臨界電壓及該光感測器 912之針扎光二極體電壓決定）。 該快門操作藉由開啟該陣列中的所有列並將該行輸出線 連接至一低電壓來致能整合開始。該陣列供應電壓 係設定為較低以壓迫該源極隨耦器電晶體9丨8關閉並允許 將該抗輝散閘極925驅動至一較低電壓。已經整合的像素 看不見變化，因為其抗輝散閘極925處於接地。但是，該 些將其抗輝散閘極925拉高至記憶體電壓Vmem之像素現在 會將其抗輝散閘極925連接至接地以開始整合。隨後，將 123866.doc -38- 1378721 该陣列供應電壓Vaa_pix_^ i 一& $ 此h 電壓，從而僅針對該 二0又疋用於一較短整八BipqA /A * 0 4之像素而開啟該源極隨耦器雷 曰日體918。針對每一可用整人 七你太 時間而重複此程序》針對所 有像素之球面電荷傳輸停 ^ ββ ^仏 比如針對典型的球面快 門刼作。此方法使得能夠在且有一 、 八有或夕個不同整合時間之 一選項的條件下針對像素執行-球面快門操作。 圖20解說用以控制該陣列供應電壓Vaa』ix及在該浮動

擴散區域FD/抗輝散閘極（AB)電晶體92<5 A )电B日媸925上所產生的取樣電 壓位準以初始化像素整合之一取樣時序圖。 箭頭㈣解說在該浮動擴散寫入操作期間之浮動擴散區 域電壓謂。冑頭952解說在將該像素輸出線壓迫到2〇 v 並將所有列選擇成將AB麗迫到2.0 ¥時的時間訊框。此 時’重置所有光感測器。箭頭954解說在將該像素輸出線 壓迫到0.8 V並將所有列選擇成將AB壓迫到〇8v(該抗輝散 閘極關閉）時的時間訊框。由此開始針對該訊框之整合週 期。 〇 箭頭956解說藉由最初設定於2_〇 乂或2 8 ν之浮動擴散電 壓旗標來對該等像素進行的重置。允許標記為1〇 ν之該 些旗標繼續其整合。箭頭958解說在將該像素輸出線壓迫 到0.8 V並將所有列選擇成將ΑΒ壓迫到〇8 ν(即，該抗輝散 閘極關閉）時的時間訊框。箭頭960解說藉由最初設定於2 8 V之浮動擴散電壓旗標來對該等像素進行的重置。允許標 記為2_0 V或1.0 V之該些像素繼續其整合。箭頭962解說針 對其餘整合時間之所有像素整合。 123866.doc -39- 1378721 具有高動態範圍的球面快門操作僅可用於快照，因為需 要以一滾動快門方式來進行該感測操作。由於該感測操作 使用該浮動擴散區域FD來儲存關於該曝光之資訊，因此在 讀出現有訊框之所有列之前下一影像訊框捕捉無法開始。 但是，若在滾動快門模式中使用該感測器來最初設定該感 測操作並在讀出該視訊訊框時儲存該等浮動擴散旗標，則 可以在一球面快照模式中捕捉一靜態拍攝。 一般地，此技術可適用於共享的像素結構。但是，實際 上並非控制個別像素，而預期此技術將會應用於共享相同 子動擴散區域FD之像素群組。可能需要添加的邏輯來決定 該共享結構十的哪一像素將設定該最佳曝光時間。 圖2 1顯不系統2000，一典型的處理器系統，其係修改成 包括依據本發明之一具體實施例而構造之一成像裝置 2008。該系統2〇〇〇係具有可包括影像感測器裝置的數位電 路之一系統之範例。若不作限制，則此一系統可包括一電 腦系統、相機系統、掃描器、機器視覺、車輛導航、視訊 電話、監視系、統、自動聚焦系統、星體追蹤儀系統、運動 偵測系統、影像穩定化系統及其他資料壓縮系統。 系統2000(例如一相機系統）_般包含透過一匯流排 與一輸入/輸出（1/0)裝置2006通信之一中央處理單元 (CPU)2002，例如一微處理器。成像裝置2〇〇8還透過匯流 排2004與CPU 2002通信。該系統2〇〇〇還包括隨機存取記憶 體（ΑΜ)2010，並可包括亦透過匯流排與該2〇〇2 通L之可移除s己憶體2015，例如快閃記憶體。可將該成像 123866.doc 1378721 裝置2008與一處理器（例如一 cpu、數位信號處理器或微處 理器）組合，而在一單一積體電路上或在與該處理器不同 之晶片上的記憶體儲存器可有可無。該成像裝置2008可 以依據本發明而構造的成像器2〇〇、8〇〇中之任何成像器。 在添加本發明之功能性之同時，一主要的折衷係使用額 外的行電路。需要一行放大器來執行該非破壞性讀取操 作’需要一比•較器來偵測該浮動擴散電壓以決定何時應用 φ 適當的快門操作，並需要一鎖存器來儲存像素讀出期間的 汁動擴散資訊。在該行中有少量的邏輯來輔助控制此等電 路。但是，該等操作不需要高精度匹配或精確度，而因 此，預期額外的行電路將不需要像一般的高精度行並聯電 路一樣多的空間或功率。 上述的程序及裝置說明較佳的方法，以及可以使用及生 產的許多典型裝置。以上說明及圖式解說實現本發明所述 目的、特徵及優點之具體實施例。但是，並不希望將本發 • 明嚴格地限制於上述及所示的具體實施例。在隨附申請專 利範圍之精神及範疇内的任何修改（雖然目前並不可預期） 皆應視為本發明之一部分。 主張為新穎而需要受美國學刊專利保護之標的如申請專 利範圍所述。 【圖式簡單說明】. 圖1解說一 CMOS成像器》 圖2解說依據本發明之一具體實施例而構造之—cm〇s成 123866.doc ^78721 圖3解說用於圖2所示成像器之-操作之-電位圖。 圖4解說用於圖2所示成像器之—行電路之一範例。 圖5係-傳統成像器之一操作之—時序圖。 圖6係依據本發明之—具體實施例之圖2所示成像器之一 操作之一時序圖。 圖7係解說圖6所示操作之—表。 圖8係依據本發明之—具體實施例之圖2所示成像器之另 一操作之一時序圖。 圖9係解說圖8所示操作之一表。 圖1〇係解說-儲存閘極感測操作之一流程圖。 圖11係解說一快門點決定操作之-流程圖。 圖12係解說一像素讀出操作之一流程圖。 圖13解說儲存閘極線電荷感測及比較器電路。 圖14解說用於圖13所示電路之一操作之-時序圖。 圖…解說依據本發明之—具體實施例而構造之一 時間比較器電路。 圖15b解說依據本發明之—具體實施例而構造之 的像素電路。 圖15c解說具有依據本發m體實施例而構造的行 比較器之一緩衝的儲存閘極驅動器之一電路。 圖1 5d解說用於圖J 5c所示電路之一範例性操作之一時 圖。 'π 圖16解說依據本發明之另一具體實施例而構造之 CMOS成像器。 稱^之一 I23866.doc -42- 1378721 圖 態 圖17A至17B解說用於圖16所示成像器的操作之電 〇 圖18解說依據本發明之—具體實_之—替代性像素 位 圖19解說依據本發明之一具體實施例之另一替代性 組態。 ” 圖20解說用於對像素及多個整合時間作一同時重置之一 時序圖。

圖2 1解說適用於本發明之任一具體實施例之一系統。 【主要元件符號說明】 100 CMOS成像器 102 像素陣列 110 像素 112 針扎光二極體光感測器 114 傳輸閘極 116 f置電晶體 118 源極隨耦器輸出電晶體 120 列選擇電晶體 122 行線 124 儲存閘極 124a 儲存閘極控制線 124b 通道區域 125 &輝散閘極 127 區域

123866.doc -43 · 1378721

130 列解碼器 132 驅動器電路 134 行解碼器 136 行取樣與保持（S/Η)電路 138 差動放大器 140 類比至數位轉換器 144 偏壓/電壓參考電路 150 感測器控制及影像處理電路 200 CMOS成像器 202 像素陣列 210 像素 212 針扎光二極體光感測器 214 讀取傳輸閘極 215 儲存傳輸閘極 216 重置電晶體 218 源極隨耦器輸出電晶體 220 列選擇電晶體 222 行輸出線/行線 224 儲存閘極 224a 儲存閘極控制線/SG線 224b 通道區域 230 列解碼器 232 列驅動器電路 234 行解碼器 123866.doc -44 - 1378721 236 行取樣與保持（S/Η)電路 238 差動放大器 240 類比至數位轉換器 244 偏壓/電壓參考電路 246 感測、驅動器及比較器電路 250 感測器控制及影像處理電路 302 像素FD輸出位準偵測器/電路 304 第一鎖存器 306 行輸出電路 308 像素讀出電路 309 第三鎖存器 310 驅動器 314 邏輯評估器組件 316 邏輯評估器組件 320 SG線充電及感測電路 330 SG位準偵測器 334 第二鎖存器 336 第一多工器 340 第三多工器 342 第二多工器 602 開關 604 開關 606 回授電容器 608 輸入電容器 123866.doc •45- 1378721 610 612 614 616 630 632 634 636

642 644 680 710 718 720 730 732 734 736 738 740 800 802 123866.doc 放大器 開關 開關 開關 開關 開關 電容器 電容器 比較器 開關 開關 點 像素電路 源極隨耦電晶體 列選擇電晶體 NMOS電晶體 PMOS電晶體 PMOS電晶體 NMOS電晶體 NMOS電晶體 反相器 CMOS成像器 像素陣列 像素/像素電路 •46- 810 1378721

812 針扎光二極體光感測器 814 讀取傳輸閘極 816 重置電晶體 818 源極隨耦器輸出電晶體 820 列選擇電晶體 822 行輸出線/行線 824 儲存閘極 824a 儲存閘極控制線 824b 通道區域 830 列解碼器 832 列驅動器電路 834 行解碼器 836 行取樣與保持（S/Η)電路 838 差動放大器 840 類比至數位轉換器 844 偏壓/電壓參考電路 846 感測、驅動器及比較器電路 850 感測器控制及影像處理電路 910 像素 910a 像素 912 針扎光二極體光感測器 914 讀取傳輸閘極 916 重置電晶體 918 源極隨耦器輸出電晶體 123866.doc -47- 1378721

920 列選擇電晶體 924 儲存閘極 924a 儲存閘極控制線 924b 通道區域 925 抗輝散閘極/電晶體 926 節點 928 電容器 950 箭頭 952 箭頭 954 箭頭 956 箭頭 958 箭頭 960 箭頭 962 箭頭 1002 像素陣列 1010 修改的像素電路/共享像素 1212 光感測器 1214 讀取傳輸閘極 1215 儲存傳輸閘極 1216 重置電晶體 1218 源極隨耦器電晶體 1220 列選擇電晶體 1222 行輸出線 1224 儲存閘極 123866.doc -48- 1378721 1224a 1240 ' 1242 * 1244 1250 1252 1330 1630 _ 1632 1634 1636 1640 1642 1644 2000 2002

2004 2006 2008 2010 2015 FD SG線 驅動電晶體 SG源極隨耦器電晶體 共享選擇電晶體 球面SG線 驅動SG線 修改的SG線感測及比較電路 開關 開關 電容器 電容器 比較器 開關 開關 系統 中央處理單元（CPU) 匯流排 輸入/輸出（i/o)裝置 成像裝置 隨機存取記憶體（RAM) 可移除記憶體 浮動擴散區域 123866.doc -49-

Claims (1)

1. 第096131934號專利申請案 中文申請專利範圍替換本(ϊ〇〗年 十、申請專利範園： ]· 一種成像裝置，其包含： 複數個像素’每一像素包含：一光感測器，·一第一閘 極’其係用以在一取樣週期期間在受一第一控制信號啟 動時儲存來自該光感測器之電荷；一浮動擴散區域其 係用以儲存在一整合週期後從該光感測器傳輸之電荷； 一第二閘極，其係用以在受一第二控制信號啟動時將電 荷從該光感測器傳輸到該第一閘極；一第三閘極，其係 連接以接收一電壓旗標並回應於一第三控制信號向該浮 動擴散區域輸出該電壓旗標；以及 複數個感測電路，每一感測電路係連接至一像素行並 與該像素行相關，每一感測電路針對一處於其個別行中 的選定像素而在該取樣週期期間產生該第一控制信號並 感測在該選定像素的該第一閘極下儲存的電荷之一數 量’每一感測電路產生並輸出一表示該所感调荷之電 壓旗標， 其中每一像素進—步包含用以經由該第一間極將從該 光感測器接收的電荷傳輸至該浮動擴散區域之一第四間 〇 I.如請求⑹之成像裝置，丨中該第—閘極係—儲存問極 電晶體’該第二閉極係一第一傳輸電晶體，該第三閘極 係-重置電晶體而該第四閘極係一第二傳輸電晶體。 123866-1010316.doc