TWI364795B - Method of collector formation in bicmos technology - Google Patents
Method of collector formation in bicmos technology Download PDFInfo
- Publication number
- TWI364795B TWI364795B TW094131487A TW94131487A TWI364795B TW I364795 B TWI364795 B TW I364795B TW 094131487 A TW094131487 A TW 094131487A TW 94131487 A TW94131487 A TW 94131487A TW I364795 B TWI364795 B TW I364795B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- collector
- isolation region
- substrate
- heat resistant
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 238000005516 engineering process Methods 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 25
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 239000003870 refractory metal Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910001507 metal halide Inorganic materials 0.000 claims description 6
- 150000005309 metal halides Chemical class 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910003811 SiGeC Inorganic materials 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000004575 stone Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 3
- 229910021332 silicide Inorganic materials 0.000 claims 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000280 densification Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 229910052744 lithium Inorganic materials 0.000 claims 1
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 210000002706 plastid Anatomy 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 37
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000002791 soaking Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000224 chemical solution deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- UAOUIVVJBYDFKD-XKCDOFEDSA-N (1R,9R,10S,11R,12R,15S,18S,21R)-10,11,21-trihydroxy-8,8-dimethyl-14-methylidene-4-(prop-2-enylamino)-20-oxa-5-thia-3-azahexacyclo[9.7.2.112,15.01,9.02,6.012,18]henicosa-2(6),3-dien-13-one Chemical compound C([C@@H]1[C@@H](O)[C@@]23C(C1=C)=O)C[C@H]2[C@]12C(N=C(NCC=C)S4)=C4CC(C)(C)[C@H]1[C@H](O)[C@]3(O)OC2 UAOUIVVJBYDFKD-XKCDOFEDSA-N 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000007522 mineralic acids Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000003248 secreting effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910021653 sulphate ion Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- -1 tetramethyl sulphate Chemical compound 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
1364795 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於雙極及互補式金 (BiCMOS)技術，特別是，關於包含在元件次 淺溝槽隔離區域之下的一埋設耐熱金屬矽化g声雔 極電晶體(NPN · PNP)。本發明之雙極電晶體具低二 集極電阻(Rc)，因此可在高速應用上使用。本發明也關於 -種用以製造本發明之雙極電晶體的方法，此雙極奸 熱金屬魏歸於元件:缝極上的淺“ 【先前技術】 雙極電晶體為具有兩個相互接近的p_n接面之電子元 件。.一個典型的雙極電晶體具有三個元件區域：射極 (emitter)、集極(collector)、以及在射極與集極之間的基極 (base)]理想上，兩個p_n接面(即射極_基極以及集極-基極 接面)係在一單層半導體材料上，並以一特定距離分隔。藉 =改^鄰近接面的偏壓，而調解在一 p_n接面中的電流， 稱作雙極電晶體動作(bip〇iar_transjst〇r acti〇n)，，。 ，若‘射極，及集極為摻雜η型而基極為摻雜p型，則元件 ，一 ΝΡΝ電晶體。另一方面，若使用相反的摻雜組 態，則元件為一 “ΡΝΡ”電晶體。因為在ΝρΝ電晶體的基 f區域之少數載子(即電子)的遷移率(mobility)比在ΡΝΡ電 晶體極中之電洞的遷移率高，所以NPN電晶體元件 具有較高轉的操作以及較高速度雜能。Θ此，用以建 立積體電路的雙極電晶體大多數為NPN電晶體。 4IBM05109TW.doc 5 1364795 9 从- ϊί雙極電晶_垂直尺寸越來越小，而遭遇到嚴重 =70件#作《彳。—細喊服這些關之積極方. 您罨日日體。逆類的結構可稱作“異質接面 (heterojunction)” 電晶體。 之显載载子元件皆可使用包含異質接面 射二ίΐ件中，最近已發展出以矽形成 % ( ge_nium)合金形成基極之里質 __(糊單的表示 ## 2ΐ·Γί雙極及互補式金氧半導體(Bic細)技術 基極於異質接面雙極 架構中，傳統化合物半_象是GaAs及丄） 歧錄雜市射财料的地位。 不但在像是功率放大器之類的元件中具有 ，GaAs差不麵效能’而且也可大量崎低成本， f ίIt雙極電晶體與標準CM〇S的整合，而有;斤謂 的糸統晶片（system on a chip)，，之稱。 =高性能的NPNHBT製程，需要一低集極電阻 Re主要來自次集極，其為高度η摻雜之石夕， 8卿——吟財集極可說是 為ρ Γίί 4雜石夕，用以提供低電阻。雙集極佈局設計 ，二Γΐΐ低%的方法。儘管降低Rc ’雙集極佈局 二。十=加了集極對基極的電容(Ccb)，且降低τ麵面 積。因此，雙集極佈局設計在提升卿性能上有盆極限。 ^於習知HBTs壯述缺點，f要提供—種酣，具 有低集極雜’而不需像習知的雙触麵設計—樣需犧 4IBM05109TW.doc 6 f Ccb及顧面積。此外，也需要在最不影響一般 iCMOS製作流程的情況τ，提供錄的贿a。 【發明内容】 本發概供—種異質雙極電晶體 =的層於元 (T欠集t且屬對BlCM0S製程流程的影響 魏蝴如為魏蛛嗯加siiidde)): 及雙極模組中之持續的高溫熱循環下繼續存 在。 的方式贿，本伽提供―異極電晶體 一基板’包含至少一次集極； 一埋設耐熱金屬魏物層，置於讀極上；以及 -淺溝槽隔離區域’置於埋設耐熱金屬石夕化物層之一 表面上。 本發明之HBT可為一 npn或一;pnp HBT，較佳為 ，，。本發明之HBT結構更包含餘基板表面之一
SlGe基極(baSe)(其鄰近淺溝槽隔離區域)，以及位於基極上 之含多晶矽(polySi)的一射極(emitter)。 除了上述所述之結構外，本發明亦提供製造此册丁 的方法。特別是，所發_ HBT係使用α下步驟而製造： 在包含一次集極的一基板上，形成至少一包含一第一 溝槽介電材料之淺溝槽隔離區域； 自至少一淺溝槽隔離區域移除第一溝槽介電材料，以 4IBM05109TW.doc 1364795 形成一開口，其暴露了包含次集極之基板的一部分； 在基板之暴露部分上的開口之一部分，形成一耐熱金 屬矽化物層，此耐熱金屬矽化物層不會延伸超過開口；以 及 在開二之耐熱金屬矽化物層上形成一第二溝槽介電 材料，此第二溝槽介電材料不會延伸超過開口。 【實施方式】 ^本發明提供一 HBT及其製造方法，此hbt具有一埋 设耐熱金屬矽化物層於元件之次集極上的一淺溝槽隔離 區域之下，現在將更詳細的描述本發明，並參考所伴隨的 圖式。需注意的是，圖式並非以正確的比例繪製，而只用 以說明本發明。再者，本說明書所提供的圖式描述：在形 成ΗΒΤ το件的基極及射極前，基板包含埋設耐熱金屬矽 化物層於次集極之淺溝槽隔離區域之下。 口 ，值得注意的是，本說明書的圖式只繪示了 Ηβτ元件 區域。為了簡化，不顯示CMOS元件區域以及一般
BiCMOS結構之其他區域。這些未顯示的其他區域係置於 顯不的HBT區域之周圍。此外，雖然顯示一單一 hb丁元 件區域，但本發明可用以形成複數個HBTs於一單一基板 的頂部。 首先參考圖1A-1F，其繪示了本發明的一第一實施 例本發明的第一實施例開始於提供一初始結構1 〇，例如 圖1A中所示。本發明之結構10包含一基板12，其上設 置有一塾^疊(Pad stack)14 及一硬式光罩(hard mask)20。 如圖中所示’墊堆疊14係位於基板12的一表面上，且硬 式光罩20係位於墊堆疊14之一上方暴露表面上。 4IBM05109TW.doc 8 本發明所實施的基板12包含具有例如Si、SiGe、SiC、 SiGeC、GaAs、InAs、InP 或其他 ΙΠ/ν 或 IWI 化合物半 導體之任何半導體基板。基板12也可包含一預製的絕緣 層上矽(SOI)或絕緣層上矽鍺(SGOI)之基板。在本發明之一 較佳實施例中，基板12為一含矽(Si_containing)基板，例 如 Si、SiGe、SiGeC、SiC、SOI 或 SG0卜或者，基板 12 可包含一堆疊結構，其中一 si層(例如磊晶矽(epi_Si)或非 晶石夕(amorphous Si))係形成於一半導體基板之上。基板12 可包含各種捧雜區域或井區域。基板12可包含一次集極 13，其為顯示於本發明圖式中之基板的部份。圖iB清楚 的定義次集極13。如熟此技藝者所周知，次集極13連接 HBT元件至一鄰近的集極區域。次集極η係使用熟此技 藝者所知的技術而形成。舉例來說，可使用離子植入(i〇n implatation)以及後續的退火(anneal)來製造次集極13。 墊堆疊14可包含一單層絕緣材料，或可包含絕緣材 料的多層堆疊，如圖1A所示。可做為墊堆疊14之絕緣材 料的例示性範例包含氧化物、氮化物、氮氧化物及其中的 多層。 墊堆疊14可由相同或不同沉積技術來形成，此技術 包含例如熱成長(即氧化、氮化或氮氧化）、化學氣相沉積 (chemical vapor deposition (CVD))、電漿加強化學氣相沉積 (plasma-enhanced chemical vapor deposition (PECVD))、化 學溶液沉積(chemical solution deposition)、原子層沉積 (atomic layer deposition (ALD))、蒸發(evaporation)及其他 類似沉積手段。 特別是’圖1A所示墊堆疊14包含位於基板12表面 上的一墊氧化物16以及位於墊氧化物16上的一墊氮化物 4IBM05109TW.doc 9 1364795 18。墊氧化物π —般係藉熱氧化而形成，而墊氮 -般係藉化學氣相沉積_成。 祕物18 塾堆疊U的厚度可根據I堆疊上所出現的材料層的 數置而變化。在圖中所示的情況中，墊氧化物16比^ 2墊氮化物18薄一般來說，墊氧化物16的厚度為約3nm 至約50nm，而以約5nm至約2〇nm的厚度較常見。另一 方面，塾氮化物18 -般的厚度為約5〇nm至約3〇〇nm，而 以約lOOnm至約200nm的厚度較常見。 矣；，Ϊ罩2G形成於墊堆疊14之—上方大部份的暴露 實施例’硬式光罩2G係形成於塾氮化物18 蓺ϊ式光軍20係由一絕緣材料所組成，像是 使用熟此技藝者所習知的沉積技術，自四乙基石夕 (tetmethyI〇rth〇Silicate(TEOS))沉積的一氧化物。硬 2〇係用以做為形成後續淺溝槽隔離區域之一圖案化光 ί庠ίίί罩二的厚度係依據所使用之絕緣材料及沉積 化。-般而言’硬式光罩2〇的厚度為約％啦至 約300=，而以約觸nm至約綱nm的厚度較常見。 ,ριΐΐ ’if 1B所示，形成至少一淺溝槽隔離區域。 ΐΐi，中i形成兩個淺溝槽隔離區域22L及22R。“淺溝 、:其表示具有一精確深度的-隔離區域，此 冰度從基板12的頂部表面至溝槽開口_部表面，約為 W 2G —般在刪槽隔離區域 去& 22R)係使用熟此技藝 彡成’此傳統製程包含例如微影技 用傳μ卩二材料、彻·射圖案曝光此光阻以及使 用傳統光阻顯衫劑而顯影曝光的光阻）、餘刻(例如濕蝕 4 旧 M05109TW.doc 10 f、乾钱刻或其結合)及溝槽填充。選擇性地，在溝槽填充 前，此溝槽可以一溝槽襯裡材料liner material)作襯 禋，，材料例如氧化物、氮化物或氮氧化物。溝槽填充包 含二第一溝槽介電材料，像是由傳統技術所沉積的一高密 ，氧化物或TEOS。在溝槽填充程序後，可選擇性的使用 役化(densification)步驟(例如退火)及/或平坦化(例如化學 機械研磨）。 在以第一溝槽介電材料填充溝槽前，一般使用熟此技 在者習知的碳(c)植入程序，將碳植入基板12之次集極13 及集極(未示於圖中）中。 接著，形成一塊狀光罩(bl〇ckmask)(圖未示；)於圖1Β 之結構的頂部，而暴露位在次集極13上方之至一淺溝 槽隔離區域22L，且移除在區域22L的第一溝槽介電物， 成開口 24。開口 24暴露包含次集極13之基板12的 -表面。塊狀光罩係使用熟此技藝者習知的傳統技術(包含 例如微影技術)而形成。 從’/¾溝槽_區域22移除第-溝槽介電材料的移除 含選擇性地移除第—溝槽介電材料的一钱刻程 從'淺溝槽隔離區域22L移除第一溝槽介電材 ^的餘刻程序之一範例為HF浸泡(HPdip)。需注意的是， ncisj免了從其他淺溝槽隔離區域^移除 說，圖 严離ίΓ結構^塊狀光罩後，形成氮化物或氮氧化物之 =JTers)26於由開口24所提供的暴露側邊上。隔離 積如反應離子蝴)而形成。舉例來 々立^不執订完上述步驟後而形成的結果結構。需 /忍、疋’圖1C所示的結構係表示本發明最簡單的實施 4IBM05109TW.doc 11 接著，參考圖1D，形成耐熱金屬矽化物層28於基板 12之暴露部份的頂部之開口 24中，即在次集極上。耐 熱金屬石^化物層28係藉由首先沉積一耐熱金屬層於基板 U之暴露表面上而形成。若基板12不含矽，則可在耐熱 金屬層沉積前，形成一矽層於基板12之暴露表面上。耐 熱金屬層可以一選擇性(selective)或一非選擇性 (^on-selective)的沉積程序而形成。當使用一選擇性的沉積 程序時，耐熱金屬層係完全形成於開口 24内。當使用一 非選擇性的沉積程序時’财熱金屬層也會形成於開口 24 外部。 選擇性沉積程序的例示性範例包含(但不限於)化學氣 相沉積(CVD)，而非選擇性沉積程序的例示性範例包含(但 不限於）：化學氣相沉積、.電漿加強化學氣相沉積(pECVD) 及賤鑛(sputtering^ 〇 本發明所使用的術語“财熱金屬(refract〇ry metai)” 係表示不易被腐钱或炼化的含金屬(metal_c〇ntaining)材料 (元素金屬或金屬合金），但當在高溫與矽反應時，仍能形 成一矽化物。本發明可使用的耐熱金屬的例子包含(但不限 於）：Ti、Co、W、Ta、Ni及合金。在此所使用的“合金” 這個術語表示元素财熱金屬的混合物以及包含一合金成 份添加物(例如Si)的元素耐熱金屬。較佳的耐熱金屬包含 Co、Ta、及W，其中又以W最佳，因為W妁矽化物能夠 抵擔用在形成一 BiCOMS元件之加熱循環的更高溫狀態。 形成耐熱金屬矽化物層28所使用的耐熱金屬層厚度 可隨沉積技術及所使用的耐熱金屬種類而變化。一般而 言’对熱金屬層的厚度為約5nm至150mn，其中以約l〇nm 4IBM05109TW.doc 12 丄 至lOOnm的厚度較常見。 开Μ 包含耐熱金屬層的結構進行退火(anneal)，以 層，然而耐㈢層及為 還需要使Li 夕化物’接著 低電阻的狀態 轉換㈣阻金射化物至其最 時_^= ϋ火度約為400〇C謂^， a H 至3〇刀知。苐一退火一般係在一惰性氣 本發^可二二^ ^ &合物)中實施。 (早一上升率(ramP-uprate)而無論有盔浸泡 (SH ’也可使财重上料—論細魏(祕ing) 來成期間，耐熱金屬與石夕交互作用及反應，而 。在交互作用及後續反應期間，會 ’为耗大夕數的耐熱金屬及部分的石夕。 ；5廄後’利用化學韻刻劑(像是無機酸)將任何未 的二齡結構中移除。需注意的是，當使用非選擇性 的寺’此蝕刻步驟不但移除形成於開口24外部 的财熱金屬，也移除了在開口 24 _任何未反應金屬。 右有需要，此時可執行第二退火步驟，以將先 》=_奐為較低電阻的矽化物。第二 ‘ 退火步驟要高的退火溫度下執行。舉例來說 叹執仃弟一退火步驟的溫度約為7〇〇〇c至^⑽。c， 約為10秒鐘至5分鐘。第二退火一般也在一情性環境下曰 4IBM05109TW.doc 13 ’像是前述關於第一退火步驟的環境。本發明可使用 二上升率(ramp-uprate)而無論有無浸泡(soaking)，也 用夕重上升率而無論有無浸泡(soakhg)。 ，除未反應金屬的上述步驟(即第一退火），以及選擇 性的第二退火’皆為習知的矽化步驟。 ，如前所述，圖1D顯示在形成耐熱金屬矽化物28後所 形成的結構。需注意的是，耐熱金屬矽化物28係包含於 開口 24内’即其沒有延伸超過開口 24。 在矽化物形成後，形成一第二溝槽介電材料3〇，如圖 $所示之結構。第二溝槽介電質3〇 一般為一氧化物，像 = TE〇S或一高密度氧化物。第二溝槽介電質3〇係藉一 ，統沉積程序(像是CVD或是電漿加強CVD)而形成。在 /儿積後，第二溝槽介電質3〇 —般具有約2〇〇11111至6〇〇nm 的厚度。 接著，對包含第二溝槽介電質3〇的結構實施一平坦 化程序象是一化學機械研磨或拋光(grinding)，以提供如 圖1F所示之實質平坦化結構。特別是，如圖所示，平坦 化第二介電層30至墊堆疊14的上表面，即墊氮化物18 提供包含第二溝槽介電質30的一新的淺溝槽隔離區域 22V 〇 在平坦化程序後，可使用熟此技藝習知的傳統 BiCMOS製程而形成HBT及其他元件。例如，在hbt元 件£域中’可猎由傳統的基極後射極(b ase_after⑽出订)或 基極前射極(base-before emitter)之製程技術而形成一 siGe 基極區域以及包含一多晶矽(p〇lySi)射極的一射極區域。 因為耐熱金屬矽化物28存在於基板12之次集極13 上的淺溝槽隔離區域22L，之下，所以包含圖丨|7所示結構 4IBM05109TW.doc 1364795
之HBT結構可降低Rc。耐熱金屬梦化物28在集極接觸(圖 未不)以及基極接觸(圖未示)下延伸。 ° 圖1A至1F描述本發明之一實施例。圖2A至2E描 述本發明之一第二實施例，其中一耐熱金屬矽化物係形成 於一開口中，此開口包含一選擇性(但較佳)的底切 (undercut)區域。本發明的第二實施例開始於提供本發明之 圖1B所示的結構。 接者，形成一"合氮化物(nitride-containing)層32(像是 氮化矽或氮氧化矽)於包含硬式光罩20及淺溝槽隔離區域 22R及22L之整體結構的頂部。含氮化物層32係藉傳統 沉積程序而形成，例如CVD、PECVD、化學溶液沉積及 其類似程序。含氮化物層32 一般的厚度約為5nm至 200nm ’更常見的厚度約為10nm至100nm。 接著，形成於一圖案化光阻34於包含含氮化物層3: 之結構(例如，圖2A所示的結構)的頂部。圖案化光^別 包含位於淺溝槽隔離區域22L之上的一開口 35。包含開c 35的圖案化光阻34係藉微影技術而形成。
在提供了圖2A所示的結構後，藉由蝕刻含氮化物層 32及部分的淺溝槽隔離區域22L，而使開口 35延伸進入 $溝槽隔離區域沉。需注意的是，圖案化絲％具有與 離區域22L之側邊的侧邊，使得圖案化另 阻34保濩淺溝槽隔離區域22L的一部分。 用以延伸開口 35的蝕刻步驟包含選擇性地移除氧化 且、骂填塞物(卿Ρ—)之—第—侧步驟，以及定明 中m輯化物之一第二姓刻步驟。在某些實施分 單-‘的第—及第二_步驟可結合為一 虫到步驟，其百先移除未被圖案化光阻34保護的氮 4IBM05109TW.doc 15 1364795 再f除淺溝槽隔離區域22L之底 程序而《猶，猶Ktitr傳關除(stripping) 化物=(S=:32i後’形成氮化物或氣氧 包含延伸開口‘示 隔離^^:上述之本發明第施例而*形成疋， A板12^fi卜=11地移除第一溝槽介電材料(即填塞在 ，區域22L之剩餘第一溝槽介電= 實施側向蝕刻(lateraletch)，楹見1 了k擇挫地 α 35 J, 〇 ^ f 36 石夕化物將會接近射極區域°域可 =4=與因為它可確保 卿_實施此側向^刻^由濕式化學_像是含 非選2i二一耐熱金屬層。圖2D顯示藉由- 序形成耐熱金屬層(元件符號為27)的-實 彙 :;7，=藉^_沉積方法而形成财熱金 屬曰仁疋第一實把例也可考慮上述選擇性沉積方法。 μ 的情況中，接著鎌在開口35外部的— 物ί=HE所示。接著實施上述製程步驟(即石夕化
f j供驗之實，辭坦蚊結id夕 匕=充的底切區域之外。接著，可在包含敎二 =物填充之彭處域的㈣相化結獻^夕 製程及雙極f晶體鄉成。 々CMUS 雖然本發明結合特定較佳實施例特別地說明，然而 别的描述僅伽以說明，而_以_本發明。應了解的 4IBM05109TW.doc 16 圍 =政熟此技藝者可對本發明做許多的修改和變化而不脫離 的範脅’因此本發明的範圍應由下述申請專利範 【圖式簡單說明】 圖1A-1F為截面圖之圖式表*，描述在本發明所實施 之基本製程步驟，供集極⑽化，其中圖丨 為 形成ΗΒΊΓ於其上的一模板；以及 、 一圖2A-2E為描述本發明另一實施例之截面圖的圖式 表示。 螓 【主要元件符號說明】 10、結構 12、基板 13、次集極 14、塾堆疊 16、塾氧化物 18、塾氮化物 2〇、硬式光罩 22L、淺溝槽隔離區域 J22L’、氮化物層 22R、氮化物層 24、開口 26、隔離物 27、.财熱金屬層 28、耐熱金屬矽化物層 n|30、溝槽介電材料 32、氮化物層 34、圖案化光阻 35、開口 36、底切區域 4IBM05109TW.doc 17
Claims (1)
- I畔7月修正本 案號：94131487 ---| 100年9月13曰修正-替換頁 十、申請專利範圍： 1. 一種異質雙極電晶體(heterobipolar trsnsistor (HBT))，包含： 一基板’包含至少一次集極(subcollector); 一埋設耐熱金屬碎化物層(buried refractory metal silicide layer) ’置於該次集極上；以及 一淺溝槽隔離區域(shallow trench isolation region)，置於該 埋設耐熱金屬矽化物層之一表面上； 其令該耐熱金屬矽化物層延伸而超過該淺溝槽隔離區域 的邊緣’使得該耐熱金屬石夕化物層的一部分呈現於一底切 (undercut)區域上。 2· —種異質雙極電晶體(heterobipolar trsnsistor (HBT))，包含： 一基板，包含至少一半導體部分及一次集極 (subcollector)，其中該半導體部分包含一半導體材料，該次集 極包含該半導體材料及一摻質(dopant)，且該次集極直接置於 (located)該半導體部分上及其上方； 一埋设耐熱金屬碎化物層(buried refractory metal silicide layer) ’緊鄰(abutting)且直接置於該次集極上及其上方；以及 一淺溝槽隔離區域(shallow trench isolation region)，垂直地 繁鄰該埋設耐熱金屬矽化物層之一表面。 3.如請求項1或2所述之異質雙極電晶體，其中該基板包含 選自以下材料的一半導體基板：Si、SiGe、SiC、SiGeC、GaAs、 InAs、InP、絕緣層上梦(siiicon_on_insuiators)、絕緣層上石夕鍺 (silicon germanium-on-insulators)、以及其他 III/V 或 II/VI 化合 物半導體。 1364795 案號：94131487 100年9月13曰修正-替換頁 4，如請求項3所述之異質雙極電晶體，其中該半導體基板係 包含石夕(Si-containing) 5. 如請求項1或2所述之異質雙極電晶體，其中該次集極係 摻雜碳(c)。 / 6. 如請求項2所述之異質雙極電晶體，其中該淺溝槽隔離區 域及該埋設耐熱金屬矽化物層係置於包含氮化物或氮氧化物 隔離物(spacers)之一開口。 7. 如請求項1或2所述之異質雙極電晶體，其中該耐熱金屬 石夕化物層包含Ti、Co、W、Ta、Ni或其合金之一矽化物。 8. 如請求項7所述之異質雙極電晶體，其中該耐熱金屬矽化 物層包含Co、Ta或W之一矽化物。 9. 如請求項8所述之異質雙極電晶體，其中該耐熱金屬矽化 物層包含W之一矽化物。 10. 如請求項1或2所述之異質雙極電晶體，其中該淺溝槽隔 離區域包含一溝槽介電材料。 11. 如請求項1或2所述之異質雙極電晶體，更包含一 siGe 基極(base)及一多晶石夕(p〇iySi)射極(ernitter)於包含該次集極之 該基板上。 丨 2.—種異質雙極電晶體(heter〇bip〇|ar trsnsist〇|. (HBT))，包含： 19 1364795 案號：94131487 100年9月13曰修正-替換頁 一基板’包含至少一半導體部分及一次集極 (subcollector) ’其中該半導體部分包含一半導體材料，該次集 極包含該半導體材料及一摻質(dopant) ’且該次集極直接置於 (located)該半導體部分上及其上方； 一埋設财熱金屬石夕化物層(buried refractory metal silicide layer)，緊鄰(abutting)且直接置於該次集極上及其上方； 一淺溝槽隔離區域(shallow trench isolation region)，緊鄰該 埋設耐熱金屬矽化物層之一表面；以及 一氧化物或氮化物隔離物(spacers)，橫向地緊鄰該且置於 該埋設财熱金屬碎化物層上方。 13.如請求項12所述之異質雙極電晶體，其中該淺溝槽隔離區 域(shallow trench isolation region) ’垂直地緊鄰該埋設耐熱金屬 矽化物層之一表面。 14.如請求項13所述之異質雙極電晶體，更包含另一淺溝槽隔 離區域，其並未緊鄰該淺溝槽隔離區域，且置於該半 八 上方及該基板内。 '7715 •-種用以製造-異質雙極電晶體之方法，包含以下步 β基板上形歧少—淺溝槽隔離區 域，》亥至> /九溝心隔離區域包含一第一溝槽介電材料， 自该至少-域伽離(1域移輯第—雜介 形成暴路包含s亥次集極之該基板的一部分之一開口. 在該基板之該暴露部分上的該開口之一部分，’ 以 金屬石夕化物層，該㈤熱金屬魏歸不會延伸超過^:而、·、、' 及 20 1364795 « 1ΑΛ ^ η 案號：94丨31487 100年9月丨3日修正替換頁 在該開口之該耐熱金屬矽化物層上形成一第二溝槽介恭 材料，該第二溝槽介電材料不會延伸超過該開口。 电 16.如請求項斤述之方法，其中該至少一淺溝槽隔離區域 係藉以下形成：微影技術(lithography)、蝕刻及溝槽填充(trench fill)。 、 17. 如請求項16所述之方法’更包含密化(dens^cati〇n)或平坦 化(planarization)程序之其中至少一個。 一 18. 如請求項16所述之方法，更包含在溝槽填充前，摻雜碳 (C)於該次集極中。 19. 如請求項15所述之方法，其中移除該第一溝槽介電材料 之該步驟包含一選擇性的钱刻程序。 20. 如請求項15所述之方法，更包含在移除該第一溝槽介電 材料及形成該耐熱金屬石夕化物之該步驟之間，形成氮化物或氮 氧化物隔離物(spacers)。 21. 如請求項15所述之方法，其中形成該耐熱金屬矽化物層 之該步驟包含： 沉積一耐熱金屬層以及退火。 22. 如請求項21所述之方法，更包含在沉積前形成一石夕層。 23. 如請求項2丨所述之方法，其中該沉積步驟包含一選擇性 21 1364795 • ^ , 案號：94131487 100年9月丨3日修正·替換頁 (selective)的沉積程序。 24.如請求項21所述之方法，其中該沉積步驟包含 性(non-selective)的沉積程序。 、评 25.如請求項21所述之方法，其中該退火包含一第一退火+ 驟及移除未反應的(unreacted)耐熱金屬。 y射郷，細在溫度 27. 如請求項21所述之方法，更包含一第二退火步驟，在該 移除未反應的对熱金屬之步驟後執行。 28. 如請求項27所述之方法，其中該第二退火步驟係在溫产 約為700°C至1100。(：之下實施。 又 29.如請求項15所述之方法，其中移除該第一溝槽介電材料 之該步驟包含： 形成一圖案化光阻層(patterned photoresist)，以保護該至少 一淺溝槽隔離區域之一部分。 30·如請求項29所述之方法，更包含使用一側向蝕刻程序 (lateral etching process)而形成一底切(undercut)區域。 31 · —種異質雙極電晶體(heterobipolar trsnsistor (HBT))，包含： 一基板，包含至少一半導體部分及一次集極，其中該半導 22 1364795 案號：94131487 100年9月丨3曰修正-替換頁 ，部分包含一半導體材料，該次集極包含該半導體材料及一摻 質’且該次集極直接置於該半導體部分上及其上方； 一埋設耐熱金屬矽化物層’緊鄰且直接置於該次集極上及 其上方；以及 一淺溝槽隔離區域(shallow trench isolation region)，垂直地 緊鄰s亥埋設耐熱金屬麥化物層之一表面且置於該半導體部分 上方。 • 32.如請求項31所述之異質雙極電晶體，更包含一氧化物或氮 化物隔離物’橫向地緊鄰該且置於該埋設耐熱金屬矽化物層上 方。 3丄如請求項32所述之異質雙極電晶體，其中該氧化物或氮化 物隔離物垂直地緊鄰該次集極。 34·如請求項32所述之異質雙極電晶體，更包括一環形 (nng-shaped)氧化物部分橫向地緊鄰該氧化物或氮化物的一外 侧壁且置於該基板内。 t 35. 如請求項34所述之異質雙極電晶體’其中該環形氧化物部 分的一内侧壁橫向地緊鄰該埋設耐熱金屬矽化物層的外側壁。 36. 如請求項35所述之異質雙極電晶體，其中該環形氧化物部 分的另一内侧壁橫向地緊鄰該氧化物或氮化物的該外側壁，及 其中該環形氧化物部分的一表面上的一水平台階垂直地位於 該内側壁及橫向地緊鄰該埋設耐熱金屬矽化物層的該另一側 壁之間。 23 136479,5案號：94131487 100年9月13曰修正-替換頁 37.如請求項31所述之異質雙極電晶體，更包含另一淺溝槽隔 離區域，其並未緊鄰該淺溝槽隔離區域，且置於該半導體部分 上方及該基板内。 3 8.如請求項3 4所述之異質雙極電晶體，其中該淺溝槽隔離區 域垂直地緊鄰該埋設耐熱金屬矽化物層之一表面。 24
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/711,479 US7002190B1 (en) | 2004-09-21 | 2004-09-21 | Method of collector formation in BiCMOS technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200614383A TW200614383A (en) | 2006-05-01 |
| TWI364795B true TWI364795B (en) | 2012-05-21 |
Family
ID=35810621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094131487A TWI364795B (en) | 2004-09-21 | 2005-09-13 | Method of collector formation in bicmos technology |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7002190B1 (zh) |
| EP (1) | EP1794806B1 (zh) |
| JP (1) | JP5090168B2 (zh) |
| KR (1) | KR100961738B1 (zh) |
| CN (1) | CN101432892B (zh) |
| TW (1) | TWI364795B (zh) |
| WO (1) | WO2006034355A2 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008538659A (ja) * | 2005-04-22 | 2008-10-30 | アイスモス テクノロジー コーポレイション | 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法 |
| DE102005021932A1 (de) * | 2005-05-12 | 2006-11-16 | Atmel Germany Gmbh | Verfahren zur Herstellung integrierter Schaltkreise |
| US8435873B2 (en) * | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| WO2008013255A1 (en) | 2006-07-28 | 2008-01-31 | Shimadzu Corporation | Radiographic apparatus |
| US7709338B2 (en) * | 2006-12-21 | 2010-05-04 | International Business Machines Corporation | BiCMOS devices with a self-aligned emitter and methods of fabricating such BiCMOS devices |
| US20090072355A1 (en) * | 2007-09-17 | 2009-03-19 | International Business Machines Corporation | Dual shallow trench isolation structure |
| JP2009099815A (ja) * | 2007-10-18 | 2009-05-07 | Toshiba Corp | 半導体装置の製造方法 |
| US9059196B2 (en) | 2013-11-04 | 2015-06-16 | International Business Machines Corporation | Bipolar junction transistors with self-aligned terminals |
| US9570564B2 (en) | 2014-08-05 | 2017-02-14 | Globalfoundries Inc. | Self-aligned emitter-base bipolar junction transistor with reduced base resistance and base-collector capacitance |
| CN108110051B (zh) * | 2017-12-19 | 2019-11-12 | 上海华力微电子有限公司 | 一种带沟槽结构的双极型晶体管及其制作方法 |
| US11640975B2 (en) | 2021-06-17 | 2023-05-02 | Nxp Usa, Inc. | Silicided collector structure |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446476A (en) * | 1981-06-30 | 1984-05-01 | International Business Machines Corporation | Integrated circuit having a sublayer electrical contact and fabrication thereof |
| JPS6021558A (ja) * | 1983-07-15 | 1985-02-02 | Mitsubishi Electric Corp | バイポ−ラ型半導体集積回路装置 |
| JPS60117664A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | バイポ−ラ半導体装置 |
| US4589193A (en) * | 1984-06-29 | 1986-05-20 | International Business Machines Corporation | Metal silicide channel stoppers for integrated circuits and method for making the same |
| US4549927A (en) * | 1984-06-29 | 1985-10-29 | International Business Machines Corporation | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices |
| US4949151A (en) | 1986-09-24 | 1990-08-14 | Hitachi, Ltd. | Bipolar transistor having side wall base and collector contacts |
| JPS63278347A (ja) * | 1987-05-11 | 1988-11-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| EP0306213A3 (en) * | 1987-09-02 | 1990-05-30 | AT&T Corp. | Submicron bipolar transistor with edge contacts |
| JPH01146361A (ja) * | 1987-12-02 | 1989-06-08 | Fujitsu Ltd | 半導体装置 |
| US4987471A (en) * | 1988-03-30 | 1991-01-22 | At&T Bell Laboratories | High-speed dielectrically isolated devices utilizing buried silicide regions |
| US4926233A (en) * | 1988-06-29 | 1990-05-15 | Texas Instruments Incorporated | Merged trench bipolar-CMOS transistor fabrication process |
| JPH0389524A (ja) * | 1989-08-31 | 1991-04-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5061646A (en) | 1990-06-29 | 1991-10-29 | Motorola, Inc. | Method for forming a self-aligned bipolar transistor |
| JPH04106932A (ja) * | 1990-08-27 | 1992-04-08 | Fujitsu Ltd | バイポーラトランジスタの製造方法 |
| US5256896A (en) * | 1991-08-30 | 1993-10-26 | International Business Machines Corporation | Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor |
| KR100257517B1 (ko) * | 1997-07-01 | 2000-06-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| US6960818B1 (en) * | 1997-12-30 | 2005-11-01 | Siemens Aktiengesellschaft | Recessed shallow trench isolation structure nitride liner and method for making same |
| JPH11312687A (ja) * | 1998-04-30 | 1999-11-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| DE19842106A1 (de) | 1998-09-08 | 2000-03-09 | Inst Halbleiterphysik Gmbh | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| US6251738B1 (en) * | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| US6333235B1 (en) | 2000-04-12 | 2001-12-25 | Industrial Technologyresearch Institute | Method for forming SiGe bipolar transistor |
| US6271068B1 (en) | 2001-01-08 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | Method for making improved polysilicon emitters for bipolar transistors on BiCMOS integrated circuits |
| US6686252B2 (en) * | 2001-03-10 | 2004-02-03 | International Business Machines Corporation | Method and structure to reduce CMOS inter-well leakage |
| US20050250289A1 (en) * | 2002-10-30 | 2005-11-10 | Babcock Jeffrey A | Control of dopant diffusion from buried layers in bipolar integrated circuits |
| US6878976B2 (en) * | 2002-03-13 | 2005-04-12 | International Business Machines Corporation | Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications |
| JP2003303830A (ja) | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US6630377B1 (en) | 2002-09-18 | 2003-10-07 | Chartered Semiconductor Manufacturing Ltd. | Method for making high-gain vertical bipolar junction transistor structures compatible with CMOS process |
| US7233498B2 (en) | 2002-09-27 | 2007-06-19 | Eastman Kodak Company | Medium having data storage and communication capabilities and method for forming same |
| FR2845522A1 (fr) * | 2002-10-03 | 2004-04-09 | St Microelectronics Sa | Circuit integre a couche enterree fortement conductrice |
| JP3643100B2 (ja) * | 2002-10-04 | 2005-04-27 | 松下電器産業株式会社 | 半導体装置 |
| JP3507830B1 (ja) * | 2002-10-04 | 2004-03-15 | 松下電器産業株式会社 | 半導体装置 |
| KR100486304B1 (ko) * | 2003-02-07 | 2005-04-29 | 삼성전자주식회사 | 자기정렬을 이용한 바이씨모스 제조방법 |
-
2004
- 2004-09-21 US US10/711,479 patent/US7002190B1/en not_active Expired - Lifetime
-
2005
- 2005-09-13 TW TW094131487A patent/TWI364795B/zh not_active IP Right Cessation
- 2005-09-20 WO PCT/US2005/033851 patent/WO2006034355A2/en not_active Ceased
- 2005-09-20 JP JP2007532649A patent/JP5090168B2/ja not_active Expired - Fee Related
- 2005-09-20 KR KR1020077006268A patent/KR100961738B1/ko not_active Expired - Fee Related
- 2005-09-20 CN CN2005800316215A patent/CN101432892B/zh not_active Expired - Fee Related
- 2005-09-20 EP EP05798479.1A patent/EP1794806B1/en not_active Expired - Lifetime
- 2005-11-29 US US11/288,843 patent/US7491985B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070053280A (ko) | 2007-05-23 |
| EP1794806A4 (en) | 2011-06-29 |
| JP2008514018A (ja) | 2008-05-01 |
| US7002190B1 (en) | 2006-02-21 |
| CN101432892A (zh) | 2009-05-13 |
| US20060124964A1 (en) | 2006-06-15 |
| TW200614383A (en) | 2006-05-01 |
| WO2006034355A2 (en) | 2006-03-30 |
| JP5090168B2 (ja) | 2012-12-05 |
| KR100961738B1 (ko) | 2010-06-10 |
| CN101432892B (zh) | 2010-08-25 |
| US7491985B2 (en) | 2009-02-17 |
| EP1794806A2 (en) | 2007-06-13 |
| EP1794806B1 (en) | 2014-07-02 |
| WO2006034355A3 (en) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466010B2 (en) | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border | |
| TW200539262A (en) | Methods of base formation in a BiCMOS process | |
| JP4898125B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| US8373236B2 (en) | Semiconductor device and method of manufacturing such a device | |
| TW200537651A (en) | Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof | |
| TW200843101A (en) | Bipolar transistor with silicided sub-collector | |
| TW200818492A (en) | Bipolar transistor with dual shallow trench isolation and low base resistance | |
| TW201125070A (en) | Methods for forming isolated fin structures on bulk semiconductor material | |
| TWI364795B (en) | Method of collector formation in bicmos technology | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS59126671A (ja) | 半導体装置 | |
| CN101221982B (zh) | 异质结双极晶体管及其形成方法 | |
| US20090206449A1 (en) | Stress-modified device structures, methods of fabricating such stress-modified device structures, and design structures for an integrated circuit | |
| TWI343605B (en) | A method of base formation in a bicmos process | |
| CN102347329B (zh) | 半导体元件及其制法 | |
| TW200809980A (en) | Method of manufacturing a bipolar transistor | |
| JP3948290B2 (ja) | 半導体装置の製造方法 | |
| TWI248209B (en) | Structure of a bipolar junction transistor and fabricating method thereof | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3127181U (ja) | 半導体装置 | |
| JP3130330B2 (ja) | 半導体集積回路の製造方法 | |
| TW396428B (en) | A manufacturing method of MOS transistors with the epitaxial layer being as the pull-up source/drain and the compatible manufacturing method of BJT transistor suited for BiCMOS process | |
| JP2004356254A (ja) | 半導体装置、及び同半導体装置の製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JP2006165405A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |