TW567556B - Method for ashing - Google Patents
Method for ashing Download PDFInfo
- Publication number
- TW567556B TW567556B TW091132977A TW91132977A TW567556B TW 567556 B TW567556 B TW 567556B TW 091132977 A TW091132977 A TW 091132977A TW 91132977 A TW91132977 A TW 91132977A TW 567556 B TW567556 B TW 567556B
- Authority
- TW
- Taiwan
- Prior art keywords
- ashing
- patent application
- scope
- item
- ashing method
- Prior art date
Links
- 238000004380 ashing Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910000071 diazene Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 125000000716 hydrazinylidene group Chemical group [*]=NN([H])[H] 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 22
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 235000012431 wafers Nutrition 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 244000062793 Sorghum vulgare Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 210000003746 feather Anatomy 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 235000019713 millet Nutrition 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000009931 pascalization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009489 vacuum treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
567556 、發明說明（1) 【發明所屬之技術領域】 本發明關於一種灰化方法，尤指一種半導體晶圓之灰 化方法，其中半導體基底於一高溫熱盤上烘烤，而硬光阻 可在灰化步驟中侏速地被移除，不致產生突出現象，藉此 縮短灰化製程時間，提昇灰化製程效能，並可以沿用習知 之灰化設備。 【先前技術】 光學微影製释為製作半導體元件之主要步驟之一，基 本上包含有光阻浪旋塗，以於半導體基底上形成一光阻層 ’選擇性地對光陴層曝光，將曝光之光阻層顯影，以得到 所要之光阻層圖案’接著對未被該光阻層圖案覆蓋之半導 體基底表面進行#刻或者摻質的植入，最後，再進行灰化 將作為遮罩之光陴層去除。 習知用以去除，阻層圖案之灰化步驟包含有使用含氧 或氧離子之電漿。首先將電漿導入反應艙内，其内晶圓已 預先以適當之加熱方法於低壓下加熱。由於光阻灰化速率 與溫度成正比’灰化步驟皆在高溫環境中進行。實際上， 在8 0 °c至3 0 0 °C之間’、光阻分子被快速地提昇至活化能態 ，且隨著溫度上并而遞増，而超過3 〇 〇。(：時，活化能則隨 溫度遞減。 特別疋’光卩且囷案的上層部分在離子佈植過程中受轟 擊而改變化學特性/因而變硬。在離子佈植後之灰化步驟需 在如上述高溫下進行，而突出現象即發生在約或更
567556 五、發明說明（2) 、 二Γ ’其中破硬化之光阻層由於硬化光阻層下層部分的墓 ‘ $質的擴張而被破壞。此現象導致晶圓表面的污染，& 外ί Ϊ Ϊ ί 2部的污染，使得生產成本增加並由於需要額 突+製程夺4而使生產力下降。另一方面，若為了避免此 ^出現象而降低灰化溫度則恐降低灰化效率，因為在 处下需要進行較長的製程時間。 俏、、w如圖一所示’習知有以燈絲加熱之灰化設備用以先在 永溫下移除硬光阻層，接著，在高溫下繼續移除剩下 九P且層。 圖二顯不習知離子佈植後之光阻移除方法。首先，起 :步驟（2 1 0 )，氧氣、氮氣、四氟化碳被注入反應艙中， 並維持在1技耳（Torr)至1〇牦耳的低壓。進入第一道灰化 步驟（2 2 0 )，利用燈絲或熱板將半導體基底加熱至1 〇 〇艺至 150C，以移除硬光阻。進入第二道灰化步驟（23〇)，軟光 阻接著被移除。圖二中，編號240代表晶·圓溫度改變，而 編號2 5 0表示由上述反應產生之氣體，藉由上述光阻移除 反應產生之氣體量顯示所移除光阻量。 對於以U ΐ Γ f入之矽基底的灰化亦可使用傳統之 灰化設序的問題在於石夕基底的尺寸越 來越大土也：广增加。且，為維持這樣的設備 ’LU ϊ ί: ί r機械構造。如此，將使得單 位成本相對於生產力增加。 【發明内容】
567556 五、發明說明（3) 本發明之主在於提供一種半導體晶圓的灰化 法、，可有效快速地移除硬光阻而不發生突出現象，並解^ 上述問題。 、 ^發明之另:目的在於提供一種半導體晶圓灰化方 ，可提升灰化效率。 於 2上述S:啸本:明提供一種半導體晶圓灰化 於包土有：第Ί”中矽基底係現場烘烤，期盘 軟光阻以及硬光阻同時灰化。本發明適合於 將 製程，對於劑量離子摻雜矽基底更能顯出^ 人化 ♦相較於習知灰化方法，本發明之灰化^法包含 外增加之現場（i η - s i t u )供烤石夕芙底夕本 額 ^ ^ I, ^ . ^ T 5 ^ 在類似習知方法之真空處理步二-〇所二^ 驟（300-3 )。在灰化步驟（31〇)，其係^ γ體處理步 ( 30 0- 1 )、真空處理步騍f接者現场烘烤步驟 )，藉由電毁可蔣&也驟（3〇0 2)氟體處理步驟（300一3 ；精田览粟可將軟光阻及硬光阻同步去 保所有光阻能被移除乾淨，可在增加一道過 ”、、一 ashing)步驟（320)。 、過灰化（ocer- 内容為3“^^5:::;，本發明之特徵及技術 附圖式僅供參考與說％ i r說明及附圖，然而所 。 u明用，並非用來對本發明加以限制者
第10頁 567556 五、發明說明（4) 【實施方式】 請參閱圖三，本發明之半導體晶圓灰化方法係以圖三 之順序進行。在現場烘烤步驟（3 〇 〇 ），在高壓之反應驗 中’石夕基底被放置在高溫熱板上，軟光阻在熱脹前即已快 速^縮小。更明確地說，基底係在熱板上加熱至2 〇 〇亡至' 3 〇 〇 C兩溫，壓力在1 〇拢耳或更高，並且維持一段時間。 ，場烘烤的時間較佳在5至2 〇秒，然而，實際可視基底狀 態而定，例如植入劑量的多寡。如圖三所示，顯示基底⑽ 度陡昇。 -Λ ^特別注意的是，在劑量摻雜晶圓被放置在高溫熱板上 5秒後，軟光阻隨即緊縮，光阻顏色改變，卻不致產生突 出現j。由於軟光阻部分含有揮發性物質，在進行電漿產 生之前’透過2 0秒或更少的烘烤，應可完全去除此揮發 物質。 在真空處理步驟（ 30 0-2 )，晶圓被置於一高溫熱板 ，反應艙維持在一穩定之真空態下。在此步驟期間熱板料 基底之加熱溫度變化如圖三所示。此步驟之 &羽 知方法，不多贅述。 仃頸似於習 在氣體處理步驟（3〇〇_3)，製程氣體被導 ，同時石夕基底仍置於高溫熱板上，壓力被加至斑反應艙中 相符之程度，i維持在此壓力下。石夕基底被加：2 ::圖三所示。此4,製程氣體可採用與習知 上述步驟中皆未使用電漿：亦即高壓處理步驟（3〇〇
567556 五、發明說明（5) )、真空處理步驟（300-2)以至氣體處理步驟（300-3)。 在灰化步驟（310)中，接著產生電漿，此時置於高溫 熱板上之石夕基底仍處於高溫狀態。大致上，此步驟之製程 條件與習知灰化方法之第二灰化步驟相似，不同之處在於 本發明硬光阻4 1 0與軟光阻4 2 0係在此步驟中被同時移除。 過灰化步驟（320)則是提供一製程上餘裕，此步驟之 製程條件與灰化步驟（3 1 〇 )相同。 此外，從氣體產生圖形（330)看，在光阻移除反應過 程中產生之氣體，化學反應所產生之氣體量在灰化步驟（ 3 1 0 )皆維持在一水準上，而到了步驟（3 2 〇 )即降低，表示 此時光阻層已被完全移除。 圖三顯示矽基底溫度（3 4 0 )在現場烘烤（3 0 0 )階段需快 速昇溫，並且在灰化步驟（3 )維持在高溫。 圖四至圖八顯示本發明移除劑量植入矽基底4 3 0上之 光阻層4 0 0之示意圖。圖四顯示在進行現場烘烤步驟（3 〇 〇 ) 前，光阻400覆於矽基底表面之狀態。圖五顯示在進行現 場烘烤步驟（3 0 0 )前，矽基底4 3 0進行磷、砷或硼等摻質 44 0植入。圖六顯示在植入後，進行現場烘烤之結果，其 中硬光阻410與軟光阻420同時存在於矽基底430上。圖七 顯示硬光阻4 1 0在灰化步驟（3 1 0 )被移除之狀態。圖八顯示 軟光阻420在灰化步驟（310)被移除之狀態。 以下，將藉由圖表數據證實針對劑量摻雜矽基底之灰 化方法是否有任何的突起現象發生。上述證實數據以及結 果之實驗條件列於表一。
第12頁 567556 五、發明說明（6) <表—> HDI晶圓 現場烘烤時 間(秒） 現場烘烤厘力 (Ton) 灰化厘力 (Ton) 甭漿功率 (W) 〇戈 (seem) (seem) 熱板溫度 (C) 結果 31P4^.〇E15 10 760 1.5 1500 2000 200 230/250Ώ70 沒有突 出現象 31P4€.0E15 10 760 1.5 1500 2000 400 230/250Ώ70 沒有突 出現象 31P+8.0E15 10 760 1.5 1500 2000 500 230Ώ50Ώ70 沒有突 出現象 3 IP+8.0E15 10 760 1.5 1500 2000 500 230Ώ50Ώ70 沒有突 出現象 31P+1.0E16 10 760 1.5 1500 2000 500 230Ώ50Ώ70 沒有突 出現象 31P+1.0E16 10 760 1.5 1500 2000 500 230Ώ50Ώ70 沒有突 出現象 75As+3.5E15 10 760 1.5 1500 2000 500 230/250Ώ70 沒有突 出規象 31P+1.0E14 10 760 1.5 1500 2000 500 230Ώ50/270 沒有突 出現象 75As+8.〇E15 10 760 1.5 1500 2000 500 230/250Ώ70 沒有突 出現象 31P+1.0E14 10 760 1.5 1500 2000 500 230Ώ50Ώ70 沒有突 出現象 表一中如壓力、微波、氧氣、H2N2氣體、溫度等測試 條件皆被用來證實是否會發生突出現象。當使用含磷或砷 摻質，在壓力1 5 0 0mTorr、電漿功率1 5 0 0W、氧氣流量2 0 0 0 seem，以及H2N2氣體流量介於200sccm及500sccm之間，不 會有突出（popping)現象發生。
此外，藉由表二及表三，本發明灰化方法亦針對介層 洞蝕刻之基底進行與習知方法之比對，其中習知方法之製 程條件列於表二，而本發明方法之製程條件則列於表三。
第13頁 567556 五、發明說明（7) 由表二及表三可知，本發明方法之製程時間僅為6 〇 秒’而在相同灰化條件下，習知方法需要230秒的時間且 其中該石夕基底亦係可為墊餘刻（pad_etched)基底。 <表二> "灰化歷力 (Ton) 莆漿功率 (W) (seem) N! (seem) 熱板溫度 (C) 製程時囿 (秒） 1 2500 7000 800 250 230 <表三> 現場烘烤壓力 (Τοϊτ) 現埸烘烤時間 (秒） 灰化壓力 (Ton) 莆漿功率 (W) 〇：. (seem) Ν·> (seem) 熱扳溫度 (C) 製程時間 (秒） 760 10 1 2500 7000 SOO 250 60 圖九及圖十顯示在經過上述製程後由掃描式電子顯微 鏡（SEM)照片所拍攝之結果。圖九顯示在習知灰化方法之 後所得之結果，圖十顯示本發明在經過現場烘烤方法之後 之結果。兩張SEM照片皆分辨不出習知方法與本發明方法 有差異。 由此可知，本發明之優點在於由於硬光阻與軟光阻在 熱膨係數上的不一致所造成的突出（popping)現象可藉由 本發明之現場供烤步驟消除及避免，且，在灰化時，硬光 阻與軟光阻係同時被移除。 職是，本發明確能籍上述所揭露之技術，提供一種在 灰化步驟中可快速移除各種光阻之灰化方法，特別是硬光 阻，而不會發生突出（popping)現象。本發明藉由現場烘 烤置於高溫熱板上之劑量植入矽基底，可藉此提昇製程灰 化效能，以及藉由縮短製程時間以降低維護設備之成本。
第14頁 567556 五、發明說明（8) 因此，本發明迥然不同於習知方法，又其内容申請前未見 於刊物或公開使用，誠已符合發明專利要件，爰依法提出 發明專利申請。 惟以上所述僅為本發明之較佳可行實施例，非因此侷 限本發明之專利範圍，故舉凡運用本發明之說明書及圖式 内容所為之等效結構變化，均同理皆包含於本發明之範圍 ，給予陳明。
第15頁 567556 圖式簡單說明 【圖示簡單說明】 圖一為習知矽基底灰化設備之示意圖。 圖二為習知劑量摻雜矽基底之製程溫度順序圖。 圖三為本發明劑量摻雜矽基底之製程溫度順序圖。 圖四至圖八顯示本發明移除劑量植入矽基底上之光阻層之 示意圖。 圖九顯示在習知灰化方法之後所得之S Ε Μ結果。 圖十顯示本發明在經過現場烘烤方法之後之SEM結果。 【圖示中參考號數】 2 1 0起始步驟 230第二道灰化步驟 2 5 0氣體量顯示所移除 300-1高壓處理步驟 300-3氣體處理步驟 3 2 0過灰化步驟 3 4 0矽基底溫度 400光阻層410硬光阻 420軟光阻430矽基底 440摻質 220第一道灰化步驟 2 4 0晶圓溫度改變 阻量 300-2真空處理步驟 3 1 0灰化步驟 3 3 0氣體產生圖形
第16頁
Claims (1)
- 567556 六、申請專利耗圍 【申請專利範圍】 1. 一種灰化方法，包含有： 一現場烘烤步驟，其中矽基底置於一熱板上在1 0拢耳或 吏高之壓力加熱一預定時間； 一真空步驟，其中該矽基底置於該熱板上，並達到一穩 定真空狀態； 一氣體處理步驟，其中預定氣體注入一反應艙；以及 一灰化步驟，其中形成電漿直到所有光阻被去除。 2. 如申請專利範圍第1項所述之灰化方法，其中該熱板之 溫度介於200 °C至300 °C。 3. 如申請專利範圍第2項所述之灰化方法，其中該熱板之 溫度介於230 °C至270 °C。 4. 如申請專利範圍第1項所述之灰化方法，其中該現場烘 烤步驟之該預定時間超過5秒但少於2 0秒。 5. 如申請專利範圍第1項所述之灰化方法，其中該預定氣 體包括氧氣、氮氣、H2N2、臭氧、四氟化碳或上述之組 合。 6. 如申請專利範圍第1項所述之灰化方法，其中該矽基底 係經過劑量離子摻雜。第17頁 5675567·如申請專利範圍第1項所述之灰化方法，其中該石夕基底 係經過介層洞蝕刻之基底。 8 ·如申請專利範圍第1項所述之灰化方法，其中該矽基底 係為墊蝕刻（pad-etched)基底。 9 ·如申請專利範圍第1項所述之灰化方法，另包含有一過 灰化步驟，其中電漿持續形成，即使所有光阻已經在該 灰化步驟中去除。第18頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0021538A KR100379210B1 (ko) | 2002-04-19 | 2002-04-19 | 반도체 웨이퍼 애싱 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200305946A TW200305946A (en) | 2003-11-01 |
| TW567556B true TW567556B (en) | 2003-12-21 |
Family
ID=19720432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091132977A TW567556B (en) | 2002-04-19 | 2002-11-08 | Method for ashing |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20050199262A1 (zh) |
| EP (1) | EP1497856A4 (zh) |
| JP (1) | JP2005523586A (zh) |
| KR (1) | KR100379210B1 (zh) |
| CN (1) | CN100352012C (zh) |
| AU (1) | AU2002348636A1 (zh) |
| TW (1) | TW567556B (zh) |
| WO (1) | WO2003090269A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050071115A (ko) * | 2003-12-31 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 제조 공정에서 에칭 얼룩 제거방법 |
| KR100679826B1 (ko) * | 2004-12-22 | 2007-02-06 | 동부일렉트로닉스 주식회사 | 엠아이엠 영역의 잔류 폴리머 제거 방법 |
| KR100733704B1 (ko) * | 2004-12-29 | 2007-06-28 | 동부일렉트로닉스 주식회사 | 게이트 형성 방법 |
| CN101393842B (zh) * | 2007-09-20 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| KR101049939B1 (ko) * | 2008-02-15 | 2011-07-15 | 피에스케이 주식회사 | 기판 제조 방법 |
| JP5027066B2 (ja) * | 2008-06-27 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| CN101930949B (zh) * | 2009-06-26 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 改善快闪存储器制作工艺中光刻胶涂布缺陷的方法 |
| CN102034757B (zh) * | 2009-09-28 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 用于制造包含公共源极晶体管的半导体器件的方法 |
| CN102290371A (zh) * | 2011-09-01 | 2011-12-21 | 上海宏力半导体制造有限公司 | 接触孔制备过程中光阻的去除方法 |
| CN103853055B (zh) * | 2012-11-28 | 2016-12-28 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 反应腔室烘烤的实时控制方法及装置 |
| CN103681305B (zh) * | 2013-11-29 | 2016-04-27 | 上海华力微电子有限公司 | 一种高能离子注入后的去胶方法 |
| CN110088882B (zh) | 2016-12-14 | 2023-05-26 | 玛特森技术公司 | 与快速热活化工艺相结合的使用等离子体的原子层刻蚀工艺 |
| CN113867110A (zh) * | 2021-09-23 | 2021-12-31 | 上海稷以科技有限公司 | 一种改善高温去胶工艺中光刻胶皱缩的方法 |
| CN115323487A (zh) * | 2022-07-25 | 2022-11-11 | 中国电子科技集团公司第十三研究所 | 衬底表面刻蚀方法及半导体器件 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352157A (ja) * | 1991-05-30 | 1992-12-07 | Toyota Autom Loom Works Ltd | レジスト除去方法 |
| JPH05136340A (ja) * | 1991-11-15 | 1993-06-01 | Nippon Steel Corp | 容量ポリシリコンの形成方法 |
| JPH06177088A (ja) * | 1992-08-31 | 1994-06-24 | Sony Corp | アッシング方法及びアッシング装置 |
| JP3339523B2 (ja) * | 1994-03-17 | 2002-10-28 | 株式会社日立製作所 | アッシング方法 |
| JPH08306668A (ja) * | 1995-05-09 | 1996-11-22 | Sony Corp | アッシング方法 |
| JPH09162173A (ja) * | 1995-12-13 | 1997-06-20 | Fujitsu Ltd | アッシング方法及びアッシング装置 |
| JPH10135186A (ja) * | 1996-10-29 | 1998-05-22 | Sumitomo Metal Ind Ltd | レジストのアッシング方法 |
| JPH1131681A (ja) * | 1997-07-11 | 1999-02-02 | Hitachi Ltd | アッシング方法およびその装置 |
| JPH1167738A (ja) * | 1997-08-18 | 1999-03-09 | Oki Electric Ind Co Ltd | アッシング方法および装置 |
| US6078072A (en) * | 1997-10-01 | 2000-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor |
| JP2000068247A (ja) * | 1998-08-24 | 2000-03-03 | Sharp Corp | レジストアッシング方法およびレジストアッシング装置 |
| US6242350B1 (en) * | 1999-03-18 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Post gate etch cleaning process for self-aligned gate mosfets |
| US6406836B1 (en) * | 1999-03-22 | 2002-06-18 | Axcelis Technologies, Inc. | Method of stripping photoresist using re-coating material |
| WO2001029879A2 (en) * | 1999-10-20 | 2001-04-26 | Mattson Technology, Inc. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| US6409932B2 (en) * | 2000-04-03 | 2002-06-25 | Matrix Integrated Systems, Inc. | Method and apparatus for increased workpiece throughput |
-
2002
- 2002-04-19 KR KR10-2002-0021538A patent/KR100379210B1/ko not_active Expired - Lifetime
- 2002-10-07 US US10/510,602 patent/US20050199262A1/en not_active Abandoned
- 2002-10-07 EP EP02781915A patent/EP1497856A4/en not_active Withdrawn
- 2002-10-07 WO PCT/KR2002/001868 patent/WO2003090269A1/en not_active Ceased
- 2002-10-07 CN CNB028287797A patent/CN100352012C/zh not_active Expired - Fee Related
- 2002-10-07 AU AU2002348636A patent/AU2002348636A1/en not_active Abandoned
- 2002-10-07 JP JP2003586927A patent/JP2005523586A/ja active Pending
- 2002-11-08 TW TW091132977A patent/TW567556B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1497856A1 (en) | 2005-01-19 |
| EP1497856A4 (en) | 2008-04-09 |
| AU2002348636A1 (en) | 2003-11-03 |
| TW200305946A (en) | 2003-11-01 |
| KR100379210B1 (ko) | 2003-04-08 |
| JP2005523586A (ja) | 2005-08-04 |
| CN100352012C (zh) | 2007-11-28 |
| KR20020038644A (ko) | 2002-05-23 |
| CN1625800A (zh) | 2005-06-08 |
| WO2003090269A1 (en) | 2003-10-30 |
| US20050199262A1 (en) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW567556B (en) | Method for ashing | |
| TWI251265B (en) | Method for removing photoresist in semiconductor manufacturing process | |
| TW200924059A (en) | Methods of modifying oxide spacers | |
| TW200947154A (en) | Method of forming thin film pattern for semiconductor device and apparatus for the same | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| TW200428658A (en) | Method for fabricating a gate structure of a field effect transistor | |
| CN1483219A (zh) | 绝缘膜的蚀刻方法 | |
| CN104183470A (zh) | 一种半导体器件的制造方法 | |
| CN110941046B (zh) | 一种soi硅光栅的制作方法 | |
| JP2003197617A (ja) | 炭化ケイ素フィルムからフォトレジスト汚染を低減する方法 | |
| CN101859064B (zh) | 用于形成抗蚀剂图案的方法和用于制造半导体器件的方法 | |
| KR102676539B1 (ko) | 마스크 응력 관리를 통한 향상된 패턴 형성 및 이에 따른 구조체 | |
| CN103681248A (zh) | 一种半导体器件的制造方法 | |
| TW540117B (en) | Method for improving the roughness of the sidewall of a polysilicon layer in an etching process | |
| CN103871869B (zh) | 非感光性聚酰亚胺钝化层的制作方法 | |
| CN1147926C (zh) | 一种半导体衬底和多个晶向半导体衬底的改进的氧化工艺 | |
| TW507268B (en) | Dry-type photoresist stripping for preventing substrate from peeling | |
| JPH0737886A (ja) | 半導体装置の製造方法 | |
| TWI336111B (en) | Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device | |
| TW441004B (en) | Method for forming shallow trench isolation on semiconductor substrate | |
| TWI227044B (en) | Shallow trench isolation process capable of reducing residual | |
| TW440934B (en) | Method for making high pressure metal oxide semiconductor transistor | |
| JP2005517285A (ja) | 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法 | |
| TW425634B (en) | Method for preventing the loss of ions in MOS manufacturing process | |
| TW461024B (en) | A method using nitride material as ultra shallow junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |