[go: up one dir, main page]

TW521439B - Method for making a thin film structure - Google Patents

Method for making a thin film structure Download PDF

Info

Publication number
TW521439B
TW521439B TW090118839A TW90118839A TW521439B TW 521439 B TW521439 B TW 521439B TW 090118839 A TW090118839 A TW 090118839A TW 90118839 A TW90118839 A TW 90118839A TW 521439 B TW521439 B TW 521439B
Authority
TW
Taiwan
Prior art keywords
film
thin film
wiring
manufacturing
sacrificial
Prior art date
Application number
TW090118839A
Other languages
English (en)
Inventor
Mika Okumura
Makio Horikawa
Kiyoshi Ishibashi
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW521439B publication Critical patent/TW521439B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095Interconnects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0307Anchors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Description

A7
5Z1439 五、發明說明(i ) [技術領域] 本發明係關於一種採勇半導體加工技術所形成的薄膜 構造體之製造方法。 [技術背景] 第15、圖係藉由以往之薄膜構造體之製造方法所形成 之薄膜構造體101之剖視圖。薄膜構造體丨〇丨具備有支持 部103,以及由支持部1〇3所支持的浮起部1〇5,並採用導 電材料形成於基板107上p浮起部1〇5係與基板ι〇7隔著 預定間隔而配置r,且自支蔚部103之上部向外突出。 基板107具備有基板本體in、第一絕緣膜U3、配線 115、及第二絕緣膜117。第一絕緣膜113係形成於基板本 體111上。在第一絕緣應113之表面設置有配線115,第 一絕緣膜113之表面和配線115之表面係大致平坦化而無 段差。第一絕緣膜117係覆蓋配線115及第一絕緣膜H3 之表面及側面。但是第二絕緣膜117在配線11 5之表面具 有開口的孔部117a’並在此選擇性地使配線115之表面露 出。在配線115上藉由孔部117a形成支持部103。 第10圖至第14圖係依順序表示以往薄膜構造體之製 程的剖視圖。首先準備基板107。但是,在本階段於基板 107第二絕緣膜117係未具有孔部n7a。然後如第11圖所 示,在第二絕緣膜117上開設孔部11 7a,使配線11 5之表 面選擇性地露出。
V 接著在選擇性地露出之配線115表面上及第二絕緣膜 上,使犧牲膜121成膜。並藉此獲得第12圖所示之構 I ^---------線 C請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) 1 312842 A7 五、發明說明(2 ) 4 °然後從犧牲膜121之矣;7| 姓膜”1 „ 側進行乾式鍅刻,分別在犧 以开,杰幵設開口 121a、在第二絕緣膜117開設孔部117π =固定孔(anchor hole)122,並使配線iΐ5之表面選择 14地路出。藉此獲得第13圖所示之構造。 接著如第14圖所示,在透過固定孔122而露出之基板 107上:犧牲膜121上,利用導電材料形成薄膜層123。 然後,選擇性地去除薄膜層123,藉此圖案化的薄膜 ,層123之殘留部分即形成薄膜構造體1〇卜接著去除犧牲 膜121可獲得第15圖所示之構造。在:薄膜層123之殘留部 刀中嵌入固疋孔122内的部分成為支持部1〇3,位於犧 牲膜121上的部分成為浮起部一 於此種習知之製造方法中,犧牲膜121最好用可輕易 以蝕刻去除的材料來形成,例如採用矽氧化膜。另一方面, 對基板本體111,為了利用容易微細加工的半導體加工技 術,而採用矽基板。而且為了使第一-絕緣膜113易於形成 在石夕基板上,亦在第一絕緣膜113與犧牲膜121同樣採用 化膜。 藉由餘刻方式去除犧牲臈121之際,為使第一絕緣膜 不會被蝕刻,第二絕緣膜11 7係採用對於矽氧化膜之 不易被蝕刻,且容易加工的材料例如矽氮化膜。 然而,由於使用乾式蝕刻形成固定孔122,故乾式蝕 刻之位置偏移時,第二絕緣膜117可能無法充分覆蓋第一 絕緣膜Π3。第16圖係剖視圖,其表示固定孔122偏向圖 中左側而開口後,形成薄膜層丨23,再將薄膜層123圖案 312842 (請先閱讀背面之注意事項再填寫本頁) --------^---------線 經濟部智慧財產局員工消費合作社印製
k紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) 521439 緙濟部智慧財產局員工消費合作社印製
A7 b/ 五、發明說明(3 ) 化之狀態。由於固定孔122之位置偏移使得位置Q處配線 1 1 5上方之第二絕緣膜1 遭到去除。因而於位置Q第一 絕緣膜u 3有可能不會為第二絕緣膜11 7所覆蓋。 對於第16圖所示之構造,進行犧牲膜121之姓刻時, 採用於此·的蝕刻劑,有可能滲入充填固定孔122的薄膜層 123與第二絕緣膜117之間而到達第一絕緣膜ιΐ3。尤其使 用矽氮化膜形成第二絕緣膜117時,因其殘留應力為拉伸 方向,故第二絕緣膜i i 7容易從配線丨丨5之側面剝離。該 剝離會使用於犧牲膜121之蝕刻劑到達第一絕緣膜li3, 而使姓刻到第一絕緣膜1丨3的可能性增大。 ^為了解決如此的問題,應該取較大的對位置偏移之容 限(margin),亦可考量使固定孔122小於配線115之尺寸。 可是減小固定孔122之尺寸時,會使充填該固定孔122之 薄膜層123與配線115之接觸阻力變大,於電氣的特性上 不理想。 又,進行使配線115露出的乾式蝕刻時,如第13周所 示,在犧牲膜121產生角122a。形成固定孔122所用的乾 式#刻之異向性愈高,角122a會更顯著地產生。然後如第 14圖所示,充填固定孔122,且形成覆蓋犧牲膜121的薄 膜層123。因而如第15圖所示,在薄膜構造體1〇1會產生 凹角131於支持部103和浮動部105之間。應力集中於凹 角131,會使損及薄膜構造體ιοί之強度的可能性大增。 [發明之概述] 本發明之目的係提供一種不需去除其他之絕緣膜,即 ^紙張尺度適用中國國家標準(CNS)A4規4 (210 X 297公爱)-^ -JmT'
--------------裝--- (請先閱讀背面之注意事項再填寫本頁) ;π. 丨線- 521439 A7 B7 五、發明說明( 可去除犧牲膜的薄膜構造體之製造方法。又提供一種可防 止入角之產生,而可製造高強度之薄膜構造體的薄膜構造 體之製造方法。 本發明之薄膜構造體之製造方法的第i樣態包括:⑷ 將配線(43、45)選擇性地形成於第一絕緣膜(33)上的涉戰; (b)將具有選擇性地使該配線露出之孔部(47c)的第二絕緣 膜(47)形成於該配線上及該第一絕緣臈上的步驟;將犧 牲膜(51)形成於該第二絕緣膜上的步驟;(d)採用異向性蝕 刻,形成使該犧牲膜殘·存於第一絕緣膜侧的凹部(5ic)之第 一蝕刻步驟;⑷採用等向性㈣,去除殘存於該凹部之該 第一絕緣膜側的該犧牲膜,以形成使該配線露出的面定孔 (52)之第二蝕刻步驟;(f)在該固定孔及該犧牲膜上,以導 電材料形成薄膜層(53)之步驟;以及(g)以㈣方式去除該 犧牲膜的步驟。 第一餘刻步驟(d)係採用例如乾義蝕刻。 根據第1樣態,由於在第一韻刻步隸⑷中採用異向性 蝕刻,故即使犧牲臈較厚時亦容易使固定孔的孔徑及相對 於配線之固定孔的位置正破。又由於第二钱刻製程⑷中採 用等向性餘刻,故可除去可能在第一餘刻步驟中形成的犧 牲膜之角。藉此,可製造無入角,強度高的薄膜構造體。 本發明之薄膜構造體之製造方法的第2樣態,係在第 1樣態的薄膜構造體之製造方法中,該第二絕緣膜(47)係覆 蓋配線(45)表面之緣部(45a)。 根據第2樣,態,即使^步驟(g)去除犧牲膜,亦可減低 '本紙張尺度適用中國國家標準(CNS)A4規格(2107^^Γ----- “凌) 4 312842 ί Ψ--------tr-------- ~請先閱讀背面之注意事項再填寫本頁) ί丨 .線蜂 52,1439 維濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(5 ) 該独刻劑滲入第二絕緣膜及第一絕緣膜之間的可能性。因 此亦可減低蝕刻到第一絕緣膜的可能性。 本發明之薄膜構造體之製造方法的第3樣態,係在第 2樣態的薄膜構造體之製造方法中,於該步驟(…進行使用 對於犧牲膜之蝕刻率比對於該第二絕緣膜高的蝕刻劑之蝕 刻。例如使用氧化膜形成該第一絕緣膜(33)及該犧牲膜 (51),使用氮化膜形成第二絕緣膜(47)。 根據第3樣態,即使應形成固定孔的位置位移時,亦 可減低第二絕緣膜被不必要地独刻的可能性。因此即使於 步驟(g)中去除犧牲媒,亦可減低蝕刻到第一絕緣膜的可能 性。 於本發明中,例如該配線(43、45)係使用摻雜多晶矽 (doped polysilicon)而形成。又例如該薄膜層(53)係使用摻 雜多晶矽而形成。 又於本番明中,在赉驟(f)之後,於步驟(g)之前,復包 括將該薄膜層(53)圖案化之步驟(h)亦可。 又於本發明中,該步驟(e)係不使用遮罩而對該犧牲膜 進行蝕刻。 本發明之目的、特徵、樣態、及優點,藉由以下之詳 細說明及所附圖式,即可更加明白。 [圖式之簡單說明] 第1圖係可應用本發明的薄膜構造體之製造方法的半 導體加速度感測器之要部構成俯視圖。 第2圖係第1圖之A-A剖視圖。 · ^--------^----------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 5 312842 521439 Α7 Β7 圖 五、發明說明(6 ) 第3圖至第9圖係第2圖所示之構造之製程的剖視 第1〇圖至第14圖係依順序表示習知之薄膜構造體之 製程的剖視圖。 第15圖係依習知之薄膜構造體之製造方法所形成的 薄膜構造體之剖視圖。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 第16圖係表示習知之薄膜構遭體之製造方法之問題 點的剖視圖。 [元件符號說明] T i 1 基板 3 感測器部 21 質量體 21a 可動電極部 23 固定構造 23a 固定電極部 23b > 25a 支持部 25 樑 25b 結合部 25c 彈簧部 31 、 111 基杈本體 33 氣化膜 41 > 43 > 45、115配線 45a 緣部 47 氮化膜 47a ' 47b、47c、117a 孔部 51 > 121 犧牲膜 51b 角 51c 凹部 52 ^ 122固定孔 53 > 123 薄膜層 101 ^ 薄臈構造體 103 支持部 105 浮起部 107 基板 113 第1絕緣膜 117 第2絕緣膜 121a 開口 [發明之較佳實施形態] 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 312842 521439
士 ic 部智慧財產局員工消費合作社印製 第1圖係可應用本發明的薄膜構造體之製造方法的半 導體加速度感測器100之要部構成俯視圖。又第2圖係第 1圖之A-A剖視圖。半導體加速度感測器100,具備有作 為感測器基板的基板1,以及形成於該基板1之上方(於第 1圖令紙面正前側),具加速度檢測功能的感測器部3。 如第1圖所示,感測器部3具備有可動之質量體21、 複數個固龙構造'23二£4應複數個樑25。質量體21、固定 L.V 構造23及樑25相當於本發明之薄膜構造體,係採用於導 電材料例如聚石夕摻雜不绅!物例如磷的Γ摻雜聚矽而形成。 質量體21,具有沿著與應檢測的加速度之方向β垂直 的方向C而延伸的複數個可動電極部21a。固定構造23係 具備有沿著方向C而延設的固定電極部23a、以及用以支 持固定電極部23a的支持部23b。固定電極部23a係沿著 方向B互相隔著預定間隔與設置。複數個固定構造23係 藉由該支持部23b連接於配線43、45中任一個。但是本發 明之應用’與固定構造23連接於配線43、45中的那一個 無關。 如第2圖所示,固定電極部233係自基板1隔者預定 間隔D配置而浮起。支持部23b係連接於基板1,更具體 s之在位置A-A係連接於配線45。可動電極部21a與固定 電極部23a 一樣,與基板1相隔預定間隔而配置。 樑25與質量體21 —體形成,在基板j之上方架設質 量體21。各樑25具備有自基板工朝上方突出的支持部 25a,設在質量體21之方向B的端緣的彈簧部2兄,以及 Μ氏張尺度適用中國國家標準(CNS:^_4規格(21() x 297公髮_) 漫) 7 312842 --------------裝— (請先閱讀背面之注意事項再填寫本頁) 訂· .線 521439 A7 五、發明說明(8 ) 用來結合支持部25a及彈簧部…的結合部25卜彈菁部 25c係至少沿方向B彈性地彎曲變形。藉此,使質量體^ 具有沿著方向B的復原力並可移動。支持部25a之一側, 係於其下方與配線4 1相連接。 固定電極部23a及可動電極部21a,係在方向B隔著 間隔交互地配置。施加沿著方向B的加速度於加速度感測 器100時,質量體21會移動,且可動電極部21a和固定電 極部23a之距離會變化。因此藉由採用配線41、43、 從外部測量可動電極#24a和固定電^化部23a作成的靜電 電容,可檢測所施加的加速度。 、 基板1係如第2圖所示,具備有基板3卜氧化膜33、 配線43、45,及氮化膜47。又如第!圖示亦具備有配線 41。氧化膜33設於基板本體31上。氧化臈33之表面平坦, 配線41、43、45形成於氧化膜33上。例如氧化膜33之表 面與配線41、43、45之表面係設定於同一平面上。 乳化膜47係分別覆蓋配線41、43、45及氧化膜33 之表面及侧面。但是氮化膜47具有孔部47a、47b、47c, 在各孔部中,選擇性地使配線41、43、45之表面露出。第 2圖係表示通過孔部47c使支持部23b連接於配線45的情 形。 同樣通過孔部47a、47b使支持部25a、支持部23b分 別連接於配線41、4 3。又,配線4 1係於感測器部3之下 方大面積地露出而形成。 第3圖至第9圖係依製程順序表示製造半導體加速度 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐)' g------7^-- 請 先 閱 讀. 背 面 之 注* 事1 項 再 填 寫 本 頁 I I 訂 線 經濟部智慧財產局員工消費合作社印製 52J439 五、發明說明(9 ) 感測器101的方法之剖視圖,其表示相當第】圖
之位置剖面。 A_A 首先,準備基板本體3卜並在其上形成氧化膜33。美 板本體31係例如採用作為半導體的矽而形成,氧化骐^ 係藉曲基板本體31之熱氧化而形成。配線41、43、45係 例如藉由下列步驟而形成。首先於應形成配線41、43、〇 的區域設置凹部於氧化膜辞33。將該凹部之深度左右厚度的 導電材料,例如摻雜多晶矽予以成膜,並再加以圖案^成 為寬度比凹部之寬度窄的圖案。藉由此等之處理,使殘存 的摻雜多晶矽成為配線4 i、4 3、4 5,而選擇性地使它們形 成於氧化膜33上。接著在氧化膜33及配線41、43、45 上开>成氮化膜47,可獲得第3圖所示之構造。但在位置 A_ A不存在有配線41,故配線41未出現於第3圖至第8 圖中。 ^ 經濟部智慧財產局員工消費合作社印製 接著以#刻方式將氮化膜47選擇性地去除,並將孔部 47c形成於氮化膜47,而獲得第4圖所示之構造。由於後 述之理由,孔部47c最好覆蓋配線45之表面之緣部453。 孔部47a、,47b亦可同樣地形成。 藉由孔部47c在露出的配線45之表面上,及氮化膜 47上形成犧牲膜51;而獲得第5圖所示之構造。犧牲膜 4 1係例如採用氧化膜,PSG(phospho silicate glass)膜或 BPSG(boro-phospho silicate glass)膜來开{成。 接著,於應形成支持部25a、23b的位置,對犧牲膜 5 1施以乾式蝕刻,以選擇性地將其一部分去除。在位置 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 312842 521439 A7 _B7 五、發明說明(10) A-A形成有應連接於配線45的支持部23b,故於第6圖中 並不是在配線43之上方,而是在配線45之上方形成凹部 51c。在凹部51c之下方(氧化膜33側)使犧牲膜51殘存厚 度d(>0)。亦即,在本發明中對犧牲膜51的乾式蝕刻,係 使犧牲膜51殘存而結束。如此的乾式餘刻係使用圖案蝴 光阻(resist)來作為遮罩,並可藉由控制蚀刻時間來實行。 藉由前述乾式蝕刻,在凹部51c之旖圍產生角51b。角5ib 係該乾式蝕刻之異向性愈高,愈顯著地產生。 其-人’對殘存於凹部51c下方的犧牲膜51進行濕式姓 刻。該濕式蝕刻係例如以在凹部5 i c開口的圖案化的光阻 (未圖示)作為遮罩來進行。藉此,如第7圖所示,形成使 配線45露出的固定孔52。於孔部47a、47b亦同樣地形成 有固定孔。 在進行該濕式蝕刻之際,由於其過度蝕刻角51b亦會 被去除。角51b係該濕式蝕刻之等同性愈高,愈可顯著地 去除。犧牲膜51例如以氧化膜而形成,故最好進行採用對 氧化膜之钱刻率比對氮化膦高的蝕刻劑之濕式蝕刻。藉 此,即使在去除殘存於凹部5lc下方的犧牲膜51的遮罩產 生位置偏移,亦可避免對氮化膜47的過度蝕刻。 或者,該濕式勉刻不使用遮罩來進行亦可。殘存於凹 部51c下方的犧牲膜51之膜厚,係比其他位置‘之犧牲膜〗 5 1的膜厚薄,故即使形成固定孔52,亦可在配線45之上 方以外處殘留犧牲臈51。 接著,如第8圖所示,在透過殘存的犧牲膜51、固定 (請先閱讀背面之注音承項再填寫本頁) --------^---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) 10 312842 521439
孔52而路出的基板i上形成薄膜層”。薄膜層μ之膜厚, 發明說明( 聚濟部智慧財庫居員工消費合作社印製 係例如比犧牲膜51之臈厚為厚。在此情況下,固定孔52 係由薄膜層53所充填。 接I ^第9圖所示,選擇性地去除薄膜層53而加以 .圖案化,並藉由薄膜層53所殘留的部分形成質量體21、 標2 5及固定雷搞,2 木 、疋電極23。為了上述目的,薄膜層53係採用導 、電材料例如摻雜多晷石夕而形成。嵌人固定孔W内的部分 之薄膜層53會成為支持部23b,位於犧牲膜51上的部分 之薄膜層53會成為固^婁極部23a #支持部35a、質量體 21、彈簧部25c、結合部2外亦可同樣地由薄膜層53形成。 然後,去除犧牲膜51,可獲得第!圖及第2圖所示之 構造。 t 如以上所述之本發明,例如在位置A-A處,將固定孔 52開口而使配線45露出之際,採用第一及第二蝕刻步驟。 亦即,採用乾式餘刻作為第一餘刻步驟,以形成犧牲膜5 i 殘存於下方(氡化膜33側)之凹部51<第6圖p此時,如 採用異向性局之乾式蝕刻,則即使犧牲膜5 1較厚,亦可輕 易地使固定孔52的孔徑及固定孔52相對於配線45的位置 正確。 第一钱刻步驟係將殘存於凹部51c下方的犧牲膜51 去除。藉此,與預先在氮化膜47開口的孔部47c 一起形成 固疋孔52(第7圖)。於第一蝕刻步驟中形成的角51b,可 藉由在第一 #刻步驟中採用等向性高的濕式蝕刻來加以去 除。 ¥氏張尺度適用中國國家標準(CNS)A4規格⑵G 49?公) --- 11 312842 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 521439 A7 ------- R7 —_ 五、發明說明(12 ) ’— -~— ^ 姓亥i步驟中,可採用對氧化膜之姓刻率比對氮 门的餘刻劑。因而於第二钱刻步驟中即使餘刻位置偏 移’亦可使氮化臈47被過度㈣的可能性顯著地降低。而 且由於孔部47C I蓋配線45之表面之緣冑45a,因此在去 除犧牲膜51的钱刻之際(第9圖、第2圖),可使該餘刻劑 滲入氮化膜47和氧化膜33之間的可能性顯著地降低。亦 即因去除犧牲臈5 1的蝕刻而蝕刻到氣化據3 3的可能性 會顯著地降低。 再者’由於在第二、蝕刻步驟中妾除角51b,故於技術 背景所述的入角131不會形成於薄膜構造體。藉此,可製 造強度高的薄膜構造體。 雖已將本發明詳細地說明,但上述的說明僅為所有的 樣態令之例示而已,本發明並不限定於此。未被例示的無 數個變形例’只要不脫離本發明之範圍皆可思及得知。 --------訂---------線 IAW (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 312842 I I I I I lii — — 111 — — — — — —

Claims (1)

  1. 521439 ττ A8 B8 C8 D8 六、申請專利範圍 1· 一種薄膜構造體之製造方法,包括: (a) 將配線選擇性地形成於第一絕緣膜上的步驟; (b) 將具有選擇性地使前述配線露出的孔部之第二 絕緣膜’形成於前述配線上及前述第一絕緣膜上的步 :驟; (c) 將犧牲膜形成於前述第二絕緣膜上之步驟; (d) 採用異向性蝕刻^形成使前述犧牲臈殘存於前 述第一絕緣膜側的凹部之第一蝕刻步驟; (e) 採用等向性蝕刻,去除殘夸梦前述凹部之前述 第一絕緣膜側的前述犧牲膜,形成使前述配線露出的固 定孔之第二蝕刻步驟; (f) 以導電材料在前述固定孔及前述犧牲膜上形成 薄膜層的步驟;以及 (g) 以蝕刻方式去除前述犧牲膜的步驟。 2·如申請專利範圍第丨項之薄膜構造體之製造方法,其 中,採用乾式蝕刻作為前述步驟(d)之異向性蝕刻。 3. 如申請專利範圍第χ項之薄膜構造體之製造方法,其 中,前述第二絕緣膜係覆蓋前述配線之表面的緣部。 4. 如:請專利範圍冑3項之薄膜構造體之製造方法,其中 於前述步驟⑷’進行採用對犧牲膜之姓料比對第二 |絕緣膜局的姓刻劑之钱射。 5. 如申請專利範圍第4項之薄膜構造禮之製造方法,其 中,前述第一絕緣膜及前述犧牲膜係採用氧化旗而形 成,前述第二絕緣係採用氮化膜而形成。 本紙張尺度朝t㈣家標準(CNS)A伐袼(210^7^57 312842
    !!!裝 i 1 (請先閲讀背面之注意事項再填寫本頁) t^J· 線- 521439 A8B8C8D8 六、申請專利範圍 6. 如申請專利範圍第1至5項中任一項之薄膜構造體之製 造方法,其中,前述配線係採用摻雜多晶矽而形成。 7. 如申請專利範圍第1至5項中任一項之薄膜構造體之製 造方法,其中,前述薄膜層係採用摻雜多晶矽而形成。 8. 如申請專利範圍第1至5項中任一項之薄膜構造體之製 造方法,其中,前述步驟(f)之後,步驟(g)之前,復包 括(h)將前述薄膜層厨案化的製程^ 9. 如申請專利範圍第1至5項中任一項之薄膜構造體之製 造方法,其中,前述步驟(e)係不使用遮罩而對前述犧 牲膜進行蝕刻。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 14 312842
TW090118839A 2001-08-01 2001-08-02 Method for making a thin film structure TW521439B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/006639 WO2003015183A1 (en) 2001-08-01 2001-08-01 Method for manufacturing thin-film structure

Publications (1)

Publication Number Publication Date
TW521439B true TW521439B (en) 2003-02-21

Family

ID=11737613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090118839A TW521439B (en) 2001-08-01 2001-08-02 Method for making a thin film structure

Country Status (7)

Country Link
US (1) US7041593B2 (zh)
JP (1) JPWO2003015183A1 (zh)
KR (1) KR100598653B1 (zh)
CN (1) CN1221035C (zh)
DE (1) DE10196678B4 (zh)
TW (1) TW521439B (zh)
WO (1) WO2003015183A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581485B2 (ja) * 2003-08-01 2010-11-17 ヤマハ株式会社 加速度センサおよびその製造方法
US7071017B2 (en) 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration
JP4772302B2 (ja) * 2003-09-29 2011-09-14 パナソニック株式会社 微小電気機械システムおよびその製造方法
JP5446107B2 (ja) 2008-03-17 2014-03-19 三菱電機株式会社 素子ウェハおよび素子ウェハの製造方法
CN108002342B (zh) * 2016-10-31 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP2022099428A (ja) 2020-12-23 2022-07-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 犠牲層の上部を除去する方法、それに用いられる犠牲溶液および酸性水溶液

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5789243A (en) 1980-11-26 1982-06-03 Seiko Epson Corp Fabrication of semiconductor device
JPH02224336A (ja) 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
JP2773460B2 (ja) * 1991-03-05 1998-07-09 日本電気株式会社 半導体加速度センサ
JPH0555217A (ja) * 1991-08-22 1993-03-05 Nec Corp 半導体装置の製造方法
JPH06224191A (ja) * 1993-01-25 1994-08-12 Mitsubishi Electric Corp 半導体の製造方法
US5464794A (en) * 1994-05-11 1995-11-07 United Microelectronics Corporation Method of forming contact openings having concavo-concave shape
US5550090A (en) 1995-09-05 1996-08-27 Motorola Inc. Method for fabricating a monolithic semiconductor device with integrated surface micromachined structures
JPH09199474A (ja) 1996-01-12 1997-07-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
JP3893636B2 (ja) * 1996-03-27 2007-03-14 日産自動車株式会社 微小機械の製造方法
KR980005564A (ko) 1996-06-27 1998-03-30 김주용 반도체 메모리 장치의 전하저장전극 형성 방법
JPH10214816A (ja) 1997-01-28 1998-08-11 Sony Corp 半導体装置の製造方法及び半導体装置の容量素子の製造方法
JP4000615B2 (ja) * 1997-03-21 2007-10-31 日産自動車株式会社 微小機械の製造方法
KR19990003106A (ko) 1997-06-24 1999-01-15 윤종용 반도체 장치의 콘택 및 배선 형성 방법
US6167761B1 (en) * 1998-03-31 2001-01-02 Hitachi, Ltd. And Hitachi Car Engineering Co., Ltd. Capacitance type pressure sensor with capacitive elements actuated by a diaphragm
US6228275B1 (en) * 1998-12-10 2001-05-08 Motorola, Inc. Method of manufacturing a sensor
US6503827B1 (en) * 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
US6444574B1 (en) * 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
US7071017B2 (en) * 2003-08-01 2006-07-04 Yamaha Corporation Micro structure with interlock configuration

Also Published As

Publication number Publication date
US7041593B2 (en) 2006-05-09
DE10196678B4 (de) 2008-07-31
CN1468450A (zh) 2004-01-14
US20040020897A1 (en) 2004-02-05
KR20030059167A (ko) 2003-07-07
DE10196678T5 (de) 2004-04-22
JPWO2003015183A1 (ja) 2004-12-02
CN1221035C (zh) 2005-09-28
WO2003015183A1 (en) 2003-02-20
KR100598653B1 (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
JP3352457B2 (ja) 半導体加速度センサーおよびその製造方法
JPH0135495B2 (zh)
JP7772148B2 (ja) 圧電素子、圧電装置
TW521439B (en) Method for making a thin film structure
JPH06216085A (ja) 半導体装置のコンタクトホール形成方法
US20090116675A1 (en) Mems diaphragm structure and method for forming the same
TW517266B (en) Substrate and method for making same, and thin film structure
JPH11230985A (ja) 半導体力学量センサ
CN100355057C (zh) 电极构造、薄膜构造体的制造方法
TW536733B (en) Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby
JPS59155128A (ja) 半導体装置の製造方法
JPH07167725A (ja) 静電容量型圧力センサとその製造方法
JP2005337956A (ja) 物理量センサとその製法
US20070128757A1 (en) Method for forming comb electrodes using self-alignment etching
JP2007242462A (ja) メカニカルスイッチ
KR970063719A (ko) 고융점 금속 기억 전극을 가진 개선된 기억 커패시터 및 그 제조방법
JPH10284771A (ja) 微小装置の製造方法および微小装置
JP4994096B2 (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JP4174761B2 (ja) 機構デバイスの製造方法及び機構デバイス
WO2004068591A1 (ja) 半導体装置の製造方法及び加速度センサ
JPS5834981A (ja) 圧電薄膜形電気−機械的変位変換素子の製造方法
TW405257B (en) Stacked capacitor and method for fabricating the same
JP4366853B2 (ja) メンブレンの製造方法
JP2001304995A (ja) 半導体圧力センサおよびその製造方法
JPH07183251A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent