TW515097B

TW515097B - Compound semiconductor hall sensor and process for fabricating same

Info

Publication number: TW515097B
Application number: TW090120275A
Authority: TW
Inventors: Lyndee Hilt; Jamal Ramdani
Original assignee: Motorola Inc
Priority date: 2000-08-18
Filing date: 2001-08-17
Publication date: 2002-12-21
Also published as: AU2001279196A1; WO2002016955A2; WO2002016955A3

Description

515097 A7 B7 五、發明説明（1 ) 本申請書已經在美國以專利‘申請書序號09 = 642558在 2000年8月18號提出申請。發明範圍本發明大致上與半導體結構和裝置及其製造方法相關，且更特定地與使用合成半導體薄膜，例如銦砷化物（InAs) 和/或鎵砷銻化物（GaAsSb)薄膜增長在單晶矽半導體基材上之霍耳感測器之製造及使用相關。

裝發明背景

線絕大多數之半導體個別裝置和積體電路係由矽所製造，至少一部份是因爲便宜、南品質之早晶碎基材之可得性。例如被稱爲合成半導體材料之其他材料具有包括使這些材料比某些形式之半導體裝置較具優勢之比矽寬之能階差和 /或較高之遷移率或直接能階差之物理屬性。不幸地，合成半導體材料通常比矽要貴的多且不能如矽之大晶圓之可得。砷化鎵（GaAs)，最容易得到之合成半導體材料，只在約1 50毫米（mm)直徑之晶圓可得。相反地，矽晶圓可到約 300毫米可得，且在200毫米係爲廣泛地可得。150毫米之 GaAs晶圓比他們之矽對應物貴上許多倍。其他合成半導體材料之晶圓甚至更不可得且比GaAs要更昂貴。因爲合成半導體材料之需要特性和因爲以其大塊形式之現在通常之高成本和低可得性，已經有許多年企圖增長合成半導體材料之薄膜在異質基材上。爲了達成合成半導體材料之最佳特性，然而，需要高晶矽品質之單晶矽薄膜。已經企圖，例如，增長單晶矽合成半導體材料之層在鍺、 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（2 ) 矽及許多絕缘體上。大致上這些企圖都不成功，因爲在寄主晶體和增長晶體之間之晶格不符導致低晶矽品質之合成半導體材料之產生薄膜。假如高品質單晶矽合成半導體材料之大面積薄膜可以以低成本得到，許多的半導體裝置可以有利地以比製造這樣之裝置在合成半導體材料之大塊晶圓上或是以這樣材料之磊晶薄膜在合成半導體材料之大塊晶圓上還低成本之薄膜製造。此外，假如可以實現高品質單晶矽合成半導體材料之薄膜在如矽晶圓之大塊晶圓上，可以達成例如，舉例來説，光電裝置，例如雷射二極體、發光二極體、光二極體或是異質接合穿燧裝置，其利用矽和合成半導體材料兩者之最佳性質。霍耳裝置，例如，霍耳感測器，通常爲使用於偵測磁場之四極裝置。在典型之霍耳感測器中，半導體層具有用以在經過半導體層之第一方向中通過電流之兩電極及兩額外電極用以偵測與在當被偵測之磁場通過半導體層時之電流橫切之電壓。當成本最重要時，霍耳感測器通常使用η-形式之矽及 GaAs於較高溫度能力，因爲其較大能階差。此外，inAs、銦銻化物（InSb)及其他半導體材料獲得普及性因爲其較高載子遷移率，導致矽霍耳感測器之通常10-20 k赫茲上之較大敏感性及頻率響應能力。例如，InAs霍耳感測器具有對溫度不甚依賴之輸出電壓、對於脈衝電壓噪音有好之穩定性、低補償偏移及低噪音性質於低磁場感測。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝玎

線 515097 A7 B7 五、發明説明（3 ) 因爲發展中_之電子工業，對於霍耳感測器之需求快速地成長。隨著需求增加，需要對於高度敏感性，在廣泛之溫度範圍下有大之電子遷移率之材料。霍耳感測器材料與半導體基材之相容性係爲重要的，因爲霍耳感測器通常使用在包括其他半導體基材之整合裝置中。InAs係爲用於使用在霍耳感測器中之良好材料，因爲其與其他III-V合成半導體材料比較起來之高電子遷移率。過去使用InAs之一困難點係爲，然而，缺乏其晶格與InAs相符以致能高品質InAs 薄膜之增長之絕緣基材。例如，藉由分子光束磊晶（MBE) 增長之現有InAs薄膜在GaAs上呈現7%之晶格不符，其產生許多不適之差排在InAs/GaAs介面，因此降低InAs薄膜之電子性質，例如電子遷移率。因此，存在一半島體結構之需要，其提供高品質單晶矽合成半導體薄膜，例如InAs，在另一單晶石夕材料，例如 GaAs或矽之半導體基材及用以製造這樣結構之製程。圖式簡述本發明藉由範例之方式説明但不限制在隨附之圖式，其中相似參考編號指示相似元件，且其中：圖1 -3以剖面，概要地説明根據本發明之許多具體實施例之裝置結構；圖4以圖說明在最大可獲得薄膜厚度與在寄生晶體與增長之晶體結構覆蓋層之間之晶格不符之間之關係；圖5説明包括單晶矽容納緩衝區層之結構之高解析度傳輸電子微圖； -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（4 ) 圖6説明包括單晶石夕容納緩衝區層之結構之X射線繞射光譜；圖7説明包括非晶石夕氧化物層之結構之高解析度傳輸電子微圖；圖8説明包括非晶碎氧化物層之結構之X射線繞射光譜；圖9以剖面，概要地説明根據本發明之一具體實施例之單一積體電路；以及裝圖10 -11以剖面，概要地説明根據本發明之尚一例示之具體實施例之裝置結構。熟悉此技藝之人士將會了解在圖中之元件爲了簡單性和清楚性而説明，所以不需要依比例緣畫。例如，在圖中某些元件之尺寸可能相對於其他元件誇大以幫助增進對本發明之具體實施例之了解。圖式之詳細説明

線本發明提供其減少在InAa和底下絕緣基材之間之晶格不符到少於約2%之樣板且提供一種增長InAs在半導體基材或層上之方法，藉此允許霍耳感測器與互補金氧化矽積體電路之單一整合。圖1以剖面，概要地説明根據本發明之具體實施例之半導體基材20之一部份。半導體基材20包括單晶矽基材22、包括單晶矽材料之容納緩衝區層24、及單晶矽合成半導體材料之層26。在此上下文中，詞“單晶矽”具有通常使用在半導體業中之意義。該詞係指單晶體或是基本上是單晶體之材料且包括這些具有通常在矽或是鍺或是矽和鍺混合物本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A7 B7 五、發明説明（5 ) 之基材中發現之相對小數目之瑕疵，如差排等等之材料，及通常在半導體業經常發現之這樣材料之磊晶層。根據本發明之一具體實施例，基材20也包括位在基材22 和容納緩衝區層24之間之非晶矽中間層28。基材20也可能包括在容納緩衝區層和合成半導體層26之間之樣板層30。如同將會在下面解釋地更完全，樣板層幫助起始合成半導體層在容納緩衝區層上之增長。非晶矽中間層幫助釋放在容納緩衝區層之壓力且藉此，幫助高晶矽品質之容納緩衝區層之增長。根據本發明之具體實施例，基材22係爲最好是大直徑之單晶矽半導體晶圓。該晶圓可以是從週期表之IV群來之材料且最好係爲從IVA群中來之材料。IV群半導體材料之例子包括矽、鍺、混合之矽及鍺、混合之矽及碳、混合之矽、鍺和碳等等。偏好地，基材22係爲包含矽或是鍺之晶圓且最好係爲使用在半導體業中使用之高品質單晶矽矽晶圓。容納緩衝區層24較佳爲單晶矽氧化物或是氮材料磊晶增長在底下之基材上。根據本發明之一具體實施例，在層 24增長期間，藉由基材22之氧化，增長非晶矽中間層28在基材22上，在介於基材22和該增長之容納緩衝區層之間之介面。非晶矽中間層作爲釋放否則可能出現在單晶矽容納緩衝區層之壓力，其源起於基材及緩衝區層之晶格常數之差異。當在此使用時，晶格常數係指在表面平面中所測量之單元之原子間之距離。假如這樣壓力並沒有被非晶矽中間層所釋放，該壓力可能導致在容納緩衝區層之晶矽結構 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝玎 t 515097 A7 B7 五、發明説明（6 ) 中之瑕戚。在容納緩衝區層之晶石夕結構中之瑕症，接著，可能使得達成在單晶矽合成半導體層26中之高品質晶矽結構係爲困難的。容納緩衝區層24較佳爲選擇其與底下基材和與覆蓋之合成半導體材料之晶矽相容性之單晶矽氧化物或是氮材料。例如，該材料可能係爲具有晶格結構基本上與基材和/或相繼地應用之半導體材料相符之氧化物或氮化物。適合於容納緩衝區層之材料包括金屬氧化物，例如驗土元素鈇酸鹽、鹼土元素錘酸鹽、鹼土元素铪酸鹽、鹼土元素鈕酸鹽、鹼土元素釕酸鹽、鹼土元素鈮酸鹽、鹼土元素釩酸鹽、鈥鈣礦氧化物例如驗土元素以錫爲基礎之鈥#5礦、鑭铭酸鹽、鑭銳氧化物和亂氧化物。此外，許多氮氧化物，例如鎵氮化物、鋁氮化物及硼氮化物，也可使用於容納緩衝區層。雖然鳃釕酸鹽係爲導體，但大多數這些材料係爲絕緣體。通常，這些材料係爲金屬氧化物或是金屬氮化物，且更特定地，這些金屬氧化物或氮化物通常包括至少兩不同金屬元素。在某些特定應用中，該金屬氧化物或是氮化物可能包括三或是更多不同之金屬元素。非晶碎介面層28較佳爲藉由基材22表面之氧化形成之氧化物且最好由矽氧化物所組成。層28之厚度足夠釋放造成基材22和容納緩衝區層24之晶格常數間之不符之壓力。通常，層28具有在接近0.5-5奈米範圍中之厚度。當需要特別半導體基材時，可以從任何IIIA和VA群元素 (III-V半導體合成物）、混合之m-γ合成物、Π(Α或B)和本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 515097 A.7 B7 五、發明説明（7 ) VIA群元素（II-VI半導體合成物）及混合之π-νΐ合成物中選擇層26之合成半導體材料。範例包括嫁砰化物（GaAs)、嫁銦砷化物（GalnAs)、鎵鋁砷化物（GaAlAa)、銦嶙化物 (InP)、鎘硫化物（CdS)、鎘汞碲化物（CdHgTe)、鋅硒化物 (ZnSe)、鋅硫硒化物（ZnSSe)等等。適合之樣板材料化學地黏合至容納緩衝區層24之表面在選擇之地方，且提供地點用以相繼之合成半導體層26之磊晶增長之成核。樣板30適合之材料在下面討論。圖2以剖面，説明根據本發明之一進一步具體實施例之半導體結構40之一部份。結構40相似於先前描述之半導體結構2 0，除了額外缓衝區層3 2位於容納緩衝區層2 4和單晶矽合成半導體材料26之層之間。特定地，額外緩衝區層係位於合成半導體材料之樣板層3 0和覆蓋層之間。當容納緩衝區層之晶格常數不能合適地符合覆蓋之單晶矽合成半導體材料層時’由半導體或是合成半導體材料形成之額外緩衝區層作爲提供晶格補償。圖3以剖面，概要地説明根據本發明之另一例示具體實施例之半導體結構34之一部份。結構34相似於結構20，除了結構34包括非晶矽層36，而不是容納緩衝區層24和非晶矽介面層28和額外半導體層38。如同在下面解釋地更詳細，非晶矽層3 6可以由首先以相似於上述之方式，形成容納緩衝區層和非晶矽介面層而形成。單晶秒半導體層38之後（藉由系晶增長）形成以覆蓋該單晶碎容納緩衝區層。該容納緩衝區層之後暴露至回火製 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（8 ) 程以轉換該單晶矽容納緩衝區層至非晶矽層。以此方式♦ 成之非晶矽層36包括從容納緩衝區和介面層兩者來i材料’其中該非晶碎層可能或不會汞齊化。因此，声％了乂包含一或是二非晶矽層。在基材22和半導體層38之間之非晶石夕層36之形成（相繼於層38之形成）釋放在層22和％間之壓力且提供眞的相容基材於相繼製程一例如，合成半事㈣層26之形成。一起與圖1和2之先前描述之製程係適合用於增長單晶梦合成半導體層在單晶秒基材上。然而，與圖3一起描述之包括轉換單晶矽容納緩衝區層至非晶矽氧化層之製程，較佳用於增長單晶矽合成半導體層，因爲其允許任何在層％之壓力被釋放。㈢半導體層38可以包括在本申請書中描述之與合成半導體材料層26或是額外緩衝區層32相關之任何材料。例如，層 3 8可以包括單晶矽…群或是單晶矽合成半導體材料。根據本發明之一具體實施例，半導體層38作爲在層36形成期間之回火覆蓋且作爲於隨後半導體層26形成之樣板。因此’層38最好足夠厚以提供合適之樣板於層26之增長 (至少一單層）和足夠薄以允許層38形成基本上沒有瑕疵之單晶碎半導體合成物。根據本發明之另一具體實施例，半導體層38包括其足夠厚以形成在層38内之裝置之合成半導體材料（例如，在上討論關於合成半導體層26時之材料）。在該情況下，根據本發月之半導體結構並不包括合成半導體層26。換句話 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐） 515097 A7 B7 五、發明説明（9 ) 説，根據該具體實施例之半導體結構僅包括一合成半導體層配置在非晶矽氧化層36之上。下面非限制之説明範例説明根據本發明之許多選擇之具體實施例之有用於結構20、40和34中之許多材料結合。這些範例僅爲説明性且並不指本發明限制於這些説明性之範例0 範例1 根據本發明之一具體實施例，單晶矽基材22係爲在（100) 方向之矽基材。矽基材可以是，例如，通常用於製造互補金氧半導體（CMOS)積體電路中之具有約200-3 00奈米直徑之矽基材。根據本發明之此具體實施例，容納緩衝區層24 係爲3ι:ζΒα1-ζΊΠ03，其中z範圍從0至1，之單晶矽層，而非晶碎中間層係爲碎氧化物層（SiOx)形成在碎基材和容納緩衝區層之間之介面。選擇Z之値以獲得緊密地符合相繼形成之層26之相對應晶格常數之一或更多晶格常數。該容納緩衝區層可以具有約2至約100奈米（nm)之厚度且較佳具有約10奈米之厚度。通常，需要容納緩衝區層厚度足夠厚以將合成半導體層與基材隔離以獲得需要之電氣和光學性質。比100奈米後之層通常提供很少之額外好處且同時不需要地增加成本；然而，假如需要的話，可以製造較厚之層。矽氧化物之非晶矽中間層可以具有約0.5-5奈米厚度且最好是約1.5-2.5奈米之厚度。根據本發明之該具體實施例，合成半導體材料層26係爲具有約1奈米至約100微米厚度之鎵砷化物（GaAs)或是鋁鎵 12 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（1〇 ) 砷化物（AlGaAs)之層且最好約0.5微米至10微米之厚度。爲了方便鎵坤化物或是鋁鎵砷化物之磊晶增長在單晶矽氧化物上，藉由覆蓋矽氧化物層形成樣板層。該樣板層最好爲欽-坤、鐵-氧-碎、魏-嫁-氧或總-|g-氧之1-10之單層。藉由較佳範例之方法，鈦-砷或是鳃-鎵-氧之1 -2單層已經顯示成功地增長鎵珅化物層。範例2 根據本發明之尚一具體實施例，單晶矽基材22係爲如上所述之碎基材。容納緩衝區層係爲立方晶系或立方晶系相位之锶或鋇結酸鹽或是铪酸鹽之單晶氧化物，其具有矽氧化物之非晶矽中間層形成在矽基材和容納缓衝區層間之介面。該容納緩衝區層具有約2-100奈米之厚度，且最好具有至少5奈米之厚度以確保合適之晶矽和表面品質且其由單晶矽 SrZr03、BaZr03、SrHf03、BaSn03 或 BaHF03 形成。例如，BaZr03之單晶矽氧化物層可以在約700°C之溫度增長。產生之晶矽氧化物之晶格結構呈現相對於基材矽晶格結構之4 5度旋轉。由這些锆酸鹽或是铪酸鹽材料形成之容納緩衝區層係適合於合成半導體材料在銦麟化物（InP)系統中之增長。合成半導體材料可以是，例如，銦辨化物（InP)、銦嫁砰化物 (InGaAs)、鋁銦砷化物（AllnAs)或是鋁鎵銦砷磷化物 (AlGalnAsP)，其具有1.0奈米至1〇微米之厚度。此結構之適合樣板係爲錘-砷（Zr-As)、錘-磷（Zr-P)、铪-砷（Hf-As)、給-嶙（Hf-P)、鳃·氧-砷（Sr-0-As)、鳃-氧-蹲（Sr-0-Ρ)、鋇- -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝訂

515097 A7

__ B7 T發明説明（11 ) ：~" 乳=申（Ba-0-As)、銦-總_氧（In_Sr-〇)或是鋇_氧_鱗（np) 且最好爲這些材料其中之一之卜2單層。藉由用於鋇錘酸鹽容納緩衝區層之範例之方法，該表面以锆之^單層結束，隨後沉積砷之1-2單層以形成锆_砷樣板。從銦磷化物系統來之合成半導體材料之單晶矽層之後增長在樣板層上。該合成半導體材料之產生之晶格結構呈現相對於容納缓衝區層晶格結構45度旋轉和對（1〇〇)InP之晶格不符少於 2.5%且最好少於約1 〇〇/〇。範例3 根據本發明之尚一具體實施例，提供一結構，其適合用於II-VI群材料之磊晶薄膜之增長以覆蓋矽基材。該基材最好係爲如上所述之石夕晶圓。合適之容納緩衝區層材料爲 3]^：^1^丁丨〇3，其中又範圍從〇至1，其具有2-1〇〇奈米之厚度且最好是約5-15奈米之厚度。Π_νι合成半導體材料可以是’例如，鋅硒化物（ZnSe)或是鋅硫硒化物（ZnSSe)。於此材料系統之合適樣板包括鋅-氧（Zn-O)之1-1〇單層，相繼以鋅之多餘之1-2單層，相繼以鋅之硒化在表面上。或者，樣板可以是，例如，鳃-硫（8卜幻之^0單層，繼之以 ZnSeS 〇範例4 本發明之具體實施例係爲説明在圖2之結構40之範例。基材22、單晶矽氧化物層24和單晶矽合成半導體材料層26 可以相似於這些描述在範例1中。此外，額外緩衝區層3 2 作爲消除可能由容納缓衝區層之晶體晶格和單晶矽半導體 •14-本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 515097 A7 B7 五、發明説明（12 ) 材料之晶格不符所產生之任何壓力。緩衝區層3 2可以是錯或是GaAs、铭鎵坤化物（AlGaAs)、銦鎵嶙化物（InGaP)、I呂鎵璘化物（AlGaP)、銦鎵珅化物（InGaAs)、铭銦嶙化物 (AllnP)、銦鎵砷磷化物（InGaAsP)或是銦鎵磷化物（InGaP) 壓力補償之超級晶格之層。根據本具體實施例之一觀點，緩衝區層32包括G a A s ΧΡ ^ · x超級晶格，其中X値範圍從〇至 1。根據另一觀點，緩衝區層32包括IiiyGa^yP超級晶格，其中y値範圍從0至1。藉由變化X或y的値，如該情況之可能，晶格常數從底部到頂端變化超越該超級晶格以產生底下氧化物和覆蓋合成半導體材料之晶格常數間之符合。其他材料之合成物，例如這些列在上面的，也可以相似地變化以相同方式操縱層32之晶格常數。超級晶格可以具有 50-500奈米之厚度且最好具有約100-200奈米之厚度。於此結構之樣板可以與描述在範例1中之相同。或者，緩衝區層32可以係爲具有1-50奈米厚度之單晶矽鍺之層且最好具有約2-20奈米之厚度。在使用鍺緩衝層中，不論是具有約一單層之鍺-鳃（Ge-Sr)或是鍺-鈦（Ge-Ti)之樣板層可以使用爲用於單晶矽合成半導體材料層之相繼增長之成核地點。氧化物層之形成以鳃之單層或是鈦之單層其中之一覆蓋以作爲單晶矽鍺之隨後沉積之成核地點。鳃或鈦之單層提供鍺之第一單層可以黏合之成核地點。範例5 此範例也説明使用於説明在圖2之結構40之材料。基材材料22、容納緩衝區層24、單晶矽合成半導體材料層26和 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（13 ) 樣板層30可以如描述在上在圖2中之這些相同。此外，緩衝區層32插入在容納緩衝區層和覆蓋單晶矽合成半導體材料層之間。該緩衝層，進一步之單晶碎半導體材料，可以是，例如，銦鎵坤化物（InGaAs)或是銦链坤化物（InAlAs) 之等級層。根據本具體實施例之一觀點，緩衝區層32包括 InGaAs，其中銦合成物從〇至約47%變化。緩衝區層最好具有約10-30奈米之厚度。變化緩衝區層之合成從GaAs至 InGaAs作爲提供底下單晶矽氧化物材料和單晶矽合成半導體材料之覆蓋層間之晶格符合。假如在容納緩衝區層24和單晶矽合成半導體材料層26之間有晶格不符合時，這樣之緩衝區層特別地有利。範例6 此範例提供有用在結構3 4之例示材料，如圖3中説明。合適材料22、樣板層30和單晶矽合成半導體材料層26可以與描述在上在範例1中相關之材料相同。非晶矽層36係爲適合由非晶矽中間層材料（例如，如上所述之層2 8之材料）及容納緩衝區層材料（例如，如上所述之層24之材料）之混合而形成之非晶矽氧化物層。例如，非晶矽層36可以包括Si〇x和SrzBabzTiOd其中z之範圍從〇至1) 之混合，其在回火製程期間，結合或混合至少部份以形成非晶碎氧化物層3 6。非晶碎層36之厚度可以因不同應用而變化且可以取決於因素如層36之需要絕緣性質、包含層26之半導體材料之型式等等。根據本具體實施例之一例示觀點，層3 6之厚度係 16 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）裝訂五、發明説明（14 ) 約2奈米至約100奈米，較佳約2-10奈米且最好約5-6奈米。層3 8包括其可以磊晶增長在單晶石夕氧化物材料，如同用於形成容納緩衝區層24之材料之單晶矽合成半導體材料。根據本發明之一具體實施例，層38包括如這些包括層26之相同材料。例如，假如層26包括GaAs，層38也包括 GaAs。然而，根據本發明之其他具體實施例，層3 8可以包括不同於這些使用於形成層26之材料。根據本發明之一例示之具體實施例，層38約爲1單層，約1〇〇奈米厚。再次參考圖1-3’基材22係爲如單晶碎碎基材之單晶碎基材。單晶矽基材之晶矽結構之特徵爲晶格常數和晶格方向。以相似的方式，容納缓衝區層24也爲單晶矽材料且該單晶碎材料之晶格之特徵爲晶格常數和晶體方向。容納緩衝區層和單晶矽基材之晶格常數必須緊密地符合或者，必須是在相對於另一晶體方向之一晶體方向之旋轉上，達成晶格常數之基本上符合。在此上下文中，該詞“基本上相等’’和“基本上符合”意指晶格常數之間有足夠之相似性以允許南品質之晶碎層在底下層上增長。圖4以圖説明高晶矽品質之增長晶體層之可達成厚度之關係爲在寄生晶體和增長晶體之晶格常數間不符之函數。曲線42説明高晶矽品質材料之界線。曲線42之右邊之面積代表傾向於多晶矽之層。沒有晶格不符的話，理論上可能增長無限厚、南品質之羞晶層在寄生晶體上。當晶格常數之不符增加，可達成之高品質晶矽之厚度快速地減少。當作一參考點，例如，假如在寄生晶體和增長層間之晶格常 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A7 B7 五、發明説明（15 ) 數不符超過約2%時，超過約20奈米之單晶矽磊晶層就不能達成。 # 裝根據本發明之一具體實施例，基材22係爲（100)或（111)方向之單晶矽矽晶圓而容納缓衝區層24係爲鳃鋇鈦酸鹽之層。在這兩材料間之晶格常數之基本上相符藉由旋轉欽酸鹽材料之晶體方向相對於石夕基材晶圓之晶體方向4 5 °而達成。加入，在此範例爲石夕氧化物層，在非晶碎介面層2 8之結構中，假如其有足夠厚度的話，作爲減少可能從寄生矽晶圓和增長鈦酸鹽層之晶格常數之不符而產生在鈦酸鹽單晶矽層中之壓力。結果，根據本發明之一具體實施例，高品質、厚的、單晶梦欽酸鹽層係爲可達成的。

仍參考圖1-3，層26係爲磊晶增長之單晶矽材料之層，且該晶矽材料之特徵也是晶體晶格常數和晶體方向。根據本發明之一具體實施例，層26之晶格常數與基材22之晶格常數不同。爲了達成在此磊晶增長之單晶矽層中之高晶矽品質，容納緩衝區層必須具有高晶矽品質。此外，爲了達成高晶矽品質在層26中，在寄生晶體，在此情況下，爲單晶矽容納緩衝區層和增長晶體之間之基本上符合係需要的。適當的選擇材料加上相對於寄生晶體之方向旋轉增長晶體之晶體方向，可以達成晶格常數之該基本上符合。假如增長晶體爲鎵坤化物、链嫁珅化物、鋅晒化物或是鋅硫磁化物而容納緩衝區層爲單晶矽SrxBa1-xTi03時，該兩材料之晶體晶格常數之基本上符合可以達成，其中增長層之晶體方向相對於寄生單晶矽氧化物之方向旋轉45。。相似地， -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（16 假如寄生材料係爲锶或是鋇錘酸鹽或是锶或是鋇給酸鹽或是鋇錫氧化物且合成半導體層爲銦磷化物或是鎵銦砷化物或是鋁銦珅化物時，晶體晶格常數之基本上符合可以藉由旋轉增長晶體層之方向相對於寄生氧化物晶體45。。在某些情況下，在寄生氧化物和增長之合成半導體層間之晶梦半導體緩衝區層可以用於減少在增長單晶矽合成半導體層中之可能由晶格常數之小差異而產生之壓力。可以藉此達成在增長單晶矽合成半導體層之較佳晶矽品質。裝根據本發明之一具體實施例，下面範例説明用於製造半導體結構之製程，如描述在圖1-3中之結構。該製程藉由才疋供包括碎或是褚之早晶碎半導體基材而開始。根據本發明之較偏好具體實施例，半導體基材係爲具有（100)方向之碎晶圓。基材最好在軸上之方向，至多，偏移軸約0.5°。至少一邵份之半導體基材具有裸表面，雖然基材之其他部分，如下所描述，可能包含其他結構。該詞“裸”在此上下文中意指在基材之部分中之表面已經被潔淨以移除任何氧化物、污染物或其他外來材料。就如大家所熟知的，裸矽係爲高度反應的且容易地形成自有之氧化物。該詞“裸，，意指包括這樣之自有氧化物。雖然這樣之增長氧化物對於根據本發明之製程並不是基本的，但薄碎氧化物也可能刻意地增長在半導體基材上。爲了磊晶增長單晶矽氧化物層以覆蓋該單晶矽基材，自有氧化物層必須首先被移除以暴露底下基材之晶矽結構。雖然根據本發明其他磊晶製程也可使用，但最好藉由分子光束磊晶（MBE)執行下面製程。自 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（17 ) 有氧化物可以藉由首先熱沉積一薄層之鳃、鋇、鳃和鋇之混合物或其他鹼土元素或是鹼土元素之混合物在MBE裝置中而移除。在鳃使用之情況下，基材之後加熱至約750°C 之溫度以導致鳃與自有矽氧化物層反應。鳃作爲減少矽氧化物以留下無矽氧化物之表面。該產生之表面，其呈現有次序之2x1結構，包括鳃、氧和矽。該有次序之2x1結構形成用於單晶矽氧化物之覆蓋層之有次序增長之樣板。該樣板提供需要之化學和物理性質以成核覆蓋層之晶矽增長。根據本發明之另一具體實施例，自有矽氧化物可以被轉換且基材表面可以藉由MBE，在低溫下，藉由沉積鹼土元素氧化物，例如鳃氧化物、鳃鋇氧化物或是鋇氧化物至基材表面上且藉由相繼地加熱該結構至約750°C之溫度而準備用於單晶矽氧化物層之增長。在該溫度下，固態反應發生在銘氧化物和自有碎氧化物之間，導致自有碎氧化物之還原且留下一具有鳃、氧、矽之有次序之2x1結構在基材表面上。再次，此形成樣板於有次序之單晶梦氧化物層之相繼增長。根據本發明之一具體實施例，在從基材之表面移除矽氧化物之後，冷卻基材至在約200-800°C範圍内之溫度且藉由分子光束磊晶增長鳃鈦酸鹽之層在樣板層上。MBE藉由由打開在MBE裝置中之活動遮板以暴露鳃、鈦和氧來源而啓動。總和鈥之比例接近1 : 1。氧之部分壓力起始設至最小値以在每分鐘約0.3-0.5奈米下增長化學計量之鳃、鈦酸鹽。在鳃鈦酸鹽之起始增長之後，氧之部分壓力增加超過 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（18 ) 起始最小値。氧之過度壓力導致非晶矽矽氧化物層之增長在底下基材和增長鳃鈦酸鹽層間之介面。矽氧化物層之增長係從氧之擴散經由增長之鐵欽酸鹽層至其中氧與碎在底下基材之表面反應，而產生。鳃鈦酸鹽增長爲有次序之單晶體，其具有晶體方向對於底下基材之有次序之2x1晶矽結構旋轉45 ° 。否則因爲在矽基材和增長晶體間之晶格常數之小不符，而可能存在鐵鈇酸鹽層中之壓力，在非晶碎矽氧化物中間層中釋放。在鳃鈦酸鹽層已經增長至需要之厚度之後，單晶矽鳃鈦酸鹽由其導電至需要之合成半導體材料之磊晶層之相繼增長之樣板層所覆蓋。爲了錯坤化物之層之相繼增長，鐵款酸鹽單晶矽層之MBE增長可以藉由終結以鈦之1-2單層、欽-氧之1-2早層或是銘-乳之1-2單層之增長而覆蓋。在該覆蓋層形成之後，沉積砷以形成欽-砷能階、鈥-氧-砷能階或是鳃-氧-砷。任何這些都形成適合樣板於鍺砷單晶矽層之沉積與形成。在該樣板形成之後，鍺相繼地引進以與珅和鍺砷化物形式反應。或者，鍺可以被沉積在覆蓋層上以形成鳃-氧-鍺能階而砷隨後與鍺一起引進以形成GaAs。圖5係爲根據本發明製造之半導體材料之高解析度傳輸電子微圖。單晶體SrTi〇3容納緩衝區層24磊晶增長在矽基材22上。在該增長製程期間，形成釋放因爲晶格不符所造成之壓力之非晶碎介面層28。Ga As合成半導體層26之後使用樣板層30磊晶增長。圖6説明在包括GaAs合成半導體層26之結構使用容納緩 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A7 B7 五、發明説明（19 ) 衝區層24增長在矽基材22所照之X-射線繞射光譜。在該光譜之高峰指示容納緩衝區層24和GaAs合成半導體層26兩者係爲單晶體且方向爲（100)。説明在圖2之結構可以藉由討論在上之製程加上額外緩衝區層沉積步驟而形成。在單晶矽合成半導體層之沉積之前，該緩衝區層係形成以覆蓋在樣板層上。假如該缓衝區層係爲合成半導體超級晶格時，這樣之晶格可以藉由MBE 沉積，例如在如上所述之樣板上。換過來，假如該缓衝區層係爲鍺之層時，修改上面製程以用鳃或是鈦之最後層覆蓋鳃鈦酸鹽單晶矽層，之後藉由沉積鍺以與鳃或是鈦反應。該鍺緩衝區層可以之後直接地沉積在該樣板上。説明在圖3，之結構34可以藉由增長容納缓衝區層而形成，其形成非晶矽氧化物層在基材22上且增長半導體層38 在容納緩衝區層上如上所述。該容納緩衝區層和非晶矽氧化物層之後暴露至回火製程足夠改變容納緩衝區層之晶矽結構從單晶矽至非晶矽，藉此形成非晶矽層使得非晶矽氧化物層和現在是非晶矽容納緩衝區之結合形成單一非晶矽乳化物層36。層26之後相繼地增長在層38上。或者，回火製程可以在層26增長之後執行。根據該具體實施例之一觀點，層36藉由暴露基材22、容納緩衝區層'非晶矽氧化物層和半導體層3 8至快速熱回火製程約700°C至約1000°C之最高溫度且約10秒至約1〇分鐘之處理時間而形成。然而，根據本發明，可以使用其他合適之回火製程以轉換該容納緩衝區層至非晶矽層。例如， -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A7 B7 五、發明説明（2Q ) 雷射回火或是“傳統”熱回火製程（在適當之環境下）可以使用於形成層36。當使用傳統熱回火以形成層36時，在回火製程期間可能需要層30之一或更多成分之加壓以防止層38 之降級。例如，當層38包括GaAs時，回火環境最好包括砷之加壓以緩和層38之降級。如上所提醒，結構34之層38可能包括適合於層32或26之任何材料。因此，跟層32或26—起描述之任何沉積或增長方法可以利用以沉積層3 8。圖7係爲説明在圖3根據本發明之具體實施例所製造之半導體材料之高解析度傳輸電子爲圖（TEM)。根據該具體實施例，單一晶體SfTi03容納缓衝區層24磊晶增長在矽基材 22上。在該增長製程期間’非晶梦介面層如上所述形成。接著，GaAs層38形成在容納緩衝區層之上且暴露該容納緩衝區層至回火製程以形成非晶矽氧化物層36。圖8説明在包括GaAs合成半導體層3 8和非晶矽氧化物層 36形成在矽基材22上之結構上所照之X-射線繞射光譜。在光譜中之高峰指示GaAs合成半導體層38係爲單晶體且方向爲（100)且在40至50度附近缺少高峰指示層36係爲非晶矽。描述在上之製程説明一種藉由分指光束磊晶之製程之用以形成包括矽基材、覆蓋氧化物層和單晶碎鍺神化物合成半導體層之半導體結構之製程。該製程也可藉由化學氣相沉積（C VD)、金屬有機化學氣相沉積（MOCVD)、遷移增強磊晶（MEE)、原子層磊晶（ALE)、物理氣相沉積（PVD)、化學溶液沉積（CSD)、脈衝式雷射沉積（PLD)等等之製程而執 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（21 ) 行。進一步地，藉由相似製程，其他單晶矽容納緩衝區層，例如驗土元素鈥酸鹽、錯酸鹽、铪酸鹽、酸鹽、訊故鹽、釘鹽及魏酸鹽、数#5礦氧化物例如以驗土元素錫爲基礎之鈦鈣礦、鑭鋁酸鹽、鑭钪氧化物和釓氧化物也可增長。進一步地，藉由如同MBE之相似製程，其他III-V和 II-VI單晶碎合成半導體層可以沉積以覆蓋單晶碎氧化物容納緩衝區層。每個合成半導體材料和單晶矽氧化物容納緩衝區層之變化使用合適樣板於起始合成半導體層之增長。例如，假如該容納緩衝區層係爲鹼土元素锆酸鹽時，該氧化物可以由結之薄層覆蓋。錘之沉積可以繼之以碎或是磷之沉積以與锆反應作爲前導以分別地沉積銦鍺砷化物、銦鋁砷化物或是銦磷化物。相似地，假如單晶矽氧化物容納緩衝區層係爲鹼土元素铪酸鹽，該氧化物層可以由铪之薄層所覆蓋。铪之沉積可以繼之以砷或是磷之沉積以與铪反應作爲前導以分別地增長銦鍺砷化物、銦鋁砷化物或是銦磷化物。以相似的方式，鳃鈦酸鹽可以以鳃或是鳃和氧之層所覆蓋而銷欽酸鹽可以被鋇或鎖和氧之層所覆蓋。每個這些沉積可以隨之以砷或磷之沉積以與該覆蓋材料反應以形成樣板用於包括銦鍺砷化物、銦鋁砷化物或是銦磷化物之合成半導體材料層之沉積。圖9以剖面，概要地説明根據本發明之尚一具體實施例之裝置結構900。裝置結構900包括單晶碎半導體基材 901’取好爲卓晶碎碎晶圓。早晶碎半導體基材901包括兩 -24 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝玎 t 515097 A7 B7 五、發明説明（22 ) 區域902和903。大致上由虛線911所指示之電子半導體元件形成在區域902中。電子元件911可以是電阻器、電容器、主動半導體元件，例如二極體或是電晶體，或是積體電路，如MOS積體電路。例如，電子元件911可以是MOS 電路設定爲執行數位訊號處理或是矽積體電路完全適合之其他功能。在區域902中之電子半導體元件可以藉由如同在半導體業中熟知且廣泛地使用之傳統半導體處理而形成。絕緣材料904之層，例如矽二氧化物之層等等可以覆蓋電子半導體元件911。在半導體元件911處理在區域902期間已經形成或沉積之絕緣材料904和任何其他層從區域903之表面移除以提供裸基材表面在那區域，例如，裸矽表面。如同所熟知的，裸矽表面係爲高度反應的且自有矽氧化物層可以快速地形成在該裸表面上。或者，鋇或是鋇和氧之層可以沉積至自有氧化物層上，在區域903之表面上且之後與氧化之表面反應以形成樣板層907。根據本發明之一具體實施例，藉由分子光束磊晶（MBE)之製程形成單晶矽氧化物層906覆蓋該樣板層。在該例示具體實施例之一觀點中，包含鋇、鈦和氧之反應物沉積在樣板層上以形成單晶矽氧化物層。剛開始在沉積期間，氧之部分壓力保持接近需要最小値以完全地與鋇和鈦反應以形成單晶矽鋇鈦酸鹽層906。之後增加氧之部分壓力以提供氧之加壓且允許氧擴散經由增長之單晶矽氧化物層。擴散經由鋇鈦酸鹽之氧在區域903之表面與矽反應以形成非晶矽層905在矽基材和單晶矽氧化物之 25 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 515097 A7 B7___ 五、發明説明（23 ) 間之介面。或者，包含從層905和906來之材料之非晶碎氧化物層可以藉由羞晶地形成單晶硬氧化物層906和相繼地熱處理該產生之結構以轉換該單晶矽氧化物至非晶矽氧化物而形成，如下所討論。根據本發明之一具體實施例，在沉積單晶矽氧化物層 906之步驟之後係爲沉積中間氧化物變換層908。變換層 908通常包括有次序、晶碎金屬氧化物，例如誤氧化物 (MgO)、鈕氧化物（TaO)或是錳氧化物（MnO)且最好由MBE 製程增長。在沉積轉變層908之步驟之後係爲沉積可以是例如，鍺銻化物（GaSb)、InMgO或是MgAsO之1-10單層之第二樣板層909。樣板層909作爲“種子”層以幫助覆蓋單晶矽合成半導體層910之形成。在一較偏好之具體實施例中，單晶矽合成半導體層910包括半導體材料，其特別地適合於在高度可靠、敏感之霍耳感測器裝置之形成中使用，例如InAs或是GaAsSb。根據本發明之一觀點，在層908形成之後，其插入在基材901和鈦酸鹽層之間之單晶矽鈦酸鹽層和矽氧化物層，暴露至回火製程使得鈥酸鹽和氧化物層形成非晶碎氧化物層。之後磊晶增長額外合成半導體層910在層908和909 上。或者，上述之回火製程可以在樣板層909或合成半導體層910形成-之後執行。根據本發明之尚一具體實施例，大致上由虛線912所指示之半導體元件形成在合成半導體層910中。半導體元件 912可以藉由在銦砷化物或是其他III-V合成半導體材料裝 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A7 B7 五、發明説明（24 ) 置之製造中傳統上使用之處理步驟而形成。半導體元件 912可以是任何主動或是被動元件且最好係爲霍耳感測器、穿隧二極體、發光二極體、半導體雷射、光偵測器、異質接合二極電晶體（HBT)、高頻MESFET或是利用合成半導體材料之物理特性之好處之其他元件。由線913所概要指示之金屬導體可以形成至電氣耦和裝置912和裝置911，藉此履行包括至少一元件形成在矽基材中和一裝置形成在單晶矽合成半導體材料層中之整合裝置。雖然説明之結構 900已經被描述爲形成在矽基材901上之結構且具有鋇鈦酸鹽層906及InAs或是GaAsSb層910，但是可以使用其他單晶矽基材、單晶矽氧化物層和其他單晶矽合成半導體層，如同在此揭露其他地方所描述的，而製造。圖10説明根據本發明之尚一具體實施例之半導體結構 1000。在該具體實施例中，結構1000係爲由合成半導體材料之單晶矽磊晶層在單晶矽矽基材上形成之霍耳感測器。結構1000包括單晶矽半導體基材1001，例如單晶矽矽晶圓。根據上述之製程，非晶矽氧化物層1002最好形成以覆蓋基材1001。容納緩衝區層1003形成以覆蓋基材1001和非晶碎氧化物層1002。如上所描述，非晶碎氧化物層1〇〇2可以藉由基材1001之氧化，在層1003增長期間，增長在基材 1001和增長乏容納緩衝區層1003之間之介面。容納緩衝區層1003最好係爲爲其與底下基材和覆蓋之合成半導體材料之晶矽相容性所選擇之單晶矽氧化物材料。在該具體實施例中，其中基材1001係爲單晶矽矽且覆蓋之合成半導體材 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝町

515097 A7 B7 五、發明説明（25 ) 料層係爲單晶石夕In As，層1003可以包括，例如，驗土元素鈦酸鹽，例如鋇鈦酸鹽或是鳃鈦酸鹽、鹼土元素铪酸鹽例如鎖給酸鹽或是銘給酸鹽或是驗土元素錯酸鹽例如鋇結酸鹽或是鳃錘酸鹽。中間氧化物轉變層1004最好形成以覆蓋層1003以減輕從容納緩衝區層1003之晶體晶格和單晶矽半導體材料層之晶格不符所產生之壓力。轉變層1004可以包括任何合適之氧化物材料，例如錳氧化物（MnO)、鎂氧化物（MgO)或是鉦氧化物（TaO)。在該例示具體實施例中，轉變層1〇〇4係爲 MgO之層且具有約10至約100奈米之厚度且最好約50奈米之厚度。該厚度通常取決於該層準備要用之應用。爲了方便銦坤化物在單晶矽氧化物上之磊晶增長，樣板層1 〇〇5可以藉由覆蓋氧化物層而形成。該樣板層最好係爲鎵-銻、鎵-鎂-銻、銦-鎂-氧或是鎂-砷-氧之1-10單層。單晶矽合成半導體材料層1006之後最好藉由MBE形成以覆蓋樣板層1005。合成半導體材料層1006最好包括高度敏感性和具有在廣泛溫度範圍下之大電子遷移率例如InAs或是GaAsSb之材料。在本發明之較偏好具體實施例中，層 1006包括具有從約10至1000奈米厚度之InAs之層。根據説明在圖10之本發明之例示具體實施例，半導體裝置結構1000包括InAs霍耳感測器裝置。製造InAs霍耳感測器裝置之結構和方法對於熟悉此技藝的人士來説係爲已知的。如同在圖10中説明，根據熟知之製造技術，在形成 InAs層1006之後，間隔開之導電電極1007和1008形成以覆 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝訂 f 515097 A7 B7 五、發明説明（26 ) 蓋層1006 °鈍化層10〇9形成以覆蓋電極1〇〇7和1008且隔絕在電極間之區域。浮動半導體裝置1010之後形成在鈍化層 1009上且可以包括任何在此技藝中已知之合適裝置，例如’加速度計。根據可得於熟悉此技藝之人士之傳統技術，之後製造電氣連接至該裝置。假如裝置丨〇丨〇想要由單晶♦材料形成時，層1009最好係爲單晶矽。現在參考圖11，根據本發明之一具體實施例，提供一單一積體電路。單一積體電路11 〇〇通常包括MOS電路1140電氣地連接至霍耳感測器。在圖丨丨中，僅止於説明目的，且沒有限制’ MOS電路1140係電氣地連接至]^^霍耳感測器 113 0，例如呈現在圖丨〇的。在該具體實施例中，半導體基材11 〇 1係爲單晶硬石夕基材，例如矽晶圓且具有兩區域1102 和 1103。根據本發明之該具體實施例，樣板層11〇8、非晶矽氧化物層1109、單晶矽氧化物層1110、中間氧化物轉變層 1111、樣板層1112、單晶矽合成半導體材料層1113和電極 1114和1115由藉由這些參照圖1〇之霍耳感測器裝置之製造所描述之相同材料和相同製程步驟所形成。爲了簡潔的緣故這些元件之形成將不會額外地與圖11討論。根據本發明之具體實施例，M0S電路1140首先使用熟知於這些熟悉此技藝之人士之傳統製程步驟和技術形成在半 |導體基材1101中。MOS電路1140通常包括閘極電極11〇7、閘極介電層1106和n+摻雜之區域11〇4和11〇5。閘極介電層 1106形成在基材no!之區域11〇2中，之後閘極電極η”形 -29 - 本紙張尺度適财S S家標準(CNS) A4祕(21GX 297公爱) 515097 A7 B7 五、發明説明（27 ) 成在閘極介電層1106上。執行選擇性之η-型式摻雜以形成 η+摻雜之區域1104和1105在基材11〇1内，沿著閘極電極 1107之相鄰側邊係爲MOS電晶體之源極、汲極或源極/汲極區域。η+摻雜之區域1104和1105具有至少每立方公分約 1Ε18之原子之摻雜濃度。在積體電路之m〇s部分1140形成之後，在製程期間所有形成之層從在區域丨丨〇3中之基材 1101之表面移除，其中霍耳感測器113〇將會形成。因此，

裝裸矽基材提供用以霍耳感測器113 〇之相繼製程，例如在上面提出之方法。 f 在MOS電路1140和霍耳感測器113〇兩者形成在基材11〇1 之後’製程持續以形成基本上完成之積體電路11〇〇。歐姆接觸111 8和1119可以使用在此技藝中熟知之標準製程技術分別地形成在閘極電極1107和電極1114上。絕緣層1121形成在基材1101、MOS電路1140和霍耳感測器113〇上。絕緣層1121之邵分之後移除以定義裝置在其中相互連接之接觸開路。形成内連接溝渠在絕緣層丨丨2丨内以提供在接觸之間之橫向連接。如圖11所説明，内連接112〇連接M〇s電晶體之閘極電極至霍耳感測器1130之電極1114。鈍化層1116形成在内連線1120和絕緣層1121上。在鈍化層1116形成之後，裝置1117可以形成在霍耳感測器丨丨3 〇上在由電極丨丨i 4 和1115所定義之區域中。裝置1117可以是適合一起盥霍耳感測器使用之任何浮動裝置，例如，加速度計。根據可待於熟習此技藝〈人士之傳統技術，可以製造其他電氣連接至㈣置和/或其他電氣<電子元件在積體電路謂 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公楚) 515097 A7 B7 五、發明説明（28 ) 内但是並沒有在該圖中説明。清楚地，具有合成半導體部分和IV群之半導體部分之積體電路之這些具體實施例意爲説明本發明之具體實施例而並不限制本發明。有半導體裝置之其他結合之多樣性和本發明之其他具體實施例落在本揭露之内。例如，合成半導體部分可能包括發光二極體、光偵測器、二極體等等且IV 群半導體部分可以包括數位邏輯、記憶體陣列和可以形成在傳統MOS積體電路中之大多數結構。藉由使用本發明之具體實施例，整合在合成半導體材料中工作較佳之裝置與在群IV半導體材料中工作較佳且容易地和/或不貴地形成之其他元件較爲簡單。此允許裝置大小降低、製造成本下降而產量和可靠性增加。蠓如在上述描述中所考慮的，單晶矽IV群晶圓也可以用在只形成合成半導體電子元件在晶圓上。以此方式，晶圓基本上係爲在合成半導體電子元件製造在單晶矽合成半導體層覆蓋該晶圓期間使用之“處理”晶圓。所以，電子元件可以形成在II-V或是II-IV半導體材料中在直徑至少接近200 毫米且可能至少接近300毫米之晶圓上。藉由該型式基材之使用，相對地便宜之“處理，，晶圓藉由放置其在相對地更耐久且容易製造之基礎材料上克服了合成半導體晶圓之易碎性質。所以，可以形成積體電路使得所有電子元件且特別地所有主動電子裝置，可以形成在合成半導體材料内，即使基材本身可能包括IV群之半導體材料。用於合成半導體裝置之製造成本應該減少，因爲比較 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A7 B7 五、發明説明（29 ) 於相對小和更易碎之傳統合成半導體晶圓來説，更大之基材可以更經濟地和更快速地處理。在前面之規格中，本發明已經參照特定之具體實施例描逑。然而，普通熟習此技藝之人士會了解許多修改和改變可以達成而不需背離在下面申請專利範圍中所提之本發明之範圍。因此，規格和圖形被視爲説明而不是限制的且所有适樣足修改被視爲包括在本發明之範圍内。根據本發明，例如，以銻爲基礎之材料之使用，例如銦銻化物 (InSb)、鋁銻化物（A1Sb)、銦鋁銻化物（][nAisb)、鎵銻化物 (GaSb)、銦鎵銻化物（InGaSb)和鋁鎵銻化物（A]iGaSb)於霍耳政應王動層係爲可能的。熟習此技藝之人士將會了解，本發明可以應用壬何霍耳效應《裝置或其他半導體裝置結構在任何III-V或其他使用㈣確或其他合適之氧化物可以與矽晶格符合之合成半導體中。好處'其他優點和問題之解決方法已經用特定之旦施例描述在上。然而，好處、優點、問題之解決方=任何可以導致任何好處、優點或解決方法發生之或是變明確的任何元素並不被理解爲任何或是所有中請專利範圍之重要、必須之特點或是元素。如同在此使用的，該詞 “包含，，：”包括，，或是任何其他變異意指涵蓋非限制之包括，使待包括一列元辛之劁趕 ^ σ . u 、万法、條文或是裝置並不包括僅只這些元素但可以包括沒有表達地列出或是該製程、万法、條文或裝置所固有之其他元素。

Claims

A B c D 515097 六、申請專利範圍 1 · 一種單一積體電路，其包括： •一 MOS電路形成至少部分在單晶基材中；一單晶合成半導體層覆蓋該單晶基材；以及一霍耳感測器形成至少部分在該單晶合成半導體層，該霍耳感測器電氣地連接至該MOS電路。 2.如申請專利範圍第1項之單一積體電路，其中該MOS電路包括具有閘極電極之MOS電晶體且該霍耳感測器電氣地連接至該閘極電極。 3·如申請專利範圍第1項之單一積體電路，其中該MOS電路包括數位電路。 4·如申請專利範圍第1項之單一積體電路，其中該霍耳感測器包括InAs層。 5·如申請專利範圍第1項之單一積體電路，其中該霍耳感測器包括GaAsSb層。 6. —種半導體裝置，其包括：一單晶半導體基材；一氧化物層形成以覆蓋該基材；一單晶合成半導體層形成以覆蓋該氧化物層；以及一霍耳感測器至少形成部分在單晶合成半導體層中。 7. 如申請專利範圍第6項之半導體裝置，進一步包括中間晶矽氧化物轉變層插入在該氧化物層和該單晶合成半導體層之間。 8·如申請專利範圍第6項之半導體裝置，進一步包括樣板層插入在該轉變層和該單晶合成半導體層之間。 -33- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

515097 A8 B8 C8 D8 六、申請專利範圍 9·如申請專利_範圍第6項之半導體裝置，其中該單晶合成半導體層包括從由InAs、GaAsSb和InSb所組成之群組中選擇出之材料。 10·如申請專利範圍第7項之半導體裝置，其中該中間晶矽氧化物轉變層包括從由MgO、TaO和MnO所組成之群組中選擇出之材料。 11·如申請專利範圍第8項之半導體裝置，其中該樣板層包括從由GaSb、InMgO和MgAsO所組成之群組中選擇出之材料。 12·如申請專利範圍第6項之半導體裝置，其中該氧化物層包括從由驗土元素歛酸鹽、驗土元素錯酸鹽和驗土元素給酸鹽所組成之群組中選擇出之氧化物。 13. 如申請專利範圍第6項之半導體裝置，其中該氧化物層包括從由 TaTi03、BaZr03、BaHf03、SrHf03 和 SrZr03 所組成之群組中選擇出之氧化物。 14. 如申請專利範圍第6項之半導體裝置，其中該氧化物層包括非晶矽氧化物層。 15. 如申請專利範圍第14項之半導體裝置，其中該氧化物層包括以磊晶形成爲單晶氧化物層之非晶石夕氧化物且相繼地熱處理以轉換該單晶氧化物至非晶矽氧化物。 16·如申請專利範圍第6項之半導體裝置，其中該基材包括 17.如申請專利範圍第16項之半導體裝置，進一步包括非晶矽氧化矽形成於該氧化物層之下。 -34 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A8 B8 C8 D8 六、申請專利範圍 18·如申請專科範圍第6項之半導體裝置，其中該氧化物層包括藉由熱處理單晶氧化物層形成之非晶矽氧化物。 19· 一種製造半導體裝置之方法，其包括下面步驟：提供早晶半導體基材；磊晶增長單晶氧化物層以覆蓋該基材；增長單晶合成半導體結構以覆蓋該單晶氧化物，該單晶合成半導體結構包括中間氧化物轉變層、樣板層和單晶合成半導體層；以及形成霍耳感測器至少部分在單晶合成半導體結構中。 20·如申請專利範圍第19項之方法，進一步包括在磊晶增長之步驟期間，形成非晶矽氧化物層以使之位於單晶氧化物層下之步驟。 21. 如申請專利範圍第20項之方法，進一步包括熱退火該單晶氧化物層以轉換該單晶氧化物至非晶矽氧化物之進一層之步驟。 22. 如申請專利範圍第19項之方法，其中增長單晶合成半導體結構之步驟包括藉由從由MBE、MOCVD、CVD、 MEE、ALE、PVD、PLD和CSD所組成之群組中選擇出之製程而增長之步驟。 23·如申請專利範圍第1 9項之方法，其中提供半導體基材之步骤包括提供包含矽之單晶基材之步驟。 24·如申請專利範圍第23項之方法，進一步包括下面步驟：形成數位積體電路至少部分在基材中；以及形成内連線電氣地連接該數位積體電路和霍耳感測 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515097 A8 B8 C8 D8 六、申請專利範圍器。一 25·如申請專利範圍第24項之方法，其中形成數位積體電路之步驟包括形成具有閘極電極之MOS電晶體且該霍耳感測器電氣地連接至該閘極電極之步驟。 26· —種製造半導體裝置之方法，其包括下面步驟：提供單晶半導體基材；蟲晶增長單晶氧化物層以覆蓋該基材；增長單晶合成半導體結構以覆蓋該單晶氧化物，該單晶合成半導體結構包括中間氧化物轉變層、樣板層和單晶合成半導體層，其中該單晶合成半導體層包含InAs以及；形成霍耳感測器至少部分在單晶合成半導體結構中。 27·如申請專利範圍第26項之方法，進一步包括在磊晶增長之步驟期間，形成非晶石夕氧化物層而使之位於單晶氧化物層下之步驟。 28.如申請專利範圍第27項之方法，進一步包括熱退火該單晶氧化物層以轉換該單晶氧化物至非晶矽氧化物之進一層之步驟。 29·如申請專利範圍第26項之方法，其中增長單晶合成半導體結構之步驟包括藉由從由MBE、MOCVD、CVD、 MEE、ALE、PVD、PLD和CSD所組成之群組中選擇出之製程而增長之步驟。 30.如申請專利範圍第26項之方法，進一步包括下面步驟：形成數位積體電路至少部分在基材中；以及 -36- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A B c D 々、申請專利範圍形成内連線電氣地連接該數位積體電路和霍耳感測器。 31.如申請專利範圍第30項之方法，其中形成數位積體電路之步驟包括形成具有閘極電極之MOS電晶體且該霍耳感測器電氣地連接至該閘極電極之步驟。 32· —種製造半導體裝置之方法，其包括下面步驟：提供單晶矽基材；形成CMOS電路至少部分在矽基材中，該CMOS電路包括具有閘極電極之MOS電晶體；磊晶增長單晶氧化物層以覆蓋該基材；在磊晶增長之步驟期間，形成氧化矽之非晶矽層而使之位於該單晶氧化物層下；形成中間氧化物轉變層以覆蓋單晶氧化物層；增長單晶合成半導體結構以覆蓋該轉變層；熱處理該單晶氧化物層以轉換該單晶氧化物至非晶矽氧化物之額外層；形成霍耳感測器至少部分從該單晶合成半導體結構；以及形成在霍耳感測器和閘極電極間之電氣連接。 33·如申請專利範圍第32項之方法，其中磊晶增長單晶氧化物層之步驟包括磊晶增長從由鹼土元素鈦酸鹽、鹼土元素铪酸鹽和鹼土元素錘酸鹽所組成之群組中選擇出之氧化物層之步驟。 34.如申請專利範圍第33項之方法，其中磊晶增長單晶氧化 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 515097 A B c D 六、申請專利範圍物層之步驟_包括磊晶增長BaTi03層之步驟。 35.如申請專利範圍第3 2項之方法，進一步包括形成插入在該轉變層和該單晶合成半導體結構之間之樣板層之步驟。 36·如申請專利範圍第3 5項之方法，其中形成該樣板層之步驟包括形成從由GaSb、InMgO和MgAsO所組成之群組中選擇出之材料之樣板層。 37·如申請專利範圍第3 2項之方法，其中形成該中間氧化物轉變層之步驟包括形成從由MgO、MnO和Ta〇所組成之群組中選擇出之氧化物之轉變層。 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)