A 7 ___B7__ 五、發明説明（1 ) 〔發明所靥之技術領域〕 本發明係關於一種例如減低使用於髙速電晶體或高速 記億體等之閘極延遲的半導體裝置及其製造方法。 〔以往之技術〕 以往，例如MO S電晶體等之閘極與其上層之配線層 ，係經由開口於閘極上之層間絕緣膜之連接孔被連接。 又，如上述構造，係在形成於半導體基板之閘極上形 成層間絕緣膜，將連接孔開設在該層間絕緣膜之後，藉例 如堆稹配線層所形成。 · 但是，隨著近幾年之半導體裝置之高積體化與半導體 元件之微細化，連接孔之面積有被縮小之趨勢。又，隨著 半導體元件之高積體化，配線層之多層化愈進步，而爲了 將該多層之配線層所產生之階段差成爲平坦化，層間絕緣 膜之厚度有形成愈厚之趨勢。因此，連接孔之深度變愈深 ，而欲將構成配線層之導電性材料充分地堆積在面稹小又 深度深之連接孔成爲極困難。 經濟部中央樣準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 對此，嘗試將良覆蓋比，低電阻之導電性之電極材料 埋入在連接孔，經由該導電性之電極材料，來連接閘極與 配線層之方法β 但是，在該方法，因埋入電極的電阻，及該埋入電極 與閘極之間的連接電阻，以及埋入電極與配線層之間的連 接電阻，施加作爲閘極之電阻，因此，對例如電晶體之驅 動速度有影響，有妨礙電晶體之高速動作之可能性》 冢纸張尺度適用中關家標準（CNS ) Α4%# ( 210X297公嫠) 一 經濟部中央揉準局員工消費合作社印製 *19909 at B7 五、發明説明（2 ) 又，施加於如上述之閘極的電阻，係有大幅度增大例 如不揮發性半導體記憶裝置等之字線延遲的可能性。因此 產生可連接於在例如控制字線解碼器等之字線的電路所連 接之一字線的記億格之數被限制之虞。 又，如上所述，在使用圖案化技術對於閘極之連接孔 施以開口時，則須在閘極與連接孔之間設置對準圖案化之 餘裕，而很難將元件成爲微細化。 〔發明欲解決之課題〕 如上所述，在以往之半導體裝置及其製造方法，係減 低閘極與其上層之配線層之間的電阻，有較難將元件成爲 微細化。 本發明之目的係在於提供一種減低閘極與其上層之配 線層之的電阻，並可微細化元件之高速，高積體化的半導 體裝置及其製造方法。 〔解決課題所用之手段〕 爲了解決上述課題並達成目的，依本發明之半導體裝 置，係具備形成於半導體基板上的閘極，及形成於上述半 導體基板之表面領域的擴散層，及形成於上述半導體基板 上成爲連接於該擴散層的埋入電極，及埋入在上述閘極之 間之空間部分及上述閘極與上述埋入電極之間之空間部分 的層間絕緣膜•及形成連接於上述閘極或上述埋入電極的 配線層的半導體裝置，其特徵爲：上述閘極之表面高度與 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） ^-- (請先閱讀背面之注意事項再填寫本頁) 訂 5 A7 _B7_ 五、發明説明（3 ) 上述埋入電極之表面高度及上述層間絕緣膜之表面高度形 成相等並形成連續有上述閘極表面與上述埋入電極表面及 上述層間絕緣膜表面的單一平面，上述配線層係形成在該 單一平面上而直接連接於上述閘極之表面與上述埋入電極 之表面者。 又，依本發明之半導體裝置，係具備形成於半導體基 板上的第1閘極，及經由絕緣膜形成在該第1閘極上的第 2閘極，及形成連接於上述第2閘極的配線層的半導體裝 置，其特徵爲：上述第1閘極與第2閘極係同樣被圖案化 ，上述半導體裝置係具備形成於上述半導體基板之表面領 域的擴散層，及形成連接於該擴散層的埋入電極，及埋入 於上述第1及第2閘極之間之空間部分的層間絕緣膜，上 述第2閘極之表面高度與上述埋入電極之表面高度及上述 層間絕緣膜之表面高度形成相等並形成連續有上述第2閘 極表面與上述埋入電極表面及上述層間絕緣膜表面的單一 平面，上述配線層係形成於該單一平面上而直接連接於上 述第2閘極與上述埋入電極之表面者。 經濟部中央標率局貝工消费合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 又，依本發明的半導體層之製造方法，其特徵爲具備 :在半導體基板上形成閘極的過程，及在上述半導體基板 之表面領域形成擴散層的過程，及在上述閘極上與上述半 導體基板上形成層間絕緣膜的過程，及曝露上述閘極之表 面爲止除去該層間絕緣膜而將上述層間絕緣膜埋入在上述 閘極之間之空間部的過程，及曝露上述擴散層爲止除去被 埋入之上述層間絕緣膜之一部分領域而形成連接孔的過程 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐) ~ 經濟部中央樣準局員工消费合作社印製 A7 ___B7_ 五、發明説明（4 ) ，及在上述連接孔之內部與上述閘極上及上述層間絕緣膜 上形成導電膜的過程，及除去上述閘極上與上述層間絕緣 膜上之上述導電膜，在上述連接孔之內部殘留上述導電膜 而形成埋入電極成爲連接於上述擴散層，該埋入電極之表 面髙度與上述閘極之表面髙度及上述層間絕緣膜之表面高 度形成相等並形成連續有上述閘極表面與上述埋入電極表 面及上述層間絕緣膜表面的單一平面而研磨上述導電膜直 到曝露上述閘極爲止的過程，及連接被曝露之上述閘極與 上述埋入電極而在上述單一平面上形成配線層的過程。 又，依本發明的半導體層之製造方法，其特徵爲具備 :在半導體基板上形成閘極的過程，及在上述半導體基板 之表面領域形成擴散層的過程，及在上述閘極上與上述半 導體基板上形成層間絕緣膜的過程，及曝露上述擴散層爲 止除去該層間絕緣膜之一部分領域而形成連接孔的過程， 及在上述連接孔之內部與上述層間絕緣膜上形成導電膜的 過程，及除去上述閘極上之上述導電膜與上述層間絕緣膜 ，在上述連接孔之內部殘留上述導電膜而形成埋入電極成 爲連接於上述擴散層，該埋入電極之表面高度與上述閘極 之表面高度及上述層間絕緣膜之表面高度形成相等，並形 成連績有上述閘極表面與上述埋入電極表面及上述層間絕 緣膜表面的單一平面而研磨上述導電膜與上述層間絕緣膜 直到曝露上述閘極爲止的過程，及連接於被曝露之上述閘 極與上述埋入電極而在上述單一平面上形成配線層的過程 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先Η讀背面之注意事項再填寫本頁) -裝- 訂 319909 A7 B7 五、發明説明（5 ) 又，.依本發明的半導體層之製造方法，其特徵爲具備 :在半導體基板上形成積層有絕緣膜之閘極的過程，及在 上述半導體基板之表面領域形成擴散層的過程，及在上述 閘極上與上述半導體基板上形成層間絕緣膜的過程，及藉 由各向異性蝕刻技術蝕刻該層間絕緣膜直到曝露上述擴散 層爲止而形成連接孔的過程，及在上述連接孔之內部與上 述閘極上之絕緣膜上形成導電膜的過程，及除去上述閘極 上之上述導電膜與上述層間絕緣膜，在上述連接孔之內部 殘留上述導電膜而形成埋入電極成爲連接於上述擴散層， 該埋入電極之表面高度與上述閘極之表面高度及上述層間 絕緣膜之表面高度形成相等並形成連續有上述閘極表面與 上述埋入電極表面及上述層間絕緣膜表面的單一平面而研 磨上述導電膜與上述層間絕緣膜直到曝露上述閘極爲止的 過程，及連接被曝露之上述閘極與上述埋入電極而在上述 單一平面上形成配線層的過程· 又，依本發明的半導體層之製造方法，其特徵爲具備 :在半導體基板上形成第1導電膜的過程，及在該第1導 電膜上經由絕緣膜形成第2導電膜的過程，及蝕刻加工上 述第2導電膜與上述絕緣膜及上述第1導電膜而形成上述 半導體基板上之浮游閘極與該浮游閘極上之控制閘極的過 程，及在上述半導體基板之表面領域形成擴散層的過程， 及在上述控制閘極上與上述半導體基板上形成層間絕緣膜 的過程，及除去該層間絕緣膜直到曝露上述控制閘極之表 面爲止而在上述控制閘極與上述浮游閘極之間的空間部分 (請先Μ讀背面之注意^項再填寫本頁) 裝. 訂- 經濟部中央棣準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 8 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明（6 ) 埋入上述層間絕緣膜的過程*及除去被埋入之上述層間絕 緣膜之一部分領域直到曝露上述擴散層爲止而形成連接孔 的過程，及在上述連接孔之內部與上述控制閘極上及上述 層間絕緣膜上形成第3導電膜的工程，及除去上述控制閘 極上與上述層間絕緣膜上之上述第3導電膜，在上述連接 孔之內部殘留上述第3導電膜而形成埋入電極成爲連接於 上述擴散層，該埋入電極之表面高度與上述閘極之表面高 度爲上述層間絕緣膜之表面髙度形成相等並形成連續有上 述閘極表面與上述埋入電極表面及上述層間絕緣膜表面的 單一平面而研磨上述第3導電膜直到曝露上述控制閘極爲 止的過程，及連接於被曝露之上述控制閘極與上述埋入電 極而在上述單一平面上形成配線層的過程。 又，依本發明的半導體層之製造方法，其特徵爲具備 :在半導體基板上形成第1導電膜的過程，及在該第1導 電膜上經由絕緣膜形成第2導電膜的過程，及蝕刻加工上 述第2導電膜與上述絕緣膜及上述第1導電膜而形成上述 半導體基板上之浮游閘極與該浮游閘極上之控制閘極的過 程，及在上述半導體基板之表面領域形成擴散層的過程， 及在上述控制閘極上與上述半導體基板上形成層間絕緣膜 的過程，及除去該層間絕緣膜之一部分領域直到曝露上述 擴散層爲止而形成連接孔的過程，及在上述連接孔之內部 與上述層間絕緣膜上形成第3導電膜的過程，及除去上述 控制閘極上之上述層間絕緣.膜與上述第3導電膜•在上述 連接孔之內部殘留上述第3導電膜而形成埋入電極成爲連 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -裝— I (請先聞讀背面之注意事項再填寫本頁) -訂 9 經濟部中央橾準局員工消費合作社印装 A7 __B7_ 五、發明説明（7 ) 接於上述擴散層，該埋入電極之表面髙度與上述控制閘極 之表面高度及上述層間絕緣膜之表面髙度形成相等並形成 連續有上述控制閘極表面與上述埋電極表面及上述層間絕 緣膜表面的單一平面而研磨上述第3導電膜與上述層間絕 緣膜直到曝露上述控制閘極爲止的過程，及連接於被曝露 之上述控制閘極與上述埋入電極而在上述單一平面上形成 配線層的過程。 又，依本發明的半導體層之製造方法，其特徵爲具備 :在半導體基板上形成第1導電膜的過程，及在該第1導 電膜上經由第1絕緣膜形成第2導電膜的過程，及在該第 2導電膜上形成第2絕緣膜的過程，及蝕刻加工上述第2 絕緣膜與上述第2導電膜及上述第1絕緣膜及上述第1導 電膜而形成上述半導體基板上之浮游閘極與該浮游閘極上 之控制閘極的過程，及在上述半導體基板之表面領域形成 擴散層的過程，及在上述第2絕緣膜上與上述半導體基板 上形成層間絕緣膜的過程，及藉由各向異性蝕刻技術蝕刻 該層間絕緣膜直到曝露上述擴散層爲止而形成連接孔的過 程，及在上述連接孔之內部與上述第3絕緣膜上形成第3 導電膜的過程，及除了上述控制閘極上之上述層間絕緣膜 與上述第3導電膜，在上述連接孔之內部殘留上述第3導 電膜而形成埋入電極成爲連接於上述擴散層，該埋入電極 之表面髙度與上述控制閘極之表面髙度及上述層間絕緣膜 之表面髙度形成相等並形成連績有上述控制閘極表面與上 述埋入電極表面與上述層間絕緣膜表面的單一平面而研磨 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -10 - (請先閲讀背面之注意事項再填寫本頁) 訂 A7 經濟部中央樣準局貝工消费合作社印製 319909 _____B7_ 五、發明説明（8 ) 上述第3導電膜與上述層間絕緣膜直到曝露上述控制閘極 爲止的過程，及連接於被曝露之上述控制閘極與上述埋入 電極而在上述單一平面上形成配線層的過程。 如此，本發明之半導體裝置，係閘極之表面高度與形 成連接於擴散層的埋入電極之表面髙度及層間絕緣膜之表 面高度形成相等，且形成連續有閘極表面與埋入電極表面 及層間絕緣膜表面的單一平面，又配線層係形成在該單一 平面上，故與具有大階段差時相比較，可簡單地實行形成 在該平面上的配線層之圖案化或蝕刻等。 又，因配線層直接連接於閘極之表面與埋入電極之表 面，因此與經由連接孔被連接時相比較，可減低連接電阻 ，尤其是，以往係具有較難將配線材料充分地埋入於微細 之連接孔之問題，惟在本發明之半導體裝置，係閘極之表 面高度與埋入電極之表面高度及層間絕緣膜之表面高度形 成相等，該表面上直接形成配線層，故在微細之半導體裝 置也可確保閘極與配線層之間的接觸面積，可充分地減低 連接電阻。 又，因不需要連接孔，因此不必確保閘極與連接孔之 間的圖案化之對準餘裕，故可微細化半導體裝置。 又，在本發明之半導體裝置，由於在形成於半導體基 板上之第1閘極與第2閘極同樣地被圖案化’層間絕緣膜 形成埋入於該第1及第2閘極之間的空間部分’埋入電極 之表面髙度與第2閘極之表面髙度及層間絕緣膜之表面高 度形成相等，形成連續有閘極表面與埋入電極表面及層間 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
-11 - 經濟部中央橾準局員工消费合作社印製 A7 B7 五、發明説明（9 ) 絕緣膜表面之單一平面，又配線層係形成在該單一平面上 ，因此，·可容易形成分別直接連接於第2閘極與埋入電極 的配線層。 以往，在如此閘極有兩層構造時，藉閘極會使階段差 增大，而有較難實行形成在其上層之配線層之加工的問題 ，惟在本發明之半導體裝置，因配線層形成在平面上，因 此容易施行配線層之圖案化與蝕刻。因此成爲可加工微細 之配線層，成爲可高積體化半導體裝置。 尤其是，因第2閘極之表面*與連接於相鄰接在閘極 之擴散層的埋入電極之表面，及該埋入電極與第2閘極之 間的層間絕緣膜之表面構成單一平面，因此，連接於第2 閘極之配線層，及經由埋入電極連接於相鄰接在第2閘極 之擴散層的配線層之間的圓案化及蝕刻成爲容易，可減低 這些配線層之間的距離，成爲可微細化半導體裝置。 又，因配線層直接連接於第2閘極之表面，因此，可 確保配線層與第2閘極之間的接觸面稹，而可減低連接電 阻。 又，因不需要連接孔，因此，不需要連接孔與第2閘 極之間的圓案化之對準餘裕，而可微細化半導體裝置· 又，一般，配線層之電阻係比閘極材料之電阻可減低 。因此，第1及第2閘極同樣地被圓案化，而第2閘極藉 形成在其表面上之配線層被連接的本發明之半導體裝置， 係與僅第1閘極被圖案化，將第2閘極使用作爲配線層的 以往之半導體裝置相比較，成爲可減低配線電阻。所以， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） c~'、^— (請先閲讀背面之注意Ϋ項再填寫本頁) 訂 -12 - 3l99〇9 A7 B7 五、發明説明（10 ) 成爲可增加配線之長度，可高積體化半導體裝置。 (請先閲讀背面之注意事項再填寫本頁) 又，與在存在有依事先加工之第1閘極的階段差的狀 態下加工第2閘極之以往的半導體裝置相比較，因可同時 地圖案化第1閘極與第2閘極，因此，成爲可容易地加工 ，可形成微細之半導體裝置。 又，在本發明的半導體裝置之製造方法，係在閘極之 間的空間部分埋入層間絕緣膜之後，形成連接孔，在連接 孔之內部與閘極上及層間絕緣膜上形成導電膜，研磨該導 電膜之後在連接孔之內部形成埋入電極，形成配線層成爲 連接於閘極與上述埋入電極，惟在該研磨過程，埋入電極 之表面高度與閘極之表面高度及層間絕緣膜之表面高度形 成相等*研磨導電膜直到曝露閘極爲止形成連續有閘極表 面與埋入電極表面及層間絕緣膜表面的單一平面，又藉將 配線層形成在單一平面上，而可製造如上所述之半導體裝 置。 經濟部中央樣隼局員工消費合作社印製 又，在本發明的半導體裝置之製造方法，形成層間絕 緣膜成爲覆蓋閘極之後，未實行在閘極之間的空間部分埋 入層間絕緣膜之過程而形成連接孔，在該連接孔之內部及 層間絕緣膜上形成導電膜，研磨導電膜與層間絕緣膜直到 曝露閘極爲止，而藉在連接孔內部埋入導電膜俾形成埋入 電極，又在被曝露之閘極上與埋入電極上形成配線層，因 此，在閘極之間的空間部分可同時地實行埋入層間絕緣膜 之過程與形成埋入電極之過程•因此，與上述之方法相比 較，奇簡化過程。 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） -13 - A7 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明（11) 又，在本發明的半導體裝置之製造方法，由於在形成 上述之製造方法之連接孔的過程中，形成層間絕緣膜成爲 覆蓋閘極之後，藉由各向異性蝕刻技術蝕刻該層間絕緣膜 而形成連接孔，因此，可將連接孔形成自匹配地對於閘極 。所以，可縮短閘極與連接孔之間的距離，而可微細化半 導體裝置。又，在此，因在閘極上事先積層絕緣膜，爲了 形成埋入電極，而研磨導電膜與閘極上之絕緣膜直到曝露 閘極爲止時*可分離埋入電極與閘極。 又，在本發明的半導體裝置之製造方法*在形成上述 半導體基板上之浮游閘極與該浮游閘極上之控制閘極之後 ，在控制閘極與浮游閘極之間的空間部分埋入層間絕緣膜 成爲曝露控制閘極之表面，形成連接孔，形成導電膜，研 磨導電膜成爲曝露控制閘極而在連接孔內部形成埋入電極 ，在被曝露之控制閘極上與埋入竜極上形成配線層，惟在 該研磨過程中*埋入電極之表面髙度與控制閘極之表面高 度及層間絕緣膜之表面高度形成相等而研磨導電膜形成連 續有控制閘極表面與埋入電極表面及層間絕緣膜表面的單 —表面，在該單一平面上形成配線層，因此，與上述同樣 地，配線層之圖案化及蝕刻成爲更容易，可形成微細之配 線層，而可得到到半導體裝置之高積體化。 又，研磨層間絕緣膜直到閘極曝露爲止，而在被曝露 之閘極上形成配線層，因此*可形成配線層於控制閛極之 表面成爲直接連接之狀態•所以可減低控制閘極與配線層 之間的連接電阻。又，因可將配線層形成在閘極之大約全 (請先閲讀背面之注意事項再填寫本頁) b 裝. 訂 本紙張尺度適用中國國家標半（CNS ) μ规格（210X 297公釐） -14 - A7 B7 經濟部中央梂準局貝工消費合作社印製 五、發明説明（l2) 表面成爲可接觸之狀態，因此可確保閘極與配線層之間的 接觸面稹，而可減低連接電阻。 又，因未形成連接孔，因此，不需要閘極與連接孔之 間的圖案化之對準餘裕，可形成微細之半導體裝置· 又，因同時地圖案化浮游閘極與控制閘極而施以餘刻 ，因此，與僅蝕刻浮游閘極之後，在存在依被蝕刻之浮游 閘極所產生之階段差的狀態下蝕刻控制閘極之以往的製造 方法相比較，尤其是，控制閘極之加工成爲容易，可形成 更微細的半導體裝置。 又，在本發明的半導體裝置之製造方法，形成半導體 基板上之浮游閘極與該浮游閘極上之控制閘極之後，形成 層間絕緣膜成爲覆蓋控制閘極，未實行將層間絕緣膜埋入 在閘極之間的空間之過程而形成連接孔，在該連接孔之內 部及層間絕緣膜上形成導電膜，研磨導電膜與層間絕緣膜 直到曝露控制閘極爲止而藉連接孔內部之導電膜形成埋入 電極，又因在被曝露之控制閘極上與埋入電極上形成配線 層，因此，在控制閘極之間的空間部分可同時地實行埋入 層間絕緣膜之過程與形成埋入電極之工程。所以，與上述 之相比較，可簡化過程。 又，在本發明的半導體裝置之製造方法，由於形成半 導體基板上之浮游閘極與該浮游電極上之控制閘極，在該 控制閘極上形成層間絕緣膜之後，藉由各向異性蝕刻技術 蝕刻該層間絕緣膜而形成連接孔，因此’可將連接孔自匹 配對於控制閘電極及浮游閘極。所以’可縮短控制閘極成 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂_ •^ 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -15 - 經濟部中央標準局貝工消費合作社印製 A7 __B7_ 五、發明説明（l3) 浮游閘極與連接孔之間的距離，而可微細化半導體裝置。 又，在此，藉由在控制閘極上事先積層絕緣膜，爲了形成 埋入電極而研磨導電膜與控制閘極上之絕緣膜直到曝露控 制閘極爲止時，可分離埋入電極與控制閘極。 〔發明之實施形態〕 以下，參照圇式說明本發明之實施形態。 第1圖係表示依本發明之第1實施形態的半導體裝置 之構造旳剖面圖。如該圖所示，依本實施形態之半導體裝 置，係在形成有例如元件分離領域2與擴散層5的半導體 基板1上，經由閘極絕緣膜3所形成的閘極4，及在相鄰 接閘極4之間的空間埋入與閘極4同樣高度爲止的層間絕 緣膜6，及連接於擴散層而埋入與閘極4同樣高度爲止的 埋入電極1 2，及形成分別直接連接於閘極1與埋入電極 12的配線層11a，lib所構成•其特徵爲：閘極4 與埋入電極1 2及層間絕緣膜6之表面髙度均一致，而在 藉由該閘極4與埋入電極12及層間絕緣膜6之表面所構 成的平面上形成有配線層1 1 a，1 lb · 如此，在依本實施形態的半導體裝置，尤其是在閘極 4與配線層1 1 a之連接，係與經由連接孔被連接之以往 者不同，因配線層1 1 a直接連接於閘極4之表面，因此 ，可防止例如在微細連接孔內部未填充配線層等之問題* 而可減低連接電阻* 又，因在由閘極4與埋入電極1 2及層間絕緣膜6之 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
-16 - 經濟部中央樣準局員工消费合作社印製 A7 B7 五、發明説明（14) 表面所構成的平坦平面上形成有配線層1 1 a，1 1 b， 因此，可用均勻之厚度形成配線層1 1 a ，1 lb，而可 抑制配線電阻之偏差· 又，因在由閘極4與埋入電極1 2及層間絕緣膜6之 表面所構成的平坦平面上形成有配線層，因此，例如平版 印刷法或蝕刻法的配線層1 1 a，1 1 b之加工成爲容易 ，而可構成微細又高可靠性的半導體裝置’尤其是’分別 連接於閘極4與埋入電極1 2之配線層1 1 a與1 1 b之 間，係須以極狹窄寬度被除去，因此，如第1圖所示，由 於閘極4與埋入電極12及這些之間的層間絕緣膜6之表 面爲平面而極容易實行依平版印刷法及蝕刻法的配線層 11a，lib之加工。 又，與將連接孔使用圖案化形成在閘極4上的以往方 法相比較，因可增加配線層1 1 a與閘極4之接觸面稹’ 因此可減低連接電阻。 又，因不需要連接孔與閘極4之圖案化的對準餘裕_之 構造，因此可微細化半導體裝置。 以下，使用第2圖及第3圖說明實現如上述之構造的 方法。第2圖及第3圖係表示依本發明的半導體裝置之製 造方法之第1實施形態· 首先，在半導體基板1上形成元件分離領域2 ’經由 例如氧化膜等之閘極絕緣膜3形成閘極4。又’在半導體 基板1中形成源極及汲極領域5之後’形成層間絕緣膜6 〔參照第2 ( a )圖〕· 本紙伕尺度適用中國國家橾準（CNS ) A4規格（210X297公釐〉 I--------^-裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 -17 - 經濟部中央橾準局貝工消費合作社印製 A7 __B7 五、發明説明（15) 然後，例如使用CMP (化學機械性研磨），例如直 到曝露閘極4之表面爲止，研磨層間絕緣膜6加以除去〔 第2 ( b )圖〕· 又，使用例如一般之平版印刷法與蝕刻技術，開口連 接孔7，成爲曝露擴散層5之表面〔第2 (c)圖〕。 然後，在被曝露之連接孔7之表面及層間絕緣膜6上 形成例如T i及T i N之積層膜等的熱勢壘金屬層8，將 例如W等之高融點金靥等之導電膜9形成於連接孔7之內 部與層間絕緣膜6上，成爲連接孔7之內部被埋入〔第3 (a )圖〕。 · 又*例如使用CMP法研磨導電膜9及勢壘金屬8直 到曝露閘極4爲止，而在連接孔7之內部埋入導電膜9及 勢壘金靥8，形成連接於擴散層5之埋入電極1 2 〔第3 (b )圖〕。 然後，在該埋入電極1 2上與閘極4及層間絕緣膜6 上形成例如T i及T i N之積層膜等的勢壘金饜層1 0及 例如Aj?等之配線層11 (第3 (c)圖）* 又，使用例如一般之平版印刷法與蝕刻技術，蝕刻配 線層1 1與勢壘金靥層1 0，即完成半導體裝置（第1圖 )。 如此，在依本實施形態的半導體裝置之製造方法，其 特徵爲使用例如CMP法等之研磨技術而曝露閘極4與埋 入電極1 2之表面，而在被曝露之表面上形成配線層1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1〇 -18 - (請先閲讀背面之注意事項再填寫本頁)
A7 B7 s199〇g 五、發明説明（16) (請先閲讀背面之注意事項再填寫本頁) 如此使用CMP法，與使用例如光阻深蝕刻法等相比 較，在形成配線層1 1之前，可將位於下面之閘極4與埋 入電極1 2及層間絕緣膜6之表面形成完全地平坦。所以 ，在層間絕緣膜6開設連接孔，而在該連接孔之內部直接 形成配線層1 1的以往方法，係在微細連接孔之內部較難 形成配線層1 1 ，而有增大連接電阻之問題，惟在本實施 形態，係閘極4之表面及埋入電極1 2之表面以及層間絕 緣膜6之表面構成相同平面而構成*因此，可簡單地減輕 減低配線層11與閘極4或埋入電極12之間的連接電阻 〇 ♦ 一般，擴散層領域5之面積係比閘極4大。所以形成 於擴散層領域5成爲可連接的連接孔7，係與形成於以往 之閘極4成爲連接狀態的連接孔，可形成具有大面積者， 所以在連接孔7埋入導電膜9，乃與在連接於以往之閘極 的連接孔埋入導電膜相比較成爲容易· 經濟部中央樣準局員工消費合作社印製 因形成配線層1 1時底墊之階段差成爲平坦化，因此 ，在平版印刷過程中•可形成更微細之配線。又，在蝕刻 過程中，可避免蝕刻殘留等之問題，成爲可更容易地實行 加工。 又，在形成上層之配線層時，因依閘極4之階段差被 完全地平坦化，故可更容易地加工上層之配線層。 又，藉由CMP法之研磨，在閘極4之表面上形成細 凹凸。所以，在閘極4之表面上接合配線層1 1而流動電 流時，該凹凸成爲載體之再結合中心，而流動多量再結合 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19 - 經濟部中央橾準局員工消費合作社印聚 A 7 B7五、發明説明（17) 電流。由此，促進閘極4與配線層1 1之界面的歐姆接合 ，而可減低連接阻力。 又，在依CMP法之研磨，係與例如依光阻深蝕刻法 的除去方法相比較，可減低依電漿之損傷，而可製造高可 靠性的半導體裝置。 又，在例如記億體等之半導體裝置，係在由記憶格所 構成之心領域與驅動記憶格之周邊電路所構成的周邊電路 領域中，閘極4之間的空間部分之寬度有很大不同。亦即 ，心領域係閘極4之間的間隔狹窄，而周邊電路領域係閘 極4之間隔較大。所以，堆積層間絕緣膜6時，在心領域 ，層間絕緣膜6較厚地形成在閘極4之間的空間，而在周 邊電路領域，層間絕緣膜6形成較薄·在這種狀態下，除 去層間絕緣膜6直到閘極4之表面曝露爲止時，則在心領 域與周邊電路領域所必需的蝕刻量不相同。在此，例如使 用光阻深蝕刻法實行蝕刻時，因在任何領域均實行相同量 之蝕刻，故在心領域與周邊電路領域蝕刻使閘極4與層間 絕緣膜6之表面成爲相同平面極爲困難•對此，如本實施 形態，使用CMP法時，在任何領域均研磨成表面髙度形 成一樣高度，因此，如記憶體，即使存在有閘極4之圖案 密度不同之領域時，一般也可曝露閘極4之表面而將層間 絕緣膜成爲平坦化。 又，因在CMP法，不需要例如光阻深蝕刻地形成光 阻劑等之蝕刻材料，因此可提高生產量。 以下，使用第4圖及第5圖說明實現表示於第1圖的 (請先聞讀背面之注意事項再填寫本頁) b 裝- 訂 本纸張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -20 - 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明（l8) 半導體裝置之製造方法之第2實施形態。 首先，與上述第1實施形態同樣地，在形成於半導體 基板1上之閘極4上形成層間絕緣膜6。第4 (a)圓係 表示與第2 (a)圖同樣之狀態。 然後，與藉由CMP平坦化該層間絕緣膜6的上述之 第1實施形態不同，未將層間絕緣膜6成爲平坦化，例如 藉由一般之平板印刷法與蝕刻技術’形成連接孔7成爲曝 露半導體基板1之狀態〔第4(b)圖〕。 然後，與上述第1實施形態同樣地，在被曝露之連接 孔7之表面及層間絕緣膜6上形成例如T i及T i N之積 層膜等的勢壘金屬層8，又，將例如W等之髙融點金靥等 之導電膜9形成在連接孔7之內部及層間絕緣膜6 *成爲 埋入連接孔7之內部（第5 (a)圖）。 又，使用例如CMP法研磨導電膜9與勢壘金屬8及 層間絕緣膜6，直到曝露閘極4爲止。如此，除去閘極4 上之導電膜9與勢壘金靥8及層間絕緣膜6，在連接孔7 之內部埋入導電膜9與勢壘金屬8，形成連接於擴散層5 之埋入電極〔第5 (b)圖〕。該第5 (b)圓係表示與 上述第1實施形態的第3 (b)圖圖樣之形態。 之後，與上述第1實施形態同樣，形成連接於埋入電 極1 2與閘極4的例如T i及T i N之積層膜等的勢壘金 靥層10與例如A5等的配線層11a及lib，而完成 如第1圖所示的半導體裝置.。 如此，在本實施形態，未實行層間絕緣膜6之平坦化 (請先閾讀背面之注意事項再填寫本頁) b 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 經濟部中央樣準局員工消費合作社印裝 A7 B7 五、發明説明（19) 而開口連接孔7，對該連接孔7埋入導電膜9所用之蝕刻 之同時實行層間絕緣膜6，與上述第1實施形態不同》又 ’藉如CMP法實行該蝕刻爲其特徵者。 所以，除了依上述第1實施形態之效果之外，又具有 如下之效果•亦即，在上述之第1實施形態中，須實行用 以層間絕緣膜6之平坦化所用之蝕刻與用以形成埋入電極 1 2所用的蝕刻的兩次蝕刻，惟在本實施形態中，藉同時 地實行這些蝕刻，而可_低一次蝕刻。如此，可簡化製造 過程，縮短製造所需之時間，可減低製造成本。 又，一般在使用CMP法之蝕刻中’，蝕刻速度不受被 蝕刻材料影響，可容易設定蝕刻條件。所以藉由使用 C Μ P法，如本實施形態，與使用例如光阻深蝕刻等時相 比較可容易同時地實行導電膜9之蝕刻與層間絕緣膜6之 蝕刻。 以下，使用第6圖及第7圖說明作爲依本發明的半導 體裝置之製造方法之第3實施形態，將形成於擴散層5上 之連接孔7對於閘極4自匹配地形成之情形· ............. ... 首先，與上述第1及第2實施形態不同，在本實施形 態中，在半導體基板1上形成閘極4，又形成積層在該閘 極4上之絕緣膜1 3。之後，在這些閘極4及絕緣膜1 3 上形成層間絕緣膜6 〔第6 (a)圖〕。 然後，未平坦化該層間絕緣膜6，使用例如R I E ( 反應性離子蝕刻）等之各向異性蝕刻技術，蝕刻直到曝露 半導體基板1爲止，在閘極4及絕緣膜1 3之側壁殘留層 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ---------^ I 裝-- (請先閣讀背面之注意事項再填寫本頁) 訂 -22 - 經濟部中央樣準局員工消費合作社印裝 A7 _______B7_ 五、發明説明（2〇) 間絕緣膜〔第6 (B)圖〕*如圖所示，閘極4係成爲覆 蓋於絕緣膜6及1 3之狀態。在閘極之間的領域曝露半導 體基板1之表面而形成有連接孔7。 然後，與上述第1及第2實施形態同樣，在被曝露之 半導體基板1之表面及絕緣膜6，1 3上形成例如T i及 T i N之積層膜等之勢壘金屬層8，又，形成例如W等之 高融點金靥等之導電膜9，成爲埋入連接孔7之內部〔第 6 ( c )圖〕。 然後，使用例如CMP法研磨導電膜9與勢壘金屬8 及絕緣膜1 3直到曝露閘極4爲止。如此，除去閘極4上 之導電膜9與勢壘金屬8及絕緣膜1 3，在閘極之間的空 間部分埋入導電膜9及勢壘金屬8，形成連接於擴散層5 之埋入電極12 〔第7 (a)圖〕。 然後，與上述之第1及第2實施形態同樣，在被曝露 之閘極4與埋入電極1 2及絕緣膜6上，形成例如T i及 T i N之積層膜等之勢壘金靥層1 0及例如Α ί等之配線 層11 〔第7(b)圖〕。 然後，使用例如一般之平板印刷法與蝕刻技術，蝕刻 配線層1 1與勢壘金靥層1 0，形成連接於閘極4之配線 層11a，及連接於埋入電極12之配線層lib，完成 半導體裝置〔第7(c)圖〕。 如此，在本實施形態中，在對於閘極4自匹配地形成， 的連接孔7之內部形成埋入電極12之同時曝露閘極4之 表面，而形成直接連接於被曝露之閘極4之表面與埋入電 (請先聞讀背面之注意事項再填寫本頁) b 裝i 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23 - 319909 A7 ____B7_ 五、發明説明（21) 極1 2之表面的配線層1 lb及1 1 a，爲其特徵者。又 ，使用CMP實行埋入電極12之形成與閘極4之曝露， 爲其特徵者。 由此，在本實施形態中，除了依上述之第2實施形態 之效果以外，還具有如下之效果。亦即，因可將連接孔7 對於閘極4自匹配地形成，不需要設置閘極4與連接孔7 之圖案化的對準餘裕，可微細化半導體裝置•又，因爲了 連接孔7而不需要圖案化，因此可簡化過程。 以下，使用第8圖及第9圖說明作爲本發明之第4實 施形態，將本發明適用於不揮發性半導體記憶裝置之情形 〇 第8圖係表示依本發明之不揮發性半導體記憶裝置的 上面圖，第9 (a)圖係表示第8圖之A_A>剖面圖， 第9(b)圖係表示第8圖的B — 剖面圖。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本页) 如圖所示，本發明之不揮發性半導體記億裝置，係由 :在半導體基板1上經由絕緣膜所形成的浮游閘極4a， 及經由該浮游閘極4 a與絕緣膜3 /所形成的控制閘極 4 b，及直接連接於控制閘極4 b之表面上，經由例如勢 壘金靥1 0所形成的配線層1 a所構成。又，控制閘極4 b係與浮游閘極4 a同樣地被圖案化•又*相鄰接之控制 閘極4 b之間，係藉層間絕緣膜6被分離，該層間絕緣膜 6之表面高度係與控制閘極4 b之表面髙度相等。又，在 本實施形態中，連接於半導體基板1之擴散層5，經由例 如勢壘金靥層8形成有導電膜9，以構成埋入電極。又， 本紙伕尺度適用中國國家樣準（CNS ) A4规格（210X297公釐） ~ 經濟部中央樣準局貝工消費合作社印製 A7 __B7_ 五、發明説明（22) 直接連接於該埋入電極1 2之表面，例如經由勢壘金靥層 1 0形成有配線層1 1 b。 如此，依本實施形態之不揮發性半導體記億裝置，係 分離控制閘4 b之間的層間絕緣膜6之表面高度，與控制 閘極4 b之表面髙度相等，而在控制閘極4 b之表面上， 形成有直接連接狀態的配線層1 1 a，爲其特徵者。 如此，在本實施形態，與如以往地，在控制閘極4 b 上形成層間絕緣膜，而開口連接孔俾形成配線層之情形相 比較，未經由連接孔而連接配線層1 1 a與控制閘極4 b ，故可減低連接電阻。 ’ 又，因在控制閘極4 b上直接形成有配線層，因此， 與在控制閘極4 b上形成層間絕緣膜，而在其上面形成配 線層之情形相比較，可減低階段差。尤其是，在如本實施 形態的不揮發性半導體記億裝置中，在記憶格領域，浮游 閘極4 a與控制閘極4 b成爲積層構造，而階段差大。因 此，在其上面又形成層間絕緣膜時，因成爲愈增大階段差 ，而與這種情形相比較，可大幅度減低階段差》 又，因不需要在控制閘極4 b藉圖案化開口連接孔， 因此，不需要控制閘極4 b與連接孔之間的圖案化之對準 餘裕。所以，可高積體化不揮發性半導體記憶裝置。 又，如本實施形態，藉將連接於擴散層5之埋入電極 1 2之表面高度形成與控制閘極4 b相等，而與上述第1 至第3實施形態同樣地，成爲容易實行配線層1 1之形成 及加工。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ~ -25 - ---------o^.— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央梂準局員工消费合作社印製 3ί99〇9 A7 ______B7__ 五、發明説明（23) 尤其是，在如本實施形態之不揮發性半導體記憶裝置 ’因閘極爲積層構造，因此依閘極之階段差顯著，而直接 連接於擴散層5地在連接孔內部形成擴散層有成爲較難之 可能性。所以，如本實施形態，藉形成埋入電極12，將 其表面高度形成與控制閘極4 b大致相等，而成爲可減低 擴散層5與配線層11b之間的連接電阻。 又，在上述之不揮發性半導體記億裝置，係在依上述 第1至第3實施形態的製造方法中，藉將閘極4置換成爲 經由絕緣膜3 >所積層之浮游閘極4 a與控制閘極4 b， 即可形成。但是*浮游閘極4a與控制閘極4b，係在半 導體基板1上經由絕緣膜3形成第1導電膜，又，在該第 1導電膜上經由絕緣膜3 #來積餍第2導電膜，藉由例如 一般之平版印刷法與蝕刻技術，蝕刻第2導電膜與絕緣膜 及第1導電膜即可形成· 以往，圖案化成爲浮游閘極4 a之第1導電膜之後， 形成絕緣膜3 >，又在該絕緣膜3 >上形成爲控制閘極之 第2導電膜，而圓案化該第2導電膜，因此，在存在依浮 游閘極4 a之階段差的狀態下須實行控制閘極4 b之圖案 化。所以，有加工控制閘極較難之問題。對此，在本實施 形態中，因.同時地實行第1導電膜與第2導電膜之圖案化 ，因此可減低圖案化時之階段差，而可避免在平版印刷技 術或蝕刻技術上難加工之問題。 又，在上述之第1至第4實施之形態中，MO S電晶 體之閘極4或不揮發性半導體記憶裝置之浮游閘極4 a或 {請先閲讀背面之注意事項再填寫本頁) .6 裝· 訂 本紙張尺度適用中國國家標準（〇呢）八4規格（2丨0父297公釐> -26 - 經濟部中央橾準局貝工消費合作杜印製 A7 ____B7_ 五、發明説明（24) 控制閘極4b，係在例如多結晶矽膜或MOS i ，WS i 等之矽化物膜或多結晶矽膜上藉由形成有例如包括T i層 之矽化物構造的膜所構成。 又，曝露閘極4或控制閘極4 b之表面的蝕刻，係如 上所述，使用CMP法較理想，惟若爲將閘極4或控制閘 極4 b之表面髙度與層間絕緣膜6之表面髙度相等，而可 蝕刻成藉這些表面構成平面的方法，即使使用其他方法， 也可以得到與本發明同樣之效果。 又，在上述第4實施形態中，說明將本發明適用於例 如不揮發性半導體記憶裝置之情形，惟並不被限定於不揮 發性半導體記憶裝置，在例如DRAM等之其他半導體記 憶裝置及所有高密度半導體裝置，藉適用本發明，可得到 與本實施形態同樣之效果· 又，在上述之實施形態，層間絕緣膜6係可使用例如 S i 0 2 ，或例如PSG (含有磷之氧化膜），BSG( 含有硼之氧化膜），As SG (含有砷之氧化膜），BP S G (含有硼與磷之氧化膜）等含有雜質的氧化膜，又使 用於TEOS (四乙氧基矽烷）膜，等之一般層間絕緣膜 的絕緣膜。 〔發明之效果〕 如上所述，在依本發明的半導體裝置之製造方法，可 減低閘極與其上層之配線層之間的電阻，可將元件成爲微 細化的高 又高稹體的半導體裝置成爲可實現者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) (裝· 訂 319909 A7 B7 五、發明説明（25) 〔圖式之簡單說明〕 第1圖係表示依本發明之第1實施形態的半導體裝置 之構造的剖面圖。 第2 MM表示依本發明之第1實施形態之半導體裝置 象Λ剖面圖。 之製造方 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 知表示依本發明之第1實施形態之半導體裝置 剖面圖。 第4圖^係表示依本發明之第2實施形態之半導體裝置&㈣購“翻° ' 第ift/係表示依本發明之第2實施形態之半導體裝置 之製造_的剖面圖 第6 係表示依本發明之第3實施形態之半導體裝置 之製造的剖面圖。 第係表示依本發明之第3實施形態之半導體裝置 之製造的剖面圖。 第8圖係表示依本發明之第4實施形態的半導體裝置 之構造的剖面圖。 第9圖^係表示依本發明之第4實施形態的半導體裝置 之構造鞭剖面圖。 ,f i ㈢_ 第3 之製造 〔記號之說明〕 1 :半導體基板，2 :元件分離，3 :閘極絕緣膜’ 4 :閘極，5 :擴散層，6 :層間絕緣膜’ 7 :連接孔’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28 - 經濟部中央標隼局員工消費合作社印裝 A7 B7 五、發明説明（26) 8，10 :勢壘金屬，9 :導電膜，11 :配線層，12 :埋入電極，13:絕緣膜。 --------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 .i- -29 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）