TW202425555A - 封裝光接收器、系統、主機設備、光接收器主機設備、主機設備、以及用於在光線路終端中使用之方法 - Google Patents
封裝光接收器、系統、主機設備、光接收器主機設備、主機設備、以及用於在光線路終端中使用之方法 Download PDFInfo
- Publication number
- TW202425555A TW202425555A TW112125649A TW112125649A TW202425555A TW 202425555 A TW202425555 A TW 202425555A TW 112125649 A TW112125649 A TW 112125649A TW 112125649 A TW112125649 A TW 112125649A TW 202425555 A TW202425555 A TW 202425555A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- optical receiver
- optical
- host device
- rssi
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6932—Bandwidth control of bit rate adaptation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
- H04B10/272—Star-type networks or tree-type networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Optical Communication System (AREA)
Abstract
一種封裝光接收器,其包含:一光二極體,該光二極體經組配來接收一光信號;一轉阻放大器(TIA),該TIA耦接至該光二極體;及一信號接腳;其中該光接收器經組配來經由該信號接腳接收一重設信號;且其中該光接收器經組配來回應於該重設信號而經由該信號接腳輸出所接收的光信號之一接收信號強度指示(RSSI)。
Description
本揭露係關於在光線路終端內、更具體地在轉阻放大器(transimpedance amplifier;TIA)與接收器之間的改良的信令。
在被動光網路(passive optical network;PON)中,光線路終端(optical line terminal;OLT)可與大量的光網路單元(optical network unit;ONU)進行通訊。在PON中,光資料鏈路形成在OLT與各種ONU之間。光資料鏈路由連接至OLT的單光纖電纜形成,該單光纖電纜叉開以連接至網路中之多個ONU。
在此種光資料鏈路中,耤由調製透過光纖傳播至鏈路之末端處的接收器的光信號之振幅來對資訊進行編碼。例如,此種接收器可在ONU或OLT內實施。接收器中的光二極體產生與光信號振幅成比例的電流。使用轉阻放大器(transimpedance amplifier;TIA),此電流被放大且轉換成電壓信號,該電壓信號可被進一步放大且處理以對所編碼資訊進行解碼。
OLT可需要耤由量測自網路中的各ONU接收的光功率來監測網路之健康。此量測可耤由自網路中的各ONU向OLT發送一連串的光信號突發來完成。此類突發稱爲接收信號強度指示符(Received Signal Strength Indicator;RSSI)。然後,此類RSSI將由如上所述的TIA進行轉換及放大。
現有的突發模式RSSI解決方案通常使用專業的高側電流鏡來量測RSSI電流。此類電路系統給OLT添加大量費用及複雜性,且可佔據大量的電路基板面。
根據本揭露之第一態樣,提供了一種封裝光接收器,其包含:光二極體,該光二極體經組配來接收光信號;轉阻放大器(transimpedance amplifier;TIA),該TIA耦接至該光二極體;及信號接腳;其中該光接收器經組配來經由該信號接腳接收重設信號;且其中該光接收器經組配來回應於該重設信號而經由該信號接腳輸出所接收的光信號的接收信號強度指示(received signal strength indication;RSSI)。
該光接收器可經進一步組配來經由該信號接腳接收:指示所接收光信號的位元速率的速率選擇信號。
該轉阻放大器之靈敏度可基於該速率選擇信號來調整。
在該重設信號之第一次轉態時,該光接收器可經組配來對在該重設信號之該第一次轉態之前接收的該速率選擇信號進行取樣。
該速率選擇信號可能夠在指示所接收的光信號的第一位元速率的第一電壓與指示所接收的光信號的第二位元速率的第二電壓之間切換,第二位元速率與該第一位元速率不同。該第一位元速率可以係例如2.5 Gb/s,且該第二位元速率可以係例如10 Gb/s。該第一電壓及該第二電壓較佳地低於該重設信號之重設電壓。因此,該光接收器可能夠在該第一電壓、該第二電壓及該重設電壓中之各者的接收之間進行區分。
該光接收器可進一步包含:第一比較器,該第一比較器具有耦接至第一參考電壓的第一反相輸入端;及第二比較器,該第二比較器具有耦接至第二參考電壓的第二反相輸入端。該第一比較器之第一非反相輸入端及該第二比較器之第二非反相輸入端可耦接至該信號接腳。
該光接收器可進一步包含正反器(或鎖存器),該正反器具有:時脈輸入端,該時脈輸入端耦接至該第一比較器之第一輸出端;資料輸入端,該資料輸入端耦接至該第二比較器之第二輸出端;及數位速率選擇輸出端。該正反器可以係D型正反器(即,資料正反器)。
該光接收器可進一步包含延遲元件,該延遲元件耦接在該資料輸入端與該比較器之該第二輸出端之間。該延遲元件可經組配來使來自比較器之該第二輸出端的信號延遲到達該資料輸入端。
該光接收器可經組配來在該重設信號之該第一次轉態之後在該信號接腳處輸出該RSSI。
該光接收器可包含電流驅動器電路系統,該電流驅動器電路系統經組配來回應於致能信號而在該信號接腳處輸出該RSSI。
該電流驅動器電路系統可包含:開關;及負載電阻器,該負載電阻器耦接在該開關與接地參考電壓之間。該開關可經組配來回應於該致能信號而將該RSSI自該負載電阻器切換至該信號接腳。該開關可包含差分開關對,諸如PMOS差分對。
該光二極體可包含雪崩光二極體(avalanche photodiode;APD)。替代地,該光二極體可包含PIN光二極體。
根據本揭露之另一態樣,提供了一種系統,其包含:如上所述之光接收器;及主機設備,該主機設備經由該信號接腳耦接至該光接收器,其中該主機設備經組配來:將該重設信號輸出至該信號接腳;且經由該信號接腳接收該RSSI信號。
在該光接收器經由該信號接腳接收該速率選擇信號的情況下,該主機設備可經組配來將該速率選擇信號輸出至該信號接腳。
該主機設備可包含:電流監測器,該電流監測器經組配來量測在該信號接腳處接收的該RSSI之電流;及取樣電路系統,該取樣電路系統經組配來對該RSSI之所量測電流進行取樣。
該系統可進一步包含類比至數位轉換器(analog-to-digital converter;ADC),該ADC經組配來將所取樣之所量測電流轉換成數位RSSI信號。
該主機設備可經組配來回應於在該主機設備處接收的觸發信號而輸出該重設信號及該速率選擇信號中之一或多者。
該光接收器可封裝在第一積體電路(integrated circuit;IC)中,且該主機設備封裝在第二IC上。該第一IC及該第二IC可安裝在印刷電路板(printed circuit board;PCB)上。該光接收器與該主機設備之間的通訊可經由該PCB上的一或多個徑跡來進行。
根據本揭露之另一態樣,提供了一種主機設備,其包含信號接腳。該主機設備經組配來經由該信號接腳將重設信號輸出至光接收器。該主機設備經進一步組配來回應於該重設信號並經由該信號接腳來接收由該光接收器接收的光信號的接收信號強度指示(received signal strength indication;RSSI)。該主機設備可經進一步組配來經由該信號接腳將速率選擇信號輸出至該光接收器。該速率選擇信號可指示在該光接收器處接收的光信號之位元速率。
根據本揭露之另一態樣,提供了一種光接收器主機設備,其包含:信號接腳;及驅動器電路系統,該驅動器電路系統經組配來經由該信號接腳向光接收器子總成輸出:速率選擇信號,該速率選擇信號指示在該光接收器子總成處接收的光信號之位元速率;及重設信號;及量測電路系統,該量測電路系統經組配來:回應於該重設信號且經由該信號接腳來接收接收信號強度指示(received signal strength indication;RSSI)信號;且處理該RSSI信號。
根據本揭露之另一態樣,提供了一種用於在光線路終端中使用之方法,該方法包含:耤由單資料線路,對以下進行時分多工:自主機設備至轉阻放大器(TIA)的重設信號;自該主機設備至該TIA的速率選擇信號;及自該TIA至該主機設備的接收信號強度指示(received signal strength indication;RSSI)信號。
貫穿本說明書,字詞「包含(comprise)」或變體,諸如「包含(comprises)」或「包含(comprising)」,應當理解爲意指包含該元件、整數或步驟,或元件組、整數組或步驟組,但不排除任何其他元件、整數或步驟,或元件組、整數組或步驟組。
圖1係已知的被動光網路(passive optical network;PON) 100之框圖。PON包含與複數個光網路單元(optical network unit;ONU)通訊的光線路終端(optical line terminal;OLT) 102。例如,OLT 102可位於網際網路服務提供商(internet service provider;ISP)之中央辦事處處。例如,ONU 104-1至104-N可位於客戶的家或辦事處處。ONU 104n及OLT 102經由經組配來以光信號的形式攜載資訊的一或多個光纖電纜進行通訊。因此,光資料鏈路形成在PON 100內的OLT 102與各種ONU 104-1至104-N之間。
圖2示出圖1所示的OLT 102之已知示範性具體實施。
OLT 102包含光接收器202、主機設備204、微控制器(microcontroller;MCU) 206、接收信號強度指示(received signal strength indication;RSSI)電流鏡208及DC-DC轉換器210。光接收器202及主機設備204可封裝在單獨的積體電路(integrated circuit;IC)上。在此情況下,光接收器202與主機設備204之間的通訊可經由光接收器202及主機設備204所安裝至的印刷電路板(printed circuit board;PCB)上的一或多個跡線來進行。
光接收器202包含光二極體212 (諸如,雪崩光二極體(avalanche photodiode;APD))、轉阻放大器(transimpedance amplifier;TIA) 214及重設及速率選擇模組216。
光二極體212耦接在光接收器202之供電接腳218與TIA 214之間。去耦電容器220可耦接在光二極體212之陰極與接地參考(例如,GND)之間。
光二極體212經組配來經由PON 100之光纖接收光信號。可自PON 100之ONU 104-1至104-N中之一者接收光信號。在接收到入射光信號時,光二極體212產生與該光信號之功率成比例的電流I
PD。此電流I
PD被傳遞至TIA 214中,該TIA將電流值I
PD轉換成電壓V
PD。
TIA 214包含第一TIA級222及第二TIA級224。第一TIA級222包含運算放大器(operational amplifier;op-amp) 226及耦接在運算放大器226之輸入端與輸出端之間的反饋電阻器228。第一TIA級222經組配來產生表示由光二極體212產生的電流I
PD的電壓V
PD。
第二TIA級224經組配來將自第一TIA級輸出的電壓V
PD轉換成用以輸出至主機設備204的差分輸出對V
PD+、V
PD-。在其他實施例中,可省略第二TIA級224。在此情況下,電壓V
PD可直接輸出至主機設備204。在其他實施例中,第一TIA級222及第二TIA級224可組合成單級。
RSSI電流鏡208在光接收器202之光二極體接腳218處視情況經由過載電阻器230耦接至光二極體,且經組配來量測光二極體電流I
PD。DC-DC轉換器210耦接至RSSI電流鏡208,且經組配來將供電電壓提供給電流鏡208及光二極體212,使得該光二極體以反向偏置來操作。DC-DC轉換器210可經組配來將來自外部DC電源(未示出)的電壓轉換成適合光二極體312的電壓位準。
RSSI電流鏡208可包含多個電流鏡,各電流鏡跨不同電壓範圍操作,使得RSSI電流鏡208之總電壓範圍覆蓋供電接腳218處的電壓擺幅。
RSSI電流鏡208中之各電流鏡之尾部229耦接至MCU 206。因此,MCU 206自RSSI電流鏡208接收鏡像電流I
M1、I
M2。MCU 206可經組配來基於鏡像電流I
M1、I
M2的相應量值來判定要使用它們中之哪一者。爲此,MCU 206可經組配來將鏡像電流I
M1、I
M2彼此或與一或多個臨限值進行比較。MCU 206可經進一步組配來處理此資訊及/或將其發送至進一步的下游電路系統。此種信號傳輸可使用一或多個串行(例如,I
2C)介面。
MCU 206可經進一步組配來自外部源(未示出)接收RSSI觸發信號。MCU 206亦可經組配來經由介面(在此情況下係I
2C串行介面)控制主機設備204。
主機設備204經進一步組配來產生速率選擇及重設信號,且經由信號接腳232將此等信號傳輸至光接收器202之速率選擇模組216。速率選擇信號向光接收器202提供對光二極體212處器的光信號之位元速率的指示。因此,光接收器202可回應於速率選擇信號而調整TIA 214之操作。例如,具有較低資料速率(例如,2.5 GB/s)的傳入光信號可需要TIA 214內的較低功率、高增益狀態以改良光接收器的準確度。在另一態樣,具有較高資料速率(例如,10 GB/s)的光信號可需要TIA 214內的較高功率、較低增益狀態以改良光接收器的準確度。
OLT 102之拓撲結構有多個缺點。爲了實現最先進光網路之準確度及時序規格,RSSI電流鏡208需要使用高性能片外組件來實現。此類組件趨於技術複雜且功率密集,從而佔用相對大量的電路基板面。此外,通常需要多個鏡像比率來覆蓋光二極體電流I
PD之大動態範圍。因此,自RSSI電流鏡208輸出的電流IM1、IM2的穩定時間可能會不期望地長。在以高位元速率操作的情況下,其中信號突發及其前導碼具有極短的持續時間,此問題變得複雜。添加此種複雜的RSSI電流鏡208亦可導致更複雜的信號路由要求,以及增加串話的可能,這對OLT 102之總體性能及準確度産生消極影響。
本揭露之實施例旨在耤由經由共用信號接腳向主機設備發出RSSI信號來解決或至少改善以上問題中之一或多個,該共用信號接腳亦用於將速率選擇及重設信號傳輸至光接收器。這樣做時,可省略高側的電流鏡208,且在主機設備204本身中對RSSI電流進行取樣。耤由在雙向信號接腳處發出RSSI、速率選擇及重設信號,減少接收器的接腳之總數。此類信號可以係時分多工的,以允許雙向傳輸;通過共享信號接腳以一個方向(自主機設備至光接收器)傳輸速率選擇及重設信號且以另一方向(自光接收器至主機設備)傳輸RSSI信號。
圖3例示根據本揭露之實施例的光線路終端300。
OLT 300包含光接收器302、主機設備304、MCU 306及DC-DC轉換器310。光接收器302及主機設備304可封裝在單獨的積體電路(integrated circuit;IC)上。在此情況下,光接收器302與主機設備304之間的通訊可經由光接收器302及主機設備304所安裝至的印刷電路板(printed circuit board;PCB)上的一或多個跡線來進行。
光接收器302包含光二極體312 (諸如,雪崩光二極體(avalanche photodiode;APD))、轉阻放大器(transimpedance amplifier;TIA)314及控制模組316。
光二極體312耦接在光接收器202之供電接腳318與TIA 314之間。去耦電容器320可耦接在光二極體312之陰極與接地參考(例如,GND)之間。
DC-DC轉換器310可經組配來將來自外部電源(未示出)的DC供電電壓轉換成供電電壓,該供電電壓可視情況經由過載電阻器330提供給光接收器302的供電接腳318。因此,在操作中,光二極體312由自DC-DC轉換器310提供的供電電壓反向偏置。
光二極體312經組配來接收光信號。此種光信號可經由PON 100之光纖來接收。可自PON 100之ONU 104-1至104-N中之一者接收光信號。在接收到入射光信號時,光二極體312產生與該光信號之功率成比例的電流I
PD。此電流I
PD傳遞至將電流I
PD轉換成電壓V
PD的TIA 314中。
如同圖2所示的TIA 214,TIA 314可包含第一TIA級322及第二TIA級324。第一TIA級322可包含運算放大器(operational amplifier;op-amp) 326及耦接在運算放大器326的輸入端與輸出端之間的反饋電阻器328,但可使用任何其他已知的TIA拓撲結構。第一TIA級322經組配來產生表示由光二極體312產生的電流I
PD的電壓V
PD。第二TIA級324經組配來將自第一TIA級322輸出的電壓VPD轉換成用以輸出至主機設備304的差分輸出對VPD+、VPD-。在其他實施例中,可省略第二TIA級324。在此情況下,電壓VPD可直接輸出至主機設備304。在又進一步的實施例中,第一TIA級322及第二TIA級324可組合成單級。
如下文更詳細地描述,TIA 314進一步可包含調整模組333,該調整模組經組配來基於來自控制模組316的一或多個控制信號來調整TIA 314之一或多個特性。此類特性可包括TIA 314之增益及TIA 314之靈敏度中之一或多者。在所示的實施例中,調整模組333設置在第一TIA級322與第二TIA級324之間。在其他實施例中,調整模組333可設置在TIA 314中的別處。
如上所述,光接收器302經組配來耤由信號接腳332接收及處理速率選擇信號及重設信號。另外地且與光接收器202相比,光接收器經進一步組配來耤由同一信號接腳332將RSSI信號傳輸至主機設備304。光接收器302的這種操作可由控制模組316實現。
通常,回應於耤由信號接腳332自主機設備304接收的所接收的重設信號,控制模組316經組配來:a)基於所接收的速率選擇信號控制TIA 314;且b)耤由信號接腳332產生並驅動RSSI信號。
在一些實施例中,可在重設信號之前接收到速率選擇信號。在此情況下,控制模組316可由控制模組316觸發以在接收到重設信號時回顧性地處理速率選擇信號。
如上所述,控制模組316可控制調整模組333基於速率選擇信號(例如,基於速率選擇信號之位準)來調整TIA 314之一或多個特徵。例如,控制模組316可將速率選擇信號與一或多個臨限值電壓進行比較。基於速率選擇信號高於或低於臨限值,控制模組316可控制調整模組333將TIA 314調整成二或更多個不同組態。
控制模組316經進一步組配來監測重設信號的接收,且根據重設信號的接收在信號接腳332處輸出RSSI電流。在接收到重設信號時,可立即在信號接腳332處輸出RSSI電流。RSSI電流可根據在TIA 314處量測的RSSI來產生。例如,控制模組316可基於源自TIA 314的一或多個信號來判定所接收的光信號之RSSI。例如,RSSI可基於第一TIA級322之輸入端處的輸入電壓、第一TIA之輸出電壓或這兩個電壓之組合來判定。在一些實施例中,控制模組316可判定跨第一TIA級322之反饋電阻器328的電壓降。
可看出,與需要RSSI電流鏡208之OLT 200不同,OLT 300不需要在光二極體312的高側有電流鏡。替代地,RSSI信號在光接收器302內產生。因此,輸出至信號接腳332之RSSI電流被傳輸至主機設備304。
如上所述,主機設備304經組配來自TIA 314接收差分電壓對VPD+、VPD- (或單端電壓VPD,在省略第二TIA級324的情況下)。主機設備304可視情況放大及/或處理所接收電壓對VPD+、VPD-,且將一或多個所接收信號Rx輸出+/-輸出至外部設備(未示出)。此種處理在此項技術中係已知的,因此在此將不進行詳細描述。
主機設備304經進一步組配來產生通過同一線路輸出至光接收器302之信號接腳332的重設信號及速率選擇信號二者。重設信號及/或速率信號的產生可回應於可自MCU 306或替代地自外部設備(未示出)接收的所接收RSSI觸發信號。
應當注意,在本揭露之一些實施例中,可不以任何方式產生、傳輸或使用速率選擇信號。例如,在一些實施例中,OLT 300可以單位元速率操作。在此情況下,可省略圍繞速率選擇信號的功能。
爲了使得速率選擇信號、重設信號及RSSI信號能夠通過信號接腳332雙向傳輸,此類信號可以係時分多工的。
圖4係根據本揭露之實施例的信號傳輸狀況之時序圖。
應當瞭解,如圖4中光功率的階躍改變所示,在光二極體312處以由低或無光功率的週期分開的資料包或突發的形式接收光信號。
考慮到這一點,在時間t0處,控制模組316在信號接腳332上輸出RSSI電流,代表所接收光信號的RSSI。在所示的實施例中,信號接腳332處的RSSI電流實質上與TIA 314之輸入端處的電壓成比例。
在時間t2處,主機設備304將信號接腳332處的速率選擇信號自第一狀態轉態至第二狀態。速率選擇信號指示要在OLT 300處接收的下一個資料包之位元速率。在一些實施例中,速率選擇信號係回應於(例如,來自MCU 306的)一或多個所接收控制信號而輸出的。在所示的實施例中,速率選擇信號具有二個位準(高或低)。在其他實施例中,速率選擇信號可具有多於二個位準。
在時間t3處,回應於RSSI觸發信號,主機設備304經組配來將重設信號輸出至信號接腳332。可看出,所示的實施例,施加重設信號對應於接收到所接收光信號的下一個突發或資料包。
回應於重設信號,控制模組316在接收到重設信號之前立即判定信號接腳332處的電壓值。由於速率選擇信號已轉態至第二狀態,因此控制模組316改變TIA 314之一或多個特徵,從而導致TIA 314之穩定週期(在t3與t4之間)。在此期間,主機設備304可忽略信號接腳332處的任何電壓。在預定時間段(例如,在t3與t5處輸出重設信號之間的時間段)之後,在信號接腳332處由控制模組316產生的信號再次與所接收光信號的光功率成比例。在此階段,主機設備304接收並處理信號接腳332處的RSSI電流,直到接收到另外的RSSI觸發信號爲止。
可看出,將由控制模組316施加在信號接腳332上的RSSI電流之電壓維持成低於由主機設備304施加在信號接腳332上的重設信號之電壓。因此,控制模組316可耤由監測信號接腳332處的電壓來判定已接收到重設信號,同時在信號接腳332上輸出RSSI信號。
圖5係可由控制模組316實施的用於將RSSI電流輸出至信號接腳332同時監測在同一信號接腳332處的速率選擇信號及重設信號的示範性電路系統600之示意圖。電路系統600包含RSSI電流驅動器電路系統602及多位準電壓監測電路系統604。
RSSI電流驅動器電路系統602包含經組配來產生RSSI電流的電流源606、開關S1及電阻器R1。開關S1經組配來選擇性地將電流源606 (及因此,RSSI電流)之輸出端耦接至信號接腳332或經由電阻器R1耦接至地面。例如,開關S1可由差分開關對(例如,電晶體)實施。
多位準電壓監測電路系統604包含第一比較器610、第二比較器612、延遲元件614及D型正反器616。
比較器可使用任何已知比較器技術(諸如,高增益CMOS放大器或傾斜式逆變器)來實施。第一比較器610及第二比較器612中之各者之非反相輸入端耦接至光接收器302之信號接腳332。第一比較器610之反相輸入端耦接至第一參考電壓Vref1,該第一參考電壓可被設定爲多位準電壓監測電路系統604之供電電壓的三分之二(2*Vdd/3)。第二比較器612之反相輸入端耦接至第二參考電壓Vref2,該第二參考電壓可被設定爲多位準電壓監測電路系統604之供電電壓Vdd的三分之一(Vdd/3)。因此,第一參考電壓Vref1高於第二參考電壓Vref2。
第一參考電壓Vref1可被設定爲重設臨限值電壓,使得其高於所接收速率選擇信號之最大電壓位準,但低於所接收重設信號之最大電壓位準。因此,當信號接腳332處的電壓大於第一參考電壓Vref1時,第一比較器610可輸出『高』信號值。第二參考電壓Vref2可被設定爲速率選擇臨限值電壓,使得其低於所接收速率選擇信號之最大電壓位準,但高於所接收速率選擇信號之最小電壓位準。
第一比較器610之輸出端耦接至正反器616之時脈輸入端CLK。第二比較器612之輸出端耦接至經組配來向來自第二比較器612之輸出信號施加延遲的延遲元件614之輸入端。延遲元件614之輸出被提供給正反器616的資料輸入端D。第一比較器610處的『高』輸出指示在信號接腳332處接收到重設信號。正反器616處的『高』輸出指示高速率選擇信號。
現將參考圖6A及圖6B對電路系統600之操作進行描述。圖6A及圖6B示出涉及操作光接收器302的各種信號之時序圖。按降序排列,此等圖示出信號接腳332處的電壓、光接收器302之內部重設(其可以係自第一比較器610輸出的RESET線路)、光接收器302基於所接收速率選擇信號所設定成的位元速率(其可以係自正反器616輸出的RATE線路,低位準爲例如10 GB/s且高位準爲例如2.5 GB/s)及由驅動器電路系統602輸出至信號接腳332的RSSI信號。圖6A示出其中速率選擇信號被切換成低位準的場景之時序圖。圖6B示出其中速率選擇信號被切換成高位準的場景之時序圖。
在時間t1處,第一比較器610及第二比較器612可首先在它們的非反相輸入端處接收到在信號接腳332處斷言的速率選擇信號。第一比較器610之輸出被切換成低位準,且第二比較器612之輸出被切換成高位準或低位準,這取決於速率選擇信號之狀態。在圖6A中,由於速率選擇信號被切換成低位準,因此如t1與t2之間所示,信號接腳處的電壓也係低位準。在圖6B中,由於速率選擇信號被切換成高位準,因此信號接腳處的電壓也係高位準。在此需注意,與高重設信號之電壓相比,高速率選擇信號具有更低電壓。
在接收到速率選擇信號之後,第一比較器610及第二比較器612可在它們的非反相輸入端處接收重設信號,該重設信號在圖6A及圖6B中示出爲在時間t2處到達。在此實施例中,重設信號包含具有上升邊緣及下降邊緣的脈衝。重設信號可表示下一個光信號突發的到達。如上所述,在此實施例中,重設信號之電壓大於最大速率選擇信號之電壓。
由於重設信號高於Vref1,因此第一比較器610輸出切換成高位準。此信號既輸出爲重設信號RESET又輸出至正反器616之時脈輸入端CLK,該時脈輸入端CLK切換正反器616,以在正反器616之資料輸入端D處輸出信號值。由於延遲元件614之存在,因此正反器616之資料輸入端D處的信號係來自比較器612的輸出之延遲版本,該延遲版本係與(在重設之前接收到的)速率選擇信號相關聯的比較器輸出值。因此,正反器616輸出速率選擇信號RATE。在圖6A中,由於速率選擇信號係低位準,因此自正反器616輸出的RATE信號保持低位準(在時間t2處)。在圖6B中,由於速率選擇信號係高位準,因此在t2處自正反器616輸出的RATE信號轉態成高位準。
回應於接收到重設信號RESET,控制模組316可控制開關S1以將電流源502耦接至信號接腳332,從而在時間t4處利用RSSI電流驅動信號接腳332。控制模組316可在接收到重設信號RESET或重設信號被取消斷言的時間(即,時間t3之後)之間實施固定或可變延遲。此延遲可與TIA 314及/或光接收器302的其他組件的穩定時間相關聯,特別係速率選擇信號指示所接收光信號之位元速率發生改變的情況。
圖7例示主機設備304之示範性具體實施。應當瞭解,主機設備304可包含其他模組及/或組件(未示出)。
主機設備304可包含主機控制模組702、多位準電壓驅動器704、電流監測器706、取樣電路系統708及類比至數位轉換器(analog-to-digital converter;ADC) 710。
通常,主機控制模組702經組配來控制速率及重設信號至信號接腳332之輸出且處理在信號接腳332處接收的RSSI信號。
在驅動側,主機控制模組經組配來接收外部RSSI觸發信號。回應於RSSI觸發信號,主機控制模組702經組配來控制多位準電壓驅動器704隨時間以二或更多個電壓來驅動信號接腳332。具體地,電壓驅動器704可經組配來以第一電壓V1、第二電壓V2及第三電壓V3驅動信號接腳332,其中V1<V2<V3。第一電壓V1及第二電壓V2與速率選擇信號有關。第三電壓V3係重設電壓。因此,電壓驅動器704經組配來在信號接腳332處斷言重設信號及速率選擇信號二者。
電流監測器706、取樣電路系統708及ADC 710被提供來處理在信號接腳332處接收的RSSI電流信號,該RSSI電流信號然後被提供給主機控制模組702。
在一些實施例中可包含電流鏡電路系統的電流監測器706經組配來監測RSSI電流信號且産生監測信號。監測信號由取樣電路系統708進行取樣,該取樣電路系統向ADC 710提供對應於監測信號的取樣電壓。ADC 710將此所取樣電壓轉換成代表在信號接腳332處接收的RSSI信號的數位信號。在一些實施例中,ADC 710可以係逐漸趨近式 ADC。
主機控制模組702經組配來自ADC 710接收數位信號。然後,主機控制模組可處理數位信號及/或將數位信號輸出至一或多個外部模組(未示出)。
圖8例示圖7所示的主機設備304之示範性具體實施。具體地,更詳細地示出電流監測器706、取樣電路系統708及ADC 710。
另外,在圖8中可看出,電壓驅動器704、電流監測器706及取樣電路系統708中之各者都由RSSI觸發信號的由可程式化延遲模組800延遲的延遲版本控制。在接收到所延遲RSSI觸發信號時,電壓驅動器704經組配來停止在信號接腳332處斷言速率選擇信號及/或重設信號。電流監測器706被控制來在信號接腳332處輸出RSSI電流之鏡像版本,且取樣電路系統708被控制來對由電流監測器706提供的電流進行取樣。下文將對此種操作進行更詳細描述。
如圖8所示,電流監測器706可包含低側級聯電流鏡。電流監測器706包含第一MOSFET開關S1、第二MOSFET開關S2、第三MOSFET開關S3及第四MOSFET開關S4 (在此實例中係電晶體開關),該等MOSFET開關可由例如主機控制模組702、MCU 306或另一設備(未示出)控制。各開關S1至S4包含一對端子及可操作以控制二個端子之間的導電性的閘極。電流監測器706進一步包含經組配來提供第一參考電流IREF1及第二參考電流IREF2的第一電流源802及第二電流源804。
第一開關S1及第二開關S2串聯耦接在電流監測器706之輸入節點N1與接地參考電壓(例如,GND)之間。第三開關S3及第四開關S4串聯耦接在電流監測器706之輸出節點N2與接地參考電壓(例如,GND)之間。第一開關S1及第三開關S3之閘極耦接在一起。第二開關S2及第四開關S4之閘極耤由由RSSI觸發信號控制的第五開關S5可切換地耦接在一起(如下文將更詳細地解釋)。第二開關S2之閘極永久性地耦接至輸入節點N1。
第一參考電流源802耦接在供電電壓(Vdd)與輸入節點N1之間。第二參考電流源804耦接至輸出節點N2。第一參考電流源802及第二參考電流源804各自經組配來以第一參考電流I
REF1及第二參考電流I
REF1的形式提供補充電流,該補充電流可有助於加速電流監測器706之穩定時間。在於信號接腳332處接收到的RSSI電流與RSSI信號的平均電流相比時相對較低的情況下,這可能特別有利。
電流監測器706之輸入節點N1可視情況經由第六開關S6耦接至信號接腳332。第六開關S6可被提供來在主機設備304的校準期間將電流監測器706自信號接腳332斷開,例如,以量測DC電壓偏移量。例如,此開關可由主機控制模組702控制。
在操作期間,當第五開關S5閉合時,電流監測器706經組配來將在輸入節點N1處接收到的電流(即,信號接腳332處的電流)鏡像至輸出節點N2。
取樣電路系統708包含第七開關S7、第八開關S8及第九開關S9,各開關S7至S9包含一對端子及可操作以控制兩個端子之間的導電性的閘極。
第七開關S7及第八開關S8串聯耦接在取樣電路系統708之輸入節點N3與取樣電路系統708之輸出節點N4之間。第七開關S7及第八開關S8之閘極經由第九開關S9可切換地耦接在一起。此外,第七開關S7之閘極耦接至取樣電路系統708之輸入節點N3。第九開關S9由RSSI觸發信號控制。
取樣電路系統416經組配來在於開關S9之閘極處接收到RSSI觸發信號時對所鏡像RSSI電流進行取樣,且經由取樣電路系統708之輸出節點N4向ADC 710提供RSSI之樣本。
外部RSSI觸發信號自外部源(未示出)接收且通過可程式化延遲模組800。可程式化延遲模組800經組配來實現RSSI觸發信號的時間延遲。
多位準電壓驅動器704耦接至可程式化延遲模組800且經組配來接收所延遲RSSI觸發信號。回應於所延遲RSSI觸發信號且基於自主機控制模組702接收的控制信號,多位準電壓驅動器可在信號接腳332上產生包含重設信號及速率選擇信號的三位準信號。
在操作期間,在信號接腳332處自光接收器302接收RSSI電流突發。在電流監測器706之輸入節點N1處接收此電流,這在此實施例中由寬擺幅級聯電流鏡實現。
在此實施例中,ADC 710包含逐漸趨近式暫存器(successive approximation register;SAR) ADC 806。視情況,ADC 710亦包含自動測距儀808。
如此項技術已知,SAR ADC 806包含ADC比較器810、SAR 812及數位至類比轉換器 (digital-to-analog converter;DAC) 814。ADC比較器810包含非反相輸入端、反相輸入端及輸出端。ADC比較器810之輸出端耦接至SAR 812之輸入端。SAR 812之數位輸出被提供爲至DAC 814的輸入,該DAC經組配來將表示數位輸入的類比信號輸出至ADC比較器810之反相輸入端。下拉電阻器R1、R2耦接在ADC比較器810之反相輸入端及非反相輸入端中之各者與接地參考電壓之間,使得在此類輸入未被斷言時,它們被拉至接地參考電壓(ground reference voltage;GND)。
ADC比較器810經組配來在非反相輸入端高於反相輸入端時切換成高位準且在反相輸入端高於非反相輸入端時切換成低位準。因此,調整SAR 812之數位輸出,使得提供給DAC 814的數位輸入信號表示提供給ADC比較器810之非反相輸入端的信號之數位值。SAR ADC之此種操作在此項技術中係已知的,且因此在此將不進行更詳細描述。
如上所述,ADC 710可包含自動測距儀808。自動測距儀808可經組配來將所取樣RSSI信號縮放至ADC 710之電壓範圍中,使得所取樣RSSI信號可成功地轉換成數位表示。因此,自動測距儀808將RSSI信號之縮放版本輸出至ADC比較器810之非反相輸入端。
主機控制模組702可耦接至DAC 814、SAR 812及/或ADC 710之任何其他組件或節點。主機控制模組702可經組配來接收SAR暫存器輸出(其表示類比輸入信號)且可儲存、處理數位信號且/或將數位信號傳輸至下游電路系統(未示出)。
技術者將認識到,上述裝置及方法之一些態樣可被體現爲例如非揮發性載體介質(諸如,磁碟、CD-ROM或DVD-ROM、諸如唯讀記憶體 (韌體)的程式化記憶體)上或資料載體(諸如,光或電信號載體)上的處理器控制代碼。對於許多應用,本發明之實施例將實施於DSP (數位信號處理器)、ASIC (特殊應用積體電路)或FPGA (現場可程式化閘陣列)上。因此,代碼可包含習知程式代碼或微代碼,或(例如)用於設置或控制ASIC或FPGA的代碼。代碼亦可包含用於動態地組配可再組配裝置(諸如可再程式化邏輯閘陣列)的代碼。類似地,代碼可包含用於硬體描述語言 (諸如Verilog TM或VHDL (超高速積體電路硬體描述語言))的代碼。如技術者將瞭解,代碼可分佈在彼此通訊的多個耦接組件之間。在適當情況下,亦可使用在現場(可再程式化)可程式化類比陣列或類似設備上運行以便組配類比硬體的代碼來實施該等實施例。
注意,如本文中所使用的術語模組應當用於指代功能單元或塊,其可以至少部分地由專用硬體組件(諸如定製定義電路)來實施及/或至少部分地由一或多個軟體處理器或在合適的通用處理器上運行的合適代碼等來實施。模組本身可包含其他模組或功能單元。模組可由多個組件或子模組提供,該等組件或子模組不需要共同定位,而係可設置在不同的積體電路上及/或在不同的處理器上運行。
實施例可在主機設備尤其係可攜式及/或電池供電的主機設備(諸如,行動計算設備(例如,膝上型或平板電腦)、遊戲主控台、遠端控制設備、包括家用溫度或照明控制系統的家庭自動化控制器或家用電器、玩具、機器(諸如,機器人)、音訊播放器、視訊播放器或行動電話(例如,智慧電話))中實施。
如本文所用,當二或更多個元件稱爲彼此「耦接」時,此種術語指示如適用,無論係間接亦係直接連接,有或沒有介於中間的元件,這二或更多個元件都處於電子通訊或機械通訊中。
本揭露涵蓋熟悉此項技術者將理解的對本文示範性實施例進行的所有改變、替換、變化、變更及修改。類似地,在適當情況下,所附請求項涵蓋熟悉此項技術者將理解的對本文示範性實施例進行的所有改變、替換、變化、變更及修改。此外,在所附請求項中對被適配來、配置來、能夠、組配來、使得能夠、可操作地來或操作性地執行特定功能的裝置或系統或者裝置或系統的組件的參考涵蓋此裝置、系統或組件,無論它或此特定功能是否被激活、打開或解鎖,只要此裝置、系統或組件係如此適配、佈置、能夠、組配、使得能夠、可操作或操作性的。因此,在不脫離本揭露之範圍的情況下,可對本文所述的系統、裝置及方法進行修改、添加或省略。例如,系統及裝置的組件可以係積體或分開的。此外,本文所揭示的系統及裝置之操作可由更多、更少或其他組件執行,且所描述的方法可包括更多、更少或其他步驟。另外,可以任何合適的順序執行步驟。如本文檔所用,「各」係指集合的各成員或集合的子集的各成員。
雖然示範性實施例在附圖中例示且在下文進行描述,但本揭露之原理可使用任何數量的無論當前是否已知的技術來實施。本揭露不應以任何方式限於圖式所例示及上文所述的示範性具體實施及技術。
除非另有明確說明,否則圖式中所描繪的物品不一定係按比例繪製的。
本文所敘述的所有實例及條件語言出於教學的標的意圖幫助讀者理解本揭露及由發明人貢獻的用以促進技術的構思,且被解釋爲不受此種具體敘述的實例及條件的限制。雖然已詳細描述本揭露之實施例,但應理解,在不脫離本揭露之精神及範圍的情況下,可對該實施例進行各種改變、替換及更改。
雖然上文已列舉具體優點,但各種實施例可包括所列舉的優點中的一些或全部,或者不包括所列舉的優點。另外,在查閱前述附圖及描述後,其他技術優點對熟悉此項技術者來說可能變得顯而易見。
應當注意,上述實施例例示而非限制本發明,且在不脫離所附請求項的範圍的情況下,熟悉此項技術者將能夠設計許多替代實施例。字詞「包含」不排除除了在請求項中列出的要素或步驟之外的要素或步驟的存在,「一(a)」或「一(an)」不排除多個,且單個特徵或其他單元可履行在請求項中敘述的幾個單元的功能。請求項中的任何附圖標號或標示不應被解釋爲限制該等請求項的範圍。
100:被動光網路(PON)
104-1, 104-2, 104-3, 104-5, 104-N:光網路單元(ONU)
102:光線路終端(OLT)
202:光接收器
204:主機設備
206:微控制器(MCU)
208:接收信號強度指示(RSSI)電流鏡
210:DC-DC轉換器
212:光二極體
214:轉阻放大器(TIA)
216:重設及速率選擇模組(重設/速率選擇)
218:供電接腳
220:去耦電容器
222:第一TIA級
224:第二TIA級
226:運算放大器
228:反饋電阻器
229:尾部
230:過載電阻器
232:信號接腳
300:光線路終端(OLT)
302:光接收器
304:主機設備
306:微控制器(MCU)
310:DC-DC轉換器
312:光二極體
314:轉阻放大器(TIA)
316:控制模組
318:供電接腳
320:去耦電容器
322:第一TIA級
324:第二TIA級
326:運算放大器
328:反饋電阻器
330:過載電阻器
332:信號接腳
333:調整模組
504:電阻器
600:電路系統
602:RSSI電流驅動器電路系統
604:多位準電壓監測電路系統
606:電流源
610:第一比較器
612:第二比較器
614:延遲元件
616:D型正反器(正反器)
702:主機控制模組
704:多位準電壓驅動器
706:電流監測器
708:取樣電路系統
710:類比至數位轉換器(ADC)
800:可程式化延遲模組(可程式化延遲)
802:第一參考電流源
804:第二參考電流源
806:逐漸趨近式暫存器(SAR) ADC
808:自動測距儀
810:ADC比較器
812:SAR
814:數位至類比轉換器 (DAC)
CLK:時脈輸入端
D:資料輸入端
I
M1, I
M2:鏡像電流
I
PD:電流
I
REF1:第一參考電流
I
REF2:第二參考電流
N1:輸入節點
N2:輸出節點
N3:輸入節點
N4:輸出節點
N5, N6:節點
R1:下拉電阻器
R2:下拉電阻器
RATE:速率選擇信號
RESET: 重設信號
t0, t1, t2, t3, t4, t5:時間
S1:第一MOSFET開關/第一開關
S2:第二MOSFET開關/第二開關
S3:第三MOSFET開關/第三開關
S4:第四MOSFET開關/第四開關
S5:第五開關
S6:第六開關
S7:第七開關
S8:第八開關
S9:第九開關
Vdd:供電電壓
V
PD:電壓
V
PD+, V
PD-:差分輸出對
Vref1:第一參考電壓
Vref2:第二參考電壓
現將參考圖式以非限制性實例的方式對本揭露之實施例進行描述,在圖式中:
圖1例示被動光網路之框圖。
圖2係光線路終端之示意圖。
圖3係根據本揭露之實施例的光線路終端之示意圖。
圖4係根據本揭露之實施例的信號傳輸狀況之時序圖。
圖5係根據本揭露之態樣的可在光接收器的控制模組中實施的示範性電路系統之示意圖。
圖6A及圖6B係根據本揭露之實施例的光接收器內的信令之時序圖。
圖7例示根據本揭露之實施例的主機設備之示範性具體實施。
圖8例示圖7的主機設備的示範性實施例之示意圖。
300:光線路終端(OLT)
302:光接收器
304:主機設備
306:微控制器(MCU)
310:DC-DC轉換器
312:光二極體
314:轉阻放大器(TIA)
316:控制模組
318:供電接腳
320:去耦電容器
322:第一TIA級
324:第二TIA級
326:運算放大器
328:反饋電阻器
330:過載電阻器
332:信號接腳
333:調整模組
IPD:電流
VPD:電壓
VPD+,VPD-:差分輸出對
Claims (23)
- 一種封裝光接收器,其包含: 一光二極體,經組配來接收一光信號; 一轉阻放大器(transimpedance amplifier;TIA),耦接至該光二極體;以及 一信號接腳; 其中,該光接收器經組配來經由該信號接腳接收一重設信號,以及 其中,該光接收器經組配來回應於該重設信號而經由該信號接腳輸出所接收的該光信號之一接收信號強度指示(received signal signal strength indication;RSSI)。
- 如請求項1之光接收器,其中,該光接收器經進一步組配來經由該信號接腳接收用於指示所接收的該光信號之一位元速率的一速率選擇信號。
- 如請求項2之光接收器,其中,該轉阻放大器之一靈敏度基於該速率選擇信號來調整。
- 如請求項2或3之光接收器,其中,在該重設信號之一第一次轉態時,該光接收器經組配來對在該重設信號之該第一次轉態之前接收的該速率選擇信號進行取樣。
- 如請求項2至4中任一項之光接收器,其中,該速率選擇信號能夠在指示所接收的該光信號的一第一位元速率的一第一電壓與指示所接收的該光信號的一第二位元速率的一第二電壓之間切換,該第二位元速率與該第一位元速率不同。
- 如請求項5之光接收器,其中,該第一電壓及該第二電壓低於該重設信號之一重設電壓。
- 如請求項2至6中任一項之光接收器,其進一步包含: 一第一比較器,具有耦接至一第一參考電壓的一第一反相輸入端;以及 一第二比較器,具有耦接至一第二參考電壓的一第二反相輸入端, 其中,該第一比較器之一第一非反相輸入端以及該第二比較器之一第二非反相輸入端耦接至該信號接腳。
- 如請求項7之光接收器,其進一步包含一正反器,該正反器具有: 一時脈輸入端,耦接至該第一比較器之一第一輸出端; 一資料輸入端,耦接至該第二比較器之一第二輸出端;以及 一數位速率選擇輸出端。
- 如請求項8之光接收器,其進一步包含一延遲元件,該延遲元件耦接在該資料輸入端與該比較器之該第二輸出端之間。
- 如前述請求項中任一項之光接收器,其中,該光接收器經組配來在該重設信號之該第一次轉態之後在該信號接腳處輸出該RSSI。
- 如前述請求項中任一項之光接收器,其包含: 一電流驅動器電路系統,經組配來回應於一致能信號而在該信號接腳處輸出該RSSI。
- 如請求項11之光接收器,其中,該電流驅動器電路系統包含: 一開關;以及 一負載電阻器,該負載電阻器耦接在該開關與一接地參考電壓之間,其中,該開關經組配來回應於該致能信號而將該RSSI自該負載電阻器切換至該信號接腳。
- 如請求項12之光接收器,其中,該開關包含一差分開關對。
- 如前述請求項中任一項之光接收器,其中該光二極體包含一雪崩光二極體(avalanche photodiode;APD)。
- 一種系統,其包含: 如前述請求項中任一項之該光接收器;以及 一主機設備,該主機設備經由該信號接腳耦接至該光接收器, 其中,該主機設備經組配來: 將該重設信號輸出至該信號接腳,以及 經由該信號接腳接收該RSSI信號。
- 如請求項15之系統,當從屬於請求項2時,其中該主機設備經組配來將該速率選擇信號輸出至該信號接腳。
- 如請求項15之系統,其中,該主機設備包含: 一電流監測器,經組配來量測在該信號接腳處接收的該RSSI之一電流;以及 一取樣電路系統,經組配來對該RSSI之所量測的該電流進行取樣。
- 如請求項17之系統,其進一步包含:一類比至數位轉換器(analog-to-digital converter;ADC),該ADC經組配來將所取樣之所量測的該電流轉換成一數位RSSI信號。
- 如請求項16至18中任一項之系統,當從屬於請求項16時,其中,該主機設備經組配來回應於在該主機設備處接收的一觸發信號而輸出該重設信號及該速率選擇信號中之一或多者。
- 如請求項15至19中任一項之系統,其中: 該光接收器封裝在一第一積體電路(integrated circuit;IC)中,以及 該主機設備封裝在一第二IC上。
- 一種主機設備,其包含: 一信號接腳, 其中,該主機設備經組配來經由該信號接腳將一重設信號輸出至一光接收器,以及 其中,該主機設備經組配來回應於該重設信號且經由該信號接腳來接收由該光接收器接收的一光信號之一接收信號強度指示(received signal strength indication;RSSI)。
- 一種光接收器主機設備,其包含: 一信號接腳;以及 一驅動器電路系統,經組配來經由該信號接腳向一光接收器子總成輸出: 一速率選擇信號,其指示在該光接收器子總成處接收的一光信號之一位元速率;以及 一重設信號;以及 一量測電路系統,經組配來: 回應於該重設信號且經由該信號接腳來接收一接收信號強度指示(received signal strength indication;RSSI)信號;以及 處理該RSSI信號。
- 一種用於在一光線路終端中使用之方法,包含; 在一單資料線路上,對以下進行時分多工: 自一主機設備至一轉阻放大器(transimpedance amplifier;TIA)的一重設信號; 自該主機設備至該TIA的一速率選擇信號;以及 自該TIA至該主機設備的一接收信號強度指示(received signal strength indication;RSSI)信號。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB17/818,909 | 2022-08-10 | ||
| US17/818,909 US12136954B2 (en) | 2022-08-10 | 2022-08-10 | Optical receivers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202425555A true TW202425555A (zh) | 2024-06-16 |
Family
ID=86851872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112125649A TW202425555A (zh) | 2022-08-10 | 2023-07-10 | 封裝光接收器、系統、主機設備、光接收器主機設備、主機設備、以及用於在光線路終端中使用之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12136954B2 (zh) |
| EP (1) | EP4322427A1 (zh) |
| CN (1) | CN117595936A (zh) |
| TW (1) | TW202425555A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12007432B2 (en) * | 2022-07-18 | 2024-06-11 | Cisco Technology, Inc. | Enhanced direct current (DC) built-in-self-test (BIST) coverage for optical engines and advanced packaging |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7493053B2 (en) | 2004-09-30 | 2009-02-17 | Intel Corporation | Mechanism to select bandwidth in an optical receiver circuit |
| JP2007013446A (ja) * | 2005-06-29 | 2007-01-18 | Nec Electronics Corp | 移動端末装置および移動端末装置の動作制御方法 |
| US7555228B2 (en) * | 2005-07-26 | 2009-06-30 | Alcatel Lucent | Method and system for facilitating burst-mode optical power measurement |
| US8150272B2 (en) * | 2005-10-07 | 2012-04-03 | Imec | Systems and methods for transferring single-ended burst signal onto differential lines, especially for use in burst-mode receiver |
| JP4856771B2 (ja) * | 2010-02-15 | 2012-01-18 | 日本電信電話株式会社 | 光信号断検出回路および光受信器 |
| CN102130720B (zh) * | 2010-12-03 | 2014-11-05 | 华为技术有限公司 | 无源光网络的光功率检测方法、系统和装置 |
| JP5600585B2 (ja) * | 2010-12-27 | 2014-10-01 | 株式会社日立製作所 | 光アンプを備えたバースト受信機,光アンプ制御方法、および、システム |
| CN104519419A (zh) * | 2013-09-30 | 2015-04-15 | 中兴通讯股份有限公司 | 一种光信号的处理方法、光模块及光线路终端 |
| US9882638B2 (en) * | 2015-07-28 | 2018-01-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Optical receiver signal strength indicator (RSSI) circuit having a variable supply voltage filter impedance |
-
2022
- 2022-08-10 US US17/818,909 patent/US12136954B2/en active Active
-
2023
- 2023-06-15 EP EP23179457.9A patent/EP4322427A1/en active Pending
- 2023-07-10 TW TW112125649A patent/TW202425555A/zh unknown
- 2023-08-07 CN CN202310985893.9A patent/CN117595936A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240056194A1 (en) | 2024-02-15 |
| EP4322427A1 (en) | 2024-02-14 |
| CN117595936A (zh) | 2024-02-23 |
| US12136954B2 (en) | 2024-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868701B2 (en) | Transimpedance amplifier | |
| CN103460624B (zh) | 光信号检测电路和光接收机 | |
| US9882539B1 (en) | Multi-data rate, burst-mode transimpedance amplifier (TIA) circuit | |
| US10447402B2 (en) | Optical transceiver | |
| CN106851443B (zh) | Olt收发一体芯片 | |
| US10110316B2 (en) | OLT optical module and OLT | |
| US8165478B2 (en) | Optical receiver | |
| JP2000151290A (ja) | 初段増幅回路 | |
| JP5305932B2 (ja) | 前置増幅器 | |
| US20110311227A9 (en) | Systems and Methods for Transferring Single-Ended Burst Signal Onto Differential Lines, Especially for Use in Burst-Mode Receiver | |
| CN104995835A (zh) | 突发光接收器、突发光接收器的apd的偏置电压控制方法 | |
| JP5915426B2 (ja) | 光受信器および受光電流モニタ方法 | |
| TW202425555A (zh) | 封裝光接收器、系統、主機設備、光接收器主機設備、主機設備、以及用於在光線路終端中使用之方法 | |
| JP2000174827A (ja) | 光受信回路及び当該回路を用いた光モジュール | |
| US12170862B2 (en) | 10G rate OLT terminal transceiver integrated chip based on XGPON with DFB laser | |
| US6989717B2 (en) | Circuit and method for switching gains of preamplifier | |
| US20050069394A1 (en) | Method, device and system for output impedance calibration that invariably maximizes hybrid performance | |
| US7978800B2 (en) | Circuit for converting a transponder controller chip output into an appropriate input signal for a host device | |
| JP4569369B2 (ja) | 光受信器 | |
| WO2005013480A1 (ja) | 前置増幅器の利得切り替え回路 | |
| JP4221716B2 (ja) | 光論理素子 | |
| KR20080031916A (ko) | 광수신 장치, 시험 장치, 광수신 방법, 시험 방법, 테스트모듈, 및 반도체 칩 | |
| US8335290B2 (en) | Data receiving circuit determining logic of input signal based on digital value | |
| CN117318817A (zh) | 带迟滞控制的信号探测快速响应电路 | |
| WO2003017564A1 (en) | Optical receiver for receiving a plurality of input signals |