TW202414819A - GaN高電子遷移率電晶體的應力管理層及其製造方法 - Google Patents
GaN高電子遷移率電晶體的應力管理層及其製造方法 Download PDFInfo
- Publication number
- TW202414819A TW202414819A TW111136003A TW111136003A TW202414819A TW 202414819 A TW202414819 A TW 202414819A TW 111136003 A TW111136003 A TW 111136003A TW 111136003 A TW111136003 A TW 111136003A TW 202414819 A TW202414819 A TW 202414819A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- stress management
- electron mobility
- high electron
- mobility transistor
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一種高電子遷移率電晶體22,包括具有第一晶格常數的成核層14,具有第二晶格常數的後阻擋層24以及具有第三晶格常數的應力管理層26,所述第三晶格常數大於第一和第二晶格常數。應力管理層26補償了由於成核層14和後阻擋層24之間的晶格不匹配而產生的部分或全部應力,從而使所產生的結構經歷較少的彎曲和翹曲。
Description
一種具有應力管理層的高電子遷移率電晶體,特別是但不限於適用於5G基地台應用。
高電子遷移率電晶體(High electron mobility transistors, HEMTs)在無線通訊應用中廣為人知。HEMT作為一種高速數位開關,並具有高增益。隨著需求的增加,人們希望將HEMTs生長在更大的基板晶圓上,這暴露了更大的彎曲和翹曲的趨勢,並可能會給後續的製造和處理帶來困難,並且在裝置之間的晶圓上生長引入不均勻性。
本發明的HEMT試圖藉由提供應力管理層來解决這個問題。
本發明提供了一種高電子遷移率電晶體,包含:碳化矽基板;具有第一晶格常數的成核層;具有第二晶格常數的後阻擋層;通道層;在通道層中形成二維電子氣(2DEG)的前阻擋層;以及具有第三晶格常數的應力管理層,所述第三晶格常數大於第一晶格常數和第二晶格常數,其中應力管理層位於成核層和後阻擋層之間。第二晶格常數是後阻擋層中的最大晶格常數。第三晶格常數是應力管理層中的最小晶格常數。
具有比成核層和後阻擋層更大的晶格常數的應力管理層是有利的,因為它使後續層的生長有一個更平坦的上表面,因此使晶圓更均勻。有利的是,更均勻的晶圓結果是單一晶圓在HEMT裝置之間的均勻性,因此性能更可預測。此外,減少晶圓的彎曲及/或翹曲會使給定尺寸的基板晶圓結果是更高的良率(可用的裝置)。
應力管理層可以被耗盡電荷載子。應力管理層可以耗盡所有電荷載子。因此,它可以是部分耗盡或完全耗盡電荷載子。有利的是,這樣的層不會將導電性引入裝置中,並因此不會產生寄生通道。
後阻擋層可以包含氮化鎵鋁或氮化銦鋁。有利的是,這個層為HEMT的2DEG提供載子限制,並最小化寄生電荷載子洩漏。
後阻擋層的至少一部分可以包含Al
xGa
1-xN,其中x小於4%。傳統的AlGaN HEMTs通常具有4%左右的Al含量。後阻擋層的至少一部分可以包含Al
xGa
1-xN,其中x小於1%。有利的是,這樣的低Al含量適用於更寬的頻段。
後阻擋層可以包含Al
xGa
1-xN的分級組成。有利的是,晶格常數可以透過該層進行調整以更好地匹配鄰接層。有利的是,缺陷因此而減少。後阻擋層的組成可以逐步或連續地分級。
在組成中,x可以在鄰接應力管理層時為最大,並且x可以在鄰接通道層時比鄰接應力管理層時低。因此,鋁的含量可以透過該層在垂直方向上的生長而減少。替代地,x可以在鄰接通道層時為最大,並且x可以在鄰接應力管理層時比鄰接通道層時低。因此,鋁的含量可以透過該層在垂直的生長方向上增加。替代地,x可以在透過該層的一個中間點上為最大,並且在鄰接應力管理層和通道層兩者時較低。x的值可以在與通道層和應力管理層鄰接時相同,或可以是不同的。有利的是,層與層之間的晶格不匹配可以藉由對後阻擋層的組成進行分級來管理。
應力管理層可以包括In
xAl
yGa
1-x-yN,其中對於y>0,x>0。有利的是,藉由選擇x和y,這種組成的晶格常數可以大於後阻擋層和成核層的晶格常數,其減少後阻擋層和裝置的應力。應力管理層可以包含氮化鎵,即x=y=0。有利的是,GaN的晶格常數比AlN大,其中AlN是成核層的典型材料,並且GaN的晶格常數比AlGaN大,其中AlGaN具有低Al含量。
應力管理層在生長方向(即垂直方向或垂直於基板平面的方向)上可以是1nm與200nm之間的厚度。應力管理層的厚度可以是1nm至20nm。它可以是10nm至20nm的厚度。後阻擋層在生長方向(即垂直方向或垂直於基板平面的方向)上可以是0.1μm至10μm之間的厚度。有利的是,與後阻擋層相比,應力管理層很薄。因此,它不會明顯改變HEMT的厚度。
應力管理層可以包含兩個或多個具有不同組成及/或構成元素的子層。應力管理層可以包含第一層子層和第二層子層的交替堆疊,第一層子層和第二層子層具有彼此不同的組成及/或構成元素。有利的是,子層可以被選擇為具有不同的晶格常數,以減少成核層和應力管理層之間以及應力管理層和後阻擋層之間的晶格不匹配,同時獲得應力緩解效果。
前阻擋層可包含AlInGaN,其能帶隙比通道層大,且極化程度更高。前阻擋層可包含Al
xIn
yGa
1-x-yN,其中0<x≤0.18並且y=4.662*x。前阻擋層可包含Al
xGaN,其中x≥15%(應是0.15)。前阻擋層的組成被選擇為使其能帶隙大於通道層的能帶隙。有利的是,相對高的Al含量在通道層中形成二維電子氣(2DEG)。
在通道層和前阻擋層之間可以有一個間隔層。有利的是,間隔層改善了通道層中的電子遷移率。
可以有一個蓋罩層位於、生長在前阻擋層上。有利的是,蓋罩層穩定HEMT的表面並控制閘極接觸的肖特基能障高度。
本發明還提供了一種製造高電子遷移率電晶體的方法,包含以下步驟:在碳化矽基板上生長成核層;在成核層上生長應力管理層;在應力管理層上生長後阻擋層;在後阻擋層上生長通道層;以及在通道層上生長前阻擋層;其中,應力管理層具有比後阻擋層更大的晶格常數以及比成核層更大的晶格常數。
有利的是,在成核層上生長的應力管理層補償了由成核層和後阻擋層之間的晶格不匹配引起的部分或全部應變。有利的是,在準備生長後阻擋層的過程中,還可以對結構進行預應變,從而使生長後阻擋層後的結果應變低於沒有應力管理層時經歷的應變。有利的是,此結果結構具有較小的應變,並因此具有較小的彎曲和翹曲。有利的是,根據所述方法生長的晶圓更平整,並因此從它上面切割的HEMTs更為均勻。
生長應力管理層的步驟可以包含摻雜應力管理層。有利的是,這將耗盡自由電荷載子。摻雜可以達到完全耗盡應力管理層的所有電荷載子的水平。
所述方法可包含進一步的步驟,在通道層上生長間隔層。所述方法可包含進一步的步驟,在前阻擋層上生長一個蓋罩層。
所述方法的每個步驟都可以包含藉由金屬有機物氣相磊晶或氫化物氣相磊晶生長一個層。所述方法的每個步驟都可以包含藉由分子束磊晶生長一個層。有利的是,生長過程可以被精確控制。
磊晶(Epitaxy或epitaxial)意指為材料的結晶生長,通常是經由高溫沉積。磊晶可以在分子束磊晶(molecular beam epitaxy, MBE)工具中進行,在超高真空環境下,在加熱的基板上生長出層。元素源在爐子裡被加熱,並在沒有載送氣體的情况下被引向基板。元素構成在基板表面發生反應以形成一個沉積層。在下一層生長之前,每一層都被允許達到其最低能量狀態,以便在各層之間形成結合。磊晶也可以在金屬有機氣相磊晶(MOVPE)工具中進行,亦被稱為金屬有機化學氣相沉積(MOCVD)工具。複合金屬有機物和氫化物源使用載送氣體(通常為氫氣)在加熱的表面上流動。磊晶沉積發生在比MBE工具較高的壓力下。複合構成在氣相中被裂解,然後在表面反應以生長所需組成的層。
沉積是指在另一個層或基板上沉積一個層。它包括磊晶、化學氣相沉積(CVD)、粉末床沉積和其他已知的技術,以將材料沉積在一個層上。
化合物材料包含週期表第三族的一種或多種與第五族的一種或多種,被稱為III-V材料。這種化合物的第三族和第五族的組合比例為1:1,與每一族的元素數量無關。化合物的化學符號中的下標指的是該組元素的比例。因此,Al
0.25GaAs意味著III族部分包括25%的Al,並因此75%的Ga,而V族部分包括100%的As。
結晶是指具有單一晶體取向的材料或層。在磊晶生長或沉積中,具有相同或類似晶格常數的後續層遵循前一個結晶層的配向,因此以相同的晶體取向生長。這裡的面內(in-plane)是指與基板表面平行;面外(out-of-plane)是指與基板表面垂直。
在本發明中,正如熟練讀者所理解的,晶體取向<100>是指立方晶體結構的面,並包括使用密勒指數的[100]、[010]和[001]取向。相似地,<0001>包括[0001]和[000-1],除非材料的極性很關鍵。任何一個或多個指數的整數倍都等同於該指數的單位版本。例如,(222)等效於與(111)相同。
基板是指可在其上沉積或生長後續層的平面晶圓。基板可以由單一元素或複合材料形成,並可以是摻雜或不摻雜。例如,常見的基板包括矽(Si)、砷化鎵(GaAs)、矽鍺(SiGe)、矽鍺錫(SiGeSn)、磷化銦(InP)以及銻化鎵(GaSb)。
基板可能是在軸上的,也就是生長面與晶體平面對齊的地方。例如,它具有<100>晶體取向。這裡提到的在一個給定取向上的基板也包括朝向另一個晶體方向傾斜20°的基板,例如朝向(111)平面傾斜的(100)基板。
垂直或面外是指在生長方向上;橫向或面內是指平行於基板表面和垂直於生長方向。
摻雜是指一個層或材料含有少量雜質濃度的另一種元素(摻雜劑),它從母體材料中提供(施體)或提取(受體)電荷載子,從而改變導電性。電荷載子可以是電子或電洞。有額外電子的摻雜材料被稱為n型,而有額外電洞(較少電子)的摻雜材料被稱為p型。
晶格匹配是指兩個結晶層具有相同或相似的晶格間距,因此第二層將傾向於在第一層上同形(isomorphically)生長。晶格常數是指晶體單元格的非約束性晶格間距。晶格重合是指一個結晶層的晶格常數是(或接近於)前一層的整數倍,這樣原子就可以與前一層配設。晶格不匹配是指相鄰兩層的晶格常數既不匹配也不重合的情况。這種不匹配在結構中引入了彈性應變,特別是第二層,因為第二層採用了第一層的面內晶格間距。當第二層具有較大的晶格常數時,其應變是壓縮的,而當第二層具有較小的晶格常數時,其應變是拉伸的。
當應變過大時,結構會放鬆,以透過缺陷的產生來減少能量,通常是錯位,稱為滑移,或額外的間隙鍵,每一個都允許該層恢復到其晶格常數。應變可能由於大的晶格不匹配或由於許多層上小的不匹配的累積而變得太大。鬆弛層被稱為變質層、不連貫層、非相稱層或鬆弛層,這些術語通常也可以互換。
擬晶系統是指單晶薄層覆蓋在單晶基板上,並且薄層和基板具有相似的晶體結構和幾乎相同的晶格常數。在擬晶結構中,薄層的面內晶格間距採用了基板的面內晶格常數,並因此被彈性拉伸,在薄層的晶格間距大於基板的情况下是壓縮的,在薄層的晶格間距小於基板的情况下是拉伸的。擬晶結構面外方向不受限制,因此薄層在此方向的晶格間距可以改變,以適應由晶格間距不匹配產生的應變。薄層也可以被描述為 "連貫的"、"相稱的"、"應變的 "或 "非放鬆的",這些術語通常可以互換使用。在一個擬晶結構中,所有的層在其各自的面內晶格間距中採用了基板的晶格間距。
一個層可以是整體性的,也就是整個包含散裝材料。替代地,它的部分或全部厚度都是多孔的。多孔層包括空氣或真空孔,孔隙率定義為孔隙而不是散裝材料所占的面積比例。多孔性可以透過該層的厚度而變化。例如,該層在一個或多個子層中可以是多孔的。該層可以包括一個上部是多孔的,下部是無孔的。替代地,該層可以包括一個或多個離散的、非連續的部分(域),這些部分是多孔的,其餘部分是無孔的(具有散裝材料特性)。這些部分可以在子層的面內及/或透過層的厚度(在生長方向上的水平及/或垂直方向)是不連續的。這些部分可以以規則的陣列或不規則的模式分布在整個層內,及/或透過它。多孔性在多孔性區域內可以是恆定的或可變的。如果孔隙率是可變的,它可以透過厚度線性變化,或可以根據不同的函數,諸如二次函數、對數函數或階梯函數變化。
完全耗盡的多孔層是指一個沒有電荷載子的層。
圖1顯示了一個傳統HEMT 10的剖面示意圖。基板12可以由矽(Si)、碳化矽(SiC)或其他適合的材料形成。基板12上有一個成核層14。成核層14是一個薄層,大約10nm厚,它藉由為後續層提供一個模板來實現異質磊晶。
在成核層14上有一個相對厚的緩衝層16。緩衝層16可以包含氮化鎵(GaN)、氮化鋁(AlGaN)或其他適合的材料。緩衝層16上面是一個通道層18,在使用HEMT 10時,電子在其中流動。
最後,在通道層18上提供一個前阻擋層20。前阻擋層20被配置為具有能帶隙偏移和與通道層18不同的極化,這使得相鄰的通道層18具有高的電子遷移率。前阻擋層20通常包含氮化鎵鋁(AlGaN)或四元化合物,如InAlGaN。當鋁含量高時,大於15%(化合物中第三族部分的原子百分比),並例如更常見的是大於20%,前阻擋層20在通道層18中形成一個二維電子氣(2DEG),即自由載子(電子)的氣體。
現在將參照圖2對本發明進行更具體的描述。根據本發明的HEMT 22較佳地是藉由磊晶生長形成,以獲得高品質、低缺陷的結晶層。HEMT 22包含基板12、成核層14、應力管理層26、後阻擋層24、通道層18以及前阻擋層20。
基板12是由SiC形成。它可以是一個直徑為4英寸(100mm)或更大的圓形晶片。
在基板12上生長成核層14。成核層14可以是1-500nm厚,並包含AIN。成核層14因此具有3.111埃(Å)的第一晶格常數。提供成核層14是為了使後續層的異質磊晶生長,也就是不同材料在基板12上的生長。替代地,成核層14可以包含另一種材料,諸如本發明所屬領域中具有通常知識者所知的氮化硼(BN)、氮化硼鋁(Bal)N或氮化鋁矽碳(AlSiCN)。成核層14可以與圖1所示的傳統HEMT 10中的成核層相同。
本發明的HEMT 22具有一個生長在成核層12上的後阻擋層24,而不是傳統HEMT 10的緩衝層16。後阻擋層24是一個相對較厚的層,例如0.1-10μm。後阻擋層24包含低濃度鋁的氮化鎵(AlGaN)化合物。例如,Al
xGa
1-xN的x可以在4-8%的範圍內、小於4%、約3%、約2%、約1%,或高於0.1%。後阻擋層24因此具有在3.183-3.189埃(Å)範圍內的第二晶格常數。第二晶格常數比第一晶格常數大。
替代地,後阻擋層24可以具有分級組成,其中鋁的含量在遠離基板12的生長方向上減少。鋁的含量在最接近基板12與成核層14是最大的,其含量如前段所述。該分級可以是階梯式的或是連續的。如果是連續的,鋁含量可以具有線性或非線性的輪廓,從最接近基板12的最大值到最接近下一層,即通道層18的最小值。如果是階梯式的,在生長方向上的階梯可以是等大或不等大的,並且每一個可以是鋁含量的恆定減少,或不同階梯之間的減少量可以不同。在分級配置中,可能有一個或多個區域、子層,其中鋁含量不減少,因此,鋁含量對層厚的分級曲線呈現出一個或多個高原(plateaux)。在通道層18附近,鋁的濃度可以減少到基本上為零。替代地,鋁含量可以在生長方向上增加。分級可以是階梯式的或是連續的,如描述的那樣準用。進一步替代的替代方案中,鋁的含量可以在生長方向上增加,然後減少,以便它在後阻擋層24的厚度中間的位置達到最大。
由於成核層14的第一晶格常數與後阻擋層24的第二晶格常數之間的晶格不匹配,後阻擋層24相對較厚,並有明顯的應力水平。由於鋁的低濃度,晶格不匹配足夠小,其產生了應力但不會發生鬆弛。因此,應力隨著層厚的增加而累積。後阻擋層24是擬晶的,因為應力沒有鬆弛。由於第二個晶格常數比第一個晶格常數大,這個應力結果是結構彎曲和翹曲而變成一個凸形。彎曲可以定義為未夾緊的晶圓的中間表面的中心點與參考平面的偏差。翹曲被定義為與最佳擬合平面的最大正負偏差之和(當晶圓未被夾緊時)。
替代地,後阻擋層24可以包含氮化銦鋁(InAlN)。In
0.17Al
0.83N的晶格常數為3.185Å。
在成核層14上生長應力管理層26,在後阻擋層24之前。應力管理層26可以直接生長在成核層14上而沒有中間層。後阻擋層24可以直接生長在應力管理層26上而沒有中間層。應力管理層26具有第三晶格常數,其大於後阻擋層24的第二晶格常數。因此,第三晶格常數也比成核層14的第一晶格常數大。由於與成核層14的晶格不匹配,應力管理層26可以是部分緊張的,也可以是完全放鬆的。應力管理層26和成核層14之間的晶格不匹配與應力管理層26和後阻擋層24之間的晶格不匹配具有相反的符號。例如,晶格不匹配分別產生壓縮應變和拉伸應變。因此,應力管理層26補償了成核層14和後阻擋層24之間的部分或全部晶格不匹配應力,從而使所產生的結構經歷較少的彎曲和翹曲。因此,後阻擋層24的頂面比不包括應力管理層26的情况下更平坦。有益處的是,應力管理層26因此改善了整個晶圓的材料和裝置特性的均勻性,特別是在大直徑的晶圓上。它還減少了與應力有關的缺陷的數量。此外,它還提高了HEMT晶圓的機械堅固性,改善了裝置製程中的晶圓處理,並提高了裝置的可靠性。操作得到了改善,因為彎曲的晶圓很難用鑷子進行操作,例如,可以用力將其插入晶圓盒中。裝置的可靠性得到了改善,因為在一個晶圓上生長的所有裝置都經歷了相同的生長條件,如溫度和摻雜物濃度,並獲得了相同的沉積層厚度,因為晶圓均勻地接觸了加熱的基板支架。因此,晶圓中的缺陷較少。
應力管理層26很薄,例如1至200nm厚。它可以是1-20nm厚或10-20nm厚。它可以包含純(無摻雜)的GaN。替代地,它可以包括In
xGa
1-xN,其中x大於零,並選擇使第三晶格常數大於後阻擋層24的第二晶格常數。替代地,它可以包含In
xAl
yGa
1-x-yN,其中x和y各自大於零,並選擇使應力管理層26的第三晶格常數大於後阻擋層24的晶格常數。
應力管理層26可以包含兩個或多個子層26a、26b。子層26a、26b可以包含彼此不同的組成。例如,GaN與InGaN、GaN與AlInGaN、或InGaN與AlInGaN,或GaN與AlN。兩個子層26a、26b可以是兩個或多個子層26a、26b的交替堆疊,例如,第二子層26b夾在兩個第一子層26a之間,或替代地如圖3所示,第一子層26a與第二子層26b交替堆疊。
應力管理層26可以具有比成核層14和後阻擋層24更窄的能帶隙。它可以是未摻雜的、無意中摻雜一些雜質,或摻雜雜質以控制電氣特性。雜質可以是C、Fe、Mg或其他雜質,補償或捕獲應力管理層26中存在的任何自由電荷載子。因此,應力管理層26至少部分地耗盡了電荷載子。應力管理層26可以耗盡所有的載子;也就是說,完全耗盡。這意味在該層中產生最小或沒有導電性。有益的是,儘管應力管理層26具有比後阻擋層24更窄的能帶隙,但這並不影響裝置的性能,否則會在裝置中產生第二個導電或寄生通道。
回到圖2,通道層18生長在後阻擋層24上。通道層18可以直接生長在後阻擋層24上。通道層18包含未摻雜的GaN,其是導電的。當HEMT 22在工作期間被打開時,電子會流過通道層18。通道層18的厚度為10-500nm。通道層18可以與傳統HEMT 10中的基本相同。
最後,在通道層18上生長前阻擋層20。前阻擋層20可以與傳統HEMT 10中的基本相同。它包括Al
xGa
1-xN,其中x大於15%,通常大於20%,並可能高達100%,即為AlN。前阻擋層20在生長方向上的厚度可以是20nm左右。前阻擋層20在通道層18中提供了2DEG,這增加了電子透過裝置的遷移率。
另外,前阻擋層20可以由InAlGaN組成。InAlGaN的組成必須使它的能帶隙比形成通道層的GaN大。此外,必須選擇該組成使其比GaN的極化程度更高。在大約0<x≤0.18和y=4.662*x的範圍內的組成以符合這些標準。
如圖4所示,前阻擋層20可選地包括間隔層28。間隔層28可以包括純氮化鋁(AlN)。間隔層28的作用是將通道層18與前阻擋層20分開,藉由提供一個更突然的過渡來改善通道層18中的電子遷移率。
可選地,前阻擋層20可以額外或替代地包括蓋罩層30。蓋罩層30可以包含GaN。蓋罩層30穩定HEMT 22的表面並控制閘極接觸的肖特基能障高度。
進一步地,層可以按照常規在HEMT 22的頂部生長、沉積或黏合。例如,可以提供一個閘極、源極和汲極。在某些情况下,提供這些額外的組件可能需要蝕刻掉一些所述的層。例如,將一個或多個閘極、源極和汲極凹入前阻擋層20中,使其更接近通道層18可能是有益的。可以生長或沉積一個鑽石層,以提供熱耗散。額外或替代地,可以在蓋罩上提供一個氮化矽(SiN)鈍化層。
本發明還提供了一種製造HEMT 22的方法32,包含在SiC基板12上生長連續的層。該生長可以是在分子束磊晶(MBE)、金屬有機氣相磊晶(MOVPE)、氫化物氣相磊晶(HVPE)或其他磊晶生長反應器中的磊晶生長。在第一步驟34中,成核層14生長在SiC基板12上。在第二步驟36中,在成核層14上生長應力管理層26。在第三步驟38中,在應力管理層上生長後阻擋層24。在第四步驟40中,在後阻擋層24上生長通道層18。在第五步驟42中,在通道層18上生長前阻擋層20。
每一層都是結晶的,其晶體配設由前一層的晶體取向設定,並因此是由基板12的晶體取向設定。磊晶生長特別適合於形成高品質、低缺陷的結晶層。
如上所述,應力管理層26的晶格常數大於後阻擋層24的晶格常數,以補償成核層14和後阻擋層24之間的晶格不匹配。應力管理層26因此減少了後阻擋層24的彎曲及/或翹曲。因此,該方法32使整個晶圓的材料特性更加均勻,特別是對於大直徑的晶圓,使HEMT 22更加可靠,並使每個晶圓的良率更高。
在磊晶生長過程中,應力管理層26的厚度、組成和導電性(雜質水平)都可以精確控制。
該方法32可以包括可選的步驟44,在通道層18上生長間隔層28。該方法32因此被調整為在間隔層28上生長前阻擋層20。間隔層28可以形成前阻擋層20的一部分。
該方法32可包括進一步的可選步驟46,在前阻擋層20上生長蓋罩層30。蓋罩層30可以形成前阻擋層的一部分。
第三步驟38生長後阻擋層24的步驟可以包括生長如上所述的分級層。分級可以包含以連續或逐步的方式改變Al和Ga的比例。
該方法32可以在一個反應器中以單一操作進行。每個步驟都可以在前一個步驟之後立即進行,而不需要更換工具或重新裝載晶圓。因此,引入缺陷或損害的可能性最小。
另外,該方法32可以在兩個或多個操作中進行。第一個操作可以包括第一步驟34、第二步驟36和第三步驟38。該層堆可以被轉移到另一個反應器,例如從MBE至MOVPE,從MOVPE至MBE,或在不同的地點或公司之間。然後在第四步驟40、第五步驟42以及可選步驟46中生長後續層。
有利的是,本發明的應力管理層26沒有引入任何層中的摻雜要求以形成2DEG。GaN的晶體取向是[0001](纖鋅礦(wurtzite)),其是極性的。這意味著2DEG是在沒有雜質摻雜的情况下產生的,其結果是電離雜質散射最小,因為沒有電子可能與之碰撞的摻雜物。
本發明的HEMT 22作為高頻帶寬的時域雙工的功率放大器特別有用。因此,它適用於無線基地台或手機中的高速及/或高頻率5G應用。這種應用需要更高的訊號功率,這使得基於氮化鎵的系統特別有吸引力,因為它們具有更高的功率密度、更高的崩潰電壓和熱穩定性。
有利的是,本發明的HEMT 22,特別是應力管理層26,能夠大規模生產更大直徑的晶圓,因為由晶格不匹配引起的彎曲及/或翹曲被大大減少或消除了。因此,4英寸(100毫米)或更大的晶圓可以以高良率進行加工。
有利的是,應力管理層26可能只有幾nm厚,因此,HEMT 22並不比傳統的HEMT 10明顯厚。
10:高電子遷移率電晶體(HEMT)
12:基板
14:成核層
16:緩衝層
18:通道層
20:前阻擋層
22:高電子遷移率電晶體(HEMT)
24:後阻擋層
26:應力管理層
26a:子層
26b:子層
28:間隔層
30:蓋罩層
32:製造HEMT的方法
34~46:步驟
參照圖式,本發明將藉由實施例進行更充分的描述,在圖式中:
圖1是一個傳統HEMT裝置的示意性剖面圖;
圖2是根據本發明的HEMT的剖面示意圖;
圖3是根據本發明的應力管理層的剖面示意圖;
圖4是根據本發明的HEMT的剖面示意圖;
圖5是根據本發明製造HEMT的方法的流程圖。
12:基板
14:成核層
18:通道層
20:前阻擋層
22:高電子遷移率電晶體(HEMT)
24:後阻擋層
26:應力管理層
Claims (21)
- 一種高電子遷移率電晶體(22),包括: 碳化矽基板(12); 具有第一晶格常數的成核層(14); 具有第二晶格常數的後阻擋層(24),其中,該第二晶格常數是該後阻擋層(24)的最大晶格常數; 通道層(18); 前阻擋層(20),其在該通道層(18)中形成二維電子氣;以及 具有第三晶格常數的應力管理層(26),該第三晶格常數大於該第一晶格常數及該第二晶格常數,其中,該應力管理層(26)位於該成核層(14)及該後阻擋層(24)之間,並且其中,該第三晶格常數是該應力管理層(26)中的最小晶格常數。
- 如請求項1所述的高電子遷移率電晶體(22),其中,該應力管理層(26)被耗盡電荷載子。
- 如請求項1或2所述的高電子遷移率電晶體(22),其中,該應力管理層(26)被耗盡所有電荷載子。
- 如前述任一請求項所述的高電子遷移率電晶體(22),其中,該後阻擋層(24)包含氮化鋁鎵或氮化銦鋁。
- 如請求項4所述的高電子遷移率電晶體(22),其中,至少有一部分該後阻擋層(24)包含Al xGa 1-xN,其中x小於4%。
- 如請求項4或5所述的高電子遷移率電晶體(22),其中,至少有一部分該後阻擋層(24)包含Al xGa 1-xN,其中x約為1%。
- 如請求項4至6中任何一項所述的高電子遷移率電晶體(22),其中,該後阻擋層(24)包含Al xGa 1-xN的分級組成。
- 如請求項7所述的高電子遷移率轉變(22),其中: x最大鄰接於該應力管理層(26);以及 相較鄰接於該應力管理層(26),x較低鄰接於該通道層(18)。
- 如前述任一請求項所述的高電子遷移率電晶體(22),其中,該應力管理層(26)包含In xAl yGa 1-x-yN,其中,對於y>0,x>0。
- 如前述任一請求項所述的高電子遷移率電晶體(22),其中,該應力管理層(26)在生長方向上的厚度在1nm至200nm之間。
- 如前述任一請求項所述的高電子遷移率電晶體(22),其中,該後阻擋層(24)在生長方向上的厚度在0.1μm至10μm之間。
- 如前述任一請求項所述的高電子遷移率電晶體(22),其中,該應力管理層(26)包含兩個或多個具有不同組成及/或構成元素的子層(26a,26b)。
- 如請求項12所述的高電子遷移率電晶體(22),其中,該應力管理層(26)包含第一子層和第二子層(26a,26b)的交替堆疊,該第一子層和該第二子層(26qa,26b)具有彼此不同的組成及/或構成元素。
- 如前述任一請求項所述的高電子遷移率電晶體(22),其中,該前阻擋層(20)包含Al xGa 1-yN,其中,x≥15%。
- 如前述任一請求項所述的高電子遷移率電晶體(22),進一步包含在該通道層(18)和該前阻擋層(20)之間的間隔層(28)。
- 如前述任一請求項所述的高電子遷移率電晶體(22),進一步包含位於該前阻擋層(20)上的蓋罩層(30)。
- 一種製造高電子遷移率電晶體(22)的方法,包含以下步驟: 在碳化矽基板(12)上生長成核層(14); 在該成核層(14)上生長應力管理層(26); 在該應力管理層(26)上生長後阻擋層(24); 在該後阻擋層(24)上生長通道層(18);以及 在該通道層(18)上生長前阻擋層(20); 其中,該應力管理層(26)的晶格常數比該後阻擋層(24)大,並且該應力管理層(26)的晶格常數比該成核層(14)大。
- 如請求項17所述的製造高電子遷移率電晶體(22)的方法,其中,生長應力管理層(26)的步驟包含摻雜該應力管理層(26)。
- 如請求項17或18所述的製造高電子遷移率電晶體(22)的方法,進一步包含在該通道層(18)上生長間隔層(28)的步驟。
- 如請求項17或18所述的製造高電子遷移率電晶體(22)的方法,進一步包含在該前阻擋層(20)上生長蓋罩層(30)的步驟。
- 如請求項17至20中任一項所述的製造高電子遷移率電晶體(22)的方法,其中,生長層的每個步驟包含藉由分子束磊晶或金屬有機氣相磊晶的磊晶生長。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111136003A TW202414819A (zh) | 2022-09-22 | 2022-09-22 | GaN高電子遷移率電晶體的應力管理層及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111136003A TW202414819A (zh) | 2022-09-22 | 2022-09-22 | GaN高電子遷移率電晶體的應力管理層及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202414819A true TW202414819A (zh) | 2024-04-01 |
Family
ID=91622396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111136003A TW202414819A (zh) | 2022-09-22 | 2022-09-22 | GaN高電子遷移率電晶體的應力管理層及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW202414819A (zh) |
-
2022
- 2022-09-22 TW TW111136003A patent/TW202414819A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7901994B2 (en) | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers | |
| JP5295496B2 (ja) | 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法 | |
| JP4525894B2 (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
| CN103066103B (zh) | 硅衬底上的iii族氮化物的衬底击穿电压改进方法 | |
| EP3501033B1 (en) | Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation | |
| US20070018198A1 (en) | High electron mobility electronic device structures comprising native substrates and methods for making the same | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| WO2004066393A1 (ja) | 半導体装置及びその製造方法 | |
| US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
| Yamaguchi et al. | Metalorganic vapor phase epitaxy growth of crack-free AlN on GaN and its application to high-mobility AlN/GaN superlattices | |
| CN115360236B (zh) | 一种具有高阻缓冲层的GaN HEMT器件及其制备方法 | |
| US20230097643A1 (en) | Stress Management Layer for GaN HEMT | |
| JP2006004970A (ja) | 窒化物半導体薄膜の作製方法 | |
| CN113169222B (zh) | 用于iii族氮化物半导体的具有不连续铝含量的外延层 | |
| CN113539786B (zh) | 硅基氮化镓外延结构及其制备方法 | |
| US7732836B2 (en) | Compound semiconductor epitaxial substrate and method for manufacturing the same | |
| US12295162B2 (en) | Epitaxial structure for high-electron-mobility transistor and method for manufacturing the same | |
| TW202414819A (zh) | GaN高電子遷移率電晶體的應力管理層及其製造方法 | |
| US11973137B2 (en) | Stacked buffer in transistors | |
| US7304332B2 (en) | Compound semiconductor epitaxial substrate and method for manufacturing same | |
| JP7201571B2 (ja) | 窒化物半導体基板および窒化物半導体装置 | |
| EP4117041A1 (en) | Semiconductor structure with barrier layer comprising indium aluminium nitride and method of growing thereof | |
| CN119815868A (zh) | 一种氮化物半导体器件及其制作方法 | |
| WO2022177503A1 (en) | Semiconductor apparatus and method for fabricating thereof | |
| TW202029522A (zh) | 氮化物半導體基板 |