[go: up one dir, main page]

TW202245166A - 晶片封裝單元以及晶片封裝方法 - Google Patents

晶片封裝單元以及晶片封裝方法 Download PDF

Info

Publication number
TW202245166A
TW202245166A TW110116946A TW110116946A TW202245166A TW 202245166 A TW202245166 A TW 202245166A TW 110116946 A TW110116946 A TW 110116946A TW 110116946 A TW110116946 A TW 110116946A TW 202245166 A TW202245166 A TW 202245166A
Authority
TW
Taiwan
Prior art keywords
chip
heat dissipation
paste
wafer
packaging material
Prior art date
Application number
TW110116946A
Other languages
English (en)
Other versions
TWI767695B (zh
Inventor
顏豪疄
黃恒賫
永中 胡
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW110116946A priority Critical patent/TWI767695B/zh
Priority to US17/718,125 priority patent/US12300565B2/en
Application granted granted Critical
Publication of TWI767695B publication Critical patent/TWI767695B/zh
Publication of TW202245166A publication Critical patent/TW202245166A/zh
Priority to US19/009,941 priority patent/US20250140630A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Basic Packing Technique (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種晶片封裝單元，包含：一底材；至少一晶片，設置於底材上；一封裝材料，包覆底材以及晶片；以及至少一散熱膏固化層，其中一散熱膏以形成一分布圖案的方式，固化於封裝材料頂部或晶片的一晶背側上，以形成散熱膏固化層。

Description

晶片封裝單元以及晶片封裝方法
本發明係有關一種晶片封裝技術，特別是指一種藉由散熱膏固化層，加強晶片封裝散熱效果的晶片封裝單元與晶片封裝方法。
先前技術中，參照圖1，其顯示美國專利案US 6023096的晶片封裝單元，其中位於晶片CH下方的底材110上具有一開孔，開孔下方設有一金屬薄膜120，封裝材料100充填於晶片CH下方、底材110的開孔、以及金屬薄膜120之間。此金屬薄膜120具有加強晶片CH散熱的功能，但此製程十分複雜。首先，底材110上需有開孔，金屬薄膜120設置於未完全硬化的封裝材料100上，其金屬薄膜120設置過程中包含腐蝕、定位、加熱、以及加壓等，十分複雜。
參照圖2，其顯示美國專利案US 6411507的晶片封裝單元，其中藉由依形狀複雜的金屬蓋130，用於與晶片CH熱接觸。其中金屬蓋130的形狀複雜，其加工有相當難度。金屬蓋130定位步驟中，如何能正確放到位置，以達到與晶片CH間具有最佳熱接觸，也是另一技術難題。此外，因製作技術限制，金屬蓋130有尺寸的下限，無法用於小尺寸的晶片封裝單元。另一美國專利案US 7808087，也有類似的難題。
參照圖3，其中顯示美國專利案US 8794889的晶片封裝單元，其中為加強晶片CH的熱傳導，在晶片CH上壓置一散熱鰭片140。設置散熱鰭片140時，需有良好的面接觸，以避免晶片CH與散熱鰭片間140的空隙造成散熱不良。此外，散熱鰭片140是藉由螺絲Screw鎖固在晶片CH上，一般消費者購買後，部分消費者不知如何處理或沒注意此要求而略過、或忘記塗抹散熱膏，造成晶片CH運作時效能下降，使用上很不便。此外，類似地，散熱鰭片140也有尺寸的下限，無法用於小尺寸的晶片封裝單元。
針對先前技術之缺點，本發明提供一晶片封裝單元與晶片封裝方法，此設計具有過程簡單、製造容易、成本低、不受尺寸限制的優點。
就一觀點而言，本發明提供了一種晶片封裝單元，其包含：一底材；至少一晶片，設置於底材上；一封裝材料，包覆底材以及晶片；以及至少一散熱膏固化層，其中散熱膏以形成分布圖案的方式，固化於封裝材料頂部或晶片的一晶背側上，以形成至少一散熱膏固化層。
本發明的多個實施例中，晶片封裝單元可應用於引線架(Lead frame)式封裝、基板(Substrate)式封裝、或裸晶式封裝(Die exposed package)。多個實施例中，底材包含引線架、基板、或晶圓(Wafer)。
一實施例中，散熱膏固化層可不限於一層。
多個實施例中，分布圖案可依需要而有不同的幾何分布圖形，例如包括以下所列圖案的其中之一或至少兩種圖案的排列或堆疊：一全填滿圖案、一點狀矩陣圖案或一條狀矩陣圖案。
一實施例中，散熱膏固化層形成該分布圖案的方式，包含：放置一鏤空模板(Stencil)於封裝材料或晶背側上；將散熱膏堆積於鏤空模板上；藉由一刮板(Scraper)，將堆積的散熱膏的一部份刮入鏤空模板的鏤空圖案中(鏤空圖案對應於分布圖案，未鏤空圖案處的散熱膏被阻擋，不會留於封裝材料或晶背側上)，以塗布散熱膏於封裝材料或晶背側上；從封裝材料或晶背側上移除鏤空模板，留下對應此鏤空圖案的散熱膏在封裝材料或晶背側上；以及固化散熱膏於封裝材料或晶背側上，以形成散熱膏固化層以及其中分布圖案。
一實施例中，熱熔並固化散熱膏於封裝材料或晶背側上的過程中，又可包含：壓整(例如Solder coin process製程)位於封裝材料或晶背側上的散熱膏。
另一觀點中，本發明提供一種晶片封裝方法，其包含：提供包含複數個晶片的一晶圓、或包覆於一封裝材結構中的複數個晶片；放置一鏤空模板於晶圓或封裝材結構上；將一散熱膏堆積於鏤空模板上，藉由一刮板，將堆積的散熱膏刮入鏤空模板的鏤空圖案中，以塗布散熱膏於晶圓或封裝材結構上；從晶圓或封裝材結構上移除鏤空模板，留下對應鏤空圖案的散熱膏於晶圓或封裝材結構上；固化散熱膏以形成對應鏤空圖案的一散熱膏固化層；以及切割晶圓以形成多個晶片單元、或切割封裝材結構以形成多個晶片封裝單元。
一實施例中，晶片封裝方法又包含：壓整位於封裝材料或晶背側上的散熱膏。
一實施例中，前述的切割晶圓以形成晶片單元的步驟後，藉由一封裝材料包覆一底材以及其上的各晶片。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路組成部分間之相互關係，至於形狀與尺寸則並未依照比例繪製。
參照圖4與5，兩圖式分別顯示不同的實施例。就一觀點而言，本發明提供了一種晶片封裝單元10，其包含：一底材110；至少一晶片CH，設置於底材110上；一封裝材料100，包覆底材110以及晶片CH；以及至少一散熱膏固化層150。散熱膏固化層150的形成方式，為提供一散熱膏於封裝材料頂部100(圖4)或晶片CH的一晶背側170(圖5)上，藉由形成一分布圖案的方式，固化於封裝材料100頂部或晶片CH的一晶背側170上，以形成至少一散熱膏固化層150。
一實施例中，散熱膏的成分，可包含金屬(例如銅、鋁、銀、錫等)或其他高熱傳係數的材料。如此，散熱膏固化層150的熱傳係數，可高於封裝材料100，藉此可大幅加強封裝材料100頂部或晶片CH的一晶背側170的散熱能力。散熱膏可以液態或黏稠態的方式，貼附於封裝材料頂部或晶片的一晶背側。一實施例中，晶背側170可為晶片CH接腳側的相反側，其晶背側170可為矽基材料(Silicon-based material)。
多個實施例中，底材包含引線架(Lead frame)、基板(Substrate)、或晶圓(Wafer)。其中，當底材包含引線框架，引線框架可位於一引線框架條(Lead frame stripe)中的一部份。切割包含引線框架條的封裝材結構時，可形成多個晶片封裝單元。
一實施例中，散熱膏固化層150可不限於一層。若需要，可設置複數個散熱膏固化層，藉由不同層的分布圖案，調整散熱路徑、散熱面積、以及散熱特性，以達到最佳散熱效果。
參照圖6A-6B、7A-7B、8A-8B及9A-9B，多種晶片封裝單元10的實施例中，分布圖案可依需要而有不同的幾何分布圖形，例如：一全填滿圖案(圖6A、6B)、一點狀矩陣圖案(圖7A、7B)、一條狀矩陣圖案(圖8A、8B)、或者其他幾何圖形之圖案、或者以上所列圖案的至少兩種圖案的排列(例如，封裝材料100的頂部或晶片CH的晶背側170的同一層平面上，有不同的幾何分布圖形)。又或者，以上所列圖案的至少兩種圖案的堆疊，例如圖9A、9B中不同層150A、150B別具有不同幾何分布圖形，彼此堆疊。又例如，兩種圖案的堆疊為一小面積的散熱膏固化層堆疊在一大面積的散熱膏固化層。又例如，幾何圖形可例如在主要熱集中區域有較密集的分布面積、在次要熱集中區域有較稀疏的分布面積。使用者可依需要決定其分布方式。
此外，一般晶片封裝單元上常有標記，以標示商標、型號等資訊。根據本發明，標記可不必受限於散熱膏固化層的分布圖案，例如可於分布圖案中一處留白，放置標註。又或者，標註中至少一部分就可採用散熱膏材料，以增加晶片封裝單元的散熱能力。
一實施例中，散熱膏固化層150形成的方式，包含：放置一鏤空模板210於封裝材料100(或晶背側)上(圖10A、10B)；將散熱膏PA堆積於鏤空模板210上(圖10C)；參照圖10D，藉由一刮板220，將堆積的散熱膏PA的一部份刮入鏤空模板210的鏤空圖案中(鏤空圖案由鏤空模板210的透孔211(圖10B)所形成，鏤空圖案對應於分布圖案)，鏤空模板210上透孔211以外處，其上的散熱膏PA被阻擋，不會留於封裝材料(或晶背側)上，以塗布散熱膏PA於封裝材料100(或晶背側)上；從封裝材料100(或晶背側)上移除鏤空模板210，留下對應此鏤空圖案的散熱膏PA在封裝材料100(或晶背側)上(圖10E)；固化散熱膏PA(例如，藉由回流熔接(Reflow)等方式熱熔並固化散熱膏PA)於封裝材料100(或晶背側)上，以形成散熱膏固化層150以及其中的分布圖案(圖10F)。
一實施例中，除了前述使用鏤空模板與刮板進行分布散熱膏方式，本發明又可藉由移印(Pad printing)或絲印(Silk printing)，根據分布圖案將散熱膏轉移於封裝材料或晶背側上，使用者可依需要而決定所採用的技術。
一實施例中，散熱膏固化層150上可設置一石墨烯塗層，用以加強散熱膏固化層的散熱效果。
參照圖10G，一實施例中，熱熔並固化散熱膏於封裝材料或晶背側上的過程中，又可包含：壓整(例如Solder coin process製程)位於封裝材料或晶背側上的散熱膏PA。
參照圖10A至10F，另一觀點中，本發明提供一種晶片封裝方法，其包含：提供包覆於一封裝材結構中的複數個晶片CH(圖10A)，封裝材結構又包含底材110以及封裝材料100等；放置一鏤空模板210於封裝材結構上(圖10B)；將一散熱膏PA堆積於鏤空模板210上(圖10C)，藉由一刮板220，將堆積的散熱膏PA刮入鏤空模板210的鏤空圖案中，以塗布散熱膏PA於封裝材結構上(圖10D)；從封裝材結構上移除鏤空模板210，留下對應鏤空圖案的散熱膏PA於封裝材結構上(圖10E)；固化散熱膏PA以形成對應鏤空圖案的一散熱膏固化層150(圖10F)；以及切割封裝材結構以形成多個晶片封裝單元10(圖10H)。
參照圖10G，一實施例中，晶片封裝方法又包含：壓整位於封裝材料100上的散熱膏PA。此過程，可藉由一治具230對於封裝材結構上的散熱膏PA進行壓整。
然而，本發明的晶片封裝方法可不限於封裝材結構中的複數個晶片，也可應用於包含複數個晶片的晶圓。參考圖11，另一觀點中，本發明提供一種晶片封裝方法，其包含：提供包含複數個晶片的一晶圓(S1)；放置一鏤空模板於晶圓上(S2)；將一散熱膏堆積於鏤空模板上，藉由一刮板，將堆積的散熱膏刮入鏤空模板的鏤空圖案中，以塗布散熱膏於晶圓上(S3)；從晶圓上移除鏤空模板，留下對應鏤空圖案的散熱膏於晶圓上(S4)；固化散熱膏以形成對應鏤空圖案的一散熱膏固化層(S5)；以及切割晶圓以形成多個晶片單元(S6)。其詳細內容，可參照前述實施例的說明，於此不贅述。
一實施例中，晶片封裝方法又包含：壓整位於晶背側上的散熱膏。
一實施例中，前述的切割晶圓以形成晶片單元的步驟後，藉由一封裝材料包覆一底材以及其上的各晶片。其中的細節請詳見前述的實施例內容。
以上已針對實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。
10:晶片封裝單元 100:封裝材料 110:底材 120:金屬薄膜 130:金屬蓋 140:散熱鰭片 150:散熱膏固化層 170:晶背側 210:鏤空模板 211:透孔 220:刮板 230:治具 CH:晶片 PA:散熱膏 S1,S2,S3,S4,S5,S5,S6:步驟
圖1、圖2與圖3顯示先前技術中晶片封裝單元的示意圖。
圖4、圖5顯示根據本發明兩實施例的晶片封裝單元示意圖。
圖6A-6B、圖7A-7B、圖8A-8B及圖9A-9B顯示根據本發明多個實施例中散熱膏固化層的示意圖。
圖10A至10H顯示根據本發明一實施例中晶片封裝方法的多個步驟的示意圖。
圖11顯示根據本發明一實施例中晶片封裝方法的流程示意圖。
100:封裝材料
110:底材
150:散熱膏固化層
CH:晶片

Claims (13)

  1. 一種晶片封裝單元，包含： 一底材； 至少一晶片，設置於該底材上； 一封裝材料，包覆該底材以及該晶片；以及 至少一散熱膏固化層，其中散熱膏以形成分布圖案的方式，固化於該封裝材料頂部或該晶片的一晶背側上，以形成該至少一散熱膏固化層。
  2. 如請求項1所述之晶片封裝單元，其中該散熱膏固化層的熱傳係數，高於該封裝材料。
  3. 如請求項1所述之晶片封裝單元，其中該底材包含引線架(Lead frame)、基板(Substrate)、或晶圓(Wafer)。
  4. 如請求項1所述之晶片封裝單元，其中該至少一散熱膏固化層包含複數個散熱膏固化層。
  5. 如請求項1所述之晶片封裝單元，其中該些散熱膏固化層分別具有不同的分布圖案。
  6. 如請求項6所述之晶片封裝單元，其中該分布圖案包括以下所列圖案的其中之一或至少兩種圖案的排列或堆疊：一全填滿圖案、一點狀矩陣圖案或一條狀矩陣圖案。
  7. 如請求項1所述之晶片封裝單元，其中該散熱膏固化層形成該分布圖案的方式，包含： 放置一鏤空模板(Stencil)於該封裝材料或該晶背側上； 將該散熱膏堆積於該鏤空模板上； 藉由一刮板(Scraper)，將堆積的該散熱膏的一部份刮入該鏤空模板的鏤空圖案中，以塗布該散熱膏於該封裝材料或該晶背側上； 從該封裝材料或該晶背側上移除該鏤空模板，留下對應該鏤空圖案的該散熱膏於該封裝材料或該晶背側上；以及 固化該散熱膏於該封裝材料或該晶背側上，以形成該散熱膏固化層以及其中該散熱膏的該分布圖案。
  8. 如請求項7所述之晶片封裝單元，其中該散熱膏固化層形成該分布圖案的方式，又包含：壓整位於該封裝材料或該晶背側上的該散熱膏。
  9. 如請求項1所述之晶片封裝單元，又包含一石墨烯塗層，設於該至少一散熱膏固化層上。
  10. 一種晶片封裝方法，包含： 提供包含複數個晶片的一晶圓或一封裝材結構； 放置一鏤空模板於該晶圓或該封裝材結構上； 將一散熱膏堆積於該鏤空模板上，藉由一刮板，將堆積的該散熱膏刮入該鏤空模板的鏤空圖案中，以塗布該散熱膏於該晶圓或該封裝材結構上； 從該晶圓或該封裝材結構上移除該鏤空模板，留下對應該鏤空圖案的該散熱膏於該晶圓或該封裝材結構上； 固化該散熱膏以形成對應該鏤空圖案的一散熱膏固化層；以及 切割該晶圓以形成多個晶片單元、或切割該封裝材結構以形成多個晶片封裝單元。
  11. 如請求項10所述之晶片封裝方法，其中又包含：壓整位於該封裝材料或該晶背側上的該散熱膏。
  12. 如請求項10所述之晶片封裝方法，其中切割該晶圓以形成該些晶片單元的步驟後，藉由一封裝材料包覆一底材以及其上的各該晶片。
  13. 如請求項12所述之晶片封裝方法，其中該底材包含引線架(Lead frame)、基板(Substrate)、或晶圓(Wafer)。
TW110116946A 2021-05-11 2021-05-11 晶片封裝單元以及晶片封裝方法 TWI767695B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110116946A TWI767695B (zh) 2021-05-11 2021-05-11 晶片封裝單元以及晶片封裝方法
US17/718,125 US12300565B2 (en) 2021-05-11 2022-04-11 Chip package unit and chip packaging method
US19/009,941 US20250140630A1 (en) 2021-05-11 2025-01-04 Chip package unit and chip packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110116946A TWI767695B (zh) 2021-05-11 2021-05-11 晶片封裝單元以及晶片封裝方法

Publications (2)

Publication Number Publication Date
TWI767695B TWI767695B (zh) 2022-06-11
TW202245166A true TW202245166A (zh) 2022-11-16

Family

ID=83103894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116946A TWI767695B (zh) 2021-05-11 2021-05-11 晶片封裝單元以及晶片封裝方法

Country Status (2)

Country Link
US (2) US12300565B2 (zh)
TW (1) TWI767695B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242333A (ja) 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
US7082033B1 (en) 1998-02-13 2006-07-25 Micron Technology, Inc. Removing heat from integrated circuit devices mounted on a support structure
US20030175091A1 (en) 2000-03-10 2003-09-18 Aukzemas Thomas V. Floating captive screw
US20080068803A1 (en) * 2006-09-18 2008-03-20 Shyh-Ming Chen Heat dissipating device holder structure with a thin film thermal conducting medium coating
DE102016220678A1 (de) * 2016-10-21 2018-04-26 Robert Bosch Gmbh Druckvorrichtung und Druckverfahren zum Auftragen eines viskosen oder pastösen Materials
US10170341B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
US11682599B2 (en) * 2018-06-27 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US10872855B2 (en) * 2018-06-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of fabricating the same
TWI677099B (zh) * 2019-05-17 2019-11-11 崑山科技大學 用於骨傳導裝置的石墨烯電晶體

Also Published As

Publication number Publication date
US20250140630A1 (en) 2025-05-01
US12300565B2 (en) 2025-05-13
TWI767695B (zh) 2022-06-11
US20220367309A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US20100224983A1 (en) Semiconductor package structure and manufacturing method thereof
TWI671862B (zh) 薄膜覆晶封裝
TW201608636A (zh) 半導體封裝及封裝半導體裝置之方法
US7222419B2 (en) Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
TWI446844B (zh) 印刷電路板及印刷電路板之製造方法
CN209880583U (zh) 半导体封装结构
TWI767695B (zh) 晶片封裝單元以及晶片封裝方法
CN115377029A (zh) 芯片封装单元以及芯片封装方法
CN100501913C (zh) 晶圆级散热结构的制作方法及应用此方法得到的芯片封装结构
TWI555142B (zh) 半導體封裝結構及其製造方法
CN101335216A (zh) 散热型封装结构及其制法
TWI855669B (zh) 電子封裝件及其製法
CN114883205B (zh) 封装方法
JP7152544B2 (ja) 半導体放熱パッケージ構造
TWI750054B (zh) 晶片封裝方法以及晶片封裝單元
CN116525565A (zh) 一种高散热封装结构及其制备方法
CN116321796A (zh) 一种lga底面锡膏印刷助焊的封装装置及工艺
TW563212B (en) Semiconductor package and manufacturing method thereof
TW202329359A (zh) 散熱貼片及薄膜覆晶封裝結構
TWM611792U (zh) 半導體散熱封裝構造
TW201113994A (en) Method for forming window BGA substrate
CN112185908A (zh) 半导体封装结构及其制备方法
TWI600096B (zh) Circuit component packaging method and its products
CN101980359A (zh) 半导体封装件及其制造方法
CN106158782A (zh) 电子封装件及其制法