TW202043787A - 用於長熱煉時間測試期間之連續測試器操作的方法 - Google Patents
用於長熱煉時間測試期間之連續測試器操作的方法 Download PDFInfo
- Publication number
- TW202043787A TW202043787A TW108123999A TW108123999A TW202043787A TW 202043787 A TW202043787 A TW 202043787A TW 108123999 A TW108123999 A TW 108123999A TW 108123999 A TW108123999 A TW 108123999A TW 202043787 A TW202043787 A TW 202043787A
- Authority
- TW
- Taiwan
- Prior art keywords
- subgroup
- test
- time
- processor
- tester
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 432
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 claims abstract description 198
- 238000003780 insertion Methods 0.000 claims abstract description 28
- 230000037431 insertion Effects 0.000 claims abstract description 26
- 230000008859 change Effects 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims description 114
- 238000007670 refining Methods 0.000 claims description 41
- 238000013507 mapping Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 45
- 238000005516 engineering process Methods 0.000 description 22
- 230000015654 memory Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 3
- 238000003723 Smelting Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 230000017105 transposition Effects 0.000 description 2
- ZCJJIQHVZCFSGZ-UHFFFAOYSA-N 2,8-bis(diphenylphosphoryl)dibenzothiophene Chemical compound C=1C=CC=CC=1P(C=1C=C2C3=CC(=CC=C3SC2=CC=1)P(=O)(C=1C=CC=CC=1)C=1C=CC=CC=1)(=O)C1=CC=CC=C1 ZCJJIQHVZCFSGZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/003—Environmental or reliability tests
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
提供數種在長熱煉時間測試期間執行連續半導體測試的方法,其使用無腔室單插模型(SIM)處置器而且也使用有兩個操縱器的無腔室非同步插入模型(AIM)處置器。該等方法包括:把由有周遭溫度之數個半導體組成的一群組分成有複數個部份的第一子群組與有複數個部份的第二子群組,該第二子群組全等於該第一子群組。該等方法也包括使用數個熱夾頭,在測試前,使該第一子群組之該第一部份及第二子群組之該第一部份的溫度在一熱煉時間期間從周遭溫度改變到一穩定指定溫度。該等方法也包括包括熱煉時間、測試時間、轉位時間及間或等待時間的預定協定來測試該第一子群組及該第二子群組的所有部份。
Description
本申請案主張申請於2018年7月10日之臨時申請案序號62/696,086、標題為「Method for Continuous Tester Operation During Long Soak Time Testing」的權益,其揭示內容全部併入本文作為參考資料。
本揭示內容係有關於自動化製造廠商系統及方法,特別是自動化半導體測試設備與機器人處置器。特別是,本揭示內容有助於優化操作自動化半導體測試設備及機器人處置器的組態及方法以在半導體的長熱煉時間測試期間達成近乎連續的半導體測試器操作。由於熱煉及轉位定時延遲減少,整體總測試時間被最小化而優化半導體測試產出。
製造及生產工業利用自動測試設備(ATE)以分析及評估製造產品在不同生產階段的完整性及可操作性。機器人操縱器機械常被ATE在測試期間用來操縱與ATE連接及斷開的工件及產品。受測半導體裝置(DUTs)由機器人機械提供給ATE的測試部位,由ATE測試,然後由機器人機械根據測試結果(或用根據可應用方案的其他方式)存入及分配為數個群組或分類(bin)。由於用ATE測試多種不同的DUT,以及可能在不同生產階段測試DUT(例如,最終測試、工件探測等等),根據特定目的、裝置及/或用於測試的產品來改變ATE的設計。同樣,機器人操縱器機械根據應用以及與ATE的相容性而有所不同。
儘管各不相同,然而ATE及機器人操縱器各自常包括數個典型操作單元。ATE及機器人操縱器被廣泛使用於例如電子產品的生產,例如類比及數位組件、電路及裝置(包括半導體、積體電路、微處理器及其類似者)。由於如此普遍,故而描述ATE及機器人操縱器用於此類產品的典型操作單元。
ATE包括系統控制器,其控制系統與進出系統的資料移動。ATE也包括測試資料及測試程式儲存所,圖案記憶體(pattern memory),系統電源供應器,直流參考供給器,類比電流參考供給器,系統時鐘及校準電路,定時及時間設定記憶體,與精確度測量單位(它可包括數位、類比或混合訊號測試資源電路)。此外,ATE的測試頭包括接腳電子驅動卡(pin electronics driver card),其係提供用於DUT之接腳電子測試的接腳電子(例如,用於比較器、電流負載及其他測試資源者)。若合適,裝置介面板(DIB)(也被稱為「載板」)連接至測試頭且提供DUT或數個DUT的連接插座(s)。ATE也包括外部介面用於連接至用於測試裝置的機器人操縱器(稱為「處置器」或「裝置處置器」),以及與電腦、網路及/或其他儀器、裝置或組件的介面。
機器人操縱器,亦即,處置器,包括機械系統與控制器。機械系統實體運送DUT用於提供給連接至ATE測試頭之DIB的插座(s),在測試期間存放DUT於插座(s)中,測試後從插座(s)卸下DUT,且在測試後根據各個測試結果來揀選DUT。該控制器指揮處置器之機械系統的操作且與ATE通訊。若需要,根據應用及測試環境的附加特徵,處置器可包括記憶體及特定單元。
在ATE的習知裝置測試與處置器的裝置機械操縱中,ATE開始測試在被處置器存放於連接至測試頭之DIB的插座中時的各個裝置。當測試完成時,處置器必須從插座卸下已予測試的裝置且輸送下一個裝置至插座供測試。ATE測試之間的時間延遲,亦即,在把裝置從插座卸下並輸送離開且將下一個裝置輸送及存放於插座中期間,被稱為測試操作的「轉位時間」。另外,在ATE的習知裝置測試中,一旦存放於插座之後測試各裝置所需要的時間被稱為測試操作的「測試器時間」。此外,當半導體裝置的測試要在高於周遭溫度的任何溫度進行時,需要額外的時間以加熱半導體裝置到高於周遭溫度的指定溫度且使該等半導體裝置穩定在指定升高溫度設定點。此附加時間被稱為半導體裝置「熱煉時間」。因此,當測試一批裝置,測試操作所需的總時間為所有裝置之轉位時間、熱煉時間及測試器時間的合計。各個裝置(或裝置集合,若是ATE可在DIB的可用插座中同時測試一個以上的裝置時)需要轉位時間、熱煉時間及用於測試裝置之測試器時間的總合。雖然測試操作可能也需要附加時間,例如,由於設備的停機時間、故障或連續測試順序的其他阻礙,這些為不一定可控的不規則且不確定事件。
因此,減少總測試時間(熱煉時間、轉位時間、加上測試器時間)是可取的。測試操作可能需要大量時間、努力及費用,例如用於員工、ATE及處置器設備者。ATE通常很貴,因為它們由複雜的電子產品構成。處置器一般比ATE便宜,因為機械部件由比較不複雜的電子產品控制。為了努力使ATE及處置器的投資有較高的報酬,操作設備的公司想要限制設備的閒置時間(不做測試的時段)。因此,關於ATE及處置器,總測試時間(轉位時間、熱煉時間及測試器時間)的減少可提供重大的優勢。例如,如果總測試時間減少,則每一件設備及測試員工在任何時段期間可進行更多測試,導致有更大的投資報酬。
為了得到較短的轉位時間,處置器開發的主要焦點已是提高例如手臂、夾頭、導件、凸輪及其類似者之機械結構的速度。由於處置器大體比ATE便宜,較舊的處置器模型被較新也更快的模型取代。較舊的處置器變成閒置且過時。處置器機械故障為測試停機時間的顯著來源;因此,過剩處置器常被維護成為備用設備,但是它在未與ATE一起使用於測試操作時處於閒置。藉由更有效及有效率地使用ATE及可用處置器來減少總測試時間會是可取的。
因此,藉由減少處置器/機器人操縱器操作的轉位時間以及減少熱煉時間來減少用於測試的總測試時間會是有利的。有效使用ATE資源及可用處置器以利用閒置設備,最大化設備性能的利用,善用可用性能(包括來自現有較舊設備的性能)也會是有利,且結果,提供更好的投資報酬。因此,藉由減少處置器轉位時間和熱煉時間,以及藉由有效使用自動測試設備資源,用於減少總測試時間的平台系統會是本技藝及技術的重大改善。
半導體時常需要以不同的溫度測試以確保半導體的操作有效性及效率。在一次半導體測試插入期間以多個溫度測試半導體提供數種效益。一次半導體測試的特徵在於:將半導體插入在處置器測試部位的測試插座且在半導體從位於處置器測試部位的測試插座卸下之前以不同的溫度執行多個測試。不過,用於測試的習知測試協定是以大量的轉位時間為特徵。
可支持熱或冷之溫度測試的半導體拾放處置器有兩個基本設計類別:(1)有腔處置器,與(2)無腔處置器。有腔處置器熱煉在包括測試插座區的有腔緩衝器中的大量半導體裝置。有腔處置器通常在測試期間不調變裝置的溫度以補償自我加熱。無腔處置器使半導體受測裝置有指定溫度係藉由強迫使熱進入處置器操縱器系統中與半導體裝置實體接觸的部份且將半導體裝置插入測試部位。
無腔處置器操縱器系統中與半導體裝置接觸的部份通常被稱為熱夾頭。由於半導體裝置在測試期間自我加熱,熱夾頭首先使半導體裝置有指定溫度,然後調變指定溫度以便在半導體裝置自我加熱且在測試期間耗散電力時,使溫度保持在所欲設定點。在熱夾頭處的主動熱管理需要半導體裝置或半導體裝置封裝件的溫度測量值,以及反饋控制系統以補償自我加熱。
無腔室半導體處置器在夾頭處有主動熱管理的優點是在測試期間可控制溫度。不論是正在進行熱的還是冷的溫度測試,熱夾頭都冷卻在測試期間的半導體裝置以補償自我加熱。無腔室半導體處置器的缺點是每一個測試周期期間都有熱煉時間。
顯示兩個周期的習知無腔室熱煉時間測試周期代表性實施例圖示於先前技術圖1。在先前技術圖1中,各個習知無腔室熱煉時間測試周期包括3個階段,其包括熱煉時間、測試時間及轉位時間。在第一個三階段習知無腔室熱煉時間測試周期完成後,第二個習知無腔室熱煉時間測試周期依順序開始。測試的實際溫度會取決於所使用的特殊測試協定。圖示為斜坡的熱煉時間係指處置器斜升到與周遭溫度不同之指定溫度的轉位時段。換言之,斜升係指從一溫度位準增加(或在有些情形下,減少)溫度位準到不同測試溫度位準,同時半導體裝置仍插在測試插座中,但是不被測試。在這種情況下,處置器從一溫度(例如,周遭溫度)到測試溫度所花費的時間是以熱煉時間為特徵,亦即,在測試器熱煉半導體裝置至指定溫度時的時間,且測試器閒置而不做測試。
再參考先前技術圖1,圖示順序以熱煉時段開始,其中,該處置器從常是測試室(亦即,周遭)溫度的初始溫度斜升到指定溫度(熱或冷),使得可進行指定測試。在測試完成後,順序測試完成第一個插入周期。在第二個插入周期中,順序再度開始。用於特定測試之插入周期的個數「n」取決於待測半導體裝置的批量大小除以測試平行程度,其係指可被測試器及處置器同時測試的半導體裝置個數。
如以上參考先前技術圖1所述,對於對應至三階段測試順序的每個半導體插入周期,有斜升的熱煉時段、測試時段、以及轉位時段。因此,在測試整個半導體裝置批量時熱煉所花費的總時間為各插入周期在熱煉時段期間之積累時間乘以必要插入周期之個數的累加。取決於處置器的性能,此總熱煉時間可能為測試器及處置器低效的顯著來源而抵消進行單插測試的效益。
如上述,需要以不同的溫度測試半導體以確保操作有效性及效率。在一次半導體測試插入期間以一或多個溫度來測試半導體提供數種效益,如果累積熱煉及轉位時間可最小化或者是就理想而言可完全排除的話。
鑑於這些操作考量,提供一種創新方法用於在半導體裝置之長熱煉時間測試期間執行連續半導體測試器操作。此方法的特徵在於:實質減少熱煉時間,且在有些操作組態中,完全排除熱煉時間。更特別的是,該測試協定經組配為可平行執行半導體的多個測試順序,同時實質減少或者是完全排除與斜升時段相關的熱煉時間。
在一具體實施例中,提供一種使用無腔室單插模型(SIM)處置器來執行半導體之連續半導體測試的方法,在此該半導體測試需要長熱煉時間。該方法包括把由有周遭溫度之數個半導體組成的一群組分成有複數個部份的第一子群組與有複數個部份的第二子群組,該第二子群組全等於該第一子群組。該方法也包括由該處置器使用數個夾頭,將該第一子群組的第一部份插入第一測試部位,且將該第二子群組的第一部份插入第二測試部位,且在測試前,使該第一子群組的該第一部份與第二子群組的該第一部份在一熱煉時間期間從周遭溫度加熱到一穩定指定溫度。另外,該方法包括使該第一子群組的該第一部份電性連接至該測試器,且使該第二子群組的該第一部份與該測試器電性斷開,測試該第一子群組的該第一部份,與使該第一子群組的該第一部份與該測試器電性斷開,且使該第二子群組的該第一部份電性連接至該測試器。該方法進一步包括:測試該第二子群組的該第一部份,使該第二子群組的該第一部份與該測試器電性斷開,與從該第一測試部位卸下該第一子群組的該第一部份以及從該第二測試部位卸下該第二子群組的該第一部份。
在另一具體實施例中,該方法也包括:使用為熱夾頭的處置器夾頭。
進一步在一具體實施例中,該方法進一步包括:在測試前,用該等熱夾頭使該第一子群組的該第一部份及該第二子群組的該第一部份從周遭溫度加熱到該指定溫度。
在一具體實施例中,該方法包括:用該等熱夾頭調變該等半導體裝置的該第一子群組中加熱過之第一部份與第二子群組中加熱過之第一部份的該指定溫度以在該等半導體裝置的測試期間維持該指定溫度。
在另一具體實施例中,調變該指定溫度的步驟包括:測量經歷測試之子群組的溫度,且提供給一反饋控制系統以補償經歷測試之該子群組的自我加熱。
進一步在一具體實施例中,該方法包括:由該處置器使用數個夾頭,將該第一子群組的第二部份插入第一測試部位,將第二子群組的第二部份插入第二測試部位,且重覆該方法直到所有該等複數個半導體已被測試。
在一具體實施例中,使用把有周遭溫度之半導體群組分成有複數個部份之第一子群組與有複數個部份之第二子群組的單插模型(SIM)處置器在長熱煉時間測試期間執行連續半導體測試的該方法遮蔽50%的總熱煉時間與50%的總機械轉位時間。
在另一具體實施例中,長熱煉時間定義為使一處置器之操作產出減少20%以上的任何熱煉時間。
進一步在一具體實施例中,該第一子群組與該第二子群組有全等的接腳映射與全等的TDR校準資料。
在一具體實施例中,在所有成對多工訊號有匹配的跡線長度下,通過一多工方案來執行在該第一測試部位及第二測試部位的子群組測試。
在另一具體實施例中,提供一種使用使用兩個操縱器之無腔室非同步插入模型(AIM)處置器在長熱煉時間測試期間執行連續半導體測試的方法。該方法包括:把由有周遭溫度之數個半導體組成的一群組分成有複數個部份的第一子群組與有複數個部份的第二子群組,該第二子群組全等於該第一子群組。該方法也包括由該處置器使用數個夾頭,將該第一子群組的第一部份插入第一測試部位,且將該第二子群組的第一部份插入第二測試部位,且在測試前,使該第一子群組的該第一部份與第二子群組的該第一部份在一熱煉時間期間從周遭溫度加熱到一穩定指定溫度。另外,該方法包括使該第一子群組的該第一部份電性連接至該測試器,使該第二子群組的該第一部份與該測試器電性斷開,測試該第一子群組的該第一部份。該方法進一步包括使該第一子群組的該第一部份與該測試器電性斷開,且從該第一測試部位卸下該第一子群組的該第一部份,同時電性連接該第二子群組的該第一部份以測試該第二子群組的該第一部份,使該第二子群組的該第一部份與該測試器電性斷開,與從該第二測試部位卸下該第二子群組的該第一部份。
進一步在一具體實施例中,該等處置器夾頭為熱夾頭,且在測試前,用該等熱夾頭使該第一子群組之該第一部份及該第二子群組之該第一部份從周遭溫度加熱到該指定溫度。
在一具體實施例中,該方法包括用該等熱夾頭調變該等半導體裝置的該第一子群組中加熱過之第一部份與第二子群組中加熱過之第一部份的該指定溫度以在該等半導體裝置的測試期間維持該指定溫度。
在另一具體實施例中,調變該指定溫度的步驟包括:測量經歷測試之一子群組的溫度且提供給一反饋控制系統以補償經歷測試之該子群組的自我加熱。
進一步在一具體實施例中,該方法包括由該處置器使用數個夾頭,將該第一子群組的一第二部份插入一第一測試部位,且將一第二子群組的一第二部份插入一第二測試部位;與,重覆該方法直到所有該等複數個半導體已被測試。
在一具體實施例中,使用單插模型(AIM)處置器在長熱煉時間測試期間執行連續半導體測試的該方法在該測試時間小於該熱煉時間與該轉位時間之總合時部份遮蔽該總熱煉時間及該總機械轉位時間。
在另一具體實施例中,使用單插模型(AIM)處置器在長熱煉時間測試期間執行連續半導體測試的該方法在該測試時間等於該熱煉時間與該轉位時間之總合時完全遮蔽該總熱煉時間與該總機械轉位時間。
進一步在一具體實施例中,使用單插模型(AIM)處置器在長熱煉時間測試期間執行連續半導體測試的該方法在該測試時間大於該熱煉時間與該轉位時間之總合時完全遮蔽該總熱煉時間與該總機械轉位時間,且將等待時間引進該方法。
在一具體實施例中,長熱煉時間定義為使一處置器之操作產出減少20%以上的任何熱煉時間。
在另一具體實施例中,在所有成對多工訊號有匹配的跡線長度下,通過一多工方案來執行在該第一測試部位及第二測試部位的子群組測試。
鑑於上述,通過本揭示內容的一或多個不同方面、具體實施例及/或特殊特徵或子組件,因此本揭示內容旨在呈現具體如以下所述的一或多個優點。
在描述本發明期間,會使用許多縮寫。因此,以下語彙表提供值得注意之縮寫的定義:
SIM:單插模型
AIM:非同步插入模型(在本案申請人之先前美國專利第7,183,785中,AIM處置器被稱為雙獨立操縱器處置器(DIMH),在此併入該文獻作為參考資料。)
UPH:每小時單位數,產出的度量
LST:長熱煉時間
P:平行度,被測試器同時測試的半導體裝置個數
ST:熱煉時間,使半導體裝置從起始溫度(通常為周遭溫度)變到測試設定點溫度所花費的時間
TT:測試時間,測試一個半導體裝置或半導體裝置群組所花費的時間
IT:轉位時間,從測試結束到下一個測試開始的時間
夾頭:處置器操縱器系統的部件,其接觸及搬運在核心的半導體裝置,在此半導體裝置被插入測試插座供測試
熱夾頭:迫使正被搬運之半導體裝置改變溫度的夾頭
DUT:受測裝置,被插入測試插座且經歷電性及功能測試的半導體裝置
PCB:印刷電路板,機械支撐及電性連接在通訊互動電子系統中之組件的平面硬體片
DIB:DUT介面板(也稱為「載板」,介接半導體受測裝置與測試器的PCB及測試插座
測試插座:插入供測試之DUT的插座,其係使DUT機械穩定且提供與DIB的電性連接
部位:「部位」或「測試部位」為在包含一或多個測試插座之DIB上的位置
測試單元:在包含測試器及機器人裝置處置器之半導體測試設施上的基本生產單位
ATE:自動測試設備
為了討論所揭露的本發明,「長熱煉時間」大體定義為減少半導體處置器之操作產出20%以上的任何熱煉時間。
本揭示內容描述一種用於執行包括長熱煉時間測試之連續半導體測試器操作的方法,其特徵在於:實質減少熱煉,且在有些操作組態中,完全排除熱煉時間。該方法也包括減少轉位時間,且在有些操作組態中,完全排除轉位時間。
例如,此種測試協定排除測試之間的半導體批次加工及集結,從而減少充分測試產品裝置的整體時間。此協定也減少機器人搬運,從而減少半導體裝置靜電放電損傷(ESD)及機械損傷的可能。減少半導體裝置對於測試插座的插入,從而增加測試插座及在機器人處置器內部之活動部件的測試周期壽命。測試資料的精確度也改善,因為只涉及一個半導體測試器,從而在使用多個半導體測試器時排除各個測試器之間的差異。此協定大幅簡化資料管理且實質改善資料效用,因為來自多個溫度測試的資料可追溯到單一測試裝置、測試插座、裝置介面板(DIB)、機器人處置器、以及測試器最小加工後開銷。
不過,對於在長熱煉時間測試期間涉及連續半導體測試器操作的半導體測試有特別的考慮。例如,在半導體裝置仍然插入測試插座時,機器人處置器在熱煉時間期間必須能夠斜升到指定溫度(s)(亦即,從一溫度位準增加或減少到不同溫度位準)。另外,熱煉時間的持續時間必須夠短使得單插測試的效益不會被額外的斜升時間顯著稀釋。也必須管理分類以將多個測試結果匯編成最終複合結果。此外,測試器必須能夠支援額外電腦代碼與測試向量負載。通訊介面必須支援排序為測試部位特性之溫度斜坡的命令。測試程式也必須能夠按順序執行多個測試且基於每個個別溫度測試的結果來匯編最終軟體分類結果。進一步為了優化效率,每個機器人處置器需要能夠控制多個半導體測試群組在執行測試協定期間的多工。
在本發明中,如果測試方法經工程設計成可使得半導體測試器在每個溫度熱煉時段期間操作上測試一半導體裝置子群組,則可「遮蔽」每個測試順序的熱煉時間,亦即,操作上遮掩掉。執行此類測試方法的解決方案之一是利用進行斜升的半導體測試部位子群組與進行測試的不同測試部位子群組之間的多工。在經組配為有同時測試兩個子群組之一機器人處置器的測試系統中,機器人處置器能夠支持半導體應用測試程式之執行平行度的兩倍。在此把這些子群組設計成為「子群組A」與「子群組B」。因此,相較於單一群組測試組態的機器人處置器,在此雙子群組測試組態中的機器人處置器會導致在給定時間內將個數兩倍的半導體裝置插入處置器測試插座。
在機器人處置器雙子群組測試組態中,在操作測試時間的持續時間等於或長於熱煉時間時,可完全遮蔽熱煉時間。在其他測試協定中,在操作測試時間的持續時間比熱煉時間短時,可實質遮蔽熱煉時間。因此,可遮蔽熱煉時間的數量取決於測試時間與熱煉時間及轉位時間的比。
在使用機器人處置器雙子群組測試組態的半導體測試中,若可能,半導體插入測試順序最好在室溫(亦即,周遭溫度)開始,因為此一起始溫度避免在插入測試順序開始時的初始無遮蔽斜升時段。
在此組態中,半導體測試插座的兩個子群組有全等的接腳映射。它們也有全等的時域反射器(TDR)允許測試在不同時間發射訊號使得穿過所有訊號路徑的訊號在同一個時間點到達。在TDR校準完成後,測試器可在不同時間測量訊號,藉此,相對於它們被送出的時候,同時記錄穿過所有訊號路徑的訊號。TDR校準補償長度不同的訊號路徑。
在機器人處置器雙子群組測試組態中,機器人處置器控制多工。對應命令集處理多個測試開始事項(SOT)與測試結束事項(EOT)。此命令集也控制半導體分類,以及溫度熱煉的順序安排。
產出增量的數量取決於可遮蔽的熱煉時間量以及使用中之取放處置器的類型。有兩種取放處置器類型。第一種取放處置器為一次測試部位插入模型,其具有其中一個或所有都同時插入用以測試之裝置的一或多個核心操縱器(單插模型或SIM)。第二種取放處置器為能夠非同步及重疊插入的雙非同步操縱器模型,其具有兩個操縱器,在此各操縱器可與另一操縱器無關地插入半導體裝置(非同步插入模型或AIM)。
單插模型處置器
單插模型處置器(SIM處置器)有數個關鍵特徵,包括它們通常為無腔室型的事實。另外,一次測試部位插入模型處置器常有一或多個核心操縱器,在此這些核心操縱器中之一個或所有同時插入用於測試的半導體裝置。此外,一次測試部位插入模型處置器在夾頭處有主動熱管理。這指有以下事實:熱夾頭碰觸及搬運在核心處的半導體裝置,在此該等半導體裝置被插入測試插座供測試。在用多工及電子轉位技術轉換為長熱煉時間測試之前,一次測試部位插入模型處置器也支持在其上運行之標準應用之平行度的兩倍。
在涉及長熱煉時間的習知SIM處置器測試流程中,SIM處置器得到由P個半導體裝置組成的第一集合,且將這P個半導體裝置插入測試插座,P為同時被測試器測試的半導體裝置個數。SIM處置器隨後熱煉所有半導體裝置直到它們穩定在指定設定點溫度。然後,用測試器測試所有的半導體裝置。在測試完成時,SIM處置器卸下這P個半導體裝置且使它們移到下一個集結區。SIM處置器隨後得到下一個由P個半導體裝置組成的集合供測試。當由於在測試時段之間SIM處置器正在移動由P個半導體裝置組成之不同集合而不進行測試時的這個時段被稱為「機械轉位時間」。在習知SIM處置器測試流程中,重覆此順序直到P個半導體裝置的所有集合被測試。
涉及長熱煉時間的習知SIM處置器測試流程圖示於先前技術圖2。此圖圖解說明習知測試流程,其特徵為3個連續時段,包括熱煉時間(ST)、測試時間(TT)及轉位時間(IT)。在此習知SIM處置器測試流程中,每小時產出度量(UPH)用每小時完成ST、TT、IT測試周期的單位數表示,亦即,以P個半導體裝置為一單位。因此,習知SIM處置器測試流程用以下產出方程式表示:
UPH=P*3600/(ST+TT+IT)
在此每小時單位數(UPH)等於同時被測試器(P)測試的半導體裝置個數乘3600(一小時的秒數)再除以熱煉時間(ST)、測試時間(TT)及轉位時間(IT)的總合。
相比之下,在涉及長熱煉時間的本發明SIM處置器測試流程中,SIM處置器得到由2P個半導體裝置組成的第一半導體裝置集合,且將這2P個半導體裝置插入2P個測試插座而被多工化為兩個全等半導體群組,亦即,群組A與群組B,在此2P為被測試器同時測試的半導體裝置個數。然後,SIM處置器熱煉結合群組A及群組B的所有2P個半導體裝置,直到群組A與群組B兩者穩定在指定設定點溫度。在此時,在整個測試周期中,半導體裝置群組A連接至測試器供測試,而半導體群組B與測試器電氣斷開。在半導體群組A的測試完成時,測試器電子轉位至半導體群組B。此電子轉位技術意謂半導體裝置群組A與測試器電氣斷開,且半導體裝置群組B電氣連接至測試器。測試器隨後繼續測試半導體裝置群組B。在半導體裝置群組B的測試完成時,SIM處置器卸下包含半導體裝置群組A與半導體裝置群組B的2P個半導體裝置且將這2P個半導體裝置移到下一個集結區。然後,SIM處置器得到由2P個半導體裝置組成的下一個集合供測試。當由於在測試時段之間SIM處置器正在移動由2P個半導體裝置組成之不同集合而不進行測試時的這個時段被稱為「機械轉位時間」。在涉及長熱煉時間的本發明SIM處置器測試流程中,重覆此順序直到2P個半導體裝置的所有集合被測試。
涉及長熱煉時間的本發明SIM處置器測試流程圖示於圖3。此圖圖解說明本發明測試流程,其特徵為3個連續時段,包括熱煉時間(ST)、測試時間(TT)及轉位時間(IT)。圖3揭露兩種不同實例,包括熱煉時間(ST)小於測試時間(TT)的實例1,與熱煉時間(ST)大於測試時間(TT)的實例2。在本發明SIM處置器測試流程的實例1及實例2中,每小時產出度量(UPH)用每小時依序完成ST、TT、IT測試周期的單位數表示,亦即,以2P個半導體裝置為一單位。因此,本發明SIM處置器測試流程用以下產出方程式表示:
UPH=2P*3600/(ST+2*TT+IT)
在此每小時單位數(UPH)等於被測試器(2P個)依序測試的半導體裝置個數乘上3600(一小時的秒數)除以熱煉時間(ST)、兩倍測試時間(2TT)及轉位時間(IT)的總合。因此,涉及長熱煉時間的本發明SIM處置器測試流程遮蔽50%的轉位時間(IT)及50%的熱煉時間(ST),導致有明顯較大的生產力產出UPH。
圖4以代表性實例圖解說明由涉及長熱煉時間之本發明SIM處置器測試流程達成的較大生產力產出,在此間(IT)為常數2秒,且時間(ST)為常數24秒。圖4顯示由使用多工及電子轉位技術之本發明SIM處置器測試流程達成的生產力產出明顯比不使用多工及電子轉位技術的SIM處置器測試流程更有生產力。如圖4所示,相較於固定轉位時間(IT)及固定熱煉時間(ST),較短的測試時間(TT)大幅增加生產力產出差額。
圖5圖解說明在圖4情節中達成之生產力產出的急劇增加,這是由於用涉及長熱煉時間之本發明SIM處置器測試流程可達成之生產力產出倍數增加。如圖5所示,增加的生產力倍數範圍是在20秒測試時間(TT)的1.40到在5.00秒測試時間(TT)的1.70之間。這表示生產力產出增加範圍在40%到70%之間。
以下所提供的一些關鍵點係有關於具有涉及長熱煉時間之多工及電子轉位技術的本發明SIM處置器測試流程。當熱煉時間(ST)等於測試時間(TT)加轉位時間(IT)時,在具有涉及長熱煉時間生產力產出之多工及電子轉位技術的本發明SIM處置器測試流程中,增量永遠等於1.33X,這表示生產力產出增加33%。不過,在轉位時間(IT)及測試時間(TT)趨近零秒時,生產力產出的最大增量趨近2X,這表示生產力產出增加100%。
具有涉及長熱煉時間之多工及電子轉位技術的本發明SIM處置器測試流程需要支持2X(兩倍)標準應用平行度的SIM處置器。具有涉及長熱煉時間之多工及電子轉位技術的本發明SIM處置器測試流程也需要新的受測裝置介面板(DIB),其提供2X(兩倍)半導體裝置測試插座個數,在此測試插座被分成經由2:1多工方案連接至測試器的兩個多工子群組。另外,所有成對多工訊號需要有匹配的跡線長度。這進一步需要和處理多工及分類之測試程式一起運行的執行控制碼。
非同步插入模型處置器
非同步插入模型處置器(AIM處置器)有數個關鍵特徵,包括它們通常為無腔室型的事實。另外,雙非同步操縱器處置器能夠做非同步及重疊半導體裝置的插入,且設有兩個操縱器,其中各操縱器經組配為可彼此獨立地插入半導體裝置。此外,非同步插入模型處置器在夾頭處有主動熱管理。這指有以下事實:熱夾頭碰觸及搬運在核心處的半導體裝置,在此該等半導體裝置被插入測試插座供測試。在用多工及電子轉位技術轉換為長熱煉時間測試之前,非同步插入模型處置器也支持在其上運行之標準應用之平行度的兩倍。
在涉及長熱煉時間的習知AIM處置器測試流程中,AIM處置器得到由P個半導體裝置組成的第一集合,且將這P個半導體裝置插入測試插座,在此為被測試器同時測試的半導體裝置個數。AIM處置器隨後熱煉所有半導體裝置直到它們穩定在指定設定點溫度。然後,用測試器測試所有的半導體裝置。在測試完成時,AIM處置器卸下這P個半導體裝置且使它們移到下一個集結區。然後,AIM處置器得到由P個半導體裝置組成的下一個集合供測試。當由於在測試時段之間AIM處置器正在移動由P個半導體裝置組成之不同集合而不進行測試時的這個時段被稱為「機械轉位時間」。在習知AIM處置器測試流程中,重覆此順序直到P個半導體裝置的所有集合被測試。
涉及長熱煉時間的習知AIM處置器測試流程圖示於先前技術圖6。此圖圖解說明習知測試流程,其特徵為3個連續時段,包括熱煉時間(ST)、測試時間(TT)及轉位時間(IT)。在此習知AIM處置器測試流程中,每小時產出度量(UPH)用每小時完成ST、TT、IT測試周期的單位數表示,亦即,以P個半導體裝置為一單位。因此,習知AIM處置器測試流程用以下產出方程式表示:
UPH=P*3600/(ST+TT+IT)
在此每小時單位數(UPH)等於同時被測試器(P)測試的半導體裝置個數乘3600(一小時的秒數)再除以熱煉時間(ST)、測試時間(TT)及轉位時間(IT)的總合。
相比之下,在涉及長熱煉時間的本發明AIM處置器測試流程中,AIM處置器得到由2P個半導體裝置組成的第一半導體裝置集合,且將這2P個半導體裝置插入2P個測試插座而被多工化為兩個全等半導體群組,亦即,群組A與群組B,在此2P為被測試器同時測試的半導體裝置個數。AIM處置器隨後熱煉結合群組A與群組B的所有2P個半導體裝置,直到群組A及群組B兩者穩定在指定設定點溫度。在此時在整個測試周期中,半導體裝置群組A連接至測試器供測試,而半導體群組B與測試器電氣斷開。在半導體群組A的測試完成時,測試器電子轉位至半導體群組B。此電子轉位技術意謂半導體裝置群組A與測試器電氣斷開,且半導體裝置群組B電氣連接至測試器。然後,測試器繼續測試半導體裝置群組B。在半導體裝置群組B的測試完成時,AIM處置器卸下包含半導體裝置群組A與半導體裝置群組B的2P個半導體裝置且將這2P個半導體裝置移到下一個集結區。然後,AIM處置器得到由2P個半導體裝置組成的下一個集合供測試。當由於在測試時段之間AIM處置器正在移動由2P個半導體裝置組成之不同集合而不進行測試時的這個時段被稱為「機械轉位時間」。在涉及長熱煉時間的本發明AIM處置器測試流程中,重覆此順序直到2P個半導體裝置的所有集合被測試。
涉及長熱煉時間、在AIM處置器上有多工及電子轉位技術的本發明AIM處置器測試流程圖示於圖7。此圖圖解說明本發明測試流程,其特徵為3個連續時段,包括熱煉時間(ST)、測試時間(TT)及轉位時間(IT)。另外,在某些實例中,需要等待時間(WT)。
圖7揭露3個不同的實例,其包括測試時間(TT)小於熱煉時間(ST)與轉位時間(IT)之總合的實例1,測試時間(TT)等於熱煉時間(ST)與轉位時間(IT)之總合的實例2,與測試時間(TT)大於熱煉時間(ST)與轉位時間(IT)之總合的實例3。實例3引進等待時間(WT)的需要。
在測試時間(TT)小於熱煉時間(ST)與轉位時間(IT)之總合的實例1中,部位A及B同時進行熱煉時間(ST)。在部位A及B的熱煉時間(ST)完成後,部位A進行測試時間(TT),同時部位B做電子轉位,亦即,與測試器電氣斷開。在部位A的測試時間(TT)完成後,測試器開始部位B的測試時間(TT),同時部位A開始轉位時間(IT)。在部位B的測試時間(TT)完成後,部位B開始轉位時間(IT),同時部位A繼續轉位時間(IT)。在測試周期#1(亦即,第一測試周期)之後,複合測試過程依序繼續測試周期#2及測試周期#3。
在有長熱煉時間之本發明AIM處置器測試流程的實例1,每小時產出度量(UPH)用每小時依序完成ST、TT、IT測試周期的單位數表示,亦即,以2P個半導體裝置為一單位。因此,本發明SIM處置器測試流程用以下產出方程式表示:
UPH=2P*3600/(2*TT+[IT+ST-TT])=2P*3600/(TT+IT+ST)
在此每小時單位數(UPH)等於被測試器(2P個)依序測試的半導體裝置個數乘上3600(一小時的秒數)除以熱煉時間(ST)、測試時間(2TT)及轉位時間(IT)的總合。因此,涉及長熱煉時間的本發明AIM處置器測試流程部份遮蔽轉位時間(IT)及熱煉時間(ST),導致有明顯較大的生產力產出UPH。
圖7也揭露具有涉及長熱煉時間之多工及電子轉位技術之本發明AIM處置器測試流程的實例2,其中,測試時間(TT)等於熱煉時間(ST)與轉位時間(IT)的總合。因此,在實例2中,本發明SIM處置器測試流程用以下產出方程式表示:
UPH=2P*3600/(2*TT)=P*3600/TT
在此每小時單位數(UPH)等於被測試器(2P個)依序測試的半導體裝置個數乘上3600(一小時的秒數)除以熱煉時間(ST)、測試時間(2TT)的總合,而簡化為P*3600/TT。因此,涉及長熱煉時間的本發明AIM處置器測試流程完全遮蔽轉位時間(IT)及熱煉時間(ST),導致有明顯較大的生產力產出UPH。
圖7進一步揭露具有涉及長熱煉時間之多工及電子轉位技術之本發明AIM處置器測試流程的實例3,其中,測試時間(TT)大於熱煉時間(ST)與轉位時間(IT)的總合。因此,在實例3中,本發明SIM處置器測試流程用以下產出方程式表示:
UPH=2P*3600/(2*TT)=P*3600/TT
在此每小時單位數(UPH)等於被測試器(2P)依序測試的半導體裝置個數乘上3600(一小時的秒數)除以熱煉時間(ST)、測試時間(2TT)的總合,而簡化為P*3600/TT。因此,涉及長熱煉時間的本發明AIM處置器測試流程完全遮蔽轉位時間(IT)及熱煉時間(ST),同時引進等待時間(WT),導致有明顯較大的生產力產出UPH。
圖8為由在涉及長熱煉時間之AIM處置器測試流程中利用多工及電子轉位技術達成之較大生產力產出UPH改善的圖解說明。圖示於圖8的是轉位時間(IT)為常數2秒且熱煉時間(ST)為常數24秒的代表性實例。圖8顯示由使用多工及電子轉位技術之本發明AIM處置器測試流程達成的生產力產出明顯比不使用多工及電子轉位技術的AIM處置器測試流程更有生產力。如圖8所示,相較於固定轉位時間(IT)及固定熱煉時間(ST),較短的測試時間(TT)大幅增加生產力產出差額。
圖9圖解說明在圖8情節中達成之生產力產出的急劇增加,這是由於用涉及長熱煉時間使用多工及電子轉位技術之本發明AIM處置器測試流程可達成之生產力產出倍數增加。如圖9所示,增加的生產力倍數範圍是在40秒測試時間(TT)的約1.60到在5.00秒至25秒測試時間(TT)範圍內的2.00之間。這表示生產力產出增加範圍在60%到100%之間。
以下所提供的一些關鍵點係有關於具有涉及長熱煉時間之多工及電子轉位技術的本發明AIM處置器測試流程。當測試時間(TT)小於熱煉時間(ST)加轉位時間(IT)時,在對生產力產出沒有不利結果的情形下,可增加測試程式的持續時間及涵蓋範圍,而仍在標準AIM處置器測試流程設置的2X(兩倍)。替換地,當測試時間(TT)大於熱煉時間(ST)加轉位時間(IT)時,熱煉時間(TT)及轉位時間(IT)被完全遮蔽。測試器連續運行,然而,等待時間(WT)被引進。因此,生產力產出對測試時間(TT)有相依性。
實作要求包括可執行具有涉及長熱煉時間之多工及電子轉位技術之本發明AIM處置器測試流程的AIM處置器。這AIM處置器需要支持2X(兩倍)的標準實作平行度。受測裝置介面板(DIB)會需要2X(測試插座個數的兩倍,且測試插座分成經由2:1多工方案連接至測試器的兩個多工子群組。所有成對多工訊號需要匹配的跡線長度。另外,測試器需要有能力執行和處理多工及分類之半導體裝置測試程式一起運行的執行控制碼。
以下所提供的一些關鍵點係有關於具有涉及長熱煉時間之多工及電子轉位技術的本發明AIM處置器測試流程。當熱煉時間(ST)等於測試時間(TT)加轉位時間(IT)時,生產力產出的增量永遠等於1.33X,這表示生產力產出增加33%。不過,在轉位時間(IT)及測試時間(TT)趨近零秒時,生產力產出的最大增量趨近2X,這表示生產力產出增加100%。
圖10圖示使用多工母板101於其中的示範多工處置器測試單元100。多工母板101經組配成為可輕易附接至半導體測試器102且自其卸下的可拆卸模組。多工母板101使用電纜束105、106與子載板103、104電性通訊。子載板103、104各自附接至機器人「處置器1」107與機器人「處置器2」108。子載板103、104也經組配成為可各自輕易附接至機器人「處置器1」107及機器人「處置器2」108且自其卸下的可拆卸模組。多工處置器測試單元100也包括透過通訊電纜112與測試器102電性通訊的電腦109。電腦109也透過通訊電纜110及111與機器人「處置器1」107及機器人「處置器2」108電性通訊。
多工母板101及相關子載板103、104為描述於此之本發明的主要焦點。通常,多工母板完全多工所有測試器資源使得一個設計在所有應用都行得通。不過,各個應用通常要求獨特的處置器載板。再參考圖10,為了使設計在廣泛的測試器組態及架構範圍內有效率及有效地工作,多工母板有必須實現的設計要求。
這些設計要求包括但不限於下列考慮事項。第一個設計要求是用於各數位訊號之訊號跡線的跡線長度匹配。只有一個定時校準集用於應用的測試器需要跡線長度匹配。這一般被稱為時域反射器(TDR)定時校準。如果只有一個校準資料集可用,則處置器1及處置器2跡線長度兩者必須匹配使得單一TDR資料集在通到處置器的兩條路徑上起相同的作用。該方法被描述為匹配於公差的跡線長度等於或優於PCB電介質給定的訊號傳播速度乘上以較短者為準之訊號上升或下降時間的1/6。例如,如果FR4電介質有約1英吋/160ps的傳播速度,且上升及下降時間兩者為1奈秒,則跡線長度匹配應小於或等於:
1英吋/176ps*1/6*1000ps=0.95英吋。
第二個設計要求是提供防止處置器之多工繼電器在處置器電纜變為斷線時啟動的安全電路。該安全電路常常與一般被稱為互鎖電路者相關。該互鎖電路連接測試器與處置器。如果此電路被打斷或中斷,則測試器無法電力開啟可能承受危險電壓的測試器資源。在有兩個處置器時,提供區分這兩個處置器之互鎖電路的特殊電路。如果至一處置器的布線變為斷線,則防止斷線處置器開機同時連線的另一個處置器繼續正確地操作。
經組配為可實作PCT步進模式之ATE的示範圖解圖示於圖11。在圖11中,測試單元特徵化為有單一操縱器(一個頭部)、4個(4)夾頭、與基於桁架的處置器,在此輸入是在桁架的一端而輸出是在桁架的另一端。在圖11中,測試單元900有3個主要組件,即處置器916、DUT介面板(DIB)902與測試器901。切換繼電器903(有綁在一起之兩個輸出腳的DPDT)可位於DIB 902上或者是測試器901中。操縱器904包括4個操縱器夾頭906,彼等用來拾起、移動、插入、和放下正在受測以SD1、SD2、SD3及SD4標示的半導體裝置907。取決於當時正在進行的特別任務,操縱器夾頭縮回、伸出、拾起及放下。操縱器904在操縱器桁架軌道905上水平來回移動。處置器的輸入佇列以914標示,在此操縱器拾起未受測半導體裝置。處置器的輸出佇列以915標示,在此操縱器放下已測試的半導體裝置。(在其他具體實施例中,可將操縱器組配成為機器人手臂或數個機器人手臂)。
DUT介面板(DIB)902包括四個(4)測試接觸器(插座)。舷側測試插座908經組配為可用於舷側(BS)測試,且與測試器901的許多BS接腳909電性接觸。設計供測試(DFT)測試插座911、912及913經組配為可用於DFT測試且連接至與測試器901之DFT接腳910電性接觸的切換繼電器903。DFT接腳910數比BS接腳909少。
圖10圖示電腦1200的示範具體實施例,它可使用於利用自動化半導體測試設備及機器人處置器的半導體測試過程。電腦1200包括一或多個電腦程式化指令集,其係存入記憶體1202且可由電腦1200的處理器1201執行以執行上述過程。在用特定測試軟體正確地編程時,電腦1200變成經組配為可用於測試操作及功能之特殊集合的專用電腦。
半導體測試系統中所使用的電腦可為許多實體組態中之一者,包括經組配為伺服器或用戶終端機者。該電腦可與各種裝置關聯,例如桌上型電腦、膝上型電腦、個人數位助理、行動裝置、電子桌、智慧型手機等等。
如圖10所示,電腦1200包括處理器1201與記憶體1202,它代表可被電腦1200使用的一或多個各種記憶體。這些記憶體可包括一或多個隨機存取記憶體、唯讀記憶體、與可編程唯讀記憶體等等。電腦1200也包括可以任何形式提供的至少一顯示器1203,包括陰極射線管、LED顯示器、LCD顯示器、與電漿顯示器等等。顯示器可包括用於資料輸入的供應品,例如觸控螢幕。附加輸出裝置可包括音訊輸出裝置,例如揚聲器1209。
電腦1200進一步包括一或多個輸入裝置。輸入裝置可包括下列中之一或多個:文數字輸入裝置1204,例如鍵盤;感測器控制器1205,例如滑鼠、觸控板或搖桿;與,麥克風1210。電腦1200也致能處理器1201透過在電腦1200之外的網路1207與一或多個遠端裝置1206通訊。電腦1200內的通訊以使用匯流排1208為主。
在一替代具體實施例中,可將例如特殊應用積體電路、可編程邏輯陣列及其他硬體裝置的專用硬體實作構造成可實作描述於此的方法中之一或多個。可包括各種具體實施例之裝備及系統的應用可廣泛包括各種電子及電腦系統。描述於此的一或多個具體實施例可實現使用有可在模組之間且通過該等模組來通訊之相關控制及資料訊號的兩個或多個特定互連硬體模組或裝置的功能,或作為特殊應用積體電路的一部份。因此,本系統涵蓋軟體、韌體及硬體實作。
根據本揭示內容的各種具體實施例,可用由電腦系統執行的軟體程式來實作描述於此的方法。此外,在一示範非限定性具體實施例中,實作可包括分散處理、組件/物件分散處理、與平行處理。替換地,可將虛擬電腦系統處理構造成可實作如本文所述的方法或機能中之一或多個。
儘管已參考數個示範具體實施例來描述本發明,然而應瞭解,所用單詞為描述及圖解說明用的單詞,而不是限制性的單詞。如目前所述及修訂的,在隨附請求項的範圍內可做出改變,而不脫離本發明在其方面的範疇及精神。儘管已參考特定手段、材料及具體實施例來描述本發明,然而本發明非旨在限於所揭露的細節;反而,本發明延伸到比如在本發明範疇內的所有功能等效結構、方法及用途。
儘管非暫時性電腦可讀媒體可圖示為單一媒體,然而用語「電腦可讀媒體」包括單一媒體或多個媒體,例如集中或分散式資料庫,及/或儲存一或多個指令集的相關快取及伺服器。用語「非暫時性電腦可讀媒體」也應包括能夠儲存、編碼或攜載供處理器執行之指令集的任何媒體,或造成電腦系統執行揭露於此之任一或多種方法或操作的任何媒體。
在特定非限制性的示範具體實施例中,電腦可讀媒體可包括固態記憶體,例如記憶卡或容納一或多個非揮發性唯讀記憶體的其他包裝。此外,電腦可讀媒體可為隨機存取記憶體或其他揮發性或可重寫記憶體。另外,電腦可讀媒體可包括磁光或光學媒體,例如磁碟或磁帶或其他儲存裝置,以擷取載波訊號,例如透過傳輸媒體通訊的訊號。因此,本揭示內容被視為包括可儲存資料或指令於其中的任何電腦可讀媒體或其他等效物及後繼媒體。
儘管本專利說明書描述參考特定標準及協定可以特定具體實施例實作的組件及功能,然而本揭示內容不受限於此類標準及協定。例如,網際網路及其他分封交換網路傳輸的標準為最新技術的實施例。此類標準周期性地被更快或更有效有實質相同功能的等效物取代。因此,有相同或類似功能的替代標準及協定被視為彼等的等效物。
描述於本文之具體實施例的圖解說明旨在提供各種具體實施例之結構的一般了解。圖解說明無意用作利用描述於本文之結構或方法的設備及系統中之所有元件及特徵的完整描述。熟諳此藝者在審查本揭示內容後可明白許多其他具體實施例。其他具體實施例可加以利用且可衍生自本揭示內容,致使可做出結構及邏輯上的取代及變更而不脫離本揭示內容的範疇。另外,圖解說明僅具代表性且可能不按比例繪製。圖解說明內的某些比例可能被誇大,同時可能最小化其他的比例。因此,本揭示內容及附圖應被視為圖解說明而不是限制。
本揭示內容之一或多個具體實施例在本文中可單獨地及/或共同地僅藉由「發明」一詞指代僅僅是為了方便且不欲自行將本申請案之範疇限制於任何特定發明或發明性概念。此外,雖然本文已例示且描述特定具體實施例,但應瞭解,經設計來達成相同或類似目的的任何後續配置可取代所展示的特定具體實施例。本揭示內容旨在涵蓋各種具體實施例之任何及所有後續調適或變化。熟諳此藝者在審閱描述後會明白上述具體實施例與未具體描述於本文之其他具體實施例的組合。
發明摘要在它不會用來解釋或限制申請專利範圍之範疇或意義的理解下提交。此外,在實施方式中,為了使本揭示內容流暢,各種特徵可在單一具體實施例中群組在一起或描述。本揭示內容不應被解釋為反映如下意圖:所主張之具體實施例需要多於明確敘述於每一請求項的特徵。反而,如下列請求項所反映的,發明專利標的可針對少於所揭示具體實施例中之任一者的所有特徵。因此,將下列請求項併入實施方式,其中每一請求項憑自身單獨定義所主張的專利標的。
以下所揭露的專利標的應被視為圖解說明而不是限制,且隨附請求項旨在涵蓋落在本揭示內容之真正精神及範疇內的所有此類修改、加強及其他具體實施例。因此,在法律允許的最大範圍內,本揭示內容的範疇應以下列請求項及其等效陳述的最寬廣容許解釋判定,且不應被前面的詳細說明限制或限定。
100:示範多工處置器測試單元
101:多工母板/混合板
102:(半導體)測試器
103、104:(子)載板/載板1、載板2
105、106:電纜束
107:機器人「處置器1」
108:機器人「處置器2」
109:電腦
110、111:通訊電纜
112:通訊電纜
900:測試單元
901:測試器
902:DUT介面板(DIB)
903:切換繼電器
904:操縱器
905:操縱器桁架軌道
906:操縱器夾頭
907:半導體裝置
908:舷側測試插座
909:BS接腳
910:DFT接腳
911-913:設計供測試(DFT)測試插座
914:輸入佇列
915:輸出佇列
916:處置器
1200:電腦
1201:處理器
1202:記憶體
1203:顯示器
1204:文數字輸入裝置
1205:感測器控制器
1206:遠端裝置
1207:網路
1208:匯流排
1209:揚聲器
1210:麥克風
圖1提供兩個順序先前技術無腔室熱煉時間測試周期的圖示,各周期包括熱煉時間、測試時間及轉位時間;
圖2提供習知使用SIM處置器之熱煉時間遮蔽法的先前技術圖示;
圖3根據本發明之一具體實施例圖示使用SIM處置器的熱煉時間遮蔽法;
圖4圖示使用SIM的UPH改善;
圖5圖示使用有多工及電子轉位技術之SIM處置器的UPH倍數;
圖6為使用AIM處置器之熱煉時間遮蔽法的先前技術圖示;
圖7根據本發明之一具體實施例圖示使用AIM處置器的熱煉時間遮蔽法;
圖8圖示使用AIM的UPH改善;
圖9圖示使用有多工及電子轉位技術之AIM處置器的UPH倍數;
圖10提供示範多工處置器測試單元的圖示;
圖11圖示其單一操縱器有數個夾頭的示範ATE處置器;與
圖12為示範運算系統的圖示。
100:示範多工處置器測試單元
101:多工母板/混合板
102:(半導體)測試器
103、104:(子)載板/載板1、載板2
105、106:電纜束
107:機器人「處置器1」
108:機器人「處置器2」
109:電腦
110、111:通訊電纜
112:通訊電纜
Claims (20)
- 一種使用無腔室單插模型(SIM)處置器在長熱煉時間測試期間執行連續半導體測試的方法,該方法包含: 把具有周遭溫度之數個半導體的一群組分成具有複數個部份的第一子群組與具有複數個部份的第二子群組,該第二子群組相同於該第一子群組; 藉由處置器使用數個夾頭之該處置器,將該第一子群組的第一部份插入第一測試部位,且將該第二子群組的第一部份插入第二測試部位; 在測試前,使該第一子群組之該第一部份與該第二子群組之該第一部份的溫度在一熱煉時間期間從周遭溫度改變到一穩定指定溫度; 使該第一子群組的該第一部份電性連接至該測試器,且使該第二子群組的該第一部份與該測試器電性斷開; 測試該第一子群組的該第一部份; 使該第一子群組的該第一部份與該測試器電性斷開,且使該第二子群組的該第一部份電性連接至該測試器; 測試該第二子群組的該第一部份; 使該第二子群組的該第一部份與該測試器電性斷開;及 從該第一測試部位卸下該第一子群組的該第一部份以及從該第二測試部位卸下該第二子群組的該第一部份。
- 如請求項1之方法, 其中,該處置器夾頭為熱夾頭。
- 如請求項2之方法, 其中,在測試前使該第一子群組之該第一部份與該第二子群組之該第一部份的溫度從周遭溫度改變到該指定溫度的步驟係藉由該等熱夾頭來施行。
- 如請求項4之方法,其進一步包含: 藉由該等熱夾頭來調變該等半導體裝置的該第一子群組之該第一部份及第二子群組之該第一部份的該指定溫度以在該等半導體裝置的測試期間維持該指定溫度。
- 如請求項4之方法, 其中,調變該指定溫度的步驟包括:測量經歷測試之一子群組的溫度以及提供給一反饋控制系統以補償經歷測試之該子群組的自我加熱。
- 如請求項1之方法,其進一步包含: 藉由處置器使用數個夾頭之該處置器,將該第一子群組的一第二部份插入一第一測試部位,且將一第二子群組的一第二部份插入一第二測試部位;及 重覆該方法直到所有該等複數個半導體已被測試。
- 如請求項6之方法, 其中,處置器熱煉把具有周遭溫度之數個半導體的一群組分成具有複數個部份的一第一子群組與具有複數個部份的一第二子群組的使用一單插模型(SIM)處置器在長熱煉時間測試期間執行連續半導體測試的該方法遮蔽50%的總熱煉時間以及50%的總機械轉位時間。
- 如請求項1之方法, 其中,一長熱煉時間定義為使一處置器之操作產出減少20%以上的任何熱煉時間。
- 如請求項1之方法, 其中,該第一子群組與該第二子群組有相同的接腳映射與相同的TDR校準資料。
- 如請求項1之方法, 其中,該第一測試部位及第二測試部位的子群組之測試,在對所有成對多工訊號具跡線長度匹配下,通過一多工方案來執行。
- 一種使用一使用兩個操縱器之無腔室非同步插入模型(AIM)處置器在長熱煉時間測試期間執行連續半導體測試的方法,該方法包含: 把具有周遭溫度之數個半導體的一群組分成具有複數個部份的第一子群組與具有複數個部份的第二子群組,該第二子群組相同於該第一子群組; 藉由使用數個夾頭之該處置器,將該第一子群組的一第一部份插入一第一測試部位,且將一第二子群組的一第一部份插入一第二測試部位; 在測試前,使該第一子群組之該第一部份與該第二子群組之該第一部份的溫度在一熱煉時間期間從周遭溫度改變到一穩定指定溫度; 使該第一子群組的該第一部份電性連接至該測試器,且使該第二子群組的該第一部份與該測試器電性斷開; 測試該第一子群組的該第一部份; 使該第一子群組的該第一部份與該測試器電性斷開,且從該第一測試部位卸下該第一子群組的該第一部份,同時電性連接該第二子群組的該第一部份以測試該第二子群組的該第一部份; 使該第二子群組的該第一部份與該測試器電性斷開;及 從該第二測試部位卸下該第二子群組的該第一部份。
- 如請求項11之方法, 其中,該等處置器夾頭為熱夾頭;及 其中,在進行測試前使該第一子群組之該第一部份與該第二子群組之該第一部份的溫度從周遭溫度改變到該指定溫度的步驟係藉由該等熱夾頭來施行。
- 如請求項12之方法,其進一步包含: 藉由該等熱夾頭來調變該等半導體裝置的該第一子群組之該第一部份的該指定溫度及該第二子群組之該第一部份的該指定溫度以在該等半導體裝置的測試期間維持該指定溫度。
- 如請求項13之方法, 其中,調變該指定溫度的步驟包括:測量經歷測試之一子群組的溫度以及提供給一反饋控制系統以補償經歷測試之該子群組的自我加熱。
- 如請求項11之方法,其進一步包含: 藉由使用數個夾頭之該處置器,將該第一子群組的一第二部份插入一第一測試部位,且將一第二子群組的一第二部份插入一第二測試部位;及 重覆該方法直到所有該等複數個半導體已被測試。
- 如請求項15之方法, 其中,在該測試時間小於該熱煉時間與該轉位時間的總合時,使用一AIM模型處置器在長熱煉時間測試期間執行連續半導體測試的該方法部份遮蔽該總熱煉時間及該轉位時間。
- 如請求項15之方法, 其中,在該測試時間等於該熱煉時間與該轉位時間的總合時,使用一AIM模型處置器在長熱煉時間測試期間執行連續半導體測試的該方法完全遮蔽該總熱煉時間及該總轉位時間。
- 如請求項15之方法, 其中,在該測試時間大於該熱煉時間與該轉位時間的總合時,使用一AIM模型處置器在長熱煉時間測試期間執行連續半導體測試的該方法完全遮蔽該總熱煉時間及該總機械轉位時間,且引進等待時間於該方法中。
- 如請求項11之方法, 其中,一長熱煉時間定義為使一處置器之操作產出減少20%以上的任何熱煉時間。
- 如請求項11之方法, 其中,該第一測試部位及第二測試部位的子群組之測試,在對所有成對多工訊號具跡線長度匹配下,通過一多工方案來執行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862696086P | 2018-07-10 | 2018-07-10 | |
| US62/696,086 | 2018-07-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202043787A true TW202043787A (zh) | 2020-12-01 |
Family
ID=69141613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108123999A TW202043787A (zh) | 2018-07-10 | 2019-07-08 | 用於長熱煉時間測試期間之連續測試器操作的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11448688B2 (zh) |
| TW (1) | TW202043787A (zh) |
| WO (1) | WO2020014229A1 (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US11549981B2 (en) | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
| US11567119B2 (en) | 2020-12-04 | 2023-01-31 | Advantest Test Solutions, Inc. | Testing system including active thermal interposer device |
| US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
| US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
| US11656273B1 (en) | 2021-11-05 | 2023-05-23 | Advantest Test Solutions, Inc. | High current device testing apparatus and systems |
| US11674999B2 (en) | 2020-11-19 | 2023-06-13 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
| US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
| US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US12235314B2 (en) | 2021-09-14 | 2025-02-25 | Advantest Test Solutions, Inc | Parallel test cell with self actuated sockets |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542126B1 (ko) * | 2003-04-29 | 2006-01-11 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러 |
| KR100699866B1 (ko) * | 2005-09-30 | 2007-03-28 | 삼성전자주식회사 | 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법 |
| KR100790988B1 (ko) * | 2006-04-11 | 2008-01-03 | 삼성전자주식회사 | 테스트 환경의 안정적 온도유지가 가능한 반도체 소자검사용 핸들러 |
| KR20080053768A (ko) * | 2006-12-11 | 2008-06-16 | 삼성전자주식회사 | 웨이퍼 척, 이를 구비하는 웨이퍼의 전기적 특성을테스트하는 장치 및 테스트하는 방법 |
| MY168794A (en) * | 2011-05-19 | 2018-12-04 | Celerint Llc | Parallel concurrent test system and method |
-
2019
- 2019-07-08 TW TW108123999A patent/TW202043787A/zh unknown
- 2019-07-09 WO PCT/US2019/041010 patent/WO2020014229A1/en not_active Ceased
- 2019-07-09 US US17/258,977 patent/US11448688B2/en active Active
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11841392B2 (en) | 2020-06-22 | 2023-12-12 | Advantest Test Solutiions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US12345756B2 (en) | 2020-06-22 | 2025-07-01 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US11549981B2 (en) | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
| US11940487B2 (en) | 2020-10-01 | 2024-03-26 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
| US12203958B2 (en) | 2020-11-02 | 2025-01-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
| US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US12320852B2 (en) | 2020-11-02 | 2025-06-03 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
| US11674999B2 (en) | 2020-11-19 | 2023-06-13 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
| US12320841B2 (en) | 2020-11-19 | 2025-06-03 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
| US12216154B2 (en) | 2020-12-04 | 2025-02-04 | Advantest Test Solutions, Inc. | Active thermal interposer device |
| US11567119B2 (en) | 2020-12-04 | 2023-01-31 | Advantest Test Solutions, Inc. | Testing system including active thermal interposer device |
| US11754620B2 (en) | 2020-12-04 | 2023-09-12 | Advantest Test Solutions, Inc. | DUT placement and handling for active thermal interposer device |
| US11774492B2 (en) | 2020-12-04 | 2023-10-03 | Advantest Test Solutions, Inc. | Test system including active thermal interposer device |
| US11609266B2 (en) | 2020-12-04 | 2023-03-21 | Advantest Test Solutions, Inc. | Active thermal interposer device |
| US11846669B2 (en) | 2020-12-04 | 2023-12-19 | Advantest Test Solutions, Inc. | Active thermal interposer device |
| US11852678B2 (en) | 2020-12-31 | 2023-12-26 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
| US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
| US12203979B2 (en) | 2020-12-31 | 2025-01-21 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
| TWI816250B (zh) * | 2020-12-31 | 2023-09-21 | 美商前進測試解決股份有限公司 | 對受測裝置執行熱管理之方法 |
| US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
| US11742055B2 (en) | 2021-03-08 | 2023-08-29 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
| US12374420B2 (en) | 2021-03-08 | 2025-07-29 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
| US12235314B2 (en) | 2021-09-14 | 2025-02-25 | Advantest Test Solutions, Inc | Parallel test cell with self actuated sockets |
| US11656273B1 (en) | 2021-11-05 | 2023-05-23 | Advantest Test Solutions, Inc. | High current device testing apparatus and systems |
Also Published As
| Publication number | Publication date |
|---|---|
| US11448688B2 (en) | 2022-09-20 |
| US20210341531A1 (en) | 2021-11-04 |
| WO2020014229A1 (en) | 2020-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202043787A (zh) | 用於長熱煉時間測試期間之連續測試器操作的方法 | |
| CN103547934B (zh) | 并行并发测试系统和方法 | |
| JP6526394B2 (ja) | テストスライスとトレイとの間の高速テスタ通信インターフェイス | |
| US20040024557A1 (en) | Control method of an automatic integrated circuit full testing system | |
| US7183785B2 (en) | Test system and method for reduced index time | |
| CN209911519U (zh) | 用于电源单元的自动化测试系统 | |
| TW201842447A (zh) | 測試程式流程控制技術 | |
| US7420385B2 (en) | System-on-a-chip pipeline tester and method | |
| CN109564255B (zh) | 用于对电子构件与电路板的电连接进行查验的测试系统 | |
| US20090024324A1 (en) | Method and System for GRR Testing | |
| US11315652B1 (en) | Semiconductor chip burn-in test with mutli-channel | |
| TWI652487B (zh) | 用以減少半導體測試指標時間之模組化多工介面總成及其使用方法 | |
| WO2007055713A2 (en) | Pin electronics implemented system and method for reduced index time | |
| TWI676040B (zh) | 半導體積體電路測試系統及其半導體積體電路測試裝置 | |
| CN118656260A (zh) | 测试治具、测试系统以及测试方法 | |
| TWI728161B (zh) | 在多階段溫度測試期間用於連續測試器操作之方法 | |
| KR102467416B1 (ko) | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 | |
| CN117940782A (zh) | 测试系统和测试装置 | |
| US11965931B1 (en) | Dummy dual in-line memory module (DIMM) testing system based on boundary scan interconnect and method thereof | |
| KR100694832B1 (ko) | 반도체 소자 테스트 핸들러 및 그의 제어 방법 | |
| KR102301686B1 (ko) | 반도체 칩 검사 장치 | |
| CN117672918B (zh) | 一种晶圆位置监测调度装置、系统和方法 | |
| US20250362340A1 (en) | Testing device and testing system | |
| KR20200122296A (ko) | 키트-리스 픽 앤 플레이스 핸들러 | |
| US7821254B2 (en) | Method and apparatus for improving load time for automated test equipment |