TW202007090A - 自校準時間-數位轉換器積體電路 - Google Patents
自校準時間-數位轉換器積體電路 Download PDFInfo
- Publication number
- TW202007090A TW202007090A TW108124393A TW108124393A TW202007090A TW 202007090 A TW202007090 A TW 202007090A TW 108124393 A TW108124393 A TW 108124393A TW 108124393 A TW108124393 A TW 108124393A TW 202007090 A TW202007090 A TW 202007090A
- Authority
- TW
- Taiwan
- Prior art keywords
- tdc
- spad
- row
- digital converter
- self
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims abstract description 37
- 238000012545 processing Methods 0.000 claims abstract description 25
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 description 66
- 238000010586 diagram Methods 0.000 description 26
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 22
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 22
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 21
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 21
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 20
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 20
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 20
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 20
- 238000000034 method Methods 0.000 description 13
- 238000013480 data collection Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 108010076504 Protein Sorting Signals Proteins 0.000 description 5
- 241000724291 Tobacco streak virus Species 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000819 phase cycle Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000000386 microscopy Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100382032 Arabidopsis thaliana BT2 gene Proteins 0.000 description 1
- 101100004706 Arabidopsis thaliana BT3 gene Proteins 0.000 description 1
- 101100004707 Arabidopsis thaliana BT4 gene Proteins 0.000 description 1
- 101150110950 BT1 gene Proteins 0.000 description 1
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/22—Measuring arrangements characterised by the use of optical techniques for measuring depth
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
- G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
- G01S17/06—Systems determining position data of a target
- G01S17/08—Systems determining position data of a target for measuring distance only
- G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
- G01S17/14—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves wherein a voltage or current pulse is initiated and terminated in accordance with the pulse transmission and echo reception respectively, e.g. using counters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4861—Circuits for detection, sampling, integration or read-out
- G01S7/4863—Detector arrays, e.g. charge-transfer gates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/444—Compensating; Calibrating, e.g. dark current, temperature drift, noise reduction or baseline correction; Adjusting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4446—Type of detector
- G01J2001/446—Photodiode
- G01J2001/4466—Avalanche
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本發明公開一種用於基於單光子突崩二極體（SPAD）的深度感測的自校準時間-數位轉換器（TDC）積體電路。電路包含：SPAD矩陣，具有多個以m列和n行佈置的SPAD畫素，SPAD畫素的每一行中的SPAD畫素由行匯流排連接；全域延遲鎖相迴路（DLL）單元，具有n個緩衝器和n個時脈信號；以及圖像信號處理單元，用於從行TDC陣列接收圖像信號。電路還可包含：列控制單元，配置成針對傳輸信號啟用每一列中的一個SPAD畫素；迴圈n路多工器，用於在全域DLL單元中迴圈多工n個時脈信號；行TDC陣列，具有n個TDC，每一TDC更包括計數器和鎖存器，每一TDC的鎖存器連接到用於迴圈多工的迴圈n路多工器。
Description
本發明的實施例是有關於一種自校準時間-數位轉換器積體電路。
積體電路（integrated circuit，IC）是一種製造到半導體材料的薄型基底表面中的電子電路。IC現今用於幾乎所有電子設備中且已徹底改變電子裝置世界。電腦、行動電話以及其它數位家用電器現在是現代社會結構不可分割的部分，通過生產IC的低成本而使這成為可能。
本發明提供一種自校準時間-數位轉換器積體電路，所述電路包括：單光子突崩二極體矩陣，具有多個以m列及n行佈置的單光子突崩二極體畫素，其中單光子突崩二極體畫素的每一行中的所述單光子突崩二極體畫素由行匯流排連接；全域延遲鎖相迴路單元，具有n個緩衝器及n個時脈信號；以及圖像信號處理單元，用於從所述行時間-數位轉換器陣列接收圖像信號。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述元件和佈置的特定實例以簡化本公開。當然，這些只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵和第二特徵直接接觸地形成或安置的實施例，並且還可包含額外特徵可在第一特徵與第二特徵之間形成或安置，使得第一特徵和第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複附圖標號及/或字母。此重複是出於簡單和清晰的目的，且本身並不規定所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，本文中可使用例如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”以及類似術語的空間相對術語描述一個元件或特徵與另一元件或特徵如圖式中所說明的關係。除圖式中所描繪的定向之外，空間相對術語意圖涵蓋裝置在使用或操作中的不同定向。設備可以其它方式定向（旋轉90度或處於其它定向），且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
飛行時間（Time-of-Flight，ToF）是一種用於測量感測器與物體之間的距離的方法，所述方法是基於信號發射與其在由物體反射之後返回到感測器之間的時間差。深度感測也稱為距離感測。深度成像ToF相機為非常先進的光達（光檢測與測距（light detection and ranging，LIDAR））裝置，其用單一光脈衝替代標準逐點掃描雷射光束以實現完整空間感知。可實施深度感測相機以追蹤面部或手部運動，繪製出房間並導航自動駕駛車輛等。
單光子突崩二極體（single-photon avalanche diode，SPAD）是一種固態光電檢測器，其中通過內部光電效應，光子產生的載流子可觸發短的持續時間但相對較大的突崩電流。也就是說，當接收光子時，產生指示檢測的突崩電流。此突崩電流通過稱為碰撞游離（impact ionization）的機制來產生，其中作為載流子的電子和/或空穴通過大電勢梯度加速到高動能。如果所接收到的電子或空穴的動能足夠大（隨塊狀物質的游離能量而變），那麼從原子晶格釋放額外載流子（電子和/或空穴）。因此，載流子的數量從少至單個載流子以指數方式增加以產生突崩電流。SPAD能夠檢測不同類型的低強度游離輻射，包含：γ輻射、X射線輻射、β輻射以及α-粒子輻射連同下降到單光子水準的UV、可見光以及IR中的電磁信號。SPAD還能夠在僅數十微微秒（picosecond）的時間抖動內以高準確度辨別事件（光子）的到達時間。SPAD不同於突崩光電二極體（avalanche photodiode，APD），不同之處在於SPAD經特別設計以在遠高於擊穿電壓的反向偏置電壓下操作。SPAD最近已實施於光達、ToF 3D成像、PET掃描、單光子實驗、螢光生命期顯微術（fluorescence lifetime microscopy）以及光通信，特別是量子金鑰分佈中。
基於SPAD的深度感測需要高解析度時間-數位轉換器（TDC）來量化ToF資訊。TDC的有效解析度微分非線性（differential nonlinearity，DNL）和積分非線性（integral nonlinearity，INL）限制。用於基於SPAD的深度感測的自校準TDC將多工器從全域延遲鎖相迴路（delay-locked loop, DLL）的每一輸出端子實施到行TDC中的相同鎖存器單元。每一鎖存器單元繼而迴圈路由到全域DLL的所有輸出端子中的一個。數位控制邏輯電路迴圈多工行鎖存器與全域DLL輸出之間的路由。
圖1A為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的時間-數位轉換器積體電路的圖式。根據一些實施例，SPAD畫素陣列包含畫素矩陣，每一畫素為檢測入射光子的檢測器。SPAD畫素陣列由列控制器和行控制器控制，其將更詳細地論述於下文。列控制器和行控制器處理由每一畫素接收的資訊以產生表示圖像的畫素矩陣。
圖1B為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的時間-數位轉換器（TDC）積體電路的另一圖式。根據一些實施例，用於基於單光子突崩二極體（SPAD）的深度感測的時間-數位轉換器（TDC）積體電路1000部署於二維（two-dimensional，2D）平面佈局圖上，如圖1中所示。TDC 1000包含檢測器模組1100和自校準模組1200。根據一些實施例，檢測器模組1100包含列控制單元1110和SPAD畫素陣列1140。SPAD畫素的詳細結構在下文說明於圖1C中。SPAD畫素陣列1140為SPAD的陣列或矩陣，每一SPAD形成畫素。根據一些實施例，SPAD畫素矩陣1140包含m列和n行的SPAD，形成m乘n SPAD畫素矩陣。根據一些實施例，第一SPAD畫素行1120包含m個SPAD，例如，第一行1120中存在七個SPAD（1121 ~ 1127），且m = 7。類似地，最後一行1130中存在m個SPAD（1131~1137）。對於在第一行1120與最後一行1130之間的每一SPAD行來說，存在m個SPAD。根據一些實施例，對於每一行SPAD來說，所述行中存在連接所有m個SPAD的行匯流排。舉例來說，第一行匯流排1128連接第一行中的全部m個SPAD。類似地，最後一行匯流排1138連接最後一行中的全部m個SPAD。對於在第一行1120與最後一行1130之間的每一SPAD行來說，所述行中存在連接全部m個SPAD的行匯流排。根據一些實施例，列控制單元1110控制每一列中的SPAD。
根據一些實施例，自校準模組1200包含全域DLL單元1210、多工控制單元1220以及行TDC陣列1230。根據一些實施例，全域DLL單元1210包含多個緩衝器、一個相位檢測器以及一個電荷泵。在圖1中所示的實例中，存在四個緩衝器和四個時脈輸出：CLK1、CLK2、CLK3以及CLK4。全域DLL的詳細結構在下文將論述於圖4A和其它後續圖式中。根據一些實施例，多工控制單元1220包含數位控制器1221和迴圈多工器1222。根據一些實施例，迴圈多工器1222在時脈輸出（CLK1、CLK2、CLK3、CLK4）與行TDC陣列1230中分別對應於四個鎖存器（1231L、1232L、1233L、1234L）的BT1、BT2、BT3、BT4之間迴圈路由信號。迴圈多工器1222的詳細操作將在下文論述於圖4A和圖4B中。根據一些實施例，行TDC陣列1230包含n個TDC，例如TDC 1231、TDC 1232、TDC 1233以及TDC 1234，其中每一TDC包含計數器和鎖存器。TDC 1231的計數器標記為1231C，且TDC 1231的鎖存器標記為1231L。其它TDC 1232~1234的計數器和鎖存器類似地標記。根據一些實施例，行TDC陣列1230中TDC的數量等於SPAD畫素矩陣1140中的行數n，行TDC陣列1230中的每一TDC連接到相應的行匯流排，所述行匯流排連接SPAD畫素矩陣1140中的SPAD的行。舉例來說，TDC 1231連接到行匯流排1128，所述行匯流排連接第一行1120中的全部SPAD，即SPAD1121到SPAD1127。類似地，TDC 1234連接到行匯流排1138，所述行匯流排連接最後一行1130中的全部SPAD，即SPAD1131到SPAD1137。根據一些實施例，相應TDC中的四個鎖存器1231L、鎖存器1232L、鎖存器1233L以及鎖存器1234L分別通過線1231M、線1232M、線1233M以及線1234M連接到迴圈多工器1222。
圖1C為示出根據一些實施例的TDC畫素的結構的圖式。根據一些實施例，TDC畫素1300包含FET電晶體1301，其汲極連接到SPAD 1302。FET電晶體1301連接到正偏置電壓VAPD，SPAD 1302連接到VBD 1303，其中VBD為SPAD擊穿電壓。當光子進入SPAD時，在SPAD陰極處產生幅度為大約VE = VAPD - VBD的負電壓脈衝。根據一些實施例，FET電晶體1301和SPAD 1302也連接到反相器1304，其進一步連接到列控制器的開關1305。根據一些實施例，當列控制器開關1305受控制而關閉、啟用或選擇時，選擇SPAD 1302，且如果光子進入SPAD，那麼在VE上產生信號。VE連接到行匯流排，例如行匯流排1128或行匯流排1138。另外，如果列控制器開關1305受控制而打開或禁用或取消選擇，那麼即使有光子進入SPAD，也不產生信號。
根據一些實施例，列控制器1110控制SPAD的每一列以確保在每一時間點處，接通或選擇或啟用給定列中僅單個SPAD，這意味著僅傳輸所述特定“選擇的”SPAD畫素上的SPAD信號以用於進一步信號處理。根據一些實施例，“選擇的”SPAD畫素信號通過相應的行匯流排傳輸到相應的TDC。
圖2A為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的具有兩層的3D時間-數位轉換器積體電路的圖式。根據一些實施例，用於基於SPAD的深度感測的3D TDC積體電路2000是圖1中所示的2D平面佈局圖1000的3D實施方案。根據一些實施例，用於基於SPAD的深度感測的3D TDC積體電路2000包含類似於2D積體電路1000的組件，差別在於積體電路2000以3D方式部署。根據一些實施例，檢測器模組2100和自校準模組2200部署於不同層上，而不是如圖1中所示部署於同一層上。用於基於SPAD的深度感測的3D TDC積體電路2000包含堆疊於自校準模組2200的頂部上的檢測器模組2100，其中檢測器模組2100和自校準模組2200面向彼此。類似於圖1中的2D電路，行匯流排2128連接行2120中的全部SPAD畫素，且行匯流排2138連接行2130中的全部SPAD畫素。根據一些實施例，行匯流排2128通過混合接合2304連接到相應的TDC 2231（2231L + 2231C），所述混合接合2304從自校準模組2200的表面豎直延伸到檢測器模組2100的表面。類似地，行匯流排2138通過混合接合2303連接到相應的TDC 2234，所述混合接合2303也從自校準模組2200的表面豎直延伸到檢測器模組2100的表面。對於SPAD畫素的每一行來說，存在連接所述行中的全部SPAD畫素的行匯流排，且存在將SPAD畫素陣列層中的行匯流排連接到自校準層中的相應TDC的相應混合接合。根據一些實施例，類似於圖1中所說明的2D平面佈局圖，每一TDC中的全部鎖存器以與圖1中所示的相同方式連接到多工控制單元2220中的迴圈多工器2222。在圖2中所示的實例中，存在對應於類似於上文在圖1中的論述的四個時脈的四條線2231M、線2232M、線2233M以及線2234M。迴圈多工器2222繼而以與圖1A中所示的相同方式連接到全域DLL 2210。根據一些實施例，列控制單元2110部署於與自校準模組2200相同的層中，且每一SPAD畫素通過混合接合連接到列控制單元2110，例如，SPAD畫素2137通過混合接合2302連接到列控制單元2110，且SPAD畫素2131通過混合接合2301連接到列控制單元2110。如圖1A和圖1B中所論述，列控制器1110控制SPAD的每一列以確保在每一時間點處，接通或選擇或啟用給定列中僅單個SPAD，這意味著僅傳輸所述特定“選擇的”SPAD畫素上的SPAD信號以用於進一步信號處理。根據一些實施例，“選擇的”SPAD畫素信號通過相應的行匯流排，隨後通過相應的混合接合傳輸到相應的TDC。根據一些實施例，來自TDC 2230的輸出傳輸到圖像信號處理單元2400。根據一些實施例，圖像信號處理單元2400也在底層或與TDC相同的層中。根據一些實施例，與2D平面佈局圖1000相比，用於基於SPAD的深度感測的TDC積體電路2000的3D平面佈局圖大大節省了矽晶片表面上的空間。另外，3D平面佈局圖也減小了SPAD畫素與TDC之間的佈線的長度，這是由於層間混合接合明顯短於2D平面佈局圖中的相應佈線。作為回報，縮短的佈線減少功率消耗和時序延遲。
圖2B為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的具有三層的3D時間-數位轉換器積體電路。根據一些實施例，除了圖2A中的兩層以外，還實施第三層，SPAD畫素陣列2100'實施於頂層中，TDC陣列2200'實施於中間層中，且圖像信號處理單元2400'實施於底層中。根據一些實施例，中間層中的TDC 2200'通過矽通孔（through-silicon via）或TSV（例如2401和2402）連接到底層中的圖像信號處理單元2400'。根據一些實施例，與圖2A相比，圖2B中的三層化實施方案進一步節省矽表面上的空間，進一步縮短佈線且進一步減少功率消耗和時序延遲。
圖3A為示出根據一些實施例的用於基於SPAD的深度感測的具有兩層的3D逐畫素TDC積體電路的圖式。根據一些實施例，用於基於SPAD的深度感測的3D逐畫素TDC積體電路3000類似於用於基於SPAD的深度感測的3D TDC積體電路2000，且差別在於，並不是使用行匯流排連接同一行中的全部SPAD畫素，而是在用於基於SPAD的深度感測的3D逐畫素TDC積體電路3000中不存在行匯流排。根據一些實施例，TDC的數量等於SPAD畫素的數量。根據一些實施例，每一個單獨的SPAD畫素通過混合接合連接到自校準層3200中的相應TDC。根據一些實施例，對應於m × n SPAD畫素矩陣，TDC也佈置為m × n矩陣，其中每一TDC在通過混合接合連接而更容易佈線的每一相應SPAD畫素的正下方。根據一些實施例，TDC的輸出傳輸到圖像信號處理單元3400以用於進一步處理。
圖3B為示出根據一些實施例的用於基於SPAD的深度感測的具有三層的3D逐畫素TDC積體電路的圖式。根據一些實施例，類似於圖2A與圖2B之間的差別，除了圖3A中的兩層以外，還實施第三層，SPAD畫素陣列3100'實施於頂層中，TDC陣列3200'實施於中間層中，且圖像信號處理單元3400'實施於底層中。根據一些實施例，中間層中的TDC 3200'通過TSV（例如3401、3402以及3403）連接到底層中的圖像信號處理單元3400'。根據一些實施例，與圖3A相比，圖3B中的三層化實施方案進一步節省矽表面上的空間，進一步縮短佈線且進一步減少功率消耗和時序延遲。
根據一些實施例，圖1A、圖2A以及圖2B中的實施方案中，其中實施行匯流排以連接SPAD的相應行。同時，實施列控制器以在每一列中選擇單個SPAD。如果SPAD畫素陣列中存在m列SPAD畫素，那麼需要m個時脈週期來掃描全部m列SPAD畫素。因此，圖1A、圖2A以及2B中的SPAD畫素陣列不能夠拍攝物體的暫態圖像。如果物體不快速移動，或完全不移動，就不會產生失真。但如果物體快速移動，那麼最終圖像中產生失真，這是由於第一列和最後一列中的信號由m-1個時脈週期分離。作為比較，圖3A和圖3B中的植入通過消除行匯流排且在全部m乘n個SPAD畫素上同時將信號傳輸到m乘n個TDC而不等待掃描m個時脈週期來消除快速移動圖像中的失真。
圖4A為示出根據一些實施例的具有4個緩衝器的自校準時間-數位轉換器電路的圖式。根據一些實施例，自校準電路4000包含全域DLL單元4210、迴圈多工器單元4220以及行TDC模組4300。根據一些實施例，存在串列實施的四個緩衝器4211（D1）、緩衝器4212（D2）、緩衝器4213（D3）以及緩衝器4214（D4），以從CLK0產生四個時脈信號CLK1、時脈信號CLK2、時脈信號CLK3以及時脈信號CLK4。全部緩衝器的接地GND連接在一起。根據一些實施例，緩衝器的數量為2^k，其中k為正整數，例如，緩衝器的數量可為2、4、8、16、32等。出於說明目的而選擇四個緩衝器。在緩衝器4211與緩衝器4212之間實施CLK1，在緩衝器4212與緩衝器4213之間實施CLK2，在緩衝器4213與緩衝器4214之間實施CLK3，在緩衝器4214之後實施CLK4。根據一些實施例，相鄰緩衝器σ1、緩衝器σ2、緩衝器σ3與緩衝器σ4之間的相位差相同且等於π/2。根據一些實施例，在CLK0處相位為0，在CLK1處相位為π/2，在CLK2處相位為π，在CLK3處相位為3π/2，且在CLK4處相位為2π~ 0。根據一些實施例，全域DLL單元4210更包含兩個放大器4215和放大器4216、相位檢測器4217以及電荷泵4218。放大器4215串列連接到緩衝器4214的輸出，其中採用CLK4，且放大的CLK4進一步連接到相位檢測器4217。放大器4216連接到CLK0且放大的CLK0連接到相位檢測器4217。相位檢測器4217的上端及下端（UP and DOWN）分別連接到電荷泵4218的上端及下端。電荷泵4218的輸出連接到全部緩衝器4211 ~ 4214的V+。
根據一些實施例，迴圈多工器單元4220是一種分別將CLK1、CLK2、CLK3以及CLK4迴圈切換到BT1、BT2、BT3以及BT4的多工器。迴圈多工器4220的詳細結構和操作將在下文論述於圖4B中。
根據一些實施例，行TDC模組4230具有與圖1中所示的行TDC模組1230（以及圖2中的2230和圖3中的3230）類似的配置。根據一些實施例，行TDC模組4230包含多個（在此實例中為4個）各自包含計數器和鎖存器的TDC。根據一些實施例，在圖4A中所示的實例中，行TDC模組4230包含四個具有四個鎖存器4231L ~ 4234L和四個計數器4231C ~ 4234C的TDC。四個鎖存器4231L、鎖存器4232L、鎖存器4233L以及鎖存器4234L以圖1、圖2以及圖3中所示的類似配置分別通過4231M、4232M、4233M以及4234M連接到迴圈多工器單元4220的BT1、BT2、BT3以及BT4。根據一些實施例，如上文所論述，鎖存器4231L ~ 4234L各自連接到對應的計數器4231C ~ 4234C以形成TDC 4231 ~ 4234。鎖存器4231L ~ 4234L各自連接到電容器Bit00、電容器Bit01、電容器Bit10以及電容器Bit11。鎖存器4231L ~ 4234L接收來自SPAD畫素陣列的輸出。
圖4B為示出根據一些實施例的具有4個緩衝器的自校準時間-數位轉換器電路的迴圈多工器的操作的圖式。根據一些實施例，4220I、4220II、4220III以及4220IV為多工迴圈多工器單元4220的四個模式。根據一些實施例，在每一模式中和在任何給定時間，CLK1、CLK2、CLK3以及CLK4中的每一個僅切換到BT1、BT2、BT3以及BT4中的一個，且BT1、BT2、BT3以及BT4中的每一個切換到CLK1、CLK2、CLK3以及CLK4中的僅一個。根據一些實施例，在每一模式中和在任何給定時間，在CLK1、CLK2、CLK3、CLK4與BT1、BT2、BT3、BT4之間存在一對一映射。根據一些實施例，在第一開關模式4220I中，CLK1切換到BT1，CLK2切換到BT2，CLK3切換到BT3，CLK4切換到BT4。根據一些實施例，在第二開關模式4220II中，CLK1切換到BT2，CLK2切換到BT3，CLK3切換到BT4，CLK4切換到BT1。根據一些實施例，在第三開關模式4220III中，CLK1切換到BT3，CLK2切換到BT4，CLK3切換到BT1，CLK4切換到BT2。根據一些實施例，在第四開關模式4220IV中，CLK1切換到BT4，CLK2切換到BT1，CLK3切換到BT2，CLK4切換到BT1。上述迴圈多工概述於下表中： 
根據一些實施例，在常規方法中，CLK1連接到BT1，CLK2連接到BT2，CLK3連接到BT3，CLK4連接到BT4，且不實施迴圈多工。
圖4C為示出根據一些實施例的圖4B中所示的迴圈多工器的自校準操作的示意圖。根據一些實施例，波形4411對應於在第一開關4220I之後不存在雜訊引起的相位變化的理想情況，相比之下，波形4411'為在第一開關4220I之後存在由雜訊引起的相位波動σ1、σ2、σ3以及σ4的實際情況。
根據一些實施例，波形4412對應於在第一開關4220I和第二開關4220II之後不存在雜訊引起的相位變化的理想情況，相比之下，波形4412'為在第一開關4220I和第二開關4220II之後存在由雜訊引起的相位波動累加σ1 + σ2、σ2 + σ3、σ3 + σ4以及σ4 + σ1的實際情況。
根據一些實施例，波形4413對應於在第一開關4220I、第二開關4220II以及第三開關4220III之後不存在雜訊引起的相位變化的理想情況，相比之下，波形4413'為在第一開關4220I、第二開關4220II以及第三開關4220III之後存在由雜訊引起的相位波動累加σ1 + σ2 + σ3、σ2 + σ3 + σ4、σ3 + σ4 + σ1以及σ4 + σ1 + σ2的實際情況。
根據一些實施例，波形4414對應於在第一開關4220I、第二開關4220II、第三開關4220III以及第四開關4220IV之後不存在雜訊引起的相位變化的理想情況，相比之下，波形4414'為在第一開關4220I、第二開關4220II、第三開關4220III以及第四開關4220IV之後存在由雜訊引起的相位波動累加σ1 + σ2 + σ3 + σ4、σ2 + σ3 + σ4 + σ1、σ3 + σ4 + σ1 + σ2以及σ4 + σ1 + σ2 + σ3的實際情況。如上文所論述，σ1 + σ2 + σ3 + σ4 = 2π，因此，σ1 + σ2 + σ3 + σ4 = σ2 + σ3 + σ4 + σ1 = σ3 + σ4 + σ1 + σ2 = σ4 + σ1 + σ2 + σ3 = 2π~ 0。總延遲為2π，但DLL的功能迫使單位延遲單元的總變化為零。因此，在無相位變化的情況下，波形4414'匹配理想形式4414，且如所說明通過平均化全部相位變化實現自校準。
圖5A為示出根據一些實施例的具有N個緩衝器的自校準TDC電路的圖式。根據一些實施例，自校準TDC 5000類似於自校準TDC 4000，但自校準TDC 5000中存在N個緩衝器，而不是4個緩衝器，其中N = 2^k，且k為正整數，例如，N = 2、4、8、16、32、64等。因此，存在N個具有相應鎖存器和計數器的行TDC，且迴圈多工器5220以與圖4B中所示的類似方式在N個時脈（CLK1 ~ CLKN）與N個鎖存器（BT1 ~ BTN）之間切換。
圖5B為示出根據一些實施例的迴圈多工器的自校準操作的示意圖。出於與上文在圖4C中所論述的σ1 + σ2 + σ3 + σ4 = 2π~ 0的相同原因，在自校準TDC 5000中，σ1 + σ2 + σ3 + … + σN = 2π~ 0。通過以與自校準TDC 4000中相同的方式平均化相位變化來實現自校準。
圖6為示出根據一些實施例的平衡時脈樹的圖式。時脈樹將時脈信號從共同點分配到實施時脈信號的全部元件。此功能對同步系統的操作至關重要，因此，仔細設計時脈信號的特徵和實施於其分配中的電網路。
根據一些實施例，時脈信號負載有最大扇出且以同步系統內的任何信號的最高速度操作。根據一些實施例，資料信號由時脈信號提供時間參考，時脈波形必須清晰且為尖銳的。根據一些實施例，時脈信號受技術規模的影響，即當線路尺寸減小時，長的全域互連線的電阻明顯變大。根據一些實施例，增加的線路電阻是時脈分佈對同步性能的重要性日益增加的主要原因之一。根據一些實施例，對時脈信號到達時間的任何差值和不確定性的控制嚴重限制整個系統的最大性能，且可能形成災難性的競態條件，其中不正確的資料信號可能會鎖存在寄存器內。
根據一些實施例，在平衡時脈樹6000中，實施電線的路由使得從In1到Out1的時序貫穿佈線等於從In1到Out2的時序貫穿佈線，等於從In1到Out3的時序貫穿佈線，等於從In1到Out4的時序貫穿佈線。同樣適用於In2，其中In2 - Out1 = In2 - Out2 = In2 - Out3 = In2 - Out4。對於In3，In3 - Out1 = In3 - Out2 = In3 - Out3 = In3 - Out4；對於In4，In4 - Out1 = In4 - Out2 = In4 - Out3 = In4 - Out4。
圖7為示出根據一些實施例的迴圈多工數位控制器的圖式。根據一些實施例，710為N框資料收集，其包含：框1、框2、框3、……、框N。根據一些實施例，720為DLL輸出端子相序。如上文所論述，DLL輸出端子相序為[1, 2, 3, …, N]、[N, 1, 2, 3, …]、[N-1, N, 1, 2, …]……[2, 3, 4, …, N, 1]。
圖8A到8C為示出根據一些實施例的利用模擬具有和不具有偏斜的TDC的性能的圖式。根據一些實施例，圖8A中的橫軸為時間輸入軸，且縱軸為ND輸出軸。圖8A中的黑色曲線是對應於圖8B的理想情況的類比，且虛線曲線是對應於圖8C的相位偏差模擬。圖8B繪示無波動，而在模擬中，圖8C繪示粗略1到粗略4的波動。
圖9為示出根據一些實施例的時脈週期中的誤差累積的表。根據一些實施例，如上文所論述，σ1 + σ2 + σ3 + σ4 = 2π ≈ 0，豎直和水準相位誤差累積為0。根據一些實施例，在週期1中，端子Bit00接收誤差累積為σ1的CLK1，Bit01接收誤差累積為σ1 + σ2的CLK2，Bit10接收誤差累積為σ1 + σ2 + σ3的CLK3，且Bit11接收誤差累積為σ1 + σ2 + σ3 + σ4的CLK4。在週期2中，時脈迴圈旋轉，因此，端子Bit00接收誤差累積為σ4的CLK4，Bit01接收誤差累積為σ4 + σ1的CLK1，Bit10接收誤差累積為σ4 + σ1 + σ2的CLK2，且Bit11接收誤差累積為σ4 + σ1 + σ2 + σ3的CLK3。在週期3中，時脈進一步迴圈旋轉，因此，端子Bit00接收誤差累積為σ3的CLK3，Bit01接收誤差累積為σ3 + σ4的CLK4，Bit10接收誤差累積為σ3 + σ4 + σ1的CLK1，且Bit11接收誤差累積為σ3 + σ4 + σ1 + σ2的CLK2。在週期4中，時脈進一步迴圈旋轉，因此，端子Bit00接收誤差累積為σ2的CLK2，Bit01接收誤差累積為σ2 + σ3的CLK3，Bit10接收誤差累積為σ2 + σ3 + σ4的CLK4，且Bit11接收誤差累積為σ2 + σ3 + σ4 + σ1的CLK1。根據一些實施例，並參照圖5，對於每一週期，一個DLL輸出可被迴圈移位到行鎖存器。根據一些實施例，並參照圖8，在N週期框資料收集後，每一延遲組件的時序偏斜將會累積並被平均，因此，將改善TDC微分非線性。如上文所論述，σ1 + σ2 + σ3 + σ4 = 2π ≈ 0，因此，全部誤差累積接近於零。
圖10為示出根據一些實施例的時間-數位轉換器（TDC）電路自校準方法的流程圖。根據一些實施例，在步驟1010處，在每一框資料獲取中，TDC將飛行時間信號從SPAD陣列轉換成深度資訊；在步驟1020處，由具有多個（M）相位信號的全域DLL和取樣所述相位的逐行鎖存器形成TDC；在步驟1030處，在每一框資料收集中，利用迴圈多工器將全域DLL輸出端子重新路由到行TDC鎖存器；以及在步驟1040處，收集多個資料框且平均化TDC的非均一性。根據一些實施例，在步驟1030處，相位信號順序可被以順時針或逆時針移位。根據一些實施例，在步驟1030處，相位信號順序在每一框資料收集中移位元至少一個固定數字的相位，所述固定數字可為一或一個大於一的整數。根據一些實施例，在步驟1030處，經過M框資料收集後，所有的輸入資料可形成一具有深度資訊分佈（depth information distribution）的長條圖，這被稱為是 “長條圖方法”或 “長條圖”。根據一些實施例，DLL延遲元件的相位變化可以被平均且因此可減小TDC的非均一性。根據一些實施例，在長條圖方法中，暗記數（dark count rate，DCR）與背景發光脈衝並不與雷射光源相關連，因此，這些脈衝產生一個分散的雜訊基底。藉由使用閥值，舉例而言，閥值為峰值的10%，ToF峰可輕易的與雜訊分離。且深度可藉由決定訊號測量的平均ToF值得到。
根據一些實施例，公開一種用於基於單光子突崩二極體（SPAD）的深度感測的自校準時間-數位轉換器（TDC）積體電路。電路包含：具有多個以m列和n行佈置的SPAD畫素的SPAD矩陣，SPAD畫素的每一行中的SPAD畫素由行匯流排連接；具有n個暫存器和n個時脈信號的全域DLL單元；以及用於從行TDC陣列接收圖像信號的圖像信號處理單元。根據一些實施例，電路還包含列控制單元，其配置成針對傳輸信號啟用每一列中的一個SPAD畫素。根據一些實施例，電路還包含迴圈n路多工器，其用於迴圈多工全域DLL單元中的n個時脈信號。根據一些實施例，電路還包含具有n個TDC的行TDC陣列，每一TDC更包括計數器和鎖存器，每一TDC的鎖存器連接到用於迴圈多工的迴圈n路多工器。
根據一些實施例，SPAD矩陣實施於第一層中，且行TDC陣列實施於與第一層不同的第二層中，每一行匯流排通過相應的混合接合連接到相應的行TDC。根據一些實施例，全域DLL中的n個時脈信號中的每一個在給定的時間連接到行TDC陣列中的n個鎖存器中的一個且僅一個，全域DLL中的n個時脈信號中的每一個掃過n個時脈週期中的行TDC陣列中的所有n個鎖存器。根據一些實施例，列控制單元實施於第二層中。根據一些實施例，全域DLL單元實施於第二層中。根據一些實施例，迴圈n路多工器單元實施於第二層中。根據一些實施例，圖像信號處理單元實施於與第一層和第二層不同的第三層中。
根據一些實施例，其中所述電路更包括：列控制單元，配置成針對傳輸信號啟用每一列中的一個單光子突崩二極體畫素。
根據一些實施例，其中所述電路更包括：迴圈n路多工器，用於在所述全域延遲鎖相迴路單元中迴圈多工n個時脈信號。
根據一些實施例，其中所述電路更包括：行時間-數位轉換器陣列，具有n個時間-數位轉換器，其中每一時間-數位轉換器更包括計數器及鎖存器，其中每一時間-數位轉換器的所述鎖存器連接到所述用於迴圈多工的迴圈n路多工器。
根據一些實施例，其中所述單光子突崩二極體矩陣實施於第一層中，且所述行時間-數位轉換器陣列實施於與所述第一層不同的第二層中，其中每一行匯流排通過相應的混合接合連接到相應的行時間-數位轉換器。
根據一些實施例，其中所述全域延遲鎖相迴路中的所述n個時脈信號中的每一個在給定的時間連接到所述行時間-數位轉換器陣列中的n個鎖存器中的一個且僅一個，其中所述全域延遲鎖相迴路中的所述n個時脈信號中的每一個通過n個時脈週期中的所述行時間-數位轉換器陣列中的所有n個鎖存器掃描。
根據一些實施例，其中所述列控制單元實施於所述第二層中。
根據一些實施例，其中所述全域延遲鎖相迴路單元實施於所述第二層中。
根據一些實施例，其中所述迴圈n路多工器單元實施於所述第二層中。
根據一些實施例，其中所述圖像信號處理單元實施於與所述第一層及所述第二層不同的第三層中。
根據一些實施例，公開一種用於基於SPAD的深度感測的3D逐畫素自校準TDC積體電路。電路包含：SPAD矩陣，具有多個以m列和n行佈置的SPAD畫素，實施於第一層中；列控制單元，配置成針對傳輸信號啟用每一列中的一個且僅一個SPAD畫素；全域DLL單元，具有n個緩衝器和n個時脈信號；迴圈n路多工器，用於迴圈多工全域DLL單元中的n個時脈信號以平均化相位變化；TDC矩陣，以m列和n行佈置，實施於第一層下方的第二層中，每一TDC佈置於相應的SPAD畫素正下方，TDC通過混合接合連接到相應的SPAD畫素；以及圖像信號處理單元，用於從行TDC陣列接收圖像信號。根據一些實施例，圖像信號處理單元實施於第二層中。根據一些實施例，圖像信號處理單元實施於第二層下方的第三層中。根據一些實施例，每一TDC通過TSV連接到圖像信號處理單元。根據一些實施例，全域DLL實施於第二層中。根據一些實施例，迴圈n路多工器單元實施於第二層中。根據一些實施例，每一TDC進一步包括計數器和鎖存器，其中每一TDC的鎖存器連接到用於迴圈多工的迴圈n路多工器。
根據一些實施例，公開一種用於基於單光子突崩二極體的深度感測的3D逐畫素自校準時間-數位轉換器積體電路，所述電路包括：單光子突崩二極體矩陣，具有多個以m列及n行佈置的單光子突崩二極體畫素，實施於第一層中；列控制單元，配置成針對傳輸信號啟用每一列中的一個且僅一個單光子突崩二極體畫素；全域延遲鎖相迴路單元，具有n個緩衝器及n個時脈信號；迴圈n路多工器，用於在所述全域延遲鎖相迴路單元中迴圈多工n個時脈信號以平均化相位變化；時間-數位轉換器矩陣，以m列及n行佈置，實施於所述第一層下方的第二層中，其中每一時間-數位轉換器佈置於相應的單光子突崩二極體畫素正下方，其中所述時間-數位轉換器通過混合接合連接到所述相應的單光子突崩二極體畫素；以及圖像信號處理單元，用於從所述行時間-數位轉換器陣列接收圖像信號。
根據一些實施例，其中所述圖像信號處理單元實施於所述第二層中。
根據一些實施例，其中所述圖像信號處理單元實施於所述第二層下方的第三層中。
根據一些實施例，其中每一時間-數位轉換器通過TSV連接到所述圖像信號處理單元。
根據一些實施例，其中所述全域延遲鎖相迴路實施於所述第二層中。
根據一些實施例，其中所述迴圈n路多工器單元實施於所述第二層中。
根據一些實施例，其中每一時間-數位轉換器更包括計數器及鎖存器，其中每一時間-數位轉換器的所述鎖存器連接到用於迴圈多工的所述迴圈n路多工器。
根據一些實施例，公開一種用於時間-數位轉換器（TDC）電路自校準的方法。方法包含以下步驟：在每一框資料收集中，TDC將飛行時間信號從SPAD陣列轉換成深度資訊；由具有多個相位信號的全域DLL和取樣所述相位的逐行鎖存器形成TDC；在每一框資料收集中，利用迴圈多工器將全域DLL輸出端子重新路由到行TDC鎖存器；收集多個資料框；以及平均化TDC的非均一性。根據一些實施例，TDC的非均一性的平均化是通過長條圖方法進行的。根據一些實施例，在重新路由全域DLL輸出端子的步驟中，相位信號順序是順時針移位元的。根據一些實施例，在重新路由全域DLL輸出端子的步驟中，相位信號順序是逆時針移位元的。根據一些實施例，在重新路由全域DLL輸出端子的步驟中，相位信號順序在每一框資料收集中移位元至少一個相位。根據一些實施例，在迴圈多工多個框資料收集之後，所有輸出資料形成具有深度資訊分佈的長條圖。
根據一些實施例，公開一種用於時間-數位轉換器電路自校準的方法，所述方法包括以下步驟：在每一框資料收集中，時間-數位轉換器將飛行時間信號從單光子突崩二極體陣列轉換成深度資訊；由具有多個相位信號的全域延遲鎖相迴路和取樣所述相位的逐行鎖存器形成時間-數位轉換器；在每一框資料收集中，利用迴圈多工器將所述全域延遲鎖相迴路輸出端子重新路由到行時間-數位轉換器鎖存器；收集多個資料框；以及平均化時間-數位轉換器的非均一性。
根據一些實施例，其中時間-數位轉換器的所述非均一性的所述平均化是通過長條圖方法進行的。
根據一些實施例，其中在重新路由所述全域延遲鎖相迴路輸出端子的步驟中，所述相位信號順序是順時針移位元的。
根據一些實施例，其中在重新路由所述全域延遲鎖相迴路輸出端子的步驟中，所述相位信號順序是逆時針移位元的。
根據一些實施例，其中在重新路由所述全域延遲鎖相迴路輸出端子的步驟中，所述相位信號順序在每一框資料收集中移位元至少一個相位。
根據一些實施例，在迴圈多工所述多個框資料收集之後，所有輸出資料形成具有深度資訊分佈的長條圖。
前文概述若干實施例的特徵以使得所屬領域的技術人員可更好地理解本公開的一些實施例的各方面。所屬領域的技術人員應瞭解，其可易於使用本公開的一些實施例作為設計或修改用於執行本文中所引入的實施例的相同目的和/或獲得相同優勢的其它過程和結構的基礎。所屬領域的技術人員還應認識到，此類等效構造並不脫離本公開的一些實施例的精神和範圍，且其可在不脫離本公開的一些實施例的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
710‧‧‧N框資料收集
720‧‧‧DLL輸出端子相序
1000‧‧‧時間-數位轉換器積體電路
1010、1020、1030、1040‧‧‧步驟
1100、2100‧‧‧檢測器模組
1110、2110‧‧‧列控制單元
1120‧‧‧第一行
1121 ~ 1127、1131 ~ 1137、1302‧‧‧SPAD
1128、1138、2128、2138‧‧‧行匯流排
1130‧‧‧最後一行
1140‧‧‧SPAD畫素陣列
1200、2200‧‧‧自校準模組
1210、2210、4210‧‧‧全域DLL單元
1220、2220‧‧‧多工控制單元
1221‧‧‧數位控制器
1222、2222、5220‧‧‧迴圈多工器
1230、2230、3230‧‧‧行TDC陣列
1240‧‧‧行控制器
1231、1232、1233、1234、2231、2234、4231 ~ 4234‧‧‧TDC
1231C、1234C、2231C、4231C ~ 4234C‧‧‧計數器
1231L、1232L、1233L、1234L、2231L、4231L ~ 4234L、BT1 ~ BTN‧‧‧鎖存器
1111、1112、1113、1114、1231M、1232M、1233M、1234M、2231M、2232M、2233M、2234M、4231M、4232M、4233M、4234M‧‧‧線
1300‧‧‧TDC畫素
1301‧‧‧FET電晶體
1303‧‧‧VBD
1304‧‧‧反相器
1305‧‧‧列控制器開關
2000‧‧‧3D TDC積體電路
2100'、3100'‧‧‧SPAD畫素陣列
2120、2130‧‧‧行
2131、2137‧‧‧SPAD畫素
2200'、2300'、3200'‧‧‧TDC陣列
2301、2302、2303、2304‧‧‧混合接合
2400、2400'、3400、3400'‧‧‧圖像信號處理單元
2401、2402、3401、3402、3403‧‧‧TSV
3000‧‧‧3D逐畫素TDC積體電路
3200‧‧‧自校準層
5000、4000‧‧‧自校準TDC
4211、4212、4213、4214‧‧‧緩衝器
4215、4216‧‧‧放大器
4217‧‧‧相位檢測器
4218‧‧‧電荷泵
4220‧‧‧迴圈多工器單元
4220I、4220II、4220III、4220IV‧‧‧模式
4230‧‧‧行TDC模組
4300‧‧‧TDC模組
4411、4411'、4412、4412'、4413、4413'、4414、4414'‧‧‧波形
6000‧‧‧平衡時脈樹
Bit00、Bit01、Bit10、Bit11‧‧‧電容器
CLK0‧‧‧時脈信號
CLK1、CLK2、CLK3、CLK4‧‧‧時脈輸出
VAPD‧‧‧正偏置電壓
σ1、σ2、σ3、σ4‧‧‧相位波動
σ1 + σ2、σ2 + σ3、σ3 + σ4、σ4 + σ1、σ1 + σ2 + σ3、σ2 + σ3 + σ4、σ3 + σ4 + σ1、σ4 + σ1 + σ2、σ1 + σ2 + σ3 + σ4、σ2 + σ3 + σ4 + σ1、σ3 + σ4 + σ1 + σ2、σ4 + σ1 + σ2 + σ3‧‧‧相位波動累加
根據結合附圖閱讀的以下詳細描述最好地理解本公開的一些實施例的各方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的時間-數位轉換器積體電路的圖式。
圖1B為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的時間-數位轉換器（TDC）積體電路的另一圖式。
圖1C為示出根據一些實施例的TDC畫素的結構的圖式。
圖2A為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的具有兩層的三維時間-數位轉換器積體電路的圖式。
圖2B為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的具有三層的三維時間-數位轉換器積體電路的圖式。
圖3A為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的具有兩層的三維逐畫素時間-數位轉換器積體電路的圖式。
圖3B為示出根據一些實施例的用於基於單光子突崩二極體的深度感測的具有三層的三維逐畫素時間-數位轉換器積體電路的圖式。
圖4A為示出根據一些實施例的具有4個緩衝器的自校準TDC電路的圖式。
圖4B為示出根據一些實施例的具有4個緩衝器的自校準TDC電路的迴圈多工器的操作的圖式。
圖4C為示出根據一些實施例的圖4B中所示的迴圈多工器的自校準操作的示意圖。
圖5為示出根據一些實施例的具有N個緩衝器的自校準TDC電路的圖式。
圖6為示出根據一些實施例的平衡時脈樹的圖式。
圖7為示出根據一些實施例的迴圈多工數位控制器的圖式。
圖8A到8C為示出根據一些實施例的利用模擬具有和不具有偏斜的時間-數位轉換器的性能的圖式。
圖9為示出根據一些實施例的時脈週期中的誤差累積的表。
圖10為示出根據一些實施例的時間-數位轉換器（TDC）電路自校準方法的流程圖。
1000‧‧‧時間-數位轉換器積體電路
1100‧‧‧檢測器模組
1110‧‧‧列控制單元
1120‧‧‧第一行
1121~1127、1131~1137‧‧‧SPAD
1128、1138‧‧‧行匯流排
1130‧‧‧最後一行
1140‧‧‧SPAD畫素陣列
1200‧‧‧自校準模組
1210‧‧‧全域DLL單元
1220‧‧‧多工控制單元
1221‧‧‧數位控制器
1222‧‧‧迴圈多工器
1230‧‧‧行TDC陣列
1231、1232、1233、1234‧‧‧TDC
1231C、1234C‧‧‧計數器
1231L、1234L、BT1~BT4‧‧‧鎖存器
1111、1112、1113、1114、1231M、1232M、1233M、1234M‧‧‧線
1240‧‧‧行控制器
CLK1、CLK2、CLK3、CLK4‧‧‧時脈輸出
Claims (1)
- 一種自校準時間-數位轉換器積體電路，所述電路包括： 單光子突崩二極體矩陣，具有多個以m列及n行佈置的單光子突崩二極體畫素，其中單光子突崩二極體畫素的每一行中的所述單光子突崩二極體畫素由行匯流排連接； 全域延遲鎖相迴路單元，具有n個緩衝器及n個時脈信號；以及 圖像信號處理單元，用於從所述行時間-數位轉換器陣列接收圖像信號。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862696389P | 2018-07-11 | 2018-07-11 | |
| US62/696,389 | 2018-07-11 | ||
| US16/454,358 US11199444B2 (en) | 2018-07-11 | 2019-06-27 | Time-to-digital converter circuit and method for single-photon avalanche diode based depth sensing |
| US16/454,358 | 2019-06-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202007090A true TW202007090A (zh) | 2020-02-01 |
Family
ID=69138717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108124393A TW202007090A (zh) | 2018-07-11 | 2019-07-10 | 自校準時間-數位轉換器積體電路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11199444B2 (zh) |
| CN (1) | CN110716415A (zh) |
| TW (1) | TW202007090A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230090369A1 (en) * | 2021-09-23 | 2023-03-23 | Noam Familia | Apparatus and method for clock phase calibration |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11199444B2 (en) * | 2018-07-11 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company Limited | Time-to-digital converter circuit and method for single-photon avalanche diode based depth sensing |
| US11644547B2 (en) * | 2019-06-27 | 2023-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Time-of-light sensing device and method thereof |
| US11885915B2 (en) | 2020-03-30 | 2024-01-30 | Stmicroelectronics (Research & Development) Limited | Time to digital converter |
| TWI759213B (zh) * | 2020-07-10 | 2022-03-21 | 大陸商廣州印芯半導體技術有限公司 | 光感測器及其感測方法 |
| CN114071040B (zh) * | 2020-07-31 | 2024-11-05 | 宁波飞芯电子科技有限公司 | 一种图像传感器和读出信号的方法 |
| WO2022087950A1 (zh) * | 2020-10-29 | 2022-05-05 | 深圳市汇顶科技股份有限公司 | 飞行时间量测电路及其控制方法及电子装置 |
| US11726187B2 (en) * | 2020-10-30 | 2023-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | High resolution low power inter-correlation SPAD assisted time-of-flight sensor |
| CN114270213B (zh) * | 2020-11-10 | 2024-11-12 | 深圳市汇顶科技股份有限公司 | 飞行时间量测电路及相关飞行时间量测系统及量测方法 |
| CN115437437B (zh) * | 2021-06-03 | 2023-10-27 | 辉芒微电子(深圳)股份有限公司 | 一种芯片及其芯片参数失调上电自校准电路、方法 |
| TWI831171B (zh) * | 2021-07-22 | 2024-02-01 | 神盾股份有限公司 | 光學感測裝置 |
| CN113759344B (zh) * | 2021-09-06 | 2025-10-28 | 世瞳微电子科技有限公司 | 直接飞行时间dtof传感器的感测控制装置和方法 |
| CN114068512A (zh) * | 2021-11-18 | 2022-02-18 | 武汉新芯集成电路制造有限公司 | 半导体器件及半导体芯片 |
| CN116027301B (zh) * | 2023-01-06 | 2025-10-17 | 中国科学院国家天文台长春人造卫星观测站 | 低时间抖动单光子探测系统及其方法和卫星激光测距的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2469301A1 (en) * | 2010-12-23 | 2012-06-27 | André Borowski | Methods and devices for generating a representation of a 3D scene at very high speed |
| GB2520232A (en) * | 2013-08-06 | 2015-05-20 | Univ Edinburgh | Multiple Event Time to Digital Converter |
| JP6633197B2 (ja) * | 2016-06-01 | 2020-01-22 | シャープ株式会社 | 光検出装置、及び電子機器 |
| KR101938674B1 (ko) * | 2017-11-27 | 2019-01-15 | 주식회사 아나패스 | 위상 고정 루프 및 지연 고정 루프 |
| US10996323B2 (en) * | 2018-02-22 | 2021-05-04 | Stmicroelectronics (Research & Development) Limited | Time-of-flight imaging device, system and method |
| US11199444B2 (en) * | 2018-07-11 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company Limited | Time-to-digital converter circuit and method for single-photon avalanche diode based depth sensing |
| US11644547B2 (en) * | 2019-06-27 | 2023-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Time-of-light sensing device and method thereof |
-
2019
- 2019-06-27 US US16/454,358 patent/US11199444B2/en active Active
- 2019-07-10 TW TW108124393A patent/TW202007090A/zh unknown
- 2019-07-10 CN CN201910620407.7A patent/CN110716415A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230090369A1 (en) * | 2021-09-23 | 2023-03-23 | Noam Familia | Apparatus and method for clock phase calibration |
| US12381706B2 (en) * | 2021-09-23 | 2025-08-05 | Intel Corporation | Apparatus and method for clock phase calibration |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200018642A1 (en) | 2020-01-16 |
| US11199444B2 (en) | 2021-12-14 |
| CN110716415A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202007090A (zh) | 自校準時間-數位轉換器積體電路 | |
| Piron et al. | A review of single-photon avalanche diode time-of-flight imaging sensor arrays | |
| US11082652B2 (en) | Image sensors, image detecting systems including the image sensors, and methods of operating the image sensors | |
| US9312401B2 (en) | Single photon avalanche diode imaging sensor for complementary metal oxide semiconductor stacked chip applications | |
| US10012534B2 (en) | Photodetection circuit having at least one counter operative in response to a mode switching circuit and operating method thereof | |
| TWI541991B (zh) | 具有高度的短波長偵測效率之背側照明單光子崩潰二極體成像感測器系統 | |
| US10312275B2 (en) | Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities | |
| US11115612B2 (en) | Solid-state image sensor and image capture apparatus | |
| KR101348522B1 (ko) | 고체 촬상 장치 및 거리 화상 측정 장치 | |
| US9171985B2 (en) | Pixel circuit with controlled capacitor discharge time of flight measurement | |
| US20180195900A1 (en) | SPAD Array Structures and Methods of Operation | |
| US10684373B2 (en) | Image sensor with boosted photodiodes for time of flight measurements | |
| CN109564277B (zh) | 具有载流子生成的钉扎光电二极管的解调器及其操作方法 | |
| US10332930B2 (en) | Single photon avalanche diode (SPAD) array including distributed or tree for readout | |
| Porter et al. | Hybrid CMOS detectors for high-speed X-ray imaging | |
| Aull et al. | Large-format image sensors based on custom Geiger-mode avalanche photodiode arrays | |
| US12402429B2 (en) | Semiconductor packages with an array of single-photon avalanche diodes split between multiple semiconductor dice | |
| KR20240129468A (ko) | 이미지 센서, 이미지 촬영 장치, 이미지 센서를 이용한 난수 생성 시스템 | |
| CN111650595B (zh) | 高填充率逐步扫描型spad激光雷达电路 | |
| US20250318310A1 (en) | Stacked Silicon Photomultipliers | |
| Perenzoni et al. | Time-resolved single-photon detectors: Integration challenges in CMOS technologies | |
| Ruokamo et al. | An 80× 25 pixel CMOS single-photon image sensor with sub-ns time gating for solid state 3D scanning | |
| Claus et al. | The Ultrafast X-ray Imager (UXI) Program. | |
| HK1208286B (zh) | 用於互補金屬氧化物半導體堆叠式芯片應用的單光子雪崩二極管成像傳感器 | |
| Ulku | High Resolution, Fully Digital Photon-Counting Image Sensors in DSM CMOS Technologies |