[go: up one dir, main page]

TW201916769A - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TW201916769A
TW201916769A TW107130344A TW107130344A TW201916769A TW 201916769 A TW201916769 A TW 201916769A TW 107130344 A TW107130344 A TW 107130344A TW 107130344 A TW107130344 A TW 107130344A TW 201916769 A TW201916769 A TW 201916769A
Authority
TW
Taiwan
Prior art keywords
pattern
circuit board
circuit
board according
protective layer
Prior art date
Application number
TW107130344A
Other languages
English (en)
Other versions
TWI693870B (zh
Inventor
李相哲
朴孝振
Original Assignee
韓商斯天克有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商斯天克有限公司 filed Critical 韓商斯天克有限公司
Publication of TW201916769A publication Critical patent/TW201916769A/zh
Application granted granted Critical
Publication of TWI693870B publication Critical patent/TWI693870B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10863—Adaptations of leads or holes for facilitating insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本發明提供一種電路板及其製造方法。基板，形成有元件安裝區域；第一電路圖案，在所述基板的一面上形成；虛設圖案，在所述基板上填充所述元件安裝區域的至少一部分；第一保護層，覆蓋所述第一電路圖案和所述虛設圖案；及引線圖案，在所述第一保護層上向所述元件安裝區域延伸。

Description

電路板及其製造方法
本發明係有關於電路板及其製造方法，更詳細地，係有關於一種包括虛設圖案的電路板及其製造方法。
最近隨著電子設備的小型化趨勢，使用利用軟性電路板的覆晶薄膜(Chip On Film: COF)封裝技術。軟性電路板及利用其的COF封裝技術適用於例如液晶顯示器(Liquid Crystal Display; LCD)、有機發光二極體(Organic Light Emitting Diode)顯示器等平板顯示器(Flat Panel Display; FPD)。在上述的電路板可安裝例如驅動平板顯示器的DDIC(Display Driving IC)。
圖11為根據相關技術的電路板的截面圖。
圖11中，在基板10上形成電路圖案20，並覆蓋電路圖案20地形成有第一保護層30。此時，電路圖案20從基板10突出，因此，覆蓋其的第一保護層30可沿著電路圖案20的上面的形狀形成有凹凸。並且，在安裝元件的回流焊(reflow)技術時，在基板上先形成的第一保護層30的表面可發生變形或形成凹凸形狀。圖11包含一第二保護層50。
並且，為了將安裝在電路板的DDIC與電路圖案20進行連接而形成有引線圖案40，引線圖案40如上述說明沿著形成凹凸的第一保護層30的上面形狀形成彎曲或凹凸，因此，在回流焊(reflow)技術中，使得與引線圖案的上面41黏合的元件或凹凸的黏合度降低。
解決課題：
本發明要解決的技術問題是提供一種包括虛設圖案的電路板及其製造方法。
本發明的技術問題並非限定於以上涉及的技術性問題，本發明的技術領域的技術人員應當明確理解未涉及的其他技術問題。
本發明的技術方案在於：
為了解決上述技術問題，根據本發明的一實施例的電路板，包括：基板，形成有元件安裝區域；第一電路圖案，在所述基板的一面上形成；虛設圖案，在所述基板上填充所述元件安裝區域的至少一部分；第一保護層，覆蓋所述第一電路圖案和所述虛設圖案；及引線圖案，在所述第一保護層上向所述元件安裝區域延伸。
本發明的幾個實施例中，所述引線圖案包括在所述元件安裝區域內安裝元件的黏合部，所述虛設圖案形成於從所述黏合部向外側方向以第一間隔擴張的區域內。
本發明的幾個實施例中，所述第一間隔為0.1㎛至100㎛。
本發明的幾個實施例中，所述虛設圖案包括：使得所述元件安裝區域內的所述基板的一面裸露的裸露孔；圍繞所述裸露孔的外廓部。
本發明的幾個實施例中，還包括：貫通孔，貫通所述第一保護層，而使得所述第一電路圖案裸露；及連接電路，填充所述貫通孔，將所述引線圖案與所述第一電路圖案電性地連接。
本發明的幾個實施例中，還包括：在所述第一保護層上覆蓋所述引線圖案而形成的第二保護層。
本發明的幾個實施例中，所述虛設圖案未與所述第一電路圖案連接。
本發明的幾個實施例中，還包括：第二電路圖案，在所述基板的另一面上形成，所述第二電路圖案藉由貫通所述基板的塞孔物(via or vertical wiring)，與所述第一電路圖案電性地連接。
本發明的幾個實施例中，所述電路板以n層(n為2以上的自然數)層積。
為了解決上述技術問題，本發明的一實施例的電路板的製造方法，包括：設置形成有元件安裝區域的基板；在所述基板的一面上分別形成電路圖案和所述元件安裝區域內的虛設圖案；覆蓋所述電路圖案和虛設圖案地形成第一保護層；在所述第一保護層上形成從所述元件安裝區域延伸的引線圖案。
本發明的幾個實施例中，形成所述引線圖案包括：形成貫通所述第一保護層而使得所述電路圖案裸露的貫通孔；填充所述貫通孔地形成連接電路；電鍍所述連接電路的表面。
本發明的幾個實施例中，將所述連接電路和所述引線圖案同時形成。
本發明的幾個實施例中，還包括：在所述第一保護層上覆蓋所述引線圖案地形成第二保護層。
本發明的幾個實施例中，還包括：在所述第二保護層上形成附加的引線圖案，並形成覆蓋所述附加的引線圖案的附加的保護層，由此，形成n層(n為2以上的自然數)電路板。
本發明的幾個實施例中，還包括：黏合與所述電路圖案或所述引線圖案連接的另一個電路板，而形成n層電路板。
本發明的其他詳細事項包含在詳細的說明和附圖中。
參照附圖和下面詳細說明的實施例將使得本發明的優點及特徵和達成其的方法明確。但，本發明並非限定於以下公開的實施例，而是以各種不同的形態體現，本實施例只是使得本發明的公開更加完整，並為了向本發明的所屬技術領域的一般技術人員完整地告知本發明的範疇而提供，本發明只是藉由申請專利範圍的範疇而定義。為了說明的明確性，附圖中表示的構成要素的大小和相對的大小可誇張表示。整篇說明書中相同的參照符號指稱相同的構成要素，"及/或"包括敘述的項目的各個及一個以上的所有組合。
指稱為組件(elements)或層在不同層的組件或層的"上面(on)"或"上(on)"是包括不同的組件或層的直接上面及在中間介入其他層或其他元件的所有情況。相反，組件被指稱為"直接上方(directly on)"或"直接上"是指中間未介入其他組件或層。
空間上相對的術語"下面(below)","在下方(beneath)","下面(lower)","上面(above)","上部(upper)"等是如圖所示為了容易地說明一個元件或構成要素與其他元件或構成要素之間的相關關係而使用。空間上相對性的術語要理解為在附圖中表示的方向之外還包括在使用時或動作時元件的相互不同的方向。例如，將附圖中表示的元件翻轉時，記述為另一組件的"下面(below)"或"在下方(beneath)"的元件可置於另一元件的"上面(above)"。從而，示例性的術語"下面"可都包括下面和上面的方向。元件也可由不同的方向配置，從而，空間上相對性的術語可根據定向而解釋。
本說明書中使用的術語是為了說明實施例而非為了限制本發明。只要在文句中未特別敘述，本說明書中單數型也包括複數型。說明書中使用的"包括(comprises)"及/或"包含的(comprising)"除了敘述的構成要素之外不排除存在或附加一個以上的其他構成要素。
雖然第一、第二等是為了說明各種元件或構成要素，但，上述的元件或構成要素並非限定於該術語。這些術語是為了將一個元件或構成要素與其他元件或構成要素區別而使用。因此，以下敘述的第一組件或構成要素在本發明的技術思想範圍內也可為第二組件或構成要素。
如果沒有另外的定義，在本說明書中使用的所有術語(包括技術及科學性術語)以本發明的所屬技術領域的一般技術人員能夠共同理解的意義使用。並且，只要未明確地特別定義，在通常使用的詞典中定義的術語不能異常地或過度地解釋。
圖1為根據本發明的幾個實施例的電路板的上視圖；圖2為沿著圖1的A-A’切斷圖示的根據本發明的幾個實施例的電路板的截面圖。在圖1中為了便於說明省略了第二保護層140及元件160的示出。
參照圖1，根據本發明的幾個實施例的電路板，包括基板100、第一電路圖案110、第一保護層120、引線圖案130、第二保護層140、虛設圖案150等。
基膜100可例如為具有柔韌性的柔韌性薄膜(flexible film)，更詳細地，可為聚醯亞胺薄膜、PET(Polyethylene Terephthalate)薄膜、聚萘二甲酸乙二酯薄膜、聚碳酸酯薄膜等絕緣薄膜或氧化鋁箔等金屬箔。
只是，本發明並非限定於此，基板100也可為硬式電路板(rigid circuit board)。更詳細地，基板100可包括環氧樹脂或酚醛樹脂。
以下，示例性地，以基膜100為聚醯亞胺薄膜進行說明。
在基板100可形成有元件安裝區域200。元件安裝區域200是將在根據本發明的幾個實施例的電路板安裝的元件160配置的區域，包括長邊和短邊。更詳細地，包括以引線圖案130和虛設圖案150重疊的區域為基準，向內側形成的全面。
詳細地，在元件安裝區域200安裝的元件160可為例如DDI(Display Driving IC)等半導體元件，但，並非限定於此，元件160也可為阻抗、電容器或電感器等被動元件。
元件160為被動元件時，連接元件160與引線圖案130的連接部170可包括焊劑。
元件160為半導體元件時，連接元件160與引線圖案130的連接部170可包括凸塊。在本發明的幾個實施例中，元件160可包括以覆晶技術(flip chip)方式與引線圖案130黏合的半導體元件。
在基板100的一面上形成有第一電路圖案110。第一電路圖案110向元件160傳送電性信號。第一電路圖案20可包括例如銅等導電性物質，但，本發明並非限定於此。詳細地，第一電路圖案110也可包括金、鋁等具有導電性的物質。在根據本發明的幾個實施例的電路板中，電路圖案110包含銅為例進行說明。
圖1中表示第一電路圖案110未向元件安裝區域200延伸，但，並非限定於此。第一電路圖案110的一部分也可延伸至元件安裝區域200。
第一保護層120是覆蓋所述第一電路圖案110而形成。所述第一保護層120可覆蓋包括第一電路圖案110的一部分或全部的基板100而形成。第一保護層120例如可包括非導電體材質，詳細地，可包括阻焊劑或覆膜。
並且，如圖2所示，在第一保護層120內可形成有貫通孔180。貫通孔180的內部可藉由連接電路181而填充。連接電路181可將在第一保護層120上形成的引線圖案130與第一電路圖案110電性地連接。圖2及圖3中表示將本發明的電路板垂直地截斷的截面，貫通孔180示例性地以梯子形狀表示，但，並非限定於此，貫通孔180也可形成上面和下面的寬幅相同的直四角形形狀。此時，將所述貫通孔180由水平截斷的截面可形成圓形，但，並非限定於此。
在第一保護層120上可形成有引線圖案130。引線圖案130的至少一部分向元件安裝區域200延伸，而包括安裝元件的黏合部190。
在圖1中圖示的實施例中，表示了多個引線圖案130在元件安裝區域200的長邊形成有7個，在短邊形成有2個，但，其只是示例性的，多個引線圖案130的個數可根據配置於元件安裝區域200的元件的構成而不同。
所述引線圖案130可與第一電路圖案110或形成於基板100的元件安裝區域200內的後述的虛設圖案150至少一部分重疊(overlap)地配置。
例如，引線圖案130可包括將表面電鍍的金屬電路，例如，可包括電鍍錫、鎳或鋁的銅圖案，但，並非限定於此。
並且，覆蓋第一保護層120和引線圖案130地形成第二保護層140。第二保護層140使得與元件160黏合的引線圖案130的一部分裸露，覆蓋剩餘一部分。
例如，所述第二保護層140可包括非導電體材質，詳細地，包括阻焊劑或覆膜。
在本發明的幾個實施例中，第二保護層140也可形成於與元件160重疊的第一保護層120上，雖未圖示，第二保護層140為元件160的底部填充劑(under fill)，可包裹元件160的下部及連接部170。
此時，填充包裹在元件安裝區域200內黏合的元件160的引線圖案130的上部和元件160的下部的第二保護層140可同時形成，但，並非限定於此。例如，也可首先形成引線圖案130上部的第二保護層140，之後形成填充元件160的下部的第二保護層140。
並且，虛設圖案150可形成於所述基板100上的元件安裝區域200前面，此時，虛設圖案150可未與鄰接的第一電路圖案110連接。
所述虛設圖案150可包括與第一電路圖案110相同的導電性物質，但，並非限定於此，例如，虛設圖案150也可包含例如金、銀、銅等金屬物質或環氧樹脂、聚醯亞胺樹脂、碳樹脂等。
由上述的物質形成的虛設圖案150可與安裝在元件安裝區域200的元件160重疊。從而，在元件160的驅動時，從元件160發生的熱量中的一部分可藉由虛設圖案150向外部排出。
並且，所述第一電路圖案110可與虛設圖案150同時形成，本發明並非限定於此，形成時間也可不同。
從而，在所述元件安裝區域200內的未形成有第一電路圖案110的基板100上形成有虛設圖案150，由此，能夠使得在元件安裝區域200內第一保護層120的上面的輪廓平坦。
上面藉由圖11說明的相關技術的電路板，因在元件安裝區域200形成的多個電路圖案20和未形成有電路圖案20的空間21，而使得覆蓋其的第一保護層的上面31和在其上面形成的引線圖案41的表面形狀不平坦，形成凹凸。但，根據本發明的實施例的電路板是藉由虛設圖案15填充元件安裝區域200內的未形成有電路圖案20的空間21後，覆蓋第一保護層120，從而，能夠第一保護層120的上面的平坦度。
並且，所述虛設圖案150的上面可形成於與第一電路圖案150相同的平面上。從而，從基板100至虛設圖案150上面的距離相同於從基板100至第一電路圖案150上面的距離。
由此，根據本發明的幾個實施例的電路板，可藉由在元件安裝區域200內形成的虛設圖案150而緩和第一保護層120的凹凸的形成，並提高安裝的元件160的黏合性。
並且，如圖2及圖3所示，所述虛設圖案150可與在元件安裝區域200內與元件160重疊的面積相同的面積或更寬的面積擴張而形成。即，虛設圖案150可填充從連接部170與引線圖案130之間的黏合部向外側方向以既定間隔(D)擴張的區域，並且，所述間隔D例如為0.1至100㎛。
在元件安裝區域200內可形成有虛設圖案150。虛設圖案150可填充元件安裝區域200。虛設圖案150可未與第一電路圖案150連接。
下面參照附圖更詳細地說明根據本發明的虛設圖案150的形狀的幾個實施例，並且，該虛設圖案151的形狀可與上面說明的實施例中的虛設圖案150的形狀不同。
圖3為根據本發明的幾個實施例的電路板的上視圖，以下省略與上面說明的實施例重複的內容，並以不同點為中心進行說明。
參照圖3，本發明的幾個實施例中，虛設圖案151可包括使得內側的元件安裝區域的一部分裸露的裸露孔201和圍繞裸露孔201的外廓部202。
如上所述使得虛設圖案150未完全填充元件安裝區域200時，能夠增強基板100的柔韌性。尤其，如果基板100為軟性電路板時，安裝有元件160的基板100可在電子設備內以彎曲或折疊的狀態安裝。此時，在內側形成有裸露孔201的虛設圖案151能夠防止元件安裝區域200的柔韌性的降低。
圖4及圖5為根據本發明的幾個實施例的電路板的上視圖，省略與上面說明的內容重複的內容的說明，並以不同點為主進行說明。
參照圖4及圖5，相比在圖1中表示的軟性電路板的虛設圖案具有直四角形的形狀，本發明的幾個實施例中根據在電路板形成的圖案的設計，可使得虛設圖案形成橢圓形的形狀(圖4的250)，或無定型(圖5的350)。
虛設圖案的形狀由橢圓形形成時，虛設圖案(圖4的250)的外周面的形狀可具有連續性的傾斜，並且，因放射型等圖案設計而使得內部引線部或外部引線部的第一電路圖案110及引線圖案130向元件160的中心密集時，對於密集的圖案110,130形成更寬的面積的虛設圖案250，由此，能夠消除因所述圖案110,130的表面凹凸，並且，有效地提高放熱性。
並且，虛設圖案的形狀為無定型(圖5的350)時，從元件安裝區域的長邊至虛設圖案的距離(D1,D2,D3)是在各個地點相互不同，從而，即使形成交錯(staggered)形狀的圖案，也能夠消除因各個圖案的表面凹凸問題。
圖6為沿著圖1的A-A’切斷表示的根據本發明的幾個實施例的電路板的截面圖。以下省卻與上面說明的實施例重複的內容，以差異點為中心進行說明。
參照圖6，根據本發明的幾個實施例的電路板，還可包括在基板100的另一面形成的第二電路圖案210。
第二電路圖案210可形成於形成有第一電路圖案110的基板100的一面的相反面即另一面。第二電路圖案210可包括與第一電路圖案110相同的物質，更詳細地，包括銅、金、鋁等具有導電性的物質。
第一電路圖案110與第二電路圖案210藉由塞孔物281電性地連接。詳細地，導通孔280是貫通基板100而形成，塞孔物281可填充導通孔280。
如圖6所示，塞孔物281的形狀可形成與第二電路圖案210相接的下面的寬幅更大的梯子形狀，但，本發明並非限定於此。該形狀是因在導通孔280的形成時從基板100的另一面形成導通孔280的，而也可由導通孔280的貫通方向，形成上面寬幅大於下面的寬幅的導通孔280和填充其的塞孔物281。
如上所述，根據本發明的幾個實施例的電路板以在一面形成有一層的電路圖案110的結構進行了說明。與此不同地，電路板也可為包括n層(n為2以上的自然數)的電路層的結構。即，電路板可形成有在第二保護層140上形成有又另一引線圖案和覆蓋所述引線圖案的保護層的2層以上的結構。或者，在具有圖2或圖6的結構的電路板上黏合另一電路板，而具有多層基板的結構。從而，以上述說明的n層的結構形成時，各層藉由導電性導通孔等相互通電。
圖7至圖10為用於說明根據本發明的幾個實施例的電路板的製造方法的中間步驟附圖。
參照圖7，在基板100上形成第一電路圖案110和虛設圖案150。
基板100可為軟性電路板或硬性電路板。在基板100上形成第一電路圖案110包括：例如，在基板100上形成金屬箔層後進行蝕刻形成圖案的光刻法；或在形成有底層的基板100上形成光致抗蝕圖案，並在光致抗蝕圖案之間將導電物質電解電鍍後，去除光致抗蝕圖案和底層而形成第一電路圖案110的半加成法(semi additive)；或印刷導電漿料而形成第一電路圖案110的印刷方式中的某一個。
在本發明的幾個實施例中，虛設圖案150可與第一電路圖案110同時形成。即，形成第一電路圖案110時，在元件安裝區域200內以光刻法、半加成法、印刷方式中的某一個方法形成虛設圖案150的形狀。
參照圖8，覆蓋第一電路圖案110和虛設圖案150地形成第一保護層120。
形成第一保護層120可包括在基板100上藉由印刷或層積法形成阻焊劑或覆膜。
參照圖9，形成貫通第一保護層120的貫通孔180，並形成引線圖案130和填充貫通孔180的連接電路181。藉助於連接電路181將引線圖案130與第一電路圖案110電性連接。
形成貫通孔180是例如在第一保護層120上形成光罩圖案，並以光罩圖案為蝕刻光罩，而對第一保護層120進行蝕刻，但，並非限定於此。
連接電路181和引線圖案130是例如在貫通孔180的內側壁和第一保護層120的上面形成種子層，並進行電解或無電解電鍍而形成銅電路，並將所述銅電路的表面藉由錫等電鍍而形成。
參照圖10，在引線圖案130上安裝元件160。元件160為被動元件時，可藉由焊劑將元件160與引線圖案130之間黏合。元件160為半導體元件時例如將元件160的凸塊配置在引線圖案130上並藉由回流焊技術黏合。
然後再次參照圖2，覆蓋引線圖案130地形成第二保護層140。第二保護層140可使得元件安裝區域200上的引線圖案130裸露。
形成第二保護層140是可藉由印刷或層架形成阻焊劑或覆膜。
然後，可附加地實施製造圖6的電路板的技術。
即，根據本發明的實施例的電路板的製造方法，還可包括形成貫通基板100的導通孔280，並形成塞孔物281和第二電路圖案210。形成塞孔物281及第二電路圖案210是例如在導通孔280的內部及基板100的另一面上形成種子層，並進行電解或無電解電鍍。
在本發明的幾個實施例中，塞孔物281和第二電路圖案210可同時形成。但，並非限定於此，也可使用導電物質填充導通孔280而先形成塞孔物281，然後形成第二電路210。
並且，除了所述技術之外，可附加地進行為了製造包括n層(n為2以上的自然數)的電路層的電路板的技術。例如，還執行在第二保護層140上形成另一引線圖案和覆蓋所述引線圖案的保護層的技術。
與上述不同地，還可執行在藉由利用圖7至圖10說明的製造方法形成的電路板上黏合另一電路板的技術。即，黏合與電路圖案110或引線圖案130電性連接的另一個電路板，而製造n層電路板。
並且，所述的n層的電路基板製造時，還可附加為了使得各層通電而形成導電性導通孔等的技術。
以上參照附圖說明瞭本發明的實施例，但，本發明所述實施例並非限定於此，也可以各種不同的形態製造，本發明的所述領域的一般技術人員應當理解在不變更本發明的技術思想或必要性的特徵的前提下可以其他詳細的形態實施。因此，以上記述的實施例在所有方面只是示例性的，並非限定性的。
本發明的有益效果在於：
根據本發明的實施例的電路板，在安裝元件的安裝區域內形成虛設圖案，從而，使得覆蓋安裝區域的絕緣層或保護層的表面均勻地形成，而提高元件與引線圖案的連線性。並且，藉助於形成的虛設圖案能夠改善凹凸，還附加有放熱效果。
本發明的效果並非限定於上述涉及的效果，所述技術領域的技術人員應當藉由申請專利範圍明確理解未說明的其他效果。
10‧‧‧基板
20‧‧‧電路圖案
30‧‧‧第一保護層
31‧‧‧第一保護層的上面
40‧‧‧引線圖案
41‧‧‧引線圖案的上面
50‧‧‧第二保護層
100‧‧‧基板
110‧‧‧第一電路圖案
120‧‧‧第一保護層
130‧‧‧引線圖案
140‧‧‧第二保護層
150‧‧‧虛設圖案
151‧‧‧虛設圖案
160‧‧‧元件
170‧‧‧連接部
180‧‧‧貫通孔
181‧‧‧連接電路
190‧‧‧黏合部
200‧‧‧元件安裝區域
201‧‧‧裸露孔
202‧‧‧外廓部
210‧‧‧第二電路圖案
250‧‧‧虛設圖案
280‧‧‧導通孔
281‧‧‧塞孔物
350‧‧‧虛設圖案
A‧‧‧點
A’‧‧‧點
D‧‧‧間隔
D1‧‧‧距離
D2‧‧‧距離
D3‧‧‧距離
圖1為根據本發明的幾個實施例的電路板的上視圖；
圖2為沿著圖1的A-A’切斷表示的本發明的幾個實施例的電路板的截面圖；
圖3為沿著圖1的A-A’切斷圖示的本發明的幾個實施例的電路板的截面圖；
圖4為根據本發明的幾個實施例的電路板的上視圖；
圖5為根據本發明的幾個實施例的電路板的上視圖；
圖6為根據本發明的幾個實施例的電路板的上視圖；
圖7至圖10為用於說明根據本發明的幾個實施例的電路板的製造方法的中間步驟附圖；
圖11為根據相關技術的電路板的截面圖。

Claims (16)

  1. 一種電路板，其特徵在於，包括： 一基板，形成有一元件安裝區域； 一第一電路圖案，在該基板的一面上形成； 一虛設圖案，在該基板上填充該元件安裝區域的至少一部分； 一第一保護層，覆蓋該第一電路圖案和該虛設圖案；及 一引線圖案，在該第一保護層上向該元件安裝區域延伸。
  2. 根據申請專利範圍第1項所述的電路板，其特徵在於， 該引線圖案包括在該元件安裝區域內安裝元件的一黏合部，該虛設圖案形成於從該黏合部向外側方向以一第一間隔擴張的區域內。
  3. 根據申請專利範圍第2項所述的電路板，其特徵在於， 該第一間隔為0.1㎛至100㎛。
  4. 根據申請專利範圍第1項所述的電路板，其特徵在於， 該虛設圖案包括：使得該元件安裝區域內的該基板的一面裸露的一裸露孔； 圍繞該裸露孔的一外廓部。
  5. 根據申請專利範圍第1項所述的電路板，其特徵在於，還包括： 一貫通孔，貫通該第一保護層，而使得該第一電路圖案裸露；及 一連接電路，填充該貫通孔，將該引線圖案與該第一電路圖案電性地連接。
  6. 根據申請專利範圍第1項所述的電路板，其特徵在於，還包括： 在該第一保護層上覆蓋該引線圖案而形成的一第二保護層。
  7. 根據申請專利範圍第1項所述的電路板，其特徵在於， 該虛設圖案未與該第一電路圖案連接。
  8. 根據申請專利範圍第1項所述的電路板，其特徵在於，還包括： 一第二電路圖案，在該基板的另一面上形成； 一塞孔物，貫通該基板，將該第一電路圖案與該第二電路圖案電性地連接。
  9. 根據申請專利範圍第1項所述的電路板，其特徵在於， 該電路板以n層(n為2以上的自然數)層積。
  10. 一種電路板的製造方法，其特徵在於，包括： 設置形成有一元件安裝區域的一基板； 在該基板的一面上分別形成一電路圖案和該元件安裝區域內的一虛設圖案； 覆蓋該電路圖案和該虛設圖案地形成一第一保護層；及 在該第一保護層上形成從該元件安裝區域延伸的一引線圖案。
  11. 根據申請專利範圍第10項所述的電路板的製造方法，其特徵在於， 形成該引線圖案包括： 形成貫通該第一保護層而使得該電路圖案裸露的一貫通孔； 填充該貫通孔地形成一連接電路；及 電鍍該連接電路的表面。
  12. 根據申請專利範圍第11項所述的電路板的製造方法，其特徵在於， 將該連接電路和該引線圖案同時形成。
  13. 根據申請專利範圍第12項所述的電路板的製造方法，其特徵在於， 在該第一保護層上覆蓋該引線圖案地形成一第二保護層。
  14. 根據申請專利範圍第10項所述的電路板的製造方法，其特徵在於，還包括： 形成貫通該基板的一導通孔； 形成填充該導通孔的一塞孔物； 形成藉由該塞孔物與該第一電路圖案電性地連接的一第二電路圖案。
  15. 根據申請專利範圍第10項所述的電路板的製造方法，其特徵在於，還包括： 在該第二保護層上形成附加的該引線圖案，並形成覆蓋附加的該引線圖案的附加的一保護層，由此，形成一n層(n為2以上的自然數)電路板。
  16. 根據申請專利範圍第10項所述的電路板的製造方法，其特徵在於，還包括： 黏合與該電路圖案或該引線圖案連接的另一個電路板，而形成一n層電路板。
TW107130344A 2017-09-15 2018-08-30 電路板及其製造方法 TWI693870B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0118750 2017-09-15
??10-2017-0118750 2017-09-15
KR1020170118750A KR102059478B1 (ko) 2017-09-15 2017-09-15 회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201916769A true TW201916769A (zh) 2019-04-16
TWI693870B TWI693870B (zh) 2020-05-11

Family

ID=65723758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130344A TWI693870B (zh) 2017-09-15 2018-08-30 電路板及其製造方法

Country Status (6)

Country Link
US (1) US11147160B2 (zh)
JP (1) JP7002643B2 (zh)
KR (1) KR102059478B1 (zh)
CN (1) CN111052880B (zh)
TW (1) TWI693870B (zh)
WO (1) WO2019054668A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797714B (zh) * 2020-09-22 2023-04-01 南韓商Ｔｓｅ有限公司 柔性印刷電路板及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021125624A (ja) * 2020-02-07 2021-08-30 ローム株式会社 半導体装置
KR20220017171A (ko) * 2020-08-04 2022-02-11 엘지이노텍 주식회사 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
TWI797049B (zh) * 2022-09-21 2023-03-21 頎邦科技股份有限公司 軟性電路基板之線路結構

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613098B2 (ja) * 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
JP2000332396A (ja) * 1999-05-20 2000-11-30 Alps Electric Co Ltd 電子部品の取付構造
JP3866058B2 (ja) * 2001-07-05 2007-01-10 シャープ株式会社 半導体装置、配線基板及びテープキャリア
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP3889311B2 (ja) * 2002-05-17 2007-03-07 三菱電機株式会社 プリント配線板
JP2004031828A (ja) * 2002-06-27 2004-01-29 Ibiden Co Ltd 多層プリント配線板
JP3855947B2 (ja) * 2003-03-10 2006-12-13 株式会社村田製作所 電子部品装置およびその製造方法
JP4150689B2 (ja) * 2004-03-29 2008-09-17 富士通株式会社 半導体集積回路装置内に形成された多層配線構造
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP3828917B1 (ja) * 2005-05-24 2006-10-04 日東電工株式会社 配線回路基板
KR100722597B1 (ko) * 2005-07-04 2007-05-28 삼성전기주식회사 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판
KR100652519B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP2007184381A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
US7915727B2 (en) * 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
US20100061065A1 (en) * 2008-09-10 2010-03-11 Kabushiki Kaisha Toshiba Electronic device
JP2010232616A (ja) * 2009-03-30 2010-10-14 Nec Corp 半導体装置及び配線基板
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
JP5051189B2 (ja) * 2009-07-10 2012-10-17 アイシン・エィ・ダブリュ株式会社 電子回路装置
JP5463205B2 (ja) * 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
JP5762184B2 (ja) * 2011-07-11 2015-08-12 日本電波工業株式会社 発振器及びその製造方法
US9414484B2 (en) * 2011-11-09 2016-08-09 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
KR101223701B1 (ko) * 2011-11-23 2013-01-21 스템코 주식회사 연성 회로 기판 및 이를 포함하는 표시 장치, 연성 회로 기판의 제조 방법
US20130153266A1 (en) * 2011-12-19 2013-06-20 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
KR101586812B1 (ko) * 2013-04-12 2016-01-26 주식회사 아모그린텍 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
JP6414839B2 (ja) * 2013-09-27 2018-10-31 日東電工株式会社 光電気混載基板およびその製法
US9196554B2 (en) * 2013-10-01 2015-11-24 Infineon Technologies Austria Ag Electronic component, arrangement and method
KR102107037B1 (ko) * 2014-02-21 2020-05-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6358431B2 (ja) * 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
KR20170000458A (ko) * 2015-06-23 2017-01-03 삼성전자주식회사 기판 스트립
CN208227405U (zh) * 2015-10-15 2018-12-11 株式会社村田制作所 树脂基板及部件安装树脂基板
WO2017082029A1 (ja) * 2015-11-10 2017-05-18 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797714B (zh) * 2020-09-22 2023-04-01 南韓商Ｔｓｅ有限公司 柔性印刷電路板及其製造方法

Also Published As

Publication number Publication date
CN111052880A (zh) 2020-04-21
WO2019054668A1 (ko) 2019-03-21
US20200221571A1 (en) 2020-07-09
JP2020533805A (ja) 2020-11-19
US11147160B2 (en) 2021-10-12
JP7002643B2 (ja) 2022-01-20
KR102059478B1 (ko) 2019-12-26
TWI693870B (zh) 2020-05-11
CN111052880B (zh) 2023-10-20
KR20190030989A (ko) 2019-03-25

Similar Documents

Publication Publication Date Title
KR102641104B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20100308451A1 (en) Wiring substrate and method of manufacturing the same
TWI693870B (zh) 電路板及其製造方法
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
KR101915947B1 (ko) 연성 회로 기판 및 그 제조 방법
US20160255717A1 (en) Multilayer wiring board
TWI699147B (zh) 軟性電路板及包括其的電子裝置
TW201513280A (zh) Ic載板、具有該ic載板的半導體器件及製作方法
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
US9699921B2 (en) Multi-layer wiring board
US9265147B2 (en) Multi-layer wiring board
CN1620224A (zh) 安装电子元件的印刷线路板、其制作方法和半导体设备
JP7053797B2 (ja) フレキシブル回路基板およびその製造方法
KR101753685B1 (ko) 연성 회로 기판
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器