[go: up one dir, main page]

TW201820423A - 氧化物半導體裝置及其製造方法 - Google Patents

氧化物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201820423A
TW201820423A TW106135273A TW106135273A TW201820423A TW 201820423 A TW201820423 A TW 201820423A TW 106135273 A TW106135273 A TW 106135273A TW 106135273 A TW106135273 A TW 106135273A TW 201820423 A TW201820423 A TW 201820423A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
active layer
semiconductor device
layer region
tft
Prior art date
Application number
TW106135273A
Other languages
English (en)
Inventor
後藤哲也
水村通伸
Original Assignee
日商V科技股份有限公司
國立大學法人東北大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商V科技股份有限公司, 國立大學法人東北大學 filed Critical 日商V科技股份有限公司
Publication of TW201820423A publication Critical patent/TW201820423A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/425Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756Amorphous oxide semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種氧化物半導體裝置及其製造方法。本發明的氧化物半導體裝置,其具備由氧化物半導體構成之活性層區域,並提高氧化物半導體裝置中施加應力時的穩定性。氧化物半導體裝置具備由銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體構成之活性層區域,該活性層區域中,在以數量密度計為1×1016~1×1020cm-3的範圍內含有選自第4族元素的鈦(Ti)、鋯(Zr)、鉿(Hf)或第14族元素的碳(C)、矽(Si)、鍺(Ge)、錫(Sn)之元素。

Description

氧化物半導體裝置及其製造方法
本發明係有關一種氧化物半導體裝置及其製造方法。
TFT(薄膜電晶體,Thin Film Transistor)作為形成於玻璃基板上之平面顯示器用的有源元件而普及。TFT作為基本結構為具備閘極端子、源極端子及汲極端子之3端子元件,其具有將成膜於基板上之半導體薄膜用作供電子或電洞移動之通道層,而對閘極端子施加電壓以控制在通道層流動之電流,並切換源極端子與汲極端子之間的電流之功能。 作為TFT的通道層,廣泛使用多晶矽薄膜和非晶矽薄膜,隨著以智能型手機為首之行動電子器件的普及,要求小型畫面的顯示器具有超高精度/高畫質且低電耗的圖像顯示性能,作為能夠應對該性能之TFT材料,氧化物半導體受到矚目。 眾所周知,氧化物半導體當中作為銦(In)、鎵(Ga)、鋅(Zn)的氧化物之IGZO與以往的非晶矽等相比,係可實現顯示器的高精度化和低電耗化之TFT材料。下述專利文獻1中示出一種透明非晶質氧化物薄膜,其以氣相成膜法成膜且由元素In、Ga、Zn及O構成,關於氧化物的組成,經過晶化之組成為InGaO3 (ZnO)m (m為小於6的自然數),將不添加雜質離子而電子遷移率超過1cm2 /(V·秒)並且電子載體濃度為1016 /cm3 以下之半絕緣性之透明半絕緣性非晶質氧化物薄膜設為TFT的通道層。 [先行技術文獻] [專利文獻] 專利文獻1:日本專利公開2010-219538號公報 [發明所欲解決之問題] 如前述,IGZO作為顯示器用TFT的通道材料有效,但有待於改進由氧缺損引起之缺陷所造成之TFT特性、尤其閾值電壓的應力施加時之穩定性。尤其,行動電子器件以在室外使用作為前提,因此要求可應對太陽光照射、溫度上升等之容易受應力的使用狀況,又,引起因長時間連續運行而導致基於背光之光應力的累積之問題。
本發明係為了應付該種問題而提出者。亦即,本發明的課題為,提高具備氧化物半導體的活性層區域之氧化物半導體裝置中應力施加時的穩定性。 [解決問題之技術手段] 為了解決該種課題,基於本發明之氧化物半導體裝置係具備以下結構者。 一種氧化物半導體裝置,其具備銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體的活性層區域,其特徵為,具備在以數量密度計為1×1016 ~1×1020 cm-3 的範圍內含有選自第4族元素的鈦(Ti)、鋯(Zr)、鉿(Hf)或第14族元素的碳(C)、矽(Si)、鍺(Ge)、錫(Sn)之元素之前述活性層區域。
以下,參閱圖式對本發明的實施形態進行說明。圖1表示作為本發明的實施形態之氧化物半導體裝置之TFT的結構例。TFT1中,在玻璃基板10上形成有閘極端子11,其以覆蓋該閘極端子11之方式形成有閘極絕緣膜12,在閘極絕緣膜12上形成有通道層13、與通道層接觸之源極端子14及汲極端子15。又,以覆蓋通道層13、源極端子14及汲極端子15之方式形成有鈍化膜16。 關於各端子的材料,例如閘極端子11、源極端子14、汲極端子15由TiN構成,閘極絕緣膜12及鈍化膜16由SiO2 構成。而且,作為活性層區域之通道層13如後述由植入了特定元素之In、Ga、Zn的氧化物半導體(IGZO)構成。該TFT1具有對閘極端子11施加電壓以控制在通道層13流動之電流,並且切換極端子14與汲極端子15之間的電流之功能。 植入於通道層13之元素為第4族元素Ti、Zr、Hf或第14族元素C、Si、Ge、Sn。以下,以植入Si之情況為例進行說明,但只要係前述之各元素,則能夠獲得相同的效果。在此,元素植入量係對氧化物半導體植入使塊狀材料以外的材料起到雜質的功能之程度的量者,藉此,能夠改善由氧缺損引起之缺陷所導致之TFT特性,尤其閾值電壓的穩定性。較佳的元素植入量以數量密度計為1×1016 ~1×1020 cm-3 的範圍。 以下,示出獲得圖1所示之結構的TFT1之具體的製程例(第1實施例)。首先,在玻璃基板10上藉由濺射成膜150nm左右的TiN,並藉由光微影法和蝕刻進行圖案形成,藉此形成閘極端子11。閘極端子11的材料不限於TiN,亦可以係Al、Ti、Mo、W等。 接著,藉由電漿CVD(氣體SiH4 、O2 、Ar)成膜SiO2 ,並形成閘極絕緣膜12。閘極絕緣膜12的材料不限於SiO2 ,亦可以係矽氮化膜和Al2 O3 等。 之後,使用IGZO(In:Ga:Zn=1:1:1)的靶,藉由濺射成膜通道層13。作為成膜條件的一例,將膜厚設定為50nm,並在Ar/O2 氣氛下將壓力設為5mTorr,將O2 分壓設為16%。在此,成膜中例如能夠使用旋轉磁鐵濺射裝置。通道層13中之IGZO的元素比率並不限定於前述之比率(In:Ga:Zn=1:1:1)。 另外,前述之O2 分壓16%係藉由之後所進行之水蒸氣氣氛的400℃退火,氧缺損量成為1×1017 cm-3 以下之條件。另一方面,不進行元素植入之以往的IGZO膜(通道層)中,以O2 分壓2%成膜。該情況下,400℃的退火後的氧缺損量成為1×1018 cm-3 左右。 前述之成膜之後,對IGZO的通道層13使用離子植入機植入Si。關於植入條件,作為一例將Si+ 離子在能量40keV下設為劑量1×1013 cm-2 。藉此,Si原子以1×1018 cm-3 的密度植入於IGZO膜。Si原子在IGZO中的密度為1×1016 ~1×1020 cm-3 ,1×1017 ~1×1019 cm-3 為較佳。 植入Si之後,在水分氣氛(H2 O/O2 =100/900sccm)、400℃下進行1小時退火。退火溫度不限於400℃,可以為300℃~800℃,350℃~500℃為較佳。又,在此,退火不限於水分氣氛,亦可以係氧氣氛。 植入有Si之IGZO膜在前述之退火之後,藉由光微影法和蝕刻而進行圖案形成,從而形成島狀的通道層13。 之後,將成為源極端子14和汲極端子15之TiN例如成膜150nm,並藉由光微影法和蝕刻形成源極端子14和汲極端子15。源極端子14和汲極端子15的材料不限於Ti,亦可以係Al、Ti、Mo、W等。之後,將成為鈍化膜16之SiO2 藉由電漿CVD等成膜,之後,藉由光微影法和蝕刻以實現對各端子(源極端子14、汲極端子15、閘極端子11)的電接觸的方式形成連接端子。 藉由試驗確認到,如此獲得之TFT1(參閱圖1)對負偏壓/光應力的連續施加顯示出穩定的TFT特性。關於試驗條件,器件尺寸為通道長度:40μm、通道寬度:20μm,作為應力條件,對閘極電壓施加-20V,在氣氛溫度60℃下進行了基於白色LED之光照射(30,000lx)。 圖2表示施加前述之應力時的TFT1的閾值電壓的經時變化(ΔVT (V))。如圖2所示,確認到與具備未植入Si離子的IGZO膜的通道層之TFT相比,具備植入有Si離子之IGZO膜的通道層13之TFT1的閾值電壓的經時變化(ΔVT (V))更少。 該種試驗結果表示,在活性層區域的IGZO膜植入規定量的Si,藉此TFT動作的穩定性提高。出現該種結果的原因不在於由氧缺損引起之載波,而在於Si起到摻雜劑的作用,且供給作為載波之電子,並且還在於因氧缺損形成之IGZO的帶隙內之較深的準位的捕集量減少。 接著,對其他製程例(第2實施例)進行說明。該例中,進行前述之製程例(第1實施例)中之水分氣氛下的退火之前,進行了基於波長400nm以下的XeF雷射之局部雷射退火。其他製程與第1實施例相同。 雷射退火中之雷射能量密度設為一次照射下150mJ/cm2 ,並將此重疊,藉此進行了退火。關於退火之區域,設為60μm×60μm,並以包括成為TFT的通道層13之活性層區域之方式進行了退火。在雷射照射的對位中,使用了閘極端子11的圖案。另外,在製作頂閘極TFT時,無法將閘極端子11使用在對位中,但自如地形成任意的對位圖案,藉此能夠在活性層區域精確地實施局部退火。 圖3係將依據在前述的製程例中製作之TFT的傳遞特性(汲極電流的閘極電壓依存性)求出之閾值電壓附近的磁滯電壓標繪到XeF雷射退火的shot(發射)次數上之曲線圖。圖3中,示出沒有Si離子植入之情況和經Si離子植入之情況。 曲線圖縱軸的磁滯電壓(V)係將閘極電壓從負到正掃描之情況的電壓特性與從正至負掃描而求出之電壓特性的偏差,具體而言,作為依據兩者的電壓特性求出之閾值電壓之差而進行了評價。 如從圖3所知,能夠確認到藉由導入XeF雷射的局部退火,將IGZO使用於活性層區域之TFT的磁滯電壓減少,TFT的穩定性提高之情況。若在IGZO膜中存在例如捕獲電子的捕集準位,則磁滯電壓增加,且導致成為不穩定的器件,但認為在IGZO的活性層區域植入Si而進行雷射退火,藉此如捕獲電子的捕集準位變少。 如以上說明,若依本發明的實施形態之氧化物半導體裝置及其製造方法,則能夠提高施加應力時的穩定性,且能夠提高在室外使用和長時間使用等情況下的耐久性。又,藉由追加對活性層區域的雷射退火,能夠獲得高穩定性的器件。
1‧‧‧TFT
10‧‧‧玻璃基板
11‧‧‧閘極端子
12‧‧‧閘極絕緣膜
13‧‧‧通道層
14‧‧‧源極端子
15‧‧‧汲極端子
16‧‧‧鈍化膜
圖1係表示TFT的結構例之說明圖。 圖2係表示具備經Si離子植入之IGZO活性層區域之TFT具有施加應力時的穩定性之曲線圖。 圖3係表示對經Si離子植入之IGZO活性層區域進行雷射退火,藉此能夠減少TFT的磁滯電壓之曲線圖。

Claims (3)

  1. 一種氧化物半導體裝置,其特徵在於:其係具有由銦(In)、鎵(Ga)、鋅(Zn)之氧化物半導體構成之活性層區域者,並且該氧化物半導體裝置具備在以數量密度計為1×1016 ~1×1020 cm-3 之範圍內含有選自第4族元素之鈦(Ti)、鋯(Zr)、鉿(Hf)或第14族元素之碳(C)、矽(Si)、鍺(Ge)、錫(Sn)中之元素的上述活性層區域。
  2. 如請求項1之氧化物半導體裝置,其中上述活性層區域係照射波長400nm以下之雷射而進行退火之區域。
  3. 一種氧化物半導體裝置之製造方法,其特徵在於:該氧化物半導體具有由銦(In)、鎵(Ga)、鋅(Zn)之氧化物半導體構成之活性層區域,並且該製造方法具有如下製程: 對上述活性層區域於以數量密度計為1×1016 ~1×1020 cm-3 之範圍內植入選自第4族元素之鈦(Ti)、鋯(Zr)、鉿(Hf)或第14族元素之碳(C)、矽(Si)、鍺(Ge)、錫(Sn)中之元素之離子;及 對植入離子後之上述活性層區域照射波長400 nm以下之雷射而進行退火。
TW106135273A 2016-10-21 2017-10-16 氧化物半導體裝置及其製造方法 TW201820423A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-206647 2016-10-21
JP2016206647A JP2018067672A (ja) 2016-10-21 2016-10-21 酸化物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201820423A true TW201820423A (zh) 2018-06-01

Family

ID=62019070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135273A TW201820423A (zh) 2016-10-21 2017-10-16 氧化物半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US10896978B2 (zh)
JP (1) JP2018067672A (zh)
KR (1) KR20190062397A (zh)
CN (1) CN109716532A (zh)
TW (1) TW201820423A (zh)
WO (1) WO2018074083A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809271B (zh) * 2019-06-28 2023-07-21 日商愛發科股份有限公司 濺鍍靶、氧化物半導體薄膜以及濺鍍靶的製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112119500B (zh) * 2018-05-21 2025-06-17 索尼公司 固态摄像元件及其制造方法
KR102478014B1 (ko) * 2018-06-21 2022-12-15 가부시키가이샤 아루박 산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟
JP7230743B2 (ja) 2019-08-27 2023-03-01 株式会社デンソー 半導体装置の製造方法
US11430898B2 (en) * 2020-03-13 2022-08-30 Applied Materials, Inc. Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
WO2010113376A1 (ja) * 2009-03-31 2010-10-07 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
CN102163625A (zh) * 2011-03-17 2011-08-24 复旦大学 用于氧化物薄膜晶体管的半导体层材料铟锌钛氧化物
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
JP5912444B2 (ja) * 2011-11-18 2016-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
CN110676303A (zh) * 2014-07-22 2020-01-10 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809271B (zh) * 2019-06-28 2023-07-21 日商愛發科股份有限公司 濺鍍靶、氧化物半導體薄膜以及濺鍍靶的製造方法
US12012650B2 (en) 2019-06-28 2024-06-18 Ulvac, Inc. Sputtering target and method of producing sputtering target

Also Published As

Publication number Publication date
CN109716532A (zh) 2019-05-03
US10896978B2 (en) 2021-01-19
US20190288115A1 (en) 2019-09-19
JP2018067672A (ja) 2018-04-26
KR20190062397A (ko) 2019-06-05
WO2018074083A1 (ja) 2018-04-26

Similar Documents

Publication Publication Date Title
US8101949B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
KR101270174B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US8513720B2 (en) Metal oxide semiconductor thin film transistors
US11011534B2 (en) Multi-level cell thin-film transistor memory and method of fabricating the same
TW201820423A (zh) 氧化物半導體裝置及其製造方法
JP7119350B2 (ja) 縦型GaN系半導体装置の製造方法および縦型GaN系半導体装置
US9773921B2 (en) Combo amorphous and LTPS transistors
CN105938800A (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN110581071A (zh) 一种降低沟槽型dmos生产成本的方法
CN106898644A (zh) 高击穿电压场效应晶体管及其制作方法
TW201906175A (zh) 薄膜電晶體
TW200531287A (en) Semiconductor device
CN118198140A (zh) 薄膜晶体管及其制作方法
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法
Le et al. Indium–tin–oxide thin-film transistors with in situ anodized Ta 2 O 5 passivation layer
CN104183649A (zh) 一种阈值电压可调的薄膜晶体管
KR101488623B1 (ko) 산화물 박막 트랜지스터 제조방법
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
CN104183650A (zh) 一种氧化物半导体薄膜晶体管
JP7464864B2 (ja) 固定電荷制御方法及び薄膜トランジスタの製造方法
CN108091572A (zh) 薄膜晶体管的制作方法及薄膜晶体管
KR101303428B1 (ko) 산화물 박막트랜지스터 소자 및 그의 제조방법
KR102571072B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP2025516865A (ja) 金属酸化物薄膜トランジスタの再生アニール