[go: up one dir, main page]

TW201631668A - 用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法 - Google Patents

用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法 Download PDF

Info

Publication number
TW201631668A
TW201631668A TW104126394A TW104126394A TW201631668A TW 201631668 A TW201631668 A TW 201631668A TW 104126394 A TW104126394 A TW 104126394A TW 104126394 A TW104126394 A TW 104126394A TW 201631668 A TW201631668 A TW 201631668A
Authority
TW
Taiwan
Prior art keywords
indium
gallium arsenide
active channel
forming
arsenide
Prior art date
Application number
TW104126394A
Other languages
English (en)
Other versions
TWI665736B (zh
Inventor
葛蘭 葛雷斯
錢德拉 莫哈帕拉
安拿 莫希
塔何 甘尼
吉伯特 狄威
威利 瑞奇曼第
馬修 梅茲
傑克 卡瓦萊羅斯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201631668A publication Critical patent/TW201631668A/zh
Application granted granted Critical
Publication of TWI665736B publication Critical patent/TWI665736B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

具有砷化銦鎵主動通道之電晶體裝置及其製造程序能改進製造鰭形主動通道時之載子遷移性，諸如用於三閘極或環繞閘極(GAA)裝置中者。在一實施例中，砷化銦鎵材料可沉積於窄溝槽中，產生具有富含銦表面及富含鎵中央部的鰭部。該些富含銦表面將緊鄰電晶體之閘極氧化層，並相對於傳統均質組成砷化銦鎵主動通道可產生高電子遷移性及改進之開關速度。

Description

用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法
本描述之實施例大體上關於微電子裝置之範疇，更特別地關於在微電子電晶體中形成具有富含銦表面之主動通道以增加載子遷移性。
更高性能、更低成本、增加之積體電路組件微型化、及積體電路之更大封裝密度為製造微電子裝置之微電子產業的持續目標。為達成該些目標，微電子裝置內之電晶體必須縮減尺寸，即變得更小。伴隨電晶體尺寸的縮小，亦存在以設計、使用材料及/或製造程序之改進而驅使其效率改進。該等設計改進包括開發獨特結構，諸如非平面電晶體，包括三閘極電晶體、FinFET、TFETS、奧米加FET、及雙閘電晶體。
102‧‧‧基板
104‧‧‧第一表面
112‧‧‧鰭部
114‧‧‧側壁
116‧‧‧上表面
122‧‧‧隔離結構
124‧‧‧溝槽
126‧‧‧上平面
132‧‧‧成核溝槽
142‧‧‧成核層
144‧‧‧次結構
1451、1452‧‧‧富含銦表面
145c‧‧‧中心區
146‧‧‧主動通道
148‧‧‧部分
150‧‧‧閘
152‧‧‧閘介電層
154‧‧‧閘電極
156‧‧‧閘間隔器
162‧‧‧介電層
166‧‧‧介電材料
168‧‧‧空隙
172‧‧‧閘極氧化層
174‧‧‧閘電極層
200‧‧‧運算裝置
202‧‧‧電路板
204‧‧‧處理器
206‧‧‧通訊晶片
206A‧‧‧第一通訊晶片
206B‧‧‧第二通訊晶片
D、Fd‧‧‧深度
Fh、H‧‧‧高度
I‧‧‧交叉點
Ta、Ts‧‧‧厚度
W‧‧‧寬度
本揭露之標的特別於說明書之結論部分中指出及明顯主張。從下列描述及申請項並結合附圖，本揭露之上述及其他特徵將更全面顯現。應理解的是附圖僅描繪依據本揭露之若干實施例，因此不侷限其範圍。經由使用附圖而將以其餘特異性及細節描述本揭露，使得可更容易確定本揭露之優點，其中：圖1-11為依據本描述之實施例之製造具有富含銦表面之用於非平面電晶體之砷化銦鎵主動通道的斜剖視圖、側截面圖、及圖形描繪。
圖12-18為依據本描述之另一實施例之製造具次結構用於非平面電晶體之砷化銦鎵主動通道的斜剖視圖、側截面圖、及圖形描繪。
圖19-26為依據本描述之實施例之製造非平面電晶體之砷化銦鎵主動通道之絕緣緩衝區的斜剖面及側截面圖。
圖27描繪依據本描述之一實施之運算裝置。
【發明內容及實施方式】
在下列詳細描述中，參照附圖，其藉由描繪顯示可實現主張之標的的特定實施例。充分詳細地描述該些實施例以致能熟悉本技藝之人士實現標的。將理解的是各式實施例儘管不同但不一定互相排斥。例如，文中結合一實施例所描述之特別部件、結構、或特性可於其他實施例內實施而未偏離主張之標的的精神及範圍。本說明書中提及「一實施例」或「實施例」表示結合實施例描述之特 別部件、結構、或特性包括於本描述內所包含之至少一實施中。因此，使用「一實施例」或「在實施例中」用詞不一定指相同實施例。此外，將理解的是每一揭露實施例內之個別元件的位置或配置可加以修改而未偏離主張之標的的精神及範圍。因此，下列詳細描述未採用限制的意義，且標的之範圍僅由申請項所定義及適當解譯，連同賦予申請項之等效論述的完整範圍。在圖中，相似編號係指跨越數圖之相同或類似元件或功能性，且其中所描繪元件不一定依相互比例，而是個別元件可放大或縮小以便更易於理解本描述上下文中之元件。
如文中所使用之「之上」、「至」、「之間」及「上」用詞可指一層相對於其他層之相對位置。另一層「之上」或「上」之一層或結合至另一層之一層可與其他層直接接觸，或可具有一或更多中介層。多層「之間」之一層可與多層直接接觸，或可具有一或更多中介層。
如熟悉本技藝之人士所知，相對於微電子電晶體製造中共同使用之傳統矽材料，III-V族材料可具有更高電子遷移性，因此具有積體電路製造中高性能電晶體使用之電位。本描述之實施例相關於砷化銦鎵主動通道及其製造程序，當製造鰭形主動通道時，諸如三閘極或環繞閘極(GAA)裝置中所使用者，致能改進之載子遷移性。在一實施例中，砷化銦鎵材料可沉積於窄溝槽中，可導致鰭部具有富含銦表面及富含鎵中央部。該些富含銦表面將 緊鄰電晶體之閘極氧化層，並將導致相對於傳統均質組成砷化銦鎵主動通道之高電子遷移性及改進之切換速度。在其他實施例中，可形成次結構以使狀態洩漏逐步變少。
如圖1中所示，至少一鰭部112可形成於基板102上，其中，鰭部112可包括相對側壁114，從基板102之第一表面104延伸並終止於上表面116。為求簡潔，圖1中僅描繪二鰭部112；然而，應理解的是可製造任何適當數量鰭部112。在一實施例中，可於基板102上圖案化蝕刻遮罩(未顯示)，接著蝕刻基板102，其中，如熟悉本技藝之人士將理解，由蝕刻遮罩(未顯示)保護之基板102部分成為鰭部112，且之後可移除蝕刻遮罩(未顯示)。在本揭露之實施例中，基板102及鰭部112可為任何適當材料，包括但不侷限於含矽材料，諸如單晶矽。然而，基板102及鰭部112不一定需從含矽材料製造，並可為本技藝中已知之其他類型材料。在進一步實施例中，基板102可包含絕緣體上矽(SOI)基板、矽架空(silicon-on-nothing；SON)、鍺基板、絕緣體上鍺(GeOI)基板、或鍺架空(Germanium-on-nothing；GeON)。
如圖2中所示，可藉由任何適當沉積程序於基板102及鰭部112之上沉積介電材料，並可平面化介電材料以曝露鰭部上表面116，藉以形成隔離結構122，已知為淺溝槽隔離結構，緊鄰相對鰭部側壁114。可從任何適當介電材料形成隔離結構122，包括但不侷限於二氧化 矽(SiO2)。
如圖3中所示，可移除鰭部112，藉以形成溝槽124。可藉由任何已知蝕刻技術移除鰭部112，包括但不侷限於乾式蝕刻、濕式蝕刻、或其組合。在一實施例中，在移除鰭部112期間或之後可形成每一溝槽124之一部分而延伸進入基板102。此部分溝槽124以下將稱為成核溝槽132。在一實施例中，成核溝槽132可具有(111)琢面，如將討論的，其可促進III-V族材料之生長。應理解的是，可利用成核溝槽132之替代幾何圖形。
如圖4中所示，成核層142可形成於成核溝槽132中。成核層142可藉由任何形成程序形成並可為任何適當材料，諸如III-V族磊晶材料，包括但不侷限於磷化銦、磷化鎵、砷化鎵等。成核層142可為摻雜或未摻雜，並可藉由磊晶沉積形成。
如圖5中所示，砷化銦鎵主動通道146可形成或生長於成核層142上。在若干實施例中，化學氣相沉積(CVD)程序或其他適當沉積技術可用於沉積或形成主動通道146。例如，可由CVD、快速熱CVD(RT-CVD)、低壓CVD(LP-CVD)、超高真空CVD(UHV-CVD)、或氣體源分子束外延(GS-MBE)工具使用銦、鎵、及砷及/或其先質實施沉積。在一特定該範例實施例中，主動通道146可為未摻雜砷化銦鎵，成核層142及摻雜次結構144可為磷化銦。在任何該等實施例中，可存在具諸如氫、氮、或稀有氣體之載送氣體之先質起泡器(例 如先質可稀釋約0.1-20%濃度，其餘部分為載送氣體)。在若干範例狀況下，可存在諸如三甲基銦之銦先質、諸如三甲基鎵之鎵先質、及/或諸如砷或叔丁基砷之砷先質。亦可存在蝕刻劑氣體，例如鹵素氣體，諸如氯化氫(HCl)、氯(Cl)或溴化氫(HBr)。砷化銦鎵主動通道146之基本沉積可使用例如約300℃及650℃之間，或在更特定範例之約400℃及600℃之間之沉積溫度，及例如約1托至760托之反應器壓力的廣泛條件下。每一載子及蝕刻劑可具有約10及300SCCM之間之流速(典型地需要不超過100SCCM之流速，但若干實施例適於更高流速)。在一特定範例實施例中，主動通道146之沉積可以約100及1000SCCM間之流速實施。
砷化銦鎵主動通道146之形成可發生於相對窄溝槽124中。在一實施例中，窄溝槽124可具有約50至500nm之高度H(詳圖3)及小於約25nm(較佳地小於約10nm)之寬度W(詳圖3)。
如仍圖5中進一步顯示，砷化銦鎵主動通道146之部分148可於溝槽124外延伸(詳圖3)，特別是當利用磊晶生長程序時。因而，如圖6中所示，諸如藉由化學機械拋光可移除砷化銦鎵主動通道146之部分148。
如圖7中所示，本描述之程序導致富含銦材料形成於鄰近隔離結構122之砷化銦鎵主動通道146之相對側壁表面上，藉以形成富含銦表面1451及1452。在一實施例中，富含銦表面1451及1452實質上垂直於基板第 一表面104。圖7中描繪銦之分佈，其中銦濃度愈高具有愈黑陰影。圖8中圖形地描繪銦分佈，其中x軸為從砷化銦鎵主動通道146之一富含銦表面1451至相對富含銦表面1452之距離，y軸為跨越x軸距離(奈米)之銦(短劃線)、鎵(虛線)、及砷(實線)之濃度百分比。如可在圖7及8中所見，「富含銦」用詞為高於砷化銦鎵主動通道146中銦平均量之銦含量。約在一富含銦表面1451及相對富含銦表面1452間之中線的中心區145c可為相對於砷化銦鎵主動通道146中鎵平均量之「富含鎵」。
基於以上討論之沉積條件，砷化銦鎵主動通道146可於窄溝槽124中生長(詳圖3)，使得生長表面以自組裝方式琢面為具{111}平面之長「屋形」頂部表面或「細長屋形生長」(詳圖5中截面)。如熟悉本技藝之人士將理解，描述之程序條件有益於產生此琢面生長，其允許充分吸附原子遷移，藉以達成此低能量狀態表面形狀。在自然趨勢方面，鎵優先結合於砷化銦鎵主動通道146之頂點150(詳圖5)，例如長中心區145c(詳圖7)，同時銦將優先結合於邊緣，例如富含銦表面1451及1452，已發現結合鎵之能量與結合銦之能量不同。具體地，可調整溫度及先質流以使屋頂結構之銳度最大，即砷化銦鎵主動通道146之部分148(詳圖5)，其向溝槽124外延伸(詳圖3)，因此達成圖7及8中所示之濃度設定。對諸如以例如約580℃之更高溫度獲得之弱琢面生長條件及高金屬物種先質通量而言，影響可侷限於寬溝 槽，諸如約30nm。藉由將處理溫度減少至520℃，例如及/或金屬物種先質通量，可改進琢面且影響可延伸至例如15nm之窄溝槽。咸信影響可驅動至10nm以下之溝槽。
如圖9中所示，隔離結構122可藉由諸如蝕刻程序而凹入，使得至少一部分砷化銦鎵主動通道146於隔離結構122之上平面126之上延伸。
如圖10中所示，至少一閘150可形成在於隔離結構122之上延伸之砷化銦鎵主動通道146之部分之上。如熟悉本技藝之人士將理解，藉由第一閘或最後閘程序流程，於鄰近鰭部上表面116或其上及鄰近橫向相對鰭部側壁114對或其上形成閘介電層152，及於鄰近閘介電層152或其上形成閘電極154，可製造閘150。
可從任何熟知閘介電材料形成閘介電層152，包括但不侷限於二氧化矽(SiO2)、氮氧化矽(SiOxNy)、氮化矽(Si3N4)，及高k介電材料，諸如氧化鉿、氧化鉿矽、氧化鑭、鋁酸鑭、氧化鋯、氧化鋯矽、氧化鉭、二氧化鈦、鈦酸鍶鋇、鈦酸鋇、鈦酸鍶、三氧化釔、氧化鋁、氧化鉛鈧鉭、及鈮酸鉛鋅。如熟悉本技藝之人士將理解，可藉由熟知技術形成閘介電層152，諸如藉由沉積閘電極材料，諸如化學氣相沉積(「CVD」)、物理氣相沉積(「PVD」)、原子層沉積(「ALD」)，接著以熟知微影及蝕刻技術圖案化閘電極材料。
可以任何適當閘電極材料形成閘電極154。在本揭露之實施例中，可從下列材料形成閘電極154，包括但不侷限於多晶矽、鎢、釕、鈀、鉑、鈷、鎳、鉿、鋯、鈦、鉭、鋁、碳化鈦、碳化鋯、碳化鉭、碳化鉿、碳化鋁、其他金屬碳化物、金屬氮化物、及金屬氧化物。如熟悉本技藝之人士將理解，可藉由熟知技術形成閘電極154，諸如藉由毯覆式沉積閘電極材料，接著以熟知微影及蝕刻技術圖案化閘電極材料。
如熟悉本技藝之人士將理解，在微電子電晶體之作業中，載子於最靠近閘極氧化層之主動通道的表面區中行進。此外，熟悉本技藝之人士將理解，富含銦之砷化銦鎵主動通道相對於富含鎵之砷化銦鎵主動通道具有更低帶隙及更高遷移性。因而，緊鄰閘極氧化層152(詳圖10)之具有富含銦表面1451及1452(詳圖7)將導致高電子遷移性及靜電，開啟及關閉電晶體之能力將較佳，即更快切換及較少關閉狀態洩漏。因為銦濃度對於晶格常數具有強擴大效果，具有具富含銦表面1451及1452之砷化銦鎵主動通道146較具有同樣高銦含量之砷化銦鎵主動通道有利。因而，當銦增加超越臨界極限時，失配位錯及其他平面及點缺陷之密度增加。如將理解的，該些缺陷在載子遷移性或捕獲及移動電荷方面與電晶體並不相容。因而，藉由具有以位於表面1451、1452之富含銦區域分級的銦含量，本描述之實施例將導致較等效均勻濃度設定裝置更低缺陷密度。
如圖11中所示，閘間隔器156可以熟知沉積及蝕刻技術於閘電極154上沉積及圖案化。可從任何適當介電材料形成閘間隔器156，包括但不侷限於二氧化矽、氮化矽等。
應理解的是可於閘150之相對側上砷化銦鎵主動通道146中形成源極區及汲極區(未顯示)，或可於閘150之相對側上及於其中形成之源極區及汲極區移除部分砷化銦鎵主動通道146。可以相同導電性類型形成源極區及汲極區，諸如p型導電性。在本揭露之實施例的若干實施中，源極區及汲極區可具有實質上相同摻雜濃度及狀態，同時在其他實施中可改變。應理解的是僅顯示n-MOS，p-MOS區將分別圖案化及處理。
在本描述之其他實施例中，例如緩衝器之次結構可形成於砷化銦鎵主動通道及基板之間。可製造次結構使得經由結構之源極至汲極洩漏低於主動通道。在一實施例中，次結構可包含高帶隙III-V材料，其可具有所欲傳導帶偏移，使得可阻止洩漏而對於主動通道內之電子遷移性不具有顯著影響。在仍其他實施例中，次結構可包含低帶隙III-V材料或高帶隙III-V材料，其摻雜p型摻雜劑。為本描述之目的，低帶隙材料可定義為具有小於矽之帶隙的材料，高帶隙材料可定義為具有大於矽之帶隙的材料。
從圖4開始，如圖12中所示，次結構144可形成於溝槽124內之成核層142上(詳圖3)。次結構 144可藉由任何已知形成程序形成。在本描述之一實施例中，次結構可為高帶隙III-V材料，包括但不侷限於砷化銦鋁、磷化銦、磷化鎵、砷化鎵、銻化鎵砷、銻化鋁砷、砷化銦鋁鎵、磷化銦鋁鎵、砷化鋁鎵等。
可選擇用於次結構144之高帶隙材料以具有具砷化銦鎵主動通道146之所欲傳導帶偏移，其將有效排除來自次結構144之電子，藉以減少洩漏。此外，成核層142、次結構144、及主動通道146之形成發生於相對窄溝槽124中。在一實施例中，窄溝槽124可具有約50至500nm之高度H(詳圖3)，及小於約50nm(較佳地小於30nm)之寬度W(詳圖3)。如熟悉本技藝之人士將理解，基板102及成核層142/次結構144間之晶格錯位可大於允許實質上缺陷免於形成者，因為可形成成核層142/次結構144而具有充分深度D以捕獲缺陷，諸如堆疊錯誤、錯位等，遠離砷化銦鎵主動通道146。因而，主動通道146之電子遷移性可免於顯著受損。雖然砷化銦鎵主動通道146未達成遷移性之理論最大值，然而相對於基於矽之n-MOS電晶體，其提供引人注目的性能優點。在一實施例中，次結構144可具有大於約50nm之深度D(例如基板102及砷化銦鎵主動通道146間之距離)及小於約25nm之寬度(即溝槽寬度W)。高帶隙材料可為摻雜或未摻雜。在摻雜實施例中，高帶隙材料可摻雜諸如p型摻雜劑之摻雜劑，包括但不侷限於鎂、鋅、碳、鈹等。如熟悉本技藝之人士將理解，對於減少洩漏而言，該等高帶隙 材料及摻雜劑之組合較僅摻雜劑更有效，只要製造程序導致可接受之低結晶濃度。
在本描述之另一實施例中，可從低帶隙材料製造次結構144，包括但不侷限於砷化銦鎵、砷化鎵、磷化銦等，其摻雜諸如p型摻雜劑之摻雜劑，包括但不侷限於鎂、鋅、碳、鈹等。在本描述之一實施例中，摻雜劑濃度可為約1E17-1E19原子/cm3之間。在一實施例中，摻雜次結構144可與成核層142為相同材料，使得少或無晶格缺陷發生。如熟悉本技藝之人士將理解，在其他實施例中，成核層142可分為次結構144，或其材料組成可逐一介入濃度。
在若干範例實施例中，次結構144可磊晶沉積。依據若干特定範例實施例，摻雜次結構144(詳圖5)之厚度Ts(詳圖5)及主動通道146之厚度Ta可介於例如500至5000Å，儘管其他實施例可具有其他層厚度，如鑑於本揭露將顯而易見的。特別溝槽填滿實施例將處於此厚度範圍，同時毯覆式沉積及後續圖案化實施例可具有高達100倍之厚度值。在若干實施例中，化學氣相沉積(CVD)程序或其他適當沉積技術可用於形成次結構144。例如，可由CVD、快速熱CVD(RT-CVD)、低壓CVD(LP-CVD)、超高真空CVD(UHV-CVD)、或氣體源分子束外延(GS-MBE)工具使用III-V材料複合物實施沉積，諸如銦、鋁、砷、磷、鎵、銻、及/或其先質之組合。在一範例實施例中，次結構144可為摻雜鋅之砷化 鎵，以提供高達約1E19原子/cm3之鋅濃度，此可導致約5E-3 Ohm-cm之電阻係數(或200 Mho/cm之相應導電性)。在任何該等實施例中，可存在具載送氣體之先質起泡器，諸如氫、氮、或稀有氣體(例如先質可以約0.1-20%濃度稀釋，其餘部分為載送氣體)。在若干範例狀況下，可存在諸如砷或叔丁基砷之砷先質、諸如叔丁基磷之磷先質、諸如三甲基鎵之鎵先質、及/或諸如三甲基銦之銦先質。亦可存在蝕刻劑氣體，例如鹵素氣體，諸如氯化氫(HCl)、氯(Cl)、或溴化氫(HBr)。次結構144之基本沉積可使用例如約300℃及650℃之間，或在更特定範例之約400℃及500℃之間之沉積溫度，及例如約1托至760托之反應器壓力的廣泛條件下。每一載子及蝕刻劑可具有約10及300SCCM之間之流速(典型地需要不超過100SCCM之流速，但若干實施例適於更高流速)。在一特定範例實施例中，次結構144之沉積可以約100及1000SCCM間之流速實施。對鋅之原位摻雜而言，可使用例如使用二乙基鋅(DEZ)之起泡器源(例如經由液體DEZ之氫氣泡，流速約10及100SCCM之間)。
如圖12中進一步所示，砷化銦鎵主動通道146可以先前關於圖4討論之方式形成於溝槽124(詳圖3)內之次結構144上。
成核層142、次結構144、及主動通道146之形成可發生於相對窄溝槽124中。在一實施例中，窄溝槽124可具有約50至500nm之高度H(詳圖3)及小於約 25nm(較佳地小於約10nm)之寬度W(詳圖3)。在一實施例中，摻雜次結構144可具有大於約50之深度D(例如基板102及主動通道146間之距離)及小於約25nm之寬度(即溝槽寬度W)。
當形成摻雜次結構144時，應以相對低溫度(例如低熱積存)實施後續形成砷化銦鎵主動通道146之製造程序，以避免來自摻雜次結構144之摻雜劑原子擴散進入主動通道146並影響其電子遷移性。然而，如熟悉本技藝之人士將理解，p型摻雜劑從摻雜次結構144輕微擴散(遠低於約1E17原子/cm3)進入主動通道146並非問題，因為其沉積條件可為輕微n型，因而可需輕微p型反摻雜進行補償。
如仍圖12中進一步所示，砷化銦鎵主動通道146之部分148可於溝槽(詳圖3)外延伸，特別是當利用磊晶生長程序時。因而，如圖13中所示，砷化銦鎵主動通道146之部分148可藉由諸如化學機械拋光移除。
如圖14中所示，本描述之程序導致銦朝鄰近隔離結構122之砷化銦鎵主動通道146之相對側壁表面移動，藉以形成富含銦表面1451及1452。在一實施例中，富含銦表面1451及1452實質上垂直於基板第一表面104。圖14中描繪銦之分佈，且銦具有暗陰影。圖15中圖形描繪銦分佈，且x軸為從砷化銦鎵主動通道146之一富含銦表面1451至相對富含銦表面1452之距離，及y軸為跨越x軸距離(奈米)之銦(短劃線)及鎵(虛線)之 濃度百分比。為求簡潔，砷之線未顯示，因為它在裝置的每一點均為約50%。如在圖14及15中可見，「富含銦」用詞為高於砷化銦鎵主動通道146中銦平均量之銦含量。約在一富含銦表面1451及相對富含銦表面1452間之中線的中心區145c可為相對於砷化銦鎵主動通道146中鎵平均量之「富含鎵」。
如圖16中所示，隔離結構122可藉由諸如蝕刻程序而凹入，使得至少一部分砷化銦鎵主動通道146於隔離結構122之上平面126之上延伸。在一實施例中，沿隔離結構上平面126延伸之砷化銦鎵主動通道146的高度Fh可為約45nm。相對於隔離結構上平面126，砷化銦鎵主動通道146及次結構144間之交叉點I可發生於深度Fd。在實施例中，交叉點I可略高或略低於隔離結構上平面126，諸如之上或之下約10nm。
如圖17中所示，至少一閘150可形成在於隔離結構122之上延伸之砷化銦鎵主動通道146之部分之上。如熟悉本技藝之人士將理解，藉由第一閘或最後閘程序流程，於鄰近鰭部上表面116或其上及鄰近橫向相對鰭部側壁114對或其上形成閘介電層152，及於鄰近閘介電層152或其上形成閘電極154，可製造閘150。如圖18中所示，閘間隔器156可以熟知沉積及蝕刻技術於閘電極154上沉積及圖案化。
應理解的是可於閘150之相對側上砷化銦鎵主動通道146中形成源極區及汲極區(未顯示)，或可於 閘150之相對側上及於其中形成之源極區及汲極區移除部分砷化銦鎵主動通道146。可以相同導電性類型形成源極區及汲極區，諸如p型導電性。在本揭露之實施例的若干實施中，源極區及汲極區可具有實質上相同摻雜濃度及狀態，同時在其他實施中可改變。應理解的是僅顯示n-MOS，p-MOS區將分別圖案化及處理。
圖19-26描繪本描述之其餘實施例。從圖18開始，可接著實施置換閘程序，其中，可從犧牲材料形成閘介電152及閘電極154。如圖19中所示，介電層162可沉積於圖18之結構上，經平面化以曝露犧牲閘電極154。如圖20及21中所示(僅基於所示截面結構，沿圖20之線21-21的截面圖)，可移除犧牲閘電極154及閘介電152以曝露形成曝露之主動通道區146之閘間隔器156之剩餘部分間之砷化銦鎵主動通道146。
如圖22中所示，隔離結構122可藉由諸如蝕刻而凹入曝露之砷化銦鎵主動通道區146內以曝露一部分摻雜次結構144，使得選擇蝕刻(例如濕式蝕刻、乾式蝕刻、其或組合)可滲透進入摻雜次結構144，並如圖23中所示予以移除，包括成核層142。
如圖24中所示，可沉積介電材料166以填充為次結構144(詳圖22)及成核層142(詳圖22)移除所剩下之空間，或形成空隙168，如圖25中所示。之後，如熟悉本技藝之人士將理解，可依循已知處理流程形成電晶體之其餘組件，諸如三閘極處理流程。在另一實施例 中，如圖26中所示，可形成閘極氧化層172以圍繞曝露之主動通道146，及可形成閘電極層174以圍繞閘極氧化層172，並如熟悉本技藝之人士亦將理解，可依循已知環繞閘極處理流程於單一或多線組態形成電晶體之其餘組件。
圖27描繪依據本描述之一實施之運算裝置200。運算裝置200容納電路板202。電路板202可包括若干組件，包括但不侷限於處理器204及至少一通訊晶片206A、206B。處理器204可實體及電耦接至電路板202。在若干實施中，至少一通訊晶片206A、206B亦可實體及電耦接至電路板202。在進一步實施中，通訊晶片206A、206B可為處理器204之一部分。
依據其應用，運算裝置200可包括可或不可實體及電耦接至電路板202之其他組件。該些其他組件可包括但不侷限於揮發性記憶體(例如DRAM)、非揮發性記憶體(例如ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、及大量儲存裝置(諸如硬碟、光碟(CD)、數位影音光碟(DVD)等)。
通訊晶片206A、206B致能無線通訊用於將資料轉移至及自運算裝置200。「無線」用詞及其衍生字可 用以描述電路、裝置、系統、方法、技術、通訊通道等，可經由使用調變電磁輻射通過非固態媒體而傳遞資料。該用詞並非暗示相關裝置不包含任何線路，儘管在若干實施例中可能不包含任何線路。通訊晶片206可實施若干無線標準或協定之任一者，包括但不侷限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物、以及指配予3G、4G、5G及更先進者之任何其他無線協定。運算裝置200可包括複數通訊晶片206A、206B。例如第一通訊晶片206A可專用於短距離無線通訊，諸如Wi-Fi及藍牙，及第二通訊晶片206B可專用於長距離無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
運算裝置200之處理器204可包括微電子電晶體，如以上所描述。「處理器」用詞可指處理來自暫存器及/或記憶體之電子資料而將電子資料轉換為可儲存於暫存器及/或記憶體之其他電子資料的任何裝置或部分裝置。此外，通訊晶片206A、206B可包括如以上所描述製造之微電子電晶體。
在各式實施中，運算裝置200可為膝上型電腦、輕省筆電、筆記型電腦、超筆電、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、 娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步實施中，運算裝置200可為處理資料之任何其他電子裝置。
應理解的是本描述之標的不一定侷限於圖1-27中所描繪之特定應用。如熟悉本技藝之人士將理解，標的可施加於其他微電子裝置及裝配應用，以及其他適當電晶體應用。
下列範例關於進一步實施例，其中，範例1為一種微電子結構，具有砷化銦鎵主動通道，其中，該砷化銦鎵主動通道包括至少一表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
在範例2中，範例1之標的可選地包括砷化銦鎵主動通道包含鰭部具有一對相對表面，且其中，每一該表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
在範例3中，範例1之標的可選地包括基板，其上形成該砷化銦鎵主動通道。
在範例4中，範例3之標的可選地包括砷化銦鎵主動通道包含鰭部具有一對相對表面，且其中，每一該表面具有高於該砷化銦鎵主動通道之該平均銦含量的銦含量，且其中，該鰭部之該相對表面實質上垂直於該基板之第一表面。
在範例5中，範例3之標的可選地包括形成於該砷化銦鎵主動通道及該基板間之次結構，其中，該次 結構緊鄰該砷化銦鎵主動通道。
在範例6中，範例5之標的可選地包括次結構包含摻雜劑及選自包含砷化銦鎵、砷化銦、及銻化銦之群組的材料。
在範例7中，範例5之標的可選地包括次結構包含選自包含砷化銦鋁、磷化銦、磷化鎵、砷化鎵、銻化鎵砷、銻化鋁砷、砷化銦鋁鎵、磷化銦鋁鎵、及砷化鋁鎵之群組的材料。
在範例8中，範例7之標的可選地包括摻雜劑。
在範例9中，範例6或8之標的可選地包括摻雜劑包含p型摻雜劑。
在範例10中，範例9之標的可選地包括摻雜劑選自包含鎂、鋅、碳、及鈹之群組。
在範例11中，範例3之標的可選地包括形成於該砷化銦鎵主動通道及該基板間之絕緣緩衝區。
在範例12中，範例11之標的可選地包括絕緣緩衝區包含絕緣材料。
在範例13中，範例11之標的可選地包括絕緣緩衝區包含空隙。
在範例14中，範例3之標的可選地包括成核溝槽，延伸進入該基板；以及成核層，緊鄰該成核溝槽。
在範例15中，範例14之標的可選地包括成核溝槽包含具有(111)琢面之成核溝槽。
在範例16中，範例14之標的可選地包括成核層包含選自包含磷化銦、磷化鎵、及砷化鎵之群組的材料。
下列範例關於進一步實施例，其中範例17為一種微電子結構之製造方法，包含於基板上形成至少一鰭部，其中，該至少一鰭部包含該基板延伸之一對相對側壁；形成隔離結構緊鄰每一該鰭部側壁；藉由移除該至少一鰭部而形成溝槽，其中，該溝槽具有約50至500nm間之高度及小於約50nm之寬度；以及於該溝槽內形成砷化銦鎵主動通道，其中，緊鄰該溝槽之砷化銦鎵主動通道表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
在範例18中，範例17之標的可選地包括於該砷化銦鎵主動通道及該基板之間形成次結構，其中，該次結構緊鄰該砷化銦鎵主動通道。
在範例19中，範例18之標的可選地包括形成該次結構包含形成包括摻雜劑及選自包含砷化銦鎵、砷化銦、及銻化銦之群組之材料的該次結構。
在範例20中，範例18之標的可選地包括形成該次結構包含從選自包含砷化銦鋁、磷化銦、磷化鎵、砷化鎵、銻化鎵砷、銻化鋁砷、砷化銦鋁鎵、磷化銦鋁鎵、及砷化鋁鎵之群組之材料形成該次結構。
在範例21中，範例20之標的可選地包括以摻雜劑形成該次結構。
在範例22中，範例19或21之標的可選地包 括摻雜劑包含p型摻雜劑。
在範例23中，範例22之標的可選地包括以選自包含鎂、鋅、碳、及鈹之群組之p型摻雜劑形成該次結構。
在範例24中，範例17之標的可選地包括於該砷化銦鎵主動通道及該基板之間形成絕緣緩衝區。
在範例25中，範例24之標的可選地包括形成絕緣緩衝區包含絕緣材料或空隙。
在範例26中，範例17之標的可選地包括形成成核溝槽，延伸進入該基板；以及形成成核層，緊鄰該成核溝槽。
在範例27中，範例26之標的可選地包括形成該成核溝槽包含形成具有(111)琢面之成核溝槽。
在範例28中，範例26之標的可選地包括從選自包含磷化銦、磷化鎵、及砷化鎵之群組之材料形成該成核層。
下列範例關於進一步實施例，其中，範例29為一種電子系統，包含電路板；以及微電子裝置，附著至該電路板，其中，該微電子裝置包括至少一電晶體包含砷化銦鎵主動通道，且其中，該砷化銦鎵主動通道包括至少一表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
在範例30中，範例29之標的可選地包括該砷化銦鎵主動通道包含鰭部具有一對相對表面，且其中， 每一該表面具有高於該砷化銦鎵主動通道之該平均銦含量的銦含量。
因而，已詳細描述本描述之實施例，應理解的是由申請專利範圍定義之本描述不侷限於以上描述中提出之特定細節，在不偏離其精神或範圍下可實施許多明顯的變化。
102‧‧‧基板
104‧‧‧第一表面
122‧‧‧隔離結構
142‧‧‧成核層
1451、1452‧‧‧富含銦表面
145c‧‧‧中心區
146‧‧‧主動通道

Claims (25)

  1. 一種微電子結構，具有砷化銦鎵主動通道，其中，該砷化銦鎵主動通道包括至少一表面，該至少一表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
  2. 如申請專利範圍第1項之微電子結構，其中，該砷化銦鎵主動通道包含鰭部，該鰭部具有一對相對表面，且其中，每一該表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
  3. 如申請專利範圍第1項之微電子結構，進一步包括基板，其上形成該砷化銦鎵主動通道。
  4. 如申請專利範圍第3項之微電子結構，其中，該砷化銦鎵主動通道包含鰭部，該鰭部具有一對相對表面，且其中，每一該表面具有高於該砷化銦鎵主動通道之該平均銦含量的銦含量，且其中，該鰭部之該相對表面實質上垂直於該基板之第一表面。
  5. 如申請專利範圍第3項之微電子結構，進一步包括形成於該砷化銦鎵主動通道及該基板間之次結構，其中，該次結構緊鄰該砷化銦鎵主動通道。
  6. 如申請專利範圍第5項之微電子結構，其中，該次結構包含摻雜劑及選自包含砷化銦鎵、砷化銦、及銻化銦之群組的材料。
  7. 如申請專利範圍第5項之微電子結構，其中，該次結構包含選自包含砷化銦鋁、磷化銦、磷化鎵、砷化鎵、銻化鎵砷、銻化鋁砷、砷化銦鋁鎵、磷化銦鋁鎵、及 砷化鋁鎵之群組的材料。
  8. 如申請專利範圍第7項之微電子結構，進一步包括摻雜劑。
  9. 如申請專利範圍第8項之微電子結構，其中，該摻雜劑包含選自包含鎂、鋅、碳、及鈹之群組的p型摻雜劑。
  10. 如申請專利範圍第3項之微電子結構，進一步包括形成於該砷化銦鎵主動通道及該基板間之絕緣緩衝區。
  11. 如申請專利範圍第3項之微電子結構，進一步包括成核溝槽，延伸進入該基板；以及成核層，緊鄰該成核溝槽。
  12. 如申請專利範圍第11項之微電子結構，其中，該成核溝槽包含具有(111)琢面之成核溝槽。
  13. 如申請專利範圍第11項之微電子結構，其中，該成核層包含選自包含磷化銦、磷化鎵、及砷化鎵之群組的材料。
  14. 一種微電子結構之製造方法，包含：於基板上形成至少一鰭部，其中，該至少一鰭部包含從該基板延伸之一對相對側壁；形成隔離結構緊鄰每一該鰭部側壁；藉由移除該至少一鰭部而形成溝槽，其中，該溝槽具有約50至500nm間之高度及小於約50nm之寬度；以及於該溝槽內形成砷化銦鎵主動通道，其中，緊鄰該溝槽之砷化銦鎵主動通道表面具有高於該砷化銦鎵主動通道 之平均銦含量的銦含量。
  15. 如申請專利範圍第14項之方法，進一步包括於該砷化銦鎵主動通道及該基板之間形成次結構，其中，該次結構緊鄰該砷化銦鎵主動通道。
  16. 如申請專利範圍第15項之方法，其中，形成該次結構包含形成包括摻雜劑及選自包含砷化銦鎵、砷化銦、及銻化銦之群組之材料的該次結構。
  17. 如申請專利範圍第15項之方法，其中，形成該次結構包含從選自包含砷化銦鋁、磷化銦、磷化鎵、砷化鎵、銻化鎵砷、銻化鋁砷、砷化銦鋁鎵、磷化銦鋁鎵、及砷化鋁鎵之群組之材料形成該次結構。
  18. 如申請專利範圍第17項之方法，其中，形成該次結構進一步包含以摻雜劑形成該次結構。
  19. 如申請專利範圍第18項之方法，其中，以該摻雜劑形成該次結構包含以選自包含鎂、鋅、碳、及鈹之群組之p型摻雜劑形成該次結構。
  20. 如申請專利範圍第14項之方法，進一步包括於該砷化銦鎵主動通道及該基板之間形成絕緣緩衝區。
  21. 如申請專利範圍第14項之方法，進一步包括形成成核溝槽，延伸進入該基板；以及形成成核層，緊鄰該成核溝槽。
  22. 如申請專利範圍第21項之方法，其中，形成該成核溝槽包含形成具有(111)琢面之成核溝槽。
  23. 如申請專利範圍第21項之方法，其中，形成該 成核層包含從選自包含磷化銦、磷化鎵、及砷化鎵之群組之材料形成該成核層。
  24. 一種電子系統，包含：電路板；以及微電子裝置，附著至該電路板，其中，該微電子裝置包括至少一電晶體，該至少一電晶體包含砷化銦鎵主動通道，且其中，該砷化銦鎵主動通道包括至少一表面，該至少一表面具有高於該砷化銦鎵主動通道之平均銦含量的銦含量。
  25. 如申請專利範圍第24項之電子系統，其中，該砷化銦鎵主動通道包含鰭部，該鰭部具有一對相對表面，且其中，每一該表面具有高於該砷化銦鎵主動通道之該平均銦含量的銦含量。
TW104126394A 2014-09-19 2015-08-13 用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法 TWI665736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2014/056526 WO2016043769A1 (en) 2014-09-19 2014-09-19 Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
??PCT/US14/56526 2014-09-19

Publications (2)

Publication Number Publication Date
TW201631668A true TW201631668A (zh) 2016-09-01
TWI665736B TWI665736B (zh) 2019-07-11

Family

ID=55533646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126394A TWI665736B (zh) 2014-09-19 2015-08-13 用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法

Country Status (6)

Country Link
US (1) US10290709B2 (zh)
EP (1) EP3195366B1 (zh)
KR (1) KR102248475B1 (zh)
CN (1) CN106575672B (zh)
TW (1) TWI665736B (zh)
WO (1) WO2016043769A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190858A1 (en) * 2015-05-27 2016-12-01 Intel Corporation Apparatus and methods to create a buffer which extends into a gated region of a transistor
CN108701714B (zh) * 2016-02-22 2021-09-07 英特尔公司 创建具有富铟侧表面和底表面的有源沟道的设备和方法
US11764275B2 (en) 2016-04-01 2023-09-19 Intel Corporation Indium-containing fin of a transistor device with an indium-rich core
JP6652451B2 (ja) * 2016-06-14 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018009169A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Engineering tensile strain buffer in art for high quality ge channel
WO2018009158A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Conformal films including metal gallium carbide and metal indium carbide for device applications and their fabrication
CN107403832A (zh) * 2017-07-26 2017-11-28 华南理工大学 一种高性能薄膜晶体管及其用途
KR102466356B1 (ko) * 2017-08-30 2022-11-15 삼성전자주식회사 반도체 소자 및 그 제조방법
WO2019066885A1 (en) * 2017-09-29 2019-04-04 Intel Corporation ENHANCED CHANNEL LAYER FORMED IN TRENCHING TECHNIQUE
US11804523B2 (en) * 2019-09-24 2023-10-31 Intel Corporation High aspect ratio source or drain structures with abrupt dopant profile

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847214A (en) * 1988-04-18 1989-07-11 Motorola Inc. Method for filling trenches from a seed layer
JPH0669248A (ja) * 1992-08-19 1994-03-11 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
US6388390B2 (en) 1999-04-06 2002-05-14 Erwin J. Rachwal Flashlight
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
JP2002151688A (ja) 2000-08-28 2002-05-24 Mitsubishi Electric Corp Ｍｏｓ型半導体装置およびその製造方法
US7611943B2 (en) 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US7335959B2 (en) 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
KR100594327B1 (ko) 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
EP2595175B1 (en) 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7902571B2 (en) 2005-08-04 2011-03-08 Hitachi Cable, Ltd. III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8017933B2 (en) * 2008-06-30 2011-09-13 Intel Corporation Compositionally-graded quantum-well channels for semiconductor devices
DE102008030864B4 (de) 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8889494B2 (en) 2010-12-29 2014-11-18 Globalfoundries Singapore Pte. Ltd. Finfet
US8987824B2 (en) 2011-11-22 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate semiconductor devices
US8604548B2 (en) 2011-11-23 2013-12-10 United Microelectronics Corp. Semiconductor device having ESD device
US8896066B2 (en) 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
CN108172548B (zh) 2011-12-21 2023-08-15 英特尔公司 用于形成金属氧化物半导体器件结构的鳍的方法
KR101650416B1 (ko) 2011-12-23 2016-08-23 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
JPWO2013121926A1 (ja) 2012-02-13 2015-05-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US8836016B2 (en) * 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9735239B2 (en) * 2012-04-11 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device channel system and method
US11037923B2 (en) 2012-06-29 2021-06-15 Intel Corporation Through gate fin isolation
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
US8691640B1 (en) 2013-01-21 2014-04-08 Globalfoundries Inc. Methods of forming dielectrically isolated fins for a FinFET semiconductor by performing an etching process wherein the etch rate is modified via inclusion of a dopant material
US8822290B2 (en) 2013-01-25 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8859372B2 (en) 2013-02-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Double channel doping in transistor formation
KR101401274B1 (ko) 2013-02-26 2014-05-29 연세대학교 산학협력단 Ge 및/또는 III-V족 화합물 반도체를 이용한 FinFET 및 그 제조방법
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9385198B2 (en) * 2013-03-12 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructures for semiconductor devices and methods of forming the same
US9685381B2 (en) 2013-06-28 2017-06-20 Intel Corporation Integrating VLSI-compatible fin structures with selective epitaxial growth and fabricating devices thereon

Also Published As

Publication number Publication date
KR102248475B1 (ko) 2021-05-06
EP3195366A4 (en) 2018-05-02
WO2016043769A1 (en) 2016-03-24
US20170229543A1 (en) 2017-08-10
CN106575672B (zh) 2020-11-10
US10290709B2 (en) 2019-05-14
KR20170057234A (ko) 2017-05-24
TWI665736B (zh) 2019-07-11
CN106575672A (zh) 2017-04-19
EP3195366A1 (en) 2017-07-26
EP3195366B1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
TWI665736B (zh) 用於產生具有富含銦的表面的砷化銦鎵主動通道的設備及方法
CN105448917B (zh) 半导体结构及其形成方法
TWI720979B (zh) 用以建立延伸到電晶體的閘控區之緩衝器的裝置和方法
TWI706475B (zh) 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法
JP6449432B2 (ja) マイクロエレクトロニクストランジスタにおいてリークを低減するために、ドープされたサブ構造体を作成するための装置及び方法
CN106663695B (zh) 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法
CN111627815B (zh) 非平面型场效应晶体管的形成方法