[go: up one dir, main page]

TW201624683A - 感光模組及其製造方法 - Google Patents

感光模組及其製造方法 Download PDF

Info

Publication number
TW201624683A
TW201624683A TW104143315A TW104143315A TW201624683A TW 201624683 A TW201624683 A TW 201624683A TW 104143315 A TW104143315 A TW 104143315A TW 104143315 A TW104143315 A TW 104143315A TW 201624683 A TW201624683 A TW 201624683A
Authority
TW
Taiwan
Prior art keywords
layer
opening
substrate
photosensitive module
sensing device
Prior art date
Application number
TW104143315A
Other languages
English (en)
Inventor
廖季昌
黃柏彰
劉滄宇
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201624683A publication Critical patent/TW201624683A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明揭露一種感光模組的製造方法，包括提供一基底，其具有一第一表面及與其相對的一第二表面，其中一導電墊位於第一表面上。在基底的第一表面上提供一蓋板。形成一開口，其貫穿基底且露出導電墊。在開口內形成一重佈線層，其電性連接至導電墊。去除蓋板，且之後進行一切割製程，以形成一感測裝置。將感測裝置接合於一電路板上。在電路板上裝設對應於感測裝置的一光學組件。本發明亦揭露由上述製造方法所形成的一種感光模組。

Description

感光模組及其製造方法
本發明係有關於一種感光模組及其製造方法，特別為有關於一種具有以晶圓級封裝製程所形成之感測裝置的感光模組。
相機模組的製作通常採用晶片直接封裝技術(chip on board，COB)，例如透過黏著膠直接將裸晶(die)黏貼於印刷電路板(printed circuit board，PCB)上，並透過打線接合(wire bonding)製程將裸晶電性連接至印刷電路板，接著將鏡頭(lens)及支架(holder)裝設於印刷電路板上。
然而，晶片直接封裝技術需要對裸晶施力以將其順利黏貼於印刷電路板上，因此裸晶的厚度難以降低，否則容易造成物理性破壞。再者，晶片直接封裝技術需要進行打線接合製程來形成導電路徑，且上述製作過程必須於無塵室(clean room)的環境中進行，以確保相機模組的品質及良率，因而使得製造成本較高。
因此，有必要尋求一種新穎的感光模組及其製造方法，其能夠解決或改善上述的問題。
本發明實施例係提供一種感光模組的製造方法， 包括提供一基底，其具有一第一表面及與其相對的一第二表面，其中一導電墊位於第一表面上。在基底的第一表面上提供一蓋板。形成一第一開口，其貫穿基底且露出導電墊。在第一開口內形成一重佈線層，其電性連接至導電墊。去除蓋板，且之後進行一切割製程，以形成一感測裝置。將感測裝置接合於一電路板上。在電路板上裝設對應於感測裝置的一光學組件。
本發明實施例係提供一種感光模組，包括一感測裝置，接合於一電路板上，其中感測裝置包括一基底，其具有一第一表面及與其相對的一第二表面。一導電墊設置於第一表面上。一抗汙層設置於第一表面上且覆蓋導電墊。一第一開口貫穿基底而露出導電墊。一重佈線層設置於第一開口內，以電性連接至導電墊。一光學組件對應於感測裝置而裝設於電路板上。
100‧‧‧基底
100a‧‧‧第一表面
100b‧‧‧第二表面
110‧‧‧感測區或元件區
120‧‧‧晶片區
130、210‧‧‧絕緣層
140‧‧‧導電墊
150‧‧‧光學部件
160‧‧‧間隔層
165‧‧‧暫時性黏著層
170‧‧‧蓋板
175‧‧‧抗汙層
180‧‧‧空腔
190‧‧‧第一開口
200‧‧‧第二開口
220‧‧‧重佈線層
220a‧‧‧末端
230‧‧‧保護層
240‧‧‧孔洞
250‧‧‧導電結構
260‧‧‧電路板
270‧‧‧支架
280‧‧‧濾光片
290‧‧‧鏡頭
300、400、500、600、700、800‧‧‧感光模組
510‧‧‧載座
520‧‧‧驅動部件
530‧‧‧光學層/抗汙層
A、B、C‧‧‧感測裝置
SC‧‧‧切割道
第1A至1G圖係繪示出根據本發明一實施例之感光模組的製造方法的剖面示意圖。
第2A至2D圖係繪示出根據本發明另一實施例之感光模組的製造方法的剖面示意圖。
第3A至3D圖係繪示出根據本發明又另一實施例之感光模組的製造方法的剖面示意圖。
第4A至4G圖係繪示出根據本發明又另一實施例之感光模組的製造方法的剖面示意圖。
第5A至5B圖係繪示出根據本發明又另一實施例之感光模 組的製造方法的剖面示意圖。
第6及7圖係繪示出根據本發明不同實施例之基底的局部平面示意圖。
第8圖係繪示出根據本發明又另一實施例之感光模組的剖面示意圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝微機電系統晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程對影像感測元件、發光二極體(light-emitting diodes，LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、指紋辨識器(fingerprint recognition device)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
請參照第1G圖，其繪示出根據本發明一實施例之感光模組300的剖面示意圖。感光模組300包括一電路板260、一感測裝置A及一光學組件。在本實施例中，感測裝置A包括一基底100、一導電墊140、一第一開口190、一抗汙層175及一重佈線層(redistribution layer，RDL)220。基底100具有一第一表面100a及與其相對的一第二表面100b。在一實施例中，基底100可為一矽基底或其他半導體基底。
基底100的第一表面100a上具有一絕緣層130。一般而言，絕緣層130可由層間介電層(interlayer dielectric， ILD)、金屬間介電層(inter-metal dielectric，IMD)及覆蓋之鈍化層(passivation)組成。為簡化圖式，此處僅繪示出單層絕緣層130。換句話說，感測裝置A包括一晶片/晶粒，而晶片/晶粒包括基底100及絕緣層130。在本實施例中，絕緣層130可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。
在本實施例中，基底100的第一表面100a上的絕緣層130內具有一個或一個以上的導電墊140。在一實施例中，導電墊140可為單層導電層或具有多層之導電層結構。為簡化圖式，此處僅以單層導電層作為範例說明，並以絕緣層130內的兩個導電墊140作為範例說明。在本實施例中，絕緣層130內包括一個或一個以上的開口，露出對應的導電墊140。
在本實施例中，感測裝置A還包括一感測區或元件區110及一光學部件150。感測區或元件區110可鄰近於基底100的第一表面100a，且可透過內連線結構(未繪示)與導電墊140電性連接。感測區或元件區110內可包括一影像感測元件，舉例來說，感測裝置可為互補型金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)影像感測裝置或其他適合的影像感測裝置。再者，光學部件150設置於基底100的第一表面100a上，且對應於感測區或元件區110。在本實施例中，光學部件150可為用於影像感測裝置的微透鏡陣列或其他適合的光學部件。
在本實施例中，抗汙層175設置於基底100的第一表面100a上，且覆蓋露出的導電墊140及光學部件150，以防止 光學部件150、感測區或元件區110受到外界環境的汙染。舉例來說，抗汙層175可避免灰塵進入或水氣侵入光學部件150、感測區或元件區110。在本實施例中，抗汙層175由可透光的絕緣材料(例如，高分子材料)所構成。在一實施例中，抗汙層175的厚度可為50至200μm。
第一開口190貫穿基底100且延伸至絕緣層130內，進而自基底100的第二表面100b露出對應的導電墊140。在本實施例中，第一開口190鄰近於第一表面100a的口徑小於其鄰近於第二表面100b的口徑，因此第一開口190具有傾斜的側壁。在本實施例中，感測裝置A還包括一第二開口200，其沿著基底100的側壁延伸且貫穿基底100。也就是說，基底100具有內縮的邊緣側壁。再者，複數第一開口190沿著第二開口200間隔排列，如第6圖所示，其中第6圖係繪示出基底100的局部平面示意圖。在一實施例中，第二開口200可沿著基底100的全部側壁延伸而環繞第一開口190。在本實施例中，第一開口190的上視輪廓不同於第二開口200的上視輪廓，舉例來說，第一開口190具有圓形的上視輪廓，而第二開口200具有矩形的上視輪廓，如第6圖所示。可以理解的是，第一開口190及第二開口200可具有其他形狀的上視輪廓，而並不限定於此。
一絕緣層210設置於基底100的第二表面100b上，且順應性延伸至第一開口190的側壁及第二開口200的側壁及底部上，並露出導電墊140。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹 脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
圖案化的重佈線層220設置於基底100的第二表面100b上，且順應性延伸至第一開口190的側壁及底部，而未延伸至第二開口200內。重佈線層220可透過絕緣層210與基底100電性隔離，且可經由第一開口190直接電性接觸或間接電性連接露出的導電墊140。因此，第一開口190內的重佈線層220也稱為矽通孔電極(through silicon via，TSV)。在一實施例中，重佈線層220可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
一保護層230設置於基底100的第二表面100b上，且填入第一開口190及第二開口200，以覆蓋重佈線層220。在本實施例中，保護層230具有不平坦的表面。在一實施例中，保護層230可包括環氧樹脂、綠漆(solder mask)、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，保護層230未填滿第一開口190，使得一孔洞240形成於第一開口190內的重佈線層220與保護層230之間。由於保護層230部分填充於第一開口190而留下孔洞240，因此後續製程中遭遇熱循環(Thermal Cycle)時，孔洞240能夠作為保護層230與重佈線層220之間的緩衝，以降低保護層230與重佈線層220之間由於熱膨脹係數不匹配所引發不必要 的應力，且防止外界溫度或壓力劇烈變化時保護層230會過度拉扯重佈線層220，進而可避免靠近導電墊結構的重佈線層220剝離甚至斷路的問題。在一實施例中，孔洞240與保護層230之間的界面具有拱形輪廓。
基底100的第二表面100b上的保護層230具有開口，露出重佈線層220的一部份。再者，複數導電結構250(例如，焊球、凸塊或導電柱)分別設置於保護層230的開口內，以與露出的重佈線層220電性連接。在一實施例中，導電結構250可包括錫、鉛、銅、金、鎳、或前述之組合。
在本實施例中，感測裝置A接合至電路板260上，且透過基底100的第二表面100b上的導電結構250而與電路板260電性連接。再者，感光模組300的光學組件對應於感測裝置A而裝設於電路板260上，使得抗汙層175位於光學組件與基底100的第一表面100a之間。
在本實施例中，光學組件包括一支架270、一濾光片280及一鏡頭290，且支架270具有一容置空間，使得濾光片280及鏡頭290設置於支架270的容置空間中，並固定於支架270上，因此感光模組300為一定焦裝置。支架270的容置空間還可容納電路板260上的感測裝置A，使得容置空間中的濾光片280位於鏡頭290與感測裝置A之間，以過濾經過鏡頭290朝感測裝置A照射的光線中的紅外線。在一實施例中，濾光片280由透光材料(例如，玻璃)及其上的濾光層所構成。再者，鏡頭290可由單一透鏡組或多個透鏡組所構成。為了簡化圖式，此處僅繪示出平整的濾光片280及鏡頭290，且光學組件的結構係取決於設 計需求而不限定於此。
請參照第2D、3D、4G、5B及8圖，其分別繪示出本發明其他實施例之感光模組400、500、600、700及800的剖面示意圖，其中相同於第1G圖中的部件係使用相同的標號並省略其說明。
第2D圖中的感光模組400之結構類似於第1G圖中的感光模組300之結構，差異處在於感光模組300中的基底100的第二表面100b上具有覆蓋重佈線層220的保護層230，而感光模組400中的基底100的第二表面100b上不具有保護層，因而完全露出重佈線層220。再者，感光模組300中的導電結構250可為焊球、凸塊或導電柱，而感光模組400中的導電結構250可為焊料凸塊(solder bump)、焊墊或具有黏性的導電膠，且感光模組400中的導電結構250的尺寸小於感光模組400中的導電結構250的尺寸。
第3D圖中的感光模組500之結構類似於第2D圖中的感光模組400之結構，差異處在於感光模組400中的基底100的第一表面100a上具有覆蓋光學部件150、感測區或元件區110的抗汙層175，而感光模組500中的基底100的第一表面100a上不具有抗汙層，因而露出光學部件150及導電墊140。
第4G圖中的感光模組600之結構類似於第1G圖中的感光模組300之結構，差異處在於感光模組300中的第一開口190與第二開口200透過基底100的一部分(例如，側壁部分)互相間隔且完全隔離，而感光模組600中的第一開口190與第二開口200連通(亦可參照第7圖，其中第7圖係繪示出基底100的局部 平面示意圖)，使得基底100具有一側壁部分低於第二表面100b。換句話說，上述側壁部分的厚度小於基底100的厚度。再者，感光模組600中的重佈線層220的末端220a僅延伸至第一開口190的側壁而非延伸至基底100的第二表面100b上，例如重佈線層220的末端220a位於孔洞240內。在本實施例中，第一開口190及第二開口200的側壁傾斜於基底100的第一表面100a。
第5B圖中的感光模組700之結構類似於第1G圖中的感光模組300之結構，差異處在於感光模組300為定焦裝置，而感光模組700為變焦裝置。舉例來說，感光模組700中的光學組件包括位於下方的一載座(bracket)510及一濾光片280，以及位於上方的一驅動部件(actuator)520及一鏡頭290。載座510具有一容置空間，使得濾光片280設置於載座510的容置空間中，並固定於載座510上。載座510的容置空間還可容納電路板260上的感測裝置A，使得濾光片280位於鏡頭290與感測裝置A之間，以過濾紅外線。在本實施例中，驅動部件520可包括音圈馬達(voice coil motor)、超音波馬達(piezo motor)、步進馬達(stepping motor)或其他適合的驅動部件，以驅動鏡頭290向遠離或靠近感測裝置A之方向運動，使得感光模組700具有自動變焦的功能。為了簡化圖式，此處僅繪示出平整的濾光片280、鏡頭290及驅動部件520，且光學組件的結構係取決於設計需求而不限定於此。
可以理解的是，第5B圖的實施例也可應用於第2D、3D及4G圖的實施例中。舉例來說，在一實施例中，感光模組600可包括類似於感光模組700內的光學組件，使得具有感 測裝置C的感光模組600成為變焦裝置。
第8圖中的感光模組800之結構類似於第1G圖中的感光模組300之結構，差異處在於感光模組300包括抗汙層175，而感光模組800包括一光學層530。在本實施例中，光學層530也可視為抗汙層。光學層530順應性地設置於基底100的第一表面100a上，且覆蓋露出的導電墊140及光學部件150，因此覆蓋於光學部件150上的光學層530與光學部件150具有相同或類似的表面輪廓。在一實施例中，光學部件150為微透鏡陣列，因此光學層530的局部表面為不平坦的，且具有複數凸出部。在一實施例中，絕緣層130內包括露出導電墊140的開口，因此光學層530的局部表面為不平坦的，且具有對應開口的凹陷部。
在一實施例中，光學層530由抗反射材料所構成，使得光學層530能夠為光學部件150提供聚光的功能，因而提升感光模組800的光學特性。在一實施例中，光學層530由高硬度(例如，硬度為9H)的材料所構成。光學層530的硬度可大致上等於於玻璃的硬度。再者，光學層530具有高表面密度，使得光學層530上的汙染物能夠輕易去除，因此可防止光學部件150、感測區或元件區110及導電墊140受到外界環境的汙染。在某些實施例中，光學層530不僅有助於聚光，也可同時作為一抗汙層。
在一實施例中，光學層530的厚度可為大約200nm至大約500nm。在一實施例中，可透過沉積製程(例如，真空蒸鍍(vacuum evaporation)製程、塗佈製程、物理氣相沈積製程 或其他適合的製程)形成光學層530。
可以理解的是，第8圖的實施例也可應用於第2D、3D、4G及5B圖的實施例中。舉例來說，在某些實施例中，以光學層530取代感光模組400、500、600及700中的抗汙層175，因此能夠進一步提升感光模組400、500、600及700的光學特性。
本發明實施例係以晶片封裝體取代傳統的裸晶作為感光模組中的感測裝置。在上述實施例中，感光模組300、400、500、600、700及800皆包括前照式(front side illumination，FSI)感測裝置，然而在其他實施例中，感光模組300、400、500、600及、及800亦可包括背照式(back side illumination，BSI)感測裝置。
以下配合第1A至1G圖說明本發明一實施例之感光模組的製造方法，其中第1A至1G圖係繪示出根據本發明一實施例之感光模組300的製造方法的剖面示意圖。
請參照第1A圖，提供一基底100，其具有一第一表面100a及與其相對的一第二表面100b，且包括複數晶片區120。為簡化圖式，此處僅繪示出一完整的晶片區及與其相鄰的晶片區的一部分。在一實施例中，基底100可為一矽基底或其他半導體基底。在另一實施例中，基底100為一矽晶圓，以利於進行晶圓級封裝製程。
基底100的第一表面100a上具有一絕緣層130。一般而言，絕緣層130可由層間介電層、金屬間介電層及覆蓋之鈍化層組成。為簡化圖式，此處僅繪示出單層絕緣層130。在本實施例中，絕緣層130可包括無機材料，例如氧化矽、氮化 矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。
在本實施例中，每一晶片區120的絕緣層130內具有一個或一個以上的導電墊140。在一實施例中，導電墊140可為單層導電層或具有多層之導電層結構。為簡化圖式，此處僅以單層導電層作為範例說明，並以絕緣層130內的兩個導電墊140作為範例說明。在本實施例中，每一晶片區120的絕緣層130內包括一個或一個以上的開口，露出對應的導電墊140，以透過露出的導電墊140進行預先檢測。
在本實施例中，每一晶片區120內具有一感測區或元件區110，其可鄰近於基底100的第一表面100a，且可透過內連線結構(未繪示)與導電墊140電性連接。再者，感測區或元件區110內可包括一影像感測元件。在本實施例中，可依序進行半導體裝置的前段(front end)製程(例如，在基底100的感測區或元件區110內製作電晶體)及後段(back end)製程(例如，在基底100上製作絕緣層130、內連線結構及導電墊140)來製作基底100。換句話說，以下晶片封裝體/感測裝置的製造方法係用於對完成後段製程的基底進行後續的封裝製程。
在本實施例中，每一晶片區120內具有一光學部件150設置於基底100的第一表面100a上，且對應於感測區或元件區110。在本實施例中，光學部件150可為用於影像感測裝置的微透鏡陣列或其他適合的光學部件。
接著，可透過一暫時性黏著層165(例如，一可移除式膠帶)將一蓋板170接合至基底100，蓋板170用以提供支撐及 保護的功能。在一實施例中，蓋板170可包括玻璃或其他適合的基底材料。形成於蓋板170與基底100之間的暫時性黏著層165完全覆蓋基底100的第一表面100a。舉例來說，暫時性黏著層165覆蓋導電墊140、感測區或元件區110及光學部件150。
在其他實施例中，可透過沉積製程，在絕緣層130上形成一間隔層(未繪示)。間隔層與絕緣層130及基底100之間可選擇性添加一界面活性層(未繪示)，其包括有利於將間隔層自絕緣層130及基底100分離的適當材料。間隔層及界面活性層覆蓋導電墊140，而露出感測區或元件區110及光學部件150。接著，將基底100接合至蓋板170，且間隔層在每一晶片區120內的基底100與蓋板170之間形成一空腔，使得光學部件150位於空腔內，且透過蓋板170保護空腔內的光學部件150。
請參照第1B圖，以蓋板170作為承載基板，對基底100的第二表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少基底100的厚度(例如，小於大約100μm)。
接著，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的基底100內同時形成複數第一開口190及第二開口200，第一開口190及第二開口200自基底100的第二表面100b露出絕緣層130。在其他實施例中，可分別透過刻痕(notching)製程以及微影及蝕刻製程形成第二開口200以及第一開口190。在本實施例中，第一開口190對應於導電墊140而貫穿基底100，且第一開口190鄰近於第一表面100a 的口徑小於其鄰近於第二表面100b的口徑，進而降低後續形成於第一開口190內的膜層的製程難度，並提高可靠度。舉例來說，由於第一開口190鄰近於第一表面100a的口徑小於其鄰近於第二表面100b的口徑，因此後續形成於第一開口190內的膜層(例如，絕緣層210及重佈線層220)能夠較輕易地沉積於第一開口190與絕緣層130之間的轉角，以避免影響電性連接路徑或產生漏電流的問題。
第二開口200沿著相鄰晶片區120之間的切割道SC延伸且貫穿基底100，使得每一晶片區120內的基底100彼此分離。如第6圖所示，相鄰兩晶片區120內的複數第一開口190沿著第二開口200間隔排列，且第一開口190與第二開口200透過基底100的一部分(例如，側壁部分)互相間隔。在其他實施例中，第一開口190鄰近於第二表面100b的部分可與第二開口200鄰近於第二表面100b的部分彼此連通，使得基底100具有一側壁部分低於第二表面100b。
在一實施例中，第二開口200可沿著晶片區120延伸而環繞第一開口190。在本實施例中，第一開口190的上視輪廓不同於第二開口200的上視輪廓，舉例來說，第一開口190具有圓形的上視輪廓，而第二開口200具有矩形的上視輪廓，如第6圖所示。可以理解的是，第一開口190及第二開口200可具有其他形狀的上視輪廓，而並不限定於此。
請參照第1C圖，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底100的第二表面100b上形成一絕緣層210，絕緣層 210順應性沉積於第一開口190及第二開口200的側壁及底部上。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
接著，可透過微影製程及蝕刻製程，去除第一開口190底部的絕緣層210及其下方的絕緣層130，使得第一開口190延伸至絕緣層130內而露出對應的導電墊140。
可透過沉積製程(例如，塗佈製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成圖案化的重佈線層220。重佈線層220順應性延伸至第一開口190的側壁及底部，而未延伸至第二開口200內，且重佈線層220延伸至第一開口190與第二開口200之間的第二表面100b上。重佈線層220可透過絕緣層210與基底100電性隔離，且可經由第一開口190直接電性接觸或間接電性連接露出的導電墊140。因此，第一開口190內的重佈線層220也稱為矽通孔電極。在一實施例中，重佈線層220可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
請參照第1D圖，可透過沉積製程，在基底100的第二表面100b上形成一保護層230，且填入第一開口190及第二開口200，以覆蓋重佈線層220。在一實施例中，保護層230可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧 化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
在本實施例中，保護層230僅部分填充第一開口190，使得一孔洞240形成於第一開口190內的重佈線層220與保護層230之間。在一實施例中，孔洞240與保護層230之間的界面具有拱形輪廓。在其他實施例中，保護層230亦可填滿第一開口190。
接著，可透過微影製程及蝕刻製程，在基底100的第二表面100b上的保護層230內形成開口，以露出圖案化的重佈線層220的一部分。接著，可透過電鍍製程、網版印刷製程或其他適合的製程，在保護層230的開口內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250可包括錫、鉛、銅、金、鎳、或前述之組合。
請參照第1E圖，在形成導電結構250之後，將蓋板170及暫時性黏著層165自基底100去除，而露出導電墊140及光學部件150。接著，可透過沉積製程，在基底100的第一表面100a上形成一抗汙層175，抗汙層175覆蓋露出的導電墊140及光學部件150並與其直接接觸。在一實施例中，抗汙層175可完全覆蓋基底100的第一表面100a。在本實施例中，抗汙層175由可透光的絕緣材料(例如，高分子材料)所構成。在一實施例中，抗汙層175的厚度可為50至200μm。
在去除蓋板170且形成抗汙層175之後，沿著切割 道SC(等同於沿著第二開口200)切割保護層230及抗汙層175，進而形成複數獨立的晶片封裝體(即，感測裝置A)。舉例來說，可進行雷射切割製程，以避免上下膜層發生位移。
接著，請參照第1F圖，將具有抗汙層175的感測裝置A接合至一電路板260上，且透過基底100的第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將感測裝置A放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將感測裝置A接合至電路板260。再者，在將感測裝置A接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將感測裝置A及上述被動元件同時接合至電路板260上。
在本實施例中，由於基底100的第一表面100a上具有抗汙層175，因此在進行回焊製程時，抗汙層175可避免感測裝置A(特別是感測區或元件區110及光學部件150)受到汙染，進而提升感光模組的品質。
請參照第1G圖，在將感測裝置A接合至電路板260之後，在電路板260上提供一光學組件。光學組件包括一支架270、一濾光片280及一鏡頭290。支架270具有一容置空間，使得濾光片280及鏡頭290設置於支架270的容置空間中，並固定於支架270上。接著，將上述光學組件對應於感測裝置A而裝設於電路板260上，使得電路板260上的感測裝置A亦容納於支架270的容置空間中，且濾光片280位於鏡頭290與基底100的第一 表面100a之間，進而完成感光模組300的製作。在本實施例中，電路板260可為連板(Panelized PCB)或經裁切(de-panel)的單板。當電路板260為連板時，可選擇性在光學組件裝設於電路板260之後，將電路板260裁切成單板。
在本實施例中，濾光片280需與感測區或元件區110間隔適當的距離，使得感光模組能夠提供良好的影像品質。在一實施例中，濾光片280由透光材料(例如，玻璃)及其上的濾光層所構成。再者，鏡頭290可由單一透鏡組或多個透鏡組所構成。為了簡化圖式，此處僅繪示出平整的濾光片280及鏡頭290，且光學組件的結構係取決於設計需求而不限定於此。
以下配合第2A至2D圖說明本發明另一實施例之感光模組的製造方法。第2A至2D圖係繪示出根據本發明另一實施例之感光模組400的製造方法的剖面示意圖，其中相同於第1A至1G圖中的部件係使用相同的標號並省略其說明。
請參照第2A圖，可透過與第1A圖相同或相似之步驟，藉由暫時性黏著層165將蓋板170接合至基底100。然而，在其他實施例中，也可透過間隔層(未繪示)將蓋板170接合至基底100，且間隔層在每一晶片區120內的基底100與蓋板170之間形成一空腔，使得光學部件150位於空腔內。間隔層與基底100之間可選擇性添加一界面活性層(未繪示)，其包括有利於將間隔層自基底100分離的適當材料。
接著，透過與第1B圖相同或相似之步驟，對基底100進行薄化製程，且在基底100內形成第一開口190及第二開口200。在本實施例中，第一開口190與第二開口200透過基底 100的一部分互相間隔且完全隔離。在其他實施例中，第一開口190鄰近於第二表面100b的部分可與第二開口200鄰近於第二表面100b的部分彼此連通，使得基底100具有一側壁部分低於第二表面100b。接著，透過與第1C圖相同或相似之步驟，在基底100的第二表面100b上形成絕緣層210及重佈線層220。
接著，請參照第2B圖，在形成重佈線層220之後，將蓋板170及暫時性黏著層165自基底100去除，而露出導電墊140及光學部件150。在其他實施例中，當透過間隔層將蓋板170接合至基底100時，在形成重佈線層220之後，將蓋板170及間隔層一併去除。由於間隔層與基底100之間具有界面活性層，因此有助於將間隔層完全去除而不會殘留於基底100上。
接著，可透過沉積製程，在基底100的第一表面100a上形成一抗汙層175，其覆蓋露出的導電墊140及光學部件150。在一實施例中，抗汙層175可完全覆蓋基底100的第一表面100a。
在去除蓋板170且形成抗汙層175之後，沿著切割道SC(等同於沿著第二開口200)切割抗汙層175，進而形成複數獨立的晶片封裝體(即，感測裝置B)。在本實施例中，感測裝置B中的基底100的第二表面100b上不具有保護層，因而完全露出重佈線層220。
接著，請參照第2C圖，將具有抗汙層175的感測裝置B接合至電路板260上，且透過重佈線層220與電路板260之間的複數導電結構250而與電路板260電性連接。在一實施例中，可使用浸焊(dipping flow)技術形成導電結構250。舉例來說， 可預先在電路板260上形成由焊料所構成的導電結構250，接著進行回焊製程，以透過焊料凸塊或焊墊將感測裝置B接合至電路板260。再者，在將感測裝置B接合至電路板260上之前，可透過表面黏著技術先將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將感測裝置B及上述被動元件同時接合至電路板260上。在本實施例中，由於基底100的第一表面100a上具有抗汙層175，因此在進行上述浸焊或回焊製程時，抗汙層175可避免感測裝置B(特別是感測區或元件區110及光學部件150)受到汙染，進而提升感光模組的品質。
在其他實施例中，導電結構250可為導電膠或其他具有黏性的導電材料，以將感測裝置B黏貼至電路板260上，且透過導電結構250作為電性連接路徑。再者，可在將感測裝置B接合至電路板260上之前，透過表面黏著技術預先將所需的被動元件形成於電路板260上，以避免感測裝置B受到汙染。
請參照第2D圖，在將感測裝置B接合至電路板260之後，可透過與第1F至1G圖相同或相似之步驟，在電路板260上提供包括支架270、濾光片280及鏡頭290的光學組件，上述光學組件對應於感測裝置B而裝設於電路板260上，使得電路板260上的感測裝置B容納於支架270的容置空間中，進而完成感光模組400的製作。
以下配合第3A至3D圖說明本發明另一實施例之感光模組的製造方法。第3A至3D圖係繪示出根據本發明另一實施例之感光模組500的製造方法的剖面示意圖，其中相同於第 1A至1G圖中的部件係使用相同的標號並省略其說明。
請參照第3A圖，可透過與第1A圖相同或相似之步驟，藉由暫時性黏著層165將蓋板170接合至基底100。然而，在其他實施例中，也可透過間隔層(未繪示)將蓋板170接合至基底100，且間隔層在每一晶片區120內的基底100與蓋板170之間形成一空腔，使得光學部件150位於空腔內。間隔層與基底100之間可選擇性添加一界面活性層(未繪示)，其包括有利於將間隔層自基底100分離的適當材料。
接著，透過與第1B圖相同或相似之步驟，對基底100進行薄化製程，且在基底100內形成第一開口190及第二開口200。在本實施例中，第一開口190與第二開口200透過基底100的一部分互相間隔且完全隔離。在其他實施例中，第一開口190鄰近於第二表面100b的部分可與第二開口200鄰近於第二表面100b的部分彼此連通，使得基底100具有一側壁部分低於第二表面100b。接著，透過與第1C圖相同或相似之步驟，在基底100的第二表面100b上形成絕緣層210及重佈線層220。
接著，請參照第3B圖，在形成重佈線層220之後，將蓋板170及暫時性黏著層165自基底100去除，而露出導電墊140及光學部件150。在其他實施例中，當透過間隔層將蓋板170接合至基底100時，在形成重佈線層220之後，將蓋板170及間隔層一併去除。由於間隔層與基底100之間具有界面活性層，因此有助於將間隔層完全去除而不會殘留於基底100上。
在去除蓋板170之後，沿著切割道SC(等同於沿著第二開口200)進行切割製程，進而形成複數獨立的晶片封裝體 (即，感測裝置B)。在本實施例中，感測裝置B中的基底100的第二表面100b上不具有保護層，因而完全露出重佈線層220，且感測裝置B中的基底100的第一表面100a上不具有抗汙層，因而露出導電墊140。
接著，請參照第3C圖，將感測裝置B接合至電路板260上，且透過重佈線層220與電路板260之間的複數導電結構250而與電路板260電性連接。在一實施例中，可使用浸焊技術形成導電結構250。在其他實施例中，導電結構250可為導電膠或其他具有黏性的導電材料，以將感測裝置B黏貼至電路板260上，且透過導電結構250作為電性連接路徑。由於無須使用浸焊技術或進行回焊製程形成導電結構250，因此可避免感測裝置B受到汙染。再者，可在將感測裝置B接合至電路板260上之前，透過表面黏著技術預先將所需的被動元件形成於電路板260上。如此一來，可避免在進行回焊製程期間感測裝置B受到汙染，進而提升感光模組的品質。再者，由於無須額外形成抗汙層或保護層，因此可簡化製程及降低製造成本。
請參照第3D圖，在將感測裝置B接合至電路板260之後，可透過與第1F至1G圖相同或相似之步驟，在電路板260上提供包括支架270、濾光片280及鏡頭290的光學組件，進而完成感光模組500的製作。
以下配合第4A至4G圖說明本發明又另一實施例之感光模組的製造方法。第4A至4G圖係繪示出根據本發明又另一實施例之感光模組600的製造方法的剖面示意圖，其中相同於第1A至1G圖中的部件係使用相同的標號並省略其說明。
請參照第4A圖，可透過與第1A圖相同或相似之步驟，提供一基底100。接著，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在絕緣層130上形成一間隔層160。間隔層160與絕緣層130及基底100之間可選擇性添加一界面活性層(未繪示)，其包括有利於將間隔層160自絕緣層130及基底100分離的適當材料。
間隔層160覆蓋導電墊140，而露出感測區或元件區110及光學部件150。在一實施例中，間隔層160大致上不吸收水氣。在一實施例中，間隔層160可具有黏性，因此間隔層160可不與任何的黏著膠接觸，以確保間隔層160之位置不因黏著膠而移動。由於不需使用黏著膠，可避免黏著膠溢流而污染感測裝置。在本實施例中，間隔層160可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在另一實施例中，間隔層160可包括光阻材料，且可透過曝光及顯影製程而圖案化，以露出感測區或元件區110及光學部件150。
接著，將基底100接合至蓋板170，且間隔層160在每一晶片區120內的基底100與蓋板170之間形成一空腔180，使得光學部件150位於空腔180內，且透過蓋板170保護空腔180內的光學部件150。
在另一實施例中，間隔層160及界面活性層可先形成於蓋板170上，且透過蓋板170上的間隔層160及界面活性層 將基底100接合至蓋板170。在其他實施例中，可透過一暫時性黏著層(例如，一可移除式膠帶)將蓋板170接合至基底100，而不形成上述間隔層160。
請參照第4B圖，以蓋板170作為承載基板，對基底100的第二表面100b進行薄化製程(例如，蝕刻製程、銑削製程、磨削製程或研磨製程)，以減少基底100的厚度。
接著，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的基底100內同時形成複數第一開口190及第二開口200，第一開口190及第二開口200自基底100的第二表面100b露出絕緣層130。在其他實施例中，可分別透過刻痕製程以及微影及蝕刻製程形成第二開口200以及第一開口190。
在本實施例中，第一開口190對應於導電墊140而貫穿基底100，且第一開口190鄰近於第一表面100a的口徑小於其鄰近於第二表面100b的口徑，進而降低後續形成於第一開口190內的膜層的製程難度，並提高可靠度。再者，第二開口200沿著相鄰晶片區120之間的切割道SC延伸且貫穿基底100，使得每一晶片區120內的基底100彼此分離。如第7圖所示，相鄰兩晶片區120內的複數第一開口190沿著第二開口200間隔排列，且第一開口190鄰近於第二表面100b的部分與第二開口200鄰近於第二表面100b的部分彼此連通，使得基底100具有一側壁部分低於第二表面100b。換句話說，上述側壁部分的厚度小於基底100的厚度。在一實施例中，第二開口200可沿著晶片區120 延伸而環繞第一開口190。
在本實施例中，由於第一開口190與第二開口200彼此連通，而並非透過基底100的一部分完全隔離，因此能夠防止應力累積於第一開口190與第二開口200之間的基底100，且可藉由第二開口200緩和及釋放應力，進而避免基底100的側壁部分出現破裂。
請參照第4C圖，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底100的第二表面100b上形成一絕緣層210，絕緣層210順應性沉積於第一開口190及第二開口200的側壁及底部上。接著，可透過微影製程及蝕刻製程，去除第一開口190底部的絕緣層210及其下方的絕緣層130，使得第一開口190延伸至絕緣層130內而露出對應的導電墊140。
可透過沉積製程(例如，塗佈製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成圖案化的重佈線層220。重佈線層220順應性延伸至第一開口190的側壁及底部，而未延伸至第二開口200內。再者，由於第一開口190與第二開口200彼此連通，因此重佈線層220的末端220a僅延伸至第一開口190的側壁而非延伸至基底100的第二表面100b上，例如重佈線層220的末端220a位於第一開口190內的孔洞240內。
請參照第4D圖，可透過沉積製程，在基底100的第二表面100b上形成一保護層230，且填入第一開口190及第二開 口200，以覆蓋重佈線層220。在本實施例中，保護層230僅部分填充第一開口190，使得一孔洞240形成於第一開口190內的重佈線層220與保護層230之間。在一實施例中，孔洞240與保護層230之間的界面具有拱形輪廓。在其他實施例中，保護層230亦可填滿第一開口190。
接著，可透過微影製程及蝕刻製程，在基底100的第二表面100b上的保護層230內形成開口，以露出圖案化的重佈線層220的一部分。接著，可透過電鍍製程、網版印刷製程或其他適合的製程，在保護層230的開口內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。
請參照第4E圖，在形成導電結構250之後，將蓋板170自基底100去除，進而露出導電墊140及光學部件150。在本實施例中，由於間隔層160與絕緣層130及基底100之間具有界面活性層，因此去除蓋板170時，間隔層160可自絕緣層130及基底100分離，且有助於將間隔層160完全去除而不會殘留於絕緣層130及基底100上。
接著，可透過沉積製程，在基底100的第一表面100a上形成一抗汙層175，其覆蓋露出的導電墊140及光學部件150。在一實施例中，抗汙層175可完全覆蓋基底100的第一表面100a。在本實施例中，抗汙層175由可透光的絕緣材料(例如，高分子材料)所構成。在一實施例中，抗汙層175的厚度可為50至200μm。
在去除蓋板170且形成抗汙層175之後，沿著切割 道SC(等同於沿著第二開口200)進行切割製程，進而形成複數獨立的晶片封裝體(即，感測裝置C)。舉例來說，可進行雷射切割製程，以避免上下膜層發生位移。
接著，請參照第4F圖，將感測裝置C接合至一電路板260上，且透過基底100的第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料所構成，將感測裝置C放置於電路板260上後，可進行回焊製程，以透過焊球將感測裝置C接合至電路板260。再者，在將感測裝置C接合至電路板260上之前或之後，可透過表面黏著技術將所需的被動元件形成於電路板260上。另外，亦可透過同一回焊製程將感測裝置C及上述被動元件同時接合至電路板260上。
在本實施例中，由於基底100的第一表面100a上具有抗汙層175，因此在進行回焊製程時，抗汙層175可避免感測裝置C(特別是感測區或元件區110及光學部件150)受到汙染，進而提升感光模組的品質。
請參照第4G圖，在將感測裝置C接合至電路板260之後，在電路板260上提供包括支架270、濾光片280及鏡頭290的光學組件，上述光學組件對應於感測裝置C而裝設於電路板260上，使得電路板260上的感測裝置C容納於支架270的容置空間中，進而完成感光模組600的製作。
以下配合第5A至5B圖說明本發明又另一實施例之感光模組的製造方法。第5A至5B圖係繪示出根據本發明又另一實施例之感光模組700的製造方法的剖面示意圖，其中相同於第1A至1G圖中的部件係使用相同的標號並省略其說明。
請參照第5A圖，可透過與第1A至1E圖相同或相似之步驟形成基底100的第一表面100a上具有抗汙層175的感測裝置A，且可透過與第1F圖相同或相似之步驟將感測裝置A接合至電路板260上。
接著，提供一載座510，其具有一容置空間。將一濾光片280設置於載座510的容置空間中，並固定於載座510上。將載座510裝設於電路板260上，使得電路板260上的感測裝置A亦容納於載座510的容置空間中，且濾光片280對應於感測區或元件區110及光學部件150。
接著，提供一驅動部件520及設置於其中的一鏡頭290。在本實施例中，驅動部件520可包括音圈馬達、超音波馬達、步進馬達或其他適合的驅動部件，以提供自動變焦的功能。接著，將驅動部件520及鏡頭290裝設於電路板260上的載座510上，使得鏡頭290對應於感測區或元件區110及光學部件150，且濾光片280位於鏡頭290與感測裝置A之間，進而完成感光模組700的製作。
在本實施例中，在將載座510及濾光片280裝設於電路板260上之後以及在將驅動部件520及鏡頭290裝設於載座510上之前，可預先進行初步測試，以檢測感測裝置A所感測到的影像品質，接著裝設驅動部件520及鏡頭290，如此一來有利於確保感光模組的可靠度，進而降低製程成本。另外，第5A至5B圖的實施例也可應用於第2A至2D圖、第3A至3D圖或第4A至4G圖的實施例中。舉例來說，可透過與第5A至5B圖相同或相似之步驟取代第2D圖之步驟，使得包括感測裝置B的感光模 組400具有自動變焦的功能而成為變焦裝置。
可以理解的是，雖然第1A至1G圖、第2A至2D圖、第3A至3D圖、第4A至4G圖及第5A至5B圖的實施例為具有前照式感測裝置之感光模組的製造方法，然而關於感測裝置的外部電性連接路徑(例如，基底內的開口、重佈線層、保護層或其中的導電結構)的製作方法亦可應用於背照式感測裝置的製程中。
根據本發明的上述實施例，將蓋板170自基底100去除可有利於大幅降低感測裝置的整體高度，且增加感光模組的透光率。再者，由於蓋板170僅作為暫時性基底而並不會影響感光模組的感測能力，因此無須使用高品質的玻璃材料作為蓋板170，且亦可選擇性使用不透光的基底材料作為蓋板170。
相較於進行切割製程之後將蓋板170去除，在進行切割製程之前(即，在晶圓級製程期間)將蓋板170自基底100去除有利於簡化製程步驟，且能夠降低移除蓋板170的製程難度。
一般而言，晶片直接封裝技術(chip on board，COB)需要對裸晶施力以將其順利黏貼於印刷電路板上，因此裸晶必須具有一定的厚度(例如，大約250μm)，以避免黏貼時造成物理性破壞。
根據本發明的上述實施例，由於將感測裝置接合至電路板260上的製程(例如，回焊製程)期間感測裝置僅需輕放於電路板260上，因此能夠進一步降低感測裝置中的基底厚度，而不會發生基底破裂或損壞的問題，進而有利於縮小感光模組的整體尺寸。再者，在進行回焊製程時，基底100上的抗 汙層175或光學層/抗汙層530可避免感測裝置(特別是感測區或元件區110及光學部件150)受到汙染，進而提升感光模組的品質。
另外，當感測裝置採用焊球作為外部導電結構且透過焊球接合至電路板上時，需要使用足夠的錫量以確保焊接效果，因此導電結構的高度不易降低。根據本發明某些實施例，可預先在電路板260上形成導電結構250(例如，焊料凸塊)，接著透過導電結構250將感測裝置A接合至電路板260，如此一來，可降低導電結構250的高度，進而有利於縮小感光模組的整體尺寸。再者，當感測裝置具有露出的重佈線層220，有利於感測裝置順利地電性連接至電路板260上的導電結構250。導電結構250亦可為導電膠或其他具有黏性的導電材料，因此可更進一步降低導電結構250的高度，且無須進行回焊製程，進而能夠避免感測裝置受到汙染。
在本實施例中，由於透過矽通孔電極(即，第一開口190內的重佈線層220)電性連接感測裝置與電路板260，而不需進行打線接合製程來形成焊線，因此可有效降低成本。再者，本發明採用晶圓級晶片尺寸封裝(chip scale package，CSP)技術來製作感光模組的感測裝置，可大量生產感測裝置，進一步降低成本並節省製程時間。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
100‧‧‧基底
100a‧‧‧第一表面
100b‧‧‧第二表面
110‧‧‧感測區或元件區
130、210‧‧‧絕緣層
140‧‧‧導電墊
150‧‧‧光學部件
175‧‧‧抗汙層
190‧‧‧第一開口
200‧‧‧第二開口
220‧‧‧重佈線層
230‧‧‧保護層
240‧‧‧孔洞
250‧‧‧導電結構
260‧‧‧電路板
270‧‧‧支架
280‧‧‧濾光片
290‧‧‧鏡頭
300‧‧‧感光模組
A‧‧‧感測裝置

Claims (28)

  1. 一種感光模組的製造方法，包括：提供一基底，其具有一第一表面及與其相對的一第二表面，其中一導電墊位於該第一表面上；在該基底的該第一表面上提供一蓋板；形成一第一開口，其貫穿該基底且露出該導電墊；在該第一開口內形成一重佈線層，其電性連接至該導電墊；去除該蓋板，且之後進行一切割製程，以形成一感測裝置；將該感測裝置接合於一電路板上；以及在該電路板上裝設對應於該感測裝置的一光學組件。
  2. 如申請專利範圍第1項所述之感光模組的製造方法，更包括在去除該蓋板之後及進行該切割製程之前，在該基底的該第一表面上沉積一抗汙層，且將具有該抗汙層的該感測裝置接合於該電路板上。
  3. 如申請專利範圍第1項所述之感光模組的製造方法，更包括形成一導電結構，該導電結構電性連接至該重佈線層且位於該重佈線層與該電路板之間。
  4. 如申請專利範圍第3項所述之感光模組的製造方法，其中將該感測裝置接合至該電路板的步驟包括進行一回焊製程。
  5. 如申請專利範圍第3項所述之感光模組的製造方法，更包括在該感測裝置接合至該電路板之前，在該電路板上形成該導電結構，其中該感測裝置具有露出的該重佈線層。
  6. 如申請專利範圍第3項所述之感光模組的製造方法，其中該導電結構具有黏性，且該感光模組的製造方法更包括在該 感測裝置接合至該電路板之前，進行一回焊製程。
  7. 如申請專利範圍第1項所述之感光模組的製造方法，其中一暫時性黏著層形成於該蓋板與該第一表面之間且覆蓋該導電墊，且其中該感光模組的製造方法更包括在切割該基底之前，去除該暫時性黏著層。
  8. 如申請專利範圍第1項所述之感光模組的製造方法，其中一間隔層形成於該蓋板與該第一表面之間且覆蓋該導電墊，且其中該感光模組的製造方法更包括在切割該基底之前，去除該間隔層。
  9. 如申請專利範圍第1項所述之感光模組的製造方法，更包括形成一第二開口，其中沿著該第二開口切割該基底。
  10. 如申請專利範圍第9項所述之感光模組的製造方法，其中該第一開口與該第二開口連通。
  11. 如申請專利範圍第9項所述之感光模組的製造方法，其中該基底的一側壁部分位於該第一開口與該第二開口之間，且該側壁部分的厚度小於該基底的厚度。
  12. 如申請專利範圍第9項所述之感光模組的製造方法，更包括形成一保護層，該保護層填入該第一開口及該第二開口。
  13. 如申請專利範圍第1項所述之感光模組的製造方法，更包括形成一保護層，該保護層部分填充該第一開口，使得一孔洞形成於該第一開口內的該重佈線層與該保護層之間。
  14. 如申請專利範圍第13項所述之感光模組的製造方法，其中該重佈線層具有一末端位於該孔洞內。
  15. 一種感光模組，包括： 一感測裝置，接合於一電路板上，其中該感測裝置包括：一基底，具有一第一表面及與其相對的一第二表面；一導電墊，設置於該第一表面上；一抗汙層，設置於該第一表面上且覆蓋該導電墊；一第一開口，貫穿該基底而露出該導電墊；以及一重佈線層，設置於該第一開口內，以電性連接至該導電墊；以及一光學組件，對應於該感測裝置而裝設於該電路板上。
  16. 如申請專利範圍第15項所述之感光模組，其中該感測裝置更包括一導電結構，該導電結構電性連接至該重佈線層且位於該重佈線層與該電路板之間。
  17. 如申請專利範圍第15項所述之感光模組，更包括一導電結構，設置於該重佈線層與該電路板之間，其中該感測裝置具有露出的該重佈線層。
  18. 如申請專利範圍第16或17項所述之感光模組，其中該導電結構具有黏性。
  19. 如申請專利範圍第15項所述之感光模組，其中該感測裝置更包括一第二開口，該第二開口沿著該基底的側壁延伸且貫穿該基底。
  20. 如申請專利範圍第19項所述之感光模組，其中該第一開口與該第二開口連通。
  21. 如申請專利範圍第20項所述之感光模組，其中該基底的一側壁部分位於該第一開口與該第二開口之間，且該側壁部分的厚度小於該基底的厚度。
  22. 如申請專利範圍第19項所述之感光模組，其中該感測裝置更包括一保護層，該保護層填入該第一開口及該第二開口。
  23. 如申請專利範圍第15項所述之感光模組，其中該感測裝置更包括一保護層，該保護層部分填充該第一開口，使得該第一開口內的該重佈線層與該保護層之間具有一孔洞。
  24. 如申請專利範圍第23項所述之感光模組，其中該重佈線層具有一末端位於該孔洞內。
  25. 如申請專利範圍第15項所述之感光模組，其中該抗汙層順應性地設置於該第一表面上且具有不平坦的一表面。
  26. 如申請專利範圍第25項所述之感光模組，其中該抗汙層的該表面具有複數凸出部。
  27. 如申請專利範圍第15項所述之感光模組，其中該抗汙層包括抗反射材料。
  28. 如申請專利範圍第15項所述之感光模組，其中該抗汙層的硬度大致上等於玻璃的硬度。
TW104143315A 2014-12-26 2015-12-23 感光模組及其製造方法 TW201624683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462096993P 2014-12-26 2014-12-26
US14/860,388 US20160190353A1 (en) 2014-12-26 2015-09-21 Photosensitive module and method for forming the same

Publications (1)

Publication Number Publication Date
TW201624683A true TW201624683A (zh) 2016-07-01

Family

ID=56165215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143315A TW201624683A (zh) 2014-12-26 2015-12-23 感光模組及其製造方法

Country Status (3)

Country Link
US (1) US20160190353A1 (zh)
CN (1) CN105742304A (zh)
TW (1) TW201624683A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640046B (zh) * 2016-07-08 2018-11-01 精材科技股份有限公司 晶片封裝體及其製作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090972A (ko) * 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR102055412B1 (ko) * 2015-10-10 2019-12-12 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
JP6843570B2 (ja) * 2016-09-28 2021-03-17 キヤノン株式会社 半導体装置の製造方法
CN106548927A (zh) * 2016-11-03 2017-03-29 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装方法以及封装结构
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
CN209089073U (zh) 2017-02-04 2019-07-09 宁波舜宇光电信息有限公司 摄像模组及其模制电路板组件和电子设备
CN110634960B (zh) * 2018-06-21 2024-02-02 宁波舜宇光电信息有限公司 感光组件、摄像模组及相应的终端设备和制作方法
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods
CN113990966A (zh) * 2021-12-01 2022-01-28 苏州晶方半导体科技股份有限公司 芯片的封装结构和封装方法
TWI838903B (zh) * 2022-10-07 2024-04-11 國立陽明交通大學 三族氮化物半導體三維積體電路
DE102023102131A1 (de) * 2023-01-30 2024-08-01 Ams-Osram Ag Sensorvorrichtung mit einer mehrzahl von optikkanälen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224694A1 (en) * 2004-04-08 2005-10-13 Taiwan Semiconductor Manufacturing Co. Ltd. High efficiency microlens array
US8013350B2 (en) * 2007-02-05 2011-09-06 Panasonic Corporation Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
KR100881458B1 (ko) * 2007-02-23 2009-02-06 삼성전자주식회사 마이크로렌즈 보호패턴을 갖는 촬상소자, 카메라모듈, 및그 제조방법
US7919410B2 (en) * 2007-03-14 2011-04-05 Aptina Imaging Corporation Packaging methods for imager devices
US7498556B2 (en) * 2007-03-15 2009-03-03 Adavanced Chip Engineering Technology Inc. Image sensor module having build-in package cavity and the method of the same
JP2008305972A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 光学デバイス及びその製造方法、並びに、光学デバイスを用いたカメラモジュール及び該カメラモジュールを搭載した電子機器
JP5171288B2 (ja) * 2008-01-28 2013-03-27 シャープ株式会社 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI640046B (zh) * 2016-07-08 2018-11-01 精材科技股份有限公司 晶片封裝體及其製作方法

Also Published As

Publication number Publication date
US20160190353A1 (en) 2016-06-30
CN105742304A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
TW201624683A (zh) 感光模組及其製造方法
TWI629759B (zh) 晶片封裝體及其製造方法
TWI597813B (zh) 晶片封裝體及其製造方法
TWI646671B (zh) 晶片封裝體及其製造方法
US9997473B2 (en) Chip package and method for forming the same
TWI614881B (zh) 感光模組及其製造方法
TWI614852B (zh) 晶片封裝體及其製造方法
JP6933697B2 (ja) チップパッケージおよびその製造方法
TW201947679A (zh) 晶片封裝體及其製造方法
TWI642149B (zh) 晶片封裝體及其製造方法
TW201543641A (zh) 晶片封裝體及其製造方法
TWI550794B (zh) 晶片封裝體及其製造方法
TWI620284B (zh) 晶片封裝體及其製造方法
TWI595618B (zh) 感測模組及其製造方法
CN110797358B (zh) 晶片封装体及其制造方法
TW201715231A (zh) 感測裝置及其製造方法
TW201742200A (zh) 晶片封裝體及其製造方法
TWI589016B (zh) 感光模組及其製造方法