[go: up one dir, main page]

TW201617638A - 霍爾感測器及鏡頭模組 - Google Patents

霍爾感測器及鏡頭模組 Download PDF

Info

Publication number
TW201617638A
TW201617638A TW104131017A TW104131017A TW201617638A TW 201617638 A TW201617638 A TW 201617638A TW 104131017 A TW104131017 A TW 104131017A TW 104131017 A TW104131017 A TW 104131017A TW 201617638 A TW201617638 A TW 201617638A
Authority
TW
Taiwan
Prior art keywords
sealing member
external terminal
height
hall element
substrate
Prior art date
Application number
TW104131017A
Other languages
English (en)
Other versions
TWI555996B (zh
Inventor
福中敏昭
Original Assignee
旭化成微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成微電子股份有限公司 filed Critical 旭化成微電子股份有限公司
Publication of TW201617638A publication Critical patent/TW201617638A/zh
Application granted granted Critical
Publication of TWI555996B publication Critical patent/TWI555996B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本發明係關於一種可防止洩漏電流之產生、薄型且可正確地檢測出磁性之霍爾感測器及鏡頭模組。霍爾元件(10)具有基板(11)、設置於基板(11)上之磁感應部(12)、及與磁感應部(12)連接之複數個電極部(13a至13d)。複數個引線端子(21a至21d)配置於霍爾元件之周圍。複數個導線(31a至31d)電性連接複數個電極部之各電極部之各者與複數個引線端子之各引線端子之各者。密封構件(50)覆蓋霍爾元件、複數個引線端子、及複數個導線。自密封構件之底面(E)至電極部與導線之第1接觸點(a)為止之高度(h1)構成為低於自密封構件之底面(E)至引線端子與導線之第2接觸點(b)為止之高度(h2)。

Description

霍爾感測器及鏡頭模組
本發明係關於一種霍爾感測器及鏡頭模組。
作為檢測磁場之感測器，已知使用有霍爾元件之磁感測器。專利文獻1中記載之磁感測器係關於一種使用有片狀件(霍爾元件等磁感測器晶片)之無島構造之磁感測器，即便於使片狀件小型薄型化之情形時，亦可防止洩漏電流之增大。該磁感測器具備片狀件、配置於該片狀件周圍之複數個引線端子、將片狀件具有之複數個電極部與複數個引線端子分別電性連接之複數個導線、覆蓋片狀件之具有複數個電極部之面之相反側之面之絕緣層、及覆蓋片狀件與複數個導線之樹脂構件，絕緣層之至少一部分、與複數個引線端子之各自之與導線連接之面之相反側之面之至少一部分係分別自樹脂構件露出之磁感測器。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2014/091714號
且說，伴隨近年來之電子機器之薄型化、高功能化，要求更薄型且可正確地檢測出磁場之霍爾感測器。於上述專利文獻1之磁感測器中，若使磁感測器薄型化，則可產生磁場檢測之正確度降低之問題。以下對其原因進行說明。
圖1係用以說明本發明之霍爾感測器之課題之圖。霍爾感測器400具備霍爾元件310、配置於其周圍之成為電源端子之引線端子325、及與接地電位連接之引線端子327。設置於霍爾元件310上之各電極部與各引線端子係由導線343而連接，各引線端子及霍爾元件310由鑄模樹脂350而固定。引線端子325、327經由焊料(solder)370而與配線基板450之配線圖案451連接。再者，符號440表示絕緣層。
為使磁感測器薄型化，必須儘可能降低打線接合之頂部之高度。然而，上述專利文獻1之磁感測器中，霍爾元件位於較引線端子更高之位置，故而於金屬線彎曲或如頂部之高度變低般進行打線接合時存在導線易與霍爾元件之基板之邊緣接觸之問題。若導線與基板之邊緣接觸，則會產生通過導線與基板之接觸點與電極部之洩漏電流。若產生洩漏電流，則其於霍爾元件之驅動電流中可見。洩漏電流於霍爾元件之驅動電流之偏移電流中可見。驅動電流之偏移電流可看作霍爾元件之偏移電壓，故而存在無法正確地檢測出磁性之問題。
本發明係鑒於此種問題而完成者，其目的在於提供一種薄型、且可正確地檢測出磁性之霍爾感測器及鏡頭模組。
根據本發明之一態樣，以如下事項作為特徵。
(1).一種霍爾感測器，其具備：霍爾元件，其具有基板、設置於上述基板上或上述基板內之磁感應部、及與上述磁感應部連接之複數個電極部；複數個外部端子，其等配置於上述霍爾元件之周圍；複數個導線，其等分別電性連接上述複數個電極部之各電極部與上述複數個外部端子之各外部端子；及密封構件，其覆蓋上述霍爾元件之上述磁感應部、上述複數個導線、及上述各外部端子之至少一部分；上述各外部端子具有與上述複數個導線之各導線連接之第2面、及與上述第2面為相反側之第1面，上述第1面自上述密封構件之底面露出，自 上述密封構件之底面至上述各電極部與上述各導線之第1連接點為止之高度低於自上述密封構件之底面至上述各外部端子與上述各導線之第2連接點為止之高度。
(2).如(1)，其中上述各外部端子自上述密封構件之側面露出。
(3).如(1)或(2)，其中上述複數個外部端子中之至少1個外部端子於上述第2面具有階差，以上述階差為邊界，上述複數個外部端子於具有上述階差之上述各外部端子之靠近上述霍爾元件之側具有第1部位，於遠離上述霍爾元件之側具有第2部位，自上述密封構件之底面至上述第1部位之上述第2面為止之高度低於自上述密封構件之底面至上述第2部位之上述第2面為止之高度，上述各導線係於具有上述階差之上述各外部端子之上述第2部位之上述第2面連接。
(4).如(3)，其中自上述密封構件之底面至上述第1部位之上述第2面為止之高度低於自上述密封構件之底面至上述各電極部為止之高度。
(5).如(3)或(4)，其中上述階差係設置於包圍上述霍爾元件之周邊上。
(6).如(1)至(5)中任一項，其進而具備絕緣層，其設置於上述基板之與設置有上述複數個電極部之面為相反側之面上，上述絕緣層自上述密封構件之底面露出。
(7).如(1)至(6)中任一項，其中上述複數個外部端子包含第1至第4外部端子，上述第1至第4外部端子配置成使連結上述第1外部端子與上述第3外部端子之假想直線、與連結上述第2外部端子與上述第4外部端子之假想直線於俯視時交叉，上述霍爾元件之上述基板於俯視時為長方形，且於俯視時，上述霍爾元件之上述基板之4個頂點配置於上述第1外部端子與上述第2外部端子之間之區域、上述第2外部端子與上述第3外部端子之間之區域、上述第3外部端子與上述第4外部端 子之間之區域、及上述第4外部端子與上述第1外部端子之間之區域。
(8).一種霍爾感測器，其具備：霍爾元件，其具有基板、設置於上述基板上或上述基板內之磁感應部、及電極部；外部端子，其配置於上述霍爾元件之周圍；導線，其連接上述電極部與上述外部端子；及密封構件，其覆蓋上述霍爾元件之磁感應部、上述導線、及上述外部端子之與上述導線連接之第2面；上述外部端子中，與上述第2面為相反側之第1面自上述密封構件之底面露出，自上述密封構件之底面至上述電極部與上述導線之第1接觸點為止之高度低於自上述密封構件之底面至述外部端子與上述導線之第2接觸點為止之高度。
(9).如(8)，其中上述電極部具有第1至第4電極部，上述外部端子具有第1至第4外部端子，上述導線具有分別連接上述第1至第4電極部與上述第1至第4外部端子之第1至第4導線，自上述密封構件之底面至上述第1電極部與上述第1導線之第1接觸點為止之高度低於自上述密封構件之底面至上述第1外部端子與上述第1導線之第2接觸點為止之高度。
(10).如(9)，其中自上述密封構件之底面至上述第2電極部與上述第2導線之第3接觸點為止之高度低於自上述密封構件之底面至上述第2外部端子與上述第2導線之第4接觸點為止之高度，自上述密封構件之底面至上述第3電極部與上述第3導線之第5接觸點為止之高度低於自上述密封構件之底面至上述第3外部端子與上述第3導線之第6接觸點為止之高度，自上述密封構件之底面至上述第4電極部與上述第4導線之第7接觸點為止之高度低於自上述密封構件之底面至上述第4外部端子與上述第4導線之第8接觸點為止之高度。
(11).如(8)至(10)中任一項，其中上述霍爾元件中，上述基板為GaAs基板，於上述基板之與設置有上述電極部之面為相反側之面進而具有絕緣層，上述電極部係與上述磁感應部連接，上述絕緣層自上 述密封構件之底面露出。
(12).一種霍爾感測器，其係為長方體形狀、且於底面形成有外部端子者，其具備：霍爾元件，其具有半導體基板、設置於上述半導體基板上或上述半導體基板內之磁感應部、及與上述磁感應部連接之電極部；外部端子，其於俯視時配置於上述霍爾元件之周圍；導線，其連接上述電極部與上述外部端子；及密封構件，其密封上述霍爾元件之磁感應部、上述導線、及上述外部端子之至少一部分；於自包含上述長方形狀之長邊之側面剖視時，於鄰接之外部端子間之空間中包含上述霍爾元件。
(13).一種鏡頭模組，其具備：如(8)至(12)中任一項之霍爾感測器；鏡頭座，其安裝有磁鐵；及驅動線圈，其根據來自上述霍爾感測器之上述外部端子之輸出信號而使上述磁鐵移動。
根據本發明之一態樣，可提供一種薄型、且可正確地檢測出磁性之霍爾感測器及鏡頭模組。
10‧‧‧霍爾元件
11‧‧‧基板
12‧‧‧磁感應部
13a‧‧‧電極部(第1電極部)
13b‧‧‧電極部(第2電極部)
13c‧‧‧電極部(第3電極部)
13d‧‧‧電極部(第4電極部)
21a‧‧‧引線端子(第1外部端子)
21b‧‧‧引線端子(第2外部端子)
21c‧‧‧引線端子(第3外部端子)
21d‧‧‧引線端子(第4外部端子)
31a‧‧‧導線(第1導線)
31b‧‧‧導線(第2導線)
31c‧‧‧導線(第3導線)
31d‧‧‧導線(第4導線)
40‧‧‧絕緣層
50‧‧‧密封構件
60‧‧‧外裝鍍敷層
60a‧‧‧外裝鍍敷層
60b‧‧‧外裝鍍敷層
60c‧‧‧外裝鍍敷層
60d‧‧‧外裝鍍敷層
100‧‧‧霍爾感測器
310‧‧‧霍爾元件
320‧‧‧引線框架
325‧‧‧引線端子(電源端子)
327‧‧‧引線端子(接地端子)
343‧‧‧金屬細線
350‧‧‧密封構件
370‧‧‧焊料
400‧‧‧磁感測器
440‧‧‧絕緣層
450‧‧‧配線基板
451‧‧‧配線圖案
a‧‧‧第1接觸點
b‧‧‧第2接觸點
D‧‧‧階差
E‧‧‧底面
Ga‧‧‧表面實施半蝕刻後之部分
Gb‧‧‧背面實施半蝕刻後之部分
GND‧‧‧接地電位
h1‧‧‧高度
h2‧‧‧高度
M1‧‧‧第1面
M2‧‧‧第2面
N1‧‧‧第1部位
N2‧‧‧第2部位
p1‧‧‧高度
p2‧‧‧高度
S‧‧‧側面
圖1係用以說明本發明之霍爾感測器之課題之圖。
圖2(a)至(c)係用以說明本發明之霍爾感測器之實施形態1之構成圖。
圖3係圖1(a)至(c)所示之霍爾感測器之整體立體圖。
圖4(a)、(b)係具體之霍爾感測器之構成圖。
圖5(a)、(b)係表示實施形態1之霍爾感測器之引線框架之圖。
於以下詳細之說明中，係對諸多特定之細節進行記載以提供本發明之實施形態之完整之理解。然而可明確得知，即便無相關之特定之細節，亦可以1個以上之實施態樣而實施。此外，為簡化圖式，亦 以略圖表示周知之構造及裝置。
以下，參照圖式對本發明之各實施形態進行說明。
<實施形態1>
圖2(a)至(c)係用以說明本發明之霍爾感測器之實施形態1之構成圖，圖2(a)表示圖2(b)之A-A線剖視圖，圖2(b)表示圖2(a)之俯視圖，圖2(c)表示圖2(a)之仰視圖，圖3表示圖2(a)至(c)所示之霍爾感測器之整體立體圖。再者，Ga表示表面實施半蝕刻後之部分，Gb表示背面實施半蝕刻後之部分。
本實施形態1之霍爾感測器100具備霍爾元件10、複數個引線端子21a至21d(第1~第4外部端子)、複數個導線31a至31d(第1~第4導線)、及密封構件50。
霍爾元件10具有基板11、設置於該基板11上(或基板11內)之磁感應部12、及與該磁感應部12連接之複數個電極部13a至13d(第1~第4電極部)。再者，於圖2(a)中，對將磁感應部12設置於基板11上之情形以放大圖表示。
又，複數個引線端子21a至21d係沿霍爾元件10之周圍、即密封構件50之底面以包圍霍爾元件10之四角之方式配置。又，於俯視時，亦可配置於霍爾感測器100之四角區域。
又，複數個導線31a至31d電性連接複數個電極部13a至13d之各電極部13a至13d之各者與複數個引線端子21a至21d之各引線端子21a至21d之各者。
又，密封構件50覆蓋霍爾元件10、複數個引線端子21a至21d、及複數個導線31a至31d。
又，各引線端子21a至21d具有與上述各導線31a至31d連接之第2面M2、及與該第2面M2為相反側之第1面M1，該第1面M1自密封構件50之底面E露出。
又，構成為使自密封構件50之底面E至各電極部13a至13d與各導線31a至31d之第1接觸點a為止之高度h1低於自密封構件50之底面E至各引線端子21a至21d與各導線31a至31d之第2接觸點b為止之高度h2。又，霍爾感測器為長方形狀，且配置成於自包含長方形之長邊之側面S剖視時，於鄰接之外部端子間之空間中包含霍爾元件。再者，自小型化之觀點而言，霍爾元件亦可於俯視時相對於長方形狀之霍爾感測器之邊傾斜45度而配置。該情形時，配置成於自包含長方形之長邊之側面S剖視時，於鄰接之外部端子間之空間中，於高度方向上包含霍爾元件。
即，自密封構件50之底面E至第1接觸點a為止之高度h1、與自密封構件50之底面E至第2接觸點b為止之高度h2之關係具有h1<h2之關係。
由於本實施形態1之霍爾感測器具有h1<h2之關係，故而導線31a至31d不易與霍爾元件之基板11之邊緣接觸，從而不易產生洩漏電流。藉此，可實現薄型、且可正確地檢測出磁性之霍爾感測器。
再者，本實施形態1之霍爾感測器成為易產生引線端子之邊緣與導線之接觸之構造，但關於引線端子之邊緣接觸，僅成為於相同電位之引線端子之2個部位連接有導線之狀態，故而並無特別之問題。於本實施形態1中，作為高度h1與高度h2之關係，h1較佳為0.2×h2以上且未達h2。更佳為0.4×h2以上且未達h2，進而佳為0.4×h2以上且0.99×h2以下。進而，h1亦可為0.4×h2以上且0.95×h2以下。
又，各引線端子21a至21d自密封構件50之側面S露出。即，由於引線端子21a至21d自密封構件50之側面S露出，故而除使用露出於引線端子21a至21d之底面之部分(底面電極)之外，亦可使用露出於側面之部分(側面電極)進行安裝。尤其可提高整體厚度中之側面電極之比例，故而安裝變得容易。又，引線端子與焊料之接觸較差而無法取得 導通之情形變少，安裝可靠性較高。進而，焊料安裝後之外觀檢查之視認性提高，從而可容易地確認是否無問題地進行焊接。
又，對於複數個引線端子21a至21d中之至少1個引線端子21a至21d之任一者，於第2面M2具有階差D。即，引線端子帶有階差。較佳為對於引線端子21a至21d之所有引線端子，於第2面M2具有階差D。
又，以階差D為邊界，複數個引線端子21a至21d於具有階差D之各引線端子21a至21d之靠近霍爾元件10之側具有第1部位N1，於遠離霍爾元件10之側具有第2部位N2，且自密封構件50之底面E至第1部位N1之第2面M2為止之高度p1構成為低於自密封構件50之底面E至第2部位N2之第2面M2為止之高度p2。
即，自密封構件50之底面E至第1部位N1之第2面M2為止之高度p1、與自密封構件50之底面E至第2部位N2之第2面M2為止之高度p2的關係具有p1<p2之關係。又，各導線31a至31d於具有階差(D)之各引線端子21a至21d之第2部位N2之第2面M2連接。
根據此種構成，可抑制導線與引線端子之邊緣接觸而斷線。
於引線端子21a之第2面M2具有複數個階差之情形時，將最靠近霍爾元件10之階差設為階差D，以階差D為邊界，將靠近霍爾元件10之側設為第1部位N1，將遠離霍爾元件10之側設為第2部位N2。關於引線端子21b至21d亦相同。形成於引線端子21a至21d之第2面M2之階差D由密封構件50密封。
又，自密封構件50之底面E至第1部位N1之第2面M2為止之高度p1構成為低於自密封構件50之底面E至各電極部13a至13d為止之高度h1。
即，自密封構件50之底面E至第1部位N1之第2面M2為止之高度p1、自密封構件50之底面E至第2部位N2之第2面M2為止之高度p2、及自密封構件50之底面E至各電極部13a至13d為止之高度h1之關係具 有p1<h1<p2之關係。
根據此種構成，可進一步抑制導線與引線端子之邊緣接觸而斷線。
且說，一般而言，在將霍爾元件10載置於特定之位置時使用吸具，又，在將霍爾元件之電極部與引線端子打線接合時使用毛細管。根據此種構成，可防止於霍爾元件載置時吸具與引線端子接觸。又，可防止於打線接合時毛細管與引線端子接觸。
又，於以霍爾元件10為中心之橢圓形或多邊形之周邊上設置有階差D。即，階差係設置於包圍霍爾元件之周邊上。吸具或毛細管之前端多為橢圓形狀或多邊形狀，故而階差D亦較佳為形成為橢圓形狀或多邊形狀，因此成為將階差D設置為橢圓形狀或多邊形狀之構成。
吸具或毛細管之前端尤其多為圓形狀，故而為防止吸具或毛細管之接觸，較佳為於以霍爾元件10為中心之圓周上設置階差D。
又，複數個導線31a至31d以使複數個電極部13a至13d為第1次接合、且複數個引線端子21a至21d成為第2次接合之方式而打線接合。
如此，自較低側向較高側進行打線接合，故而不易引起邊緣接觸。藉此，即便縮短霍爾元件與引線端子之間之距離亦不易引起邊緣接觸。因此，可縮短霍爾元件與引線端子之間之距離，從而可實現小型化。
或者，複數個導線31a至31d以使以使複數個引線端子21a至21d為第1次接合、且複數個電極部13a至13d成為第2次接合之方式而打線接合。
如此，自較高側向較低側進行打線接合，故而可降低打線接合之頂點，可實現薄型化。
又，進而具備絕緣層40，其設置於基板11之與設置有複數個電極部13a至13d之面相反側之面上。該絕緣層40自密封構件50之底面E露 出。設置絕緣層40之效果將於實施形態2中說明。
於本實施形態1中，作為絕緣層40，可列舉絕緣樹脂層、絕緣片等。作為絕緣層40，只要為較霍爾元件之電阻高之電阻即可。例如較佳為，絕緣層40之體積電阻率為108~1020(Ω．cm)。更佳為，絕緣層40之體積電阻率為1010~1018(Ω．cm)。於絕緣層40為數mm見方且厚度為數μm之情形時，絕緣層40之電阻成為1010~1018(Ω)，霍爾元件之電阻通常約為109Ω以下，故而具有充分之絕緣性。
絕緣層40中，更佳為包含例如環氧系之熱硬化型樹脂作為其成分、及包含氧化矽(SiO2)作為填料。絕緣層40與霍爾元件10之背面、即具有磁感應部12之面之相反側之面相接，藉由該絕緣層40而覆蓋霍爾元件10之背面。霍爾元件10之背面整體由絕緣層40覆蓋，其自抑制洩漏電流之產生之觀點而言較佳。絕緣層40中，覆蓋霍爾元件10之背面之部分之厚度由填料尺寸決定，例如為5μm以上。
霍爾元件10例如係霍爾元件等之磁電轉換元件。霍爾元件10具有例如半絕緣性之砷化鎵(GaAs)基板11、形成於該GaAs基板11上之包含半導體薄膜之磁感應部(活性層)12、及與磁感應部12電性連接之電極部13a至13d。磁感應部12例如於俯視時為十字(交叉)型，於交叉之4個前端部上分別設置有電極13a至13d。於俯視時相面對之一對電極13a、13c係用以使電流流過磁感應部12之輸入端子，與連結電極13a、13c之線於俯視時正交之方向上相面對之另一對電極13b、13d係用以自磁感應部12輸出電壓之輸出端子。為使霍爾元件10之厚度減薄，研磨基板11之與設置有磁感應部(活性層)12之面相反側之面即可。
霍爾感測器100為無島構造，具有用以取得與外部之電性連接之複數個引線端子21a至21d。如圖2(b)所示，引線端子21a至21d配置於霍爾元件10之周圍、例如霍爾感測器100之四角附近。例如，將引線 端子21a與引線端子21c以隔著霍爾元件10而對向之方式配置。又，將引線端子21b與引線端子21d以隔著霍爾元件10而對向之方式配置。進而，以使連結引線端子21a與引線端子21c之直線(假想線)、與連結引線端子21b與引線端子21d之直線(假想線)於俯視時交叉之方式分別配置引線端子21至21d。
即，複數個引線端子包含第1至第4引線端子，第1至第4引線端子係以使連結第1引線端子與第3引線端子之假想直線、與連結第2引線端子與第4引線端子之假想直線於俯視時交叉之方式而配置。
引線端子21a至21d例如包含銅(Cu)等金屬。又，亦可對引線端子21a至21d之面側或背面之一部分進行蝕刻(即半蝕刻)。
再者，雖未圖示，但於引線端子21a至21d之表面(圖2(a)之上表面側)，對由導線31a至31d連接之引線端子21a至21d之表面實施鍍Ag，自電性連接之觀點而言較佳。
又，於引線端子21a至21d之表面及背面，亦可代替外裝鍍敷層60而實施鍍鎳(Ni)-鈀(Pd)-金(Au)等。雖為霍爾感測器，但因無島而不易受到作為磁性體之鍍Ni膜之影響，故而可實現。
導線31a至31d係將霍爾元件10具有之電極部13a至13d、與引線端子21a至21d分別電性連接之導線，其包含例如金(Au)。如圖2(b)所示，導線31a將引線端子21a與電極部13a加以連接，導線31b將引線端子21b與電極部13b加以連接。又，導線31c將引線端子21c與電極部13c加以連接，導線31d將引線端子21d與電極13d加以連接。
密封構件50利用樹脂密封而覆蓋並保護霍爾元件10、引線端子21a至21d之至少表面側即與導線連接之側之面、及導線31a至31d。密封構件50包含例如環氧系之熱硬化型樹脂，且能對抗回焊時之高熱。再者，密封構件50與絕緣層40即便於例如相同之環氧系之熱硬化型樹脂之情形時，其材料亦互不相同。例如，含有之成分不同，或即便含 有之成分相同，但含有比不同。
又，如圖2(c)所示，於霍爾感測器100之底面側即安裝於配線基板之側，各引線端子21a至21d之背面之至少一部分、與絕緣層40之至少一部分分別自密封構件50露出。
又，外裝鍍敷層60形成於自密封構件50露出之引線端子21a至21d之背面。外裝鍍敷層60包含例如錫(Sn)等。
根據此種構成，於使用霍爾感測器100檢測磁性(磁場)之情形時，例如將引線端子21a連接於電源電位(+)，並且將引線端子21c連接於接地電位(GND)，使電流自引線端子21a流向引線端子21c。繼而，測定引線端子21b、21d間之電位差V1-V2(霍爾輸出電壓VH)。根據霍爾輸出電壓VH之大小而檢測磁場之大小，且根據霍爾輸出電壓VH之正負而檢測磁場之方向。
即，引線端子21a係對霍爾元件10供給特定電壓之電源用引線端子。引線端子21c係對霍爾元件10供給接地電位之接地用引線端子。引線端子21b、21d係取出霍爾元件10之霍爾電動勢信號之信號取出用引線端子。
圖4(a)、(b)係具體之霍爾元件之構成圖，圖4(a)表示剖視圖，圖4(b)表示俯視圖。但導線並未圖示。圖中，符號Ga表示表面實施半蝕刻後之部分，Gb表示背面實施半蝕刻後之部分。再者，圖2(a)之剖視圖表示圖2(b)之A-A線剖視圖，圖4(a)之剖視圖表示圖4(b)之B-B線剖視圖。
圖4(a)、(b)所示之霍爾感測器中，使用有以與吸具之接觸儘可能少之方式設計之引線端子，對引線端子之表面進行半蝕刻。即，對吸具干涉之區域進行半蝕刻。
圖4(b)所示之霍爾感測器之霍爾元件相對於圖2(b)所示之霍爾感測器之霍爾元件旋轉45度而配置。即，圖4(b)所示之霍爾感測器之霍 爾元件於俯視時為長方形，且將霍爾元件配置成使該長方形之4個頂點分別配置於引線端子21a與引線端子21b之間之區域、引線端子21b與引線端子21c之間之區域、引線端子21c與引線端子21d之間之區域、及引線端子21d與引線端子21a之間之區域。
藉由將霍爾元件配置於此種方向而可使霍爾感測器整體小型化。然而，若如此配置霍爾元件，則於霍爾元件載置時吸具易與引線端子接觸，故而較佳為於引線端子21a至21d之第2面M2設置階差D。再者，上述長方形中包含正方形。
於本實施形態1中，以於霍爾元件10與密封構件50之底面E之間不存在用以載置霍爾元件10之金屬製之島之無島構造為中心進行了說明，但亦可於霍爾元件10與密封構件50之底面E之間設置島。又，該島亦可與接地用引線端子21c電性連接。然而，自薄型化之觀點而言，較佳為於霍爾元件10與密封構件50之底面E之間不設置島。
又，於本實施形態1中，以自密封構件50之底面E至第1連接點a為止之高度h1於各電極部13a至13d中全部相等之情形為例進行了說明，但自密封構件50之底面E至第1連接點a為止之高度h1於電極部13a至13d中亦可不同。又，同樣地，自密封構件50之底面E至第2連接點b為止之高度h2於各引線端子21a至21d中亦可不同。在將與1根共通之導線連接之電極部與引線端子設為一個單元之情形時，至少於一個單元滿足高度h1<高度h2即可。但較佳為於所有單元滿足高度h1<高度h2。
圖5(a)、(b)係表示本實施形態1之霍爾感測器之引線框架之圖。圖5(a)為前視圖，圖5(b)為後視圖。引線框架成為各霍爾感測器之成為引線端子之部分由金屬板相連之構造。圖中符號H表示孔部，影線部分表示半蝕刻區域。由虛線包圍之區域為1個霍爾感測器中使用之區域，又，虛線與虛線之間之區域為切割時切割之齒通過之區域。
本實施形態1之霍爾感測器之製造方法具備以下步驟：準備於基材之一面形成有複數個引線端子之引線框架；將較引線端子之厚度薄之霍爾元件經由絕緣層而載置於基材之一面之由複數個引線端子所包圍之區域；利用複數個導線將霍爾元件具有之複數個電極部與複數個引線端子分別電性連接；利用密封構件將載置霍爾元件之面側進行密封；及自密封構件及絕緣層分離出基材；於分離基材之步驟中，於霍爾元件之具有複數個電極部之面之相反側之面殘留有絕緣層。再者，具體之製造方法除霍爾元件之厚度以外，與上述專利文獻1相同。
於準備引線框架之步驟中，亦可使用圖5(a)、(b)所示之引線框架。即，亦可使用於複數個引線端子具有之面中的、與基材所接觸之面為相反側之面設置有階差D之引線框架。
<實施形態2>
以下，對實施形態2進行說明。於本實施形態2中，於完成霍爾感測器100之後，例如雖未圖示，但準備配線基板，且將霍爾感測器100安裝於該配線基板之一面。於該安裝步驟中，例如，將各引線端子21a至21d中之自密封構件50露出、且由外裝鍍敷層60覆蓋之背面經由焊料(未圖示)而與配線基板之配線圖案(未圖示)連接。該焊接例如可由回焊方式進行。回焊方式為如下方法，即，將焊錫膏塗佈於配線圖案上(即印刷)，且以使外裝鍍敷層60重疊於其上之方式將霍爾感測器100配置於配線基板上，於該狀態下對焊錫膏加熱而使焊料熔解。經安裝步驟而完成霍爾感測器裝置，其具備：霍爾感測器100；安裝有霍爾感測器100之配線基板；及將霍爾感測器100之各引線端子21a至21d電性連接於配線基板之配線圖案之焊料。
根據此種構成，可發揮如下般之效果。即，於無島構造之霍爾感測器100中，霍爾元件10之背面由絕緣層40覆蓋。藉此，在將霍爾感測器100安裝於配線基板時，例如，即便於焊料自連接於電源電位 之引線端子(即電源端子)21a下露出至霍爾元件10之下方之情形時，亦可防止霍爾元件10(半導體)與焊料(金屬)之間形成肖特基接合，從而可防止電流於該肖特基接合之順向方向(即自金屬向半導體之方向)流動。
例如，即便在電流於電源端子21a→導線31a→電極部13a→磁感應部12→電極部13c→導線31c→引線端子21c之方向流動之情形時，亦可防止洩漏電流自焊料流向霍爾元件10。藉此，可抑制偏移電壓之產生，從而可正確地檢測出磁場。
<實施形態3>
以下，對實施形態3進行說明。於上述本實施形態1及2中，對使用絕緣膏作為覆蓋霍爾元件10之背面之絕緣層40之情形進行了說明。然而，於本實施形態3中，絕緣層40並不限定於絕緣膏。作為絕緣層40，亦可使用例如晶粒黏著膜，即切晶．黏晶一體型膜之黏著層。
根據此種構成，可發揮如下般之效果。即，使用晶粒黏著膜之黏著層作為覆蓋霍爾元件10之背面之絕緣層。藉此，可省去絕緣膏之塗佈步驟，故而可有助於步驟數之削減。
<實施形態4>
本實施形態之鏡頭模組具備霍爾感測器、安裝有磁鐵之鏡頭座、及根據來自霍爾感測器之外部端子之輸出信號即霍爾電動勢信號而使磁鐵移動之驅動線圈。本實施形態之霍爾感測器為薄型，且可正確地檢測出磁性，故而可使鏡頭模組小型化，又可進行正確之位置檢測。由本實施形態之霍爾感測器偵測出安裝於鏡頭座之磁鐵之磁場，且根據所偵測之輸出信號而使驅動電流流過驅動線圈，藉此可精度良好地進行自動調焦控制或手振修正控制。又，本實施形態之霍爾感測器為薄型化，故而可使霍爾感測器內部之霍爾元件與磁鐵之位置靠近，從而可進行精度更佳之磁性偵測。
如以上般，參照特定之實施形態對本發明進行了說明，但並非意欲藉由該等說明而限定發明。對本業者而言，藉由參照本發明之說明而使所揭示之實施形態之各種變化例與本發明之其他實施形態一併明瞭。因此應理解申請專利範圍亦包含本發明之技術範圍及要旨中所包含之該等變化例或實施形態。
10‧‧‧霍爾元件
11‧‧‧基板
12‧‧‧磁感應部
13a‧‧‧電極部(第1電極部)
13b‧‧‧電極部(第2電極部)
13c‧‧‧電極部(第3電極部)
13d‧‧‧電極部(第4電極部)
21a‧‧‧引線端子(第1外部端子)
21b‧‧‧引線端子(第2外部端子)
21c‧‧‧引線端子(第3外部端子)
21d‧‧‧引線端子(第4外部端子)
31a‧‧‧導線(第1導線)
31b‧‧‧導線(第2導線)
31c‧‧‧導線(第3導線)
31d‧‧‧導線(第4導線)
40‧‧‧絕緣層
50‧‧‧密封構件
60a‧‧‧外裝鍍敷層
60b‧‧‧外裝鍍敷層
60c‧‧‧外裝鍍敷層
60d‧‧‧外裝鍍敷層
100‧‧‧霍爾感測器
a‧‧‧第1接觸點
b‧‧‧第2接觸點
D‧‧‧階差
E‧‧‧底面
Ga‧‧‧表面實施半蝕刻後之部分
Gb‧‧‧背面實施半蝕刻後之部分
h1‧‧‧高度
h2‧‧‧高度
M1‧‧‧第1面
M2‧‧‧第2面
N1‧‧‧第1部位
N2‧‧‧第2部位
p1‧‧‧高度
p2‧‧‧高度
S‧‧‧側面

Claims (13)

  1. 一種霍爾感測器，其具備：霍爾元件，其具有基板、設置於上述基板上或上述基板內之磁感應部、及與上述磁感應部連接之複數個電極部；複數個外部端子，其等配置於上述霍爾元件之周圍；複數個導線，其等分別電性連接上述複數個電極部之各電極部與上述複數個外部端子之各外部端子；及密封構件，其覆蓋上述霍爾元件之上述磁感應部、上述複數個導線、及上述各外部端子之至少一部分；上述各外部端子具有與上述複數個導線之各導線連接之第2面、及與上述第2面為相反側之第1面，上述第1面自上述密封構件之底面露出，自上述密封構件之底面至上述各電極部與上述各導線之第1連接點為止之高度低於自上述密封構件之底面至上述各外部端子與上述各導線之第2連接點為止之高度。
  2. 如請求項1之霍爾感測器，其中上述各外部端子自上述密封構件之側面露出。
  3. 如請求項1或2之霍爾感測器，其中上述複數個外部端子中之至少1個外部端子於上述第2面具有階差，以上述階差為邊界，上述複數個外部端子於具有上述階差之上述各外部端子之靠近上述霍爾元件之側具有第1部位，於遠離上述霍爾元件之側具有第2部位，自上述密封構件之底面至上述第1部位之上述第2面為止之高度低於自上述密封構件之底面至上述第2部位之上述第2面為止之高度， 上述各導線係於具有上述階差之上述各外部端子之上述第2部位之上述第2面連接。
  4. 如請求項3之霍爾感測器，其中自上述密封構件之底面至上述第1部位之上述第2面為止之高度低於自上述密封構件之底面至上述各電極部為止之高度。
  5. 如請求項3或4之霍爾感測器，其中上述階差係設置於包圍上述霍爾元件之周邊上。
  6. 如請求項1至5中任一項之霍爾感測器，其進而具備絕緣層，該絕緣層設置於上述基板之與設置有上述複數個電極部之面為相反側之面上，上述絕緣層自上述密封構件之底面露出。
  7. 如請求項1至6中任一項之霍爾感測器，其中上述複數個外部端子包含第1至第4外部端子，上述第1至第4外部端子配置成使連結上述第1外部端子與上述第3外部端子之假想直線、與連結上述第2外部端子與上述第4外部端子之假想直線於俯視時交叉，上述霍爾元件之上述基板於俯視時為長方體形，且於俯視時，上述霍爾元件之上述基板之4個頂點配置於上述第1外部端子與上述第2外部端子之間之區域、上述第2外部端子與上述第3外部端子之間之區域、上述第3外部端子與上述第4外部端子之間之區域、及上述第4外部端子與上述第1外部端子之間之區域。
  8. 一種霍爾感測器，其具備：霍爾元件，其具有基板、設置於上述基板上或上述基板內之磁感應部、及電極部；外部端子，其配置於上述霍爾元件之周圍；導線，其連接上述電極部與上述外部端子；及 密封構件，其覆蓋上述霍爾元件之磁感應部、上述導線、及上述外部端子之與上述導線連接之第2面；上述外部端子中，與上述第2面為相反側之第1面自上述密封構件之底面露出，自上述密封構件之底面至上述電極部與上述導線之第1接觸點為止之高度低於自上述密封構件之底面至上述外部端子與上述導線之第2接觸點為止之高度。
  9. 如請求項8之霍爾感測器，其中上述電極部具有第1至第4電極部，上述外部端子具有第1至第4外部端子，上述導線具有分別連接上述第1至第4電極部與上述第1至第4外部端子之第1至第4導線，自上述密封構件之底面至上述第1電極部與上述第1導線之第1接觸點為止之高度低於自上述密封構件之底面至上述第1外部端子與上述第1導線之第2接觸點為止之高度。
  10. 如請求項9之霍爾感測器，其中自上述密封構件之底面至上述第2電極部與上述第2導線之第3接觸點為止之高度低於自上述密封構件之底面至上述第2外部端子與上述第2導線之第4接觸點為止之高度，自上述密封構件之底面至上述第3電極部與上述第3導線之第5接觸點為止之高度低於自上述密封構件之底面至上述第3外部端子與上述第3導線之第6接觸點為止之高度，自上述密封構件之底面至上述第4電極部與上述第4導線之第7接觸點為止之高度低於自上述密封構件之底面至上述第4外部端子與上述第4導線之第8接觸點為止之高度。
  11. 如請求項8至10中任一項之霍爾感測器，其中上述霍爾元件中， 上述基板為GaAs基板，於上述基板之與設置有上述電極部之面為相反側之面進而具有絕緣層，上述電極部係與上述磁感應部連接，上述絕緣層自上述密封構件之底面露出。
  12. 一種霍爾感測器，其係為長方體形狀、且於底面形成有外部端子者，其具備：霍爾元件，其具有半導體基板、設置於上述半導體基板上或上述半導體基板內之磁感應部、及與上述磁感應部連接之電極部；外部端子，其於俯視時配置於上述霍爾元件之周圍；導線，其連接上述電極部與上述外部端子；及密封構件，其密封上述霍爾元件之磁感應部、上述導線、及上述外部端子之至少一部分；於自包含上述長方形狀之長邊之側面剖視時，於鄰接之外部端子間之空間中包含上述霍爾元件。
  13. 一種鏡頭模組，其具備：如請求項8至12中任一項之霍爾感測器；鏡頭座，其安裝有磁鐵；及驅動線圈，其根據來自上述霍爾感測器之上述外部端子之輸出信號而使上述磁鐵移動。
TW104131017A 2014-09-22 2015-09-18 Hall sensor and lens module TWI555996B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014192610 2014-09-22

Publications (2)

Publication Number Publication Date
TW201617638A true TW201617638A (zh) 2016-05-16
TWI555996B TWI555996B (zh) 2016-11-01

Family

ID=55580677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131017A TWI555996B (zh) 2014-09-22 2015-09-18 Hall sensor and lens module

Country Status (4)

Country Link
JP (1) JP6392882B2 (zh)
CN (1) CN207067372U (zh)
TW (1) TWI555996B (zh)
WO (1) WO2016047130A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128434B2 (en) * 2016-12-09 2018-11-13 Rohm Co., Ltd. Hall element module
JP6928463B2 (ja) * 2016-12-09 2021-09-01 ローム株式会社 ホール素子モジュール
JP6780675B2 (ja) * 2017-07-24 2020-11-04 株式会社デンソー 半導体装置及び半導体装置の製造方法
WO2019021766A1 (ja) * 2017-07-24 2019-01-31 株式会社デンソー 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5372456A (en) * 1976-12-10 1978-06-27 Hitachi Ltd Glass sealing semiconductor device
JPS56126948A (en) * 1980-03-12 1981-10-05 Hitachi Ltd Highly integrated semiconductor
US4936148A (en) * 1988-10-17 1990-06-26 Anent Systems Corporation Hall effect pressure transducer
JPH10233533A (ja) * 1997-02-21 1998-09-02 Nichia Chem Ind Ltd 発光装置の形成方法及び形成装置
JP3119247B2 (ja) * 1998-08-20 2000-12-18 日本電気株式会社 Ｉｃパッケージ
CN1369905A (zh) * 2001-02-16 2002-09-18 安普生科技股份有限公司 高准确度及灵敏度霍尔感测元件及集成电路的封装方法
JP2005337866A (ja) * 2004-05-26 2005-12-08 Asahi Kasei Corp 磁性体検出器及び半導体パッケージ
JP5196107B2 (ja) * 2007-03-29 2013-05-15 日亜化学工業株式会社 発光装置
US10267892B2 (en) * 2010-10-04 2019-04-23 Qualcomm Incorporated Locating a device using a reference point to align location information
DE102011077580A1 (de) * 2011-06-16 2012-12-20 Robert Bosch Gmbh Hallsensor und Verfahren zum Betreiben eines Hallsensors
JP5895054B2 (ja) * 2012-06-07 2016-03-30 旭化成エレクトロニクス株式会社 位置検出装置
JP6105898B2 (ja) * 2012-10-26 2017-03-29 旭化成エレクトロニクス株式会社 磁気センサ及びその製造方法
WO2014091714A1 (ja) * 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法

Also Published As

Publication number Publication date
WO2016047130A1 (ja) 2016-03-31
JPWO2016047130A1 (ja) 2017-04-27
TWI555996B (zh) 2016-11-01
JP6392882B2 (ja) 2018-09-19
CN207067372U (zh) 2018-03-02

Similar Documents

Publication Publication Date Title
CN105185900B (zh) 霍尔传感器
CN108155157B (zh) 包括引线框的集成电路封装体
JP6480622B2 (ja) ホールセンサ
TWI555996B (zh) Hall sensor and lens module
JP2023033385A (ja) 半導体装置
JP2022048197A (ja) 半導体装置
CN107768513A (zh) 半导体器件和半导体器件的安装结构
TW201436314A (zh) 磁性感測器
KR101868760B1 (ko) 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈
JP7009157B2 (ja) 半導体装置
JP7208725B2 (ja) 半導体装置
JP6608666B2 (ja) ホール素子及びホールセンサ、レンズモジュール
CN108028314B (zh) 霍尔元件和霍尔传感器、镜头模块
JP6553416B2 (ja) ホールセンサ
JP6842236B2 (ja) 磁気センサモジュール
JP2018074067A (ja) 半導体装置
JP6697262B2 (ja) 磁気センサモジュール
WO2012098595A1 (ja) 配線基板およびそれを用いた半導体装置
JP2018066722A (ja) 半導体装置
JP2018074066A (ja) 半導体装置