[go: up one dir, main page]

TW201523877A - 半導體裝置、半導體裝置的製造方法以及顯示裝置 - Google Patents

半導體裝置、半導體裝置的製造方法以及顯示裝置 Download PDF

Info

Publication number
TW201523877A
TW201523877A TW103140068A TW103140068A TW201523877A TW 201523877 A TW201523877 A TW 201523877A TW 103140068 A TW103140068 A TW 103140068A TW 103140068 A TW103140068 A TW 103140068A TW 201523877 A TW201523877 A TW 201523877A
Authority
TW
Taiwan
Prior art keywords
film
oxide
oxide semiconductor
insulating film
semiconductor device
Prior art date
Application number
TW103140068A
Other languages
English (en)
Inventor
Yasutaka Nakazawa
Takayuki Cho
Shunsuke Koshioka
Takahiro Sato
Naoya Sakamoto
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201523877A publication Critical patent/TW201523877A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的一個方式的目的之一是提供一種新穎半導體裝置及該半導體裝置的製造方法，其中在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜。本發明的一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的第一閘極絕緣膜；第一閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；電連接於氧化物半導體膜的一對電極層；氧化物半導體膜及一對電極層上的第二閘極絕緣膜；以及第二閘極絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。

Description

半導體裝置、半導體裝置的製造方法以及顯示裝置
本發明的一個方式係關於一種使用氧化物半導體的半導體裝置及使用該半導體裝置的顯示裝置。或者，本發明的一個方式係關於一種使用氧化物半導體的半導體裝置的製造方法。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。或者，本發明的一個方式係關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
注意，在本說明書中，半導體裝置是指半導體元件本身或者包括半導體元件的裝置，並且，作為這種半導體元件，例如可以舉出電晶體(薄膜電晶體等)。此 外，液晶面板或有機EL面板等顯示裝置有時包括半導體裝置。
使用電晶體的顯示裝置(例如液晶面板、有機EL面板)的螢幕尺寸的大型化得到了推進。隨著螢幕尺寸的大型化產生如下問題：在使用電晶體等主動元件的顯示裝置中，佈線電阻使施加到元件的電壓根據與該元件連接的佈線的位置不同，結果導致顯示不均勻或灰階不良等顯示品質的劣化。
作為用於佈線或信號線等的材料，以前大多使用鋁膜，而現在為了進一步降低電阻，對使用銅(Cu)膜的技術展開了積極地研究開發。然而，銅(Cu)膜具有如下缺點：與基底膜之間的密接性低；銅膜中的銅會擴散到電晶體的半導體層中而容易使電晶體特性劣化；等。另外，作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。另外，作為其他材料，氧化物半導體受到關注(參照專利文獻1)。
另外，作為形成在使用包含銦的氧化物半導體材料形成的半導體層上的歐姆電極的材料，已公開Cu-Mn合金(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]國際公開第2012/002573號
在專利文獻2所記載的結構中，在氧化物半導體膜上沉積Cu-Mn合金膜之後對該Cu-Mn合金膜進行加熱處理，在氧化物半導體膜與Cu-Mn合金膜之間的接合介面形成Mn氧化物。藉由Cu-Mn合金膜中的Mn向氧化物半導體膜擴散並與構成氧化物半導體膜的氧優先地鍵合，來形成該Mn氧化物。因Mn而被還原的氧化物半導體膜中的區域成為氧缺陷，增加載子濃度而具有高導電性。另外，藉由向氧化物半導體膜擴散Mn而Cu-Mn合金成為純Cu，得到電阻小的歐姆電極。
然而，在上述結構中，不考慮到在形成歐姆電極之後從歐姆電極擴散的Cu的影響。例如，藉由在氧化物半導體膜上形成包括Cu-Mn合金膜的電極之後進行加熱處理，在氧化物半導體膜與Cu-Mn合金膜之間的接合介面形成Mn氧化物。當形成該Mn氧化物時，即使可以抑制從接觸於氧化物半導體膜的Cu-Mn合金膜有可能向氧化物半導體膜擴散的Cu，Cu也從Cu-Mn合金膜的側面以及Cu-Mn合金膜中的Mn脫離而獲得的純Cu膜的側面或表面附著到氧化物半導體膜的表面。
作為使用氧化物半導體膜的電晶體，例如，在使用底閘極結構的情況下，氧化物半導體膜的表面的一部分位於所謂背後通道一側，在Cu附著到該背後通道一側的情況下，有在進行電晶體的可靠性測試之一的閘極BT應力測試時導致電晶體特性的劣化的問題。
另外，當將銅膜用於使用氧化物半導體膜的 電晶體以及連接於該電晶體的佈線或信號線時，在銅膜的上下的一者或兩者設置障壁膜來抑制銅膜中的銅的擴散。然而，在採用設置障壁膜的結構的情況下，發生如下問題：製造半導體裝置時的遮罩個數增加，而半導體裝置的製造成本增高。
鑒於上述問題，本發明的一個方式的目的之一是提供一種新穎半導體裝置及該半導體裝置的製造方法，其中在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜。本發明的一個方式的其他目的之一是提供一種半導體裝置及該半導體裝置的製造方法，其中藉由在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜，來抑制製造成本。本發明的一個方式的其他目的之一是提供一種半導體裝置及該半導體裝置的製造方法，其中藉由在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜，來提高生產率。本發明的一個方式的其他目的之一是提供一種半導體裝置及該半導體裝置的製造方法，其中在使用氧化物半導體膜的電晶體中含Cu的金屬膜的形狀良好。本發明的一個方式的其他目的之一是提供一種新穎的半導體裝置及該半導體裝置的製造方法，其中在連接於使用氧化物半導體膜的電晶體的佈線或信號線中使用Cu。本發明的一個方式的其他目的之一是提供一種新穎半導體裝置或者新穎半導體裝置的製造方法。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。根據說明書、圖式、申請專利範圍等的描述，除上述目的外的目的將會顯而易見，並且可以從所述描述中抽出。
本發明的一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的第一閘極絕緣膜；第一閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；電連接於氧化物半導體膜的一對電極層；氧化物半導體膜及一對電極層上的第二閘極絕緣膜；以及第二閘極絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
本發明的另一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的閘極絕緣膜；閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；氧化物半導體膜上的第一絕緣膜；藉由第一絕緣膜電連接於氧化物半導體膜的一對電極層；第一絕緣膜及一對電極層上的第二絕緣膜；第二絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
本發明的另一個方式是一種半導體裝置，包 括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的第一閘極絕緣膜；第一閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；電連接於氧化物半導體膜的一對電極層；氧化物半導體膜及一對電極層上的第二閘極絕緣膜；第二閘極絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，並且，在電晶體的通道寬度方向上，第一閘極電極層及第二閘極電極層在設置在第一閘極絕緣膜及第二閘極絕緣膜中的開口部中連接，並隔著第一閘極絕緣膜及第二閘極絕緣膜圍繞氧化物半導體膜。
本發明的另一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的閘極絕緣膜；閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；氧化物半導體膜上的第一絕緣膜；藉由第一絕緣膜電連接於氧化物半導體膜的一對電極層；第一絕緣膜及一對電極層上的第二絕緣膜；以及第二絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，並且，在電晶體的通道寬度方向上，第一閘極電極層及第二閘極電極層在設置在閘極絕緣膜、第一絕緣膜及第二絕緣膜中的開口部中連接，並隔著閘極絕緣膜、第一絕緣膜及第二絕緣膜圍繞氧化物半導體膜。
本發明的另一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的第一閘極絕緣膜；第一閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；氧化物半導體膜上的金屬氧化膜；藉由金屬氧化膜電連接於氧化物半導體膜的一對電極層；金屬氧化膜及一對電極層上的第二閘極絕緣膜；以及第二閘極絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
本發明的另一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的閘極絕緣膜；閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；氧化物半導體膜上的金屬氧化膜；金屬氧化膜上的第一絕緣膜；藉由金屬氧化膜及第一絕緣膜電連接於氧化物半導體膜的一對電極層；第一絕緣膜及一對電極層上的第二絕緣膜；以及第二絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
本發明的另一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的第一閘極絕緣膜；第一閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；氧化物半導體膜上的金屬氧化膜；藉由金屬氧化膜電連接於氧化物半導體膜的 一對電極層；金屬氧化膜及一對電極層上的第二閘極絕緣膜；第二閘極絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，並且，在電晶體的通道寬度方向上，第一閘極電極層及第二閘極電極層在設置在第一閘極絕緣膜及第二閘極絕緣膜中的開口部中連接，並隔著第一閘極絕緣膜及第二閘極絕緣膜圍繞氧化物半導體膜。
本發明的另一個方式是一種半導體裝置，包括：電晶體，該電晶體包括：第一閘極電極層；第一閘極電極層上的閘極絕緣膜；閘極絕緣膜上的重疊於第一閘極電極層的氧化物半導體膜；氧化物半導體膜上的金屬氧化膜；金屬氧化膜上的第一絕緣膜；藉由金屬氧化膜及第一絕緣膜電連接於氧化物半導體膜的一對電極層；第一絕緣膜及一對電極層上的第二絕緣膜；以及第二絕緣膜上的重疊於氧化物半導體膜的第二閘極電極層，其中，一對電極層包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，並且，在電晶體的通道寬度方向上，第一閘極電極層及第二閘極電極層在設置在閘極絕緣膜、第一絕緣膜及第二絕緣膜中的開口部中連接，並隔著閘極絕緣膜、第一絕緣膜及第二絕緣膜圍繞氧化物半導體膜。
在上述各結構中，一對電極層較佳為包括Cu-Mn合金膜。另外，在上述各結構中，一對電極層較佳為包括Cu-Mn合金膜以及Cu-Mn合金膜上的Cu膜。另 外，在上述各結構中，一對電極層較佳為包括第一Cu-Mn合金膜、第一Cu-Mn合金膜上的Cu膜以及Cu膜上的第二Cu-Mn合金膜。另外，在上述各結構中，一對電極層較佳為在其一部分中包含Mn氧化物。另外，在上述各結構中，一對電極層的頂面、底面和側面中的至少一個較佳為被Mn氧化物覆蓋。此外，在上述各結構中，一對電極層的頂面、底面和側面較佳為被Mn氧化物覆蓋。
在上述各結構中，氧化物半導體膜較佳為In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，在上述各結構中，較佳的是氧化物半導體膜包括結晶部，結晶部的c軸平行於氧化物半導體膜的被形成面的法線向量。
在上述各結構中，金屬氧化膜較佳為In-M-Zn氧化物或In-M氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，在上述各結構中，較佳的是金屬氧化膜包括結晶部，結晶部的c軸平行於金屬氧化膜的被形成面的法線向量。另外，在上述各結構中，金屬氧化膜的導帶底的能階較佳為比氧化物半導體膜更接近真空能階。
本發明的另一個方式是一種使用在上述各結構中任一項所記載的半導體裝置的顯示裝置。
本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；藉由使用第一藥液對第一導電膜進行加工來形成閘極電極層； 在閘極電極層上形成第一絕緣膜；在第一絕緣膜上形成氧化物半導體膜；藉由使用第二藥液對氧化物半導體膜進行加工來形成島狀氧化物半導體膜；在第一絕緣膜及島狀氧化物半導體膜上形成第二導電膜，藉由使用包含與第一藥液相同的藥液的第三藥液對第二導電膜進行加工來形成源極電極層及汲極電極層；在島狀氧化物半導體膜、源極電極層及汲極電極層上形成第二絕緣膜；藉由對第二絕緣膜進行加工來形成到達汲極電極層的開口部；以覆蓋開口部的方式在第二絕緣膜上形成第三導電膜；以及藉由使用包含與第二藥液相同的藥液的第四藥液對第三導電膜進行加工來形成像素電極層。
本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；藉由使用第一藥液對第一導電膜進行加工來形成閘極電極層；在閘極電極層上形成第一絕緣膜；在第一絕緣膜上形成氧化物半導體膜；藉由使用第二藥液對氧化物半導體膜進行加工來形成島狀氧化物半導體膜；在第一絕緣膜及島狀氧化物半導體膜上形成第二導電膜；藉由使用包含與第一藥液相同的藥液的第三藥液對第二導電膜進行加工來形成源極電極層及汲極電極層；在島狀氧化物半導體膜、源極電極層及汲極電極層上形成第二絕緣膜；藉由對第二絕緣膜進行加工來形成到達汲極電極層的第一開口部；藉由對第一絕緣膜及第二絕緣膜進行加工來形成到達閘極電極層的第二開口部；以覆蓋第一開口部及第二開口部的方式在第 二絕緣膜上形成第三導電膜；以及藉由使用包含與第二藥液相同的藥液的第四藥液對第三導電膜進行加工來形成像素電極層及第二閘極電極層。
本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；藉由使用第一藥液對第一導電膜進行加工來形成閘極電極層；在閘極電極層上形成第一絕緣膜；在第一絕緣膜上形成氧化物疊層膜；藉由使用第二藥液對氧化物疊層膜進行加工來形成島狀氧化物疊層膜；在第一絕緣膜及島狀氧化物疊層膜上形成第二導電膜；藉由使用包含與第一藥液相同的藥液的第三藥液對第二導電膜進行加工來形成源極電極層及汲極電極層；在島狀氧化物疊層膜、源極電極層及汲極電極層上形成第二絕緣膜；藉由對第二絕緣膜進行加工來形成到達汲極電極層的開口部；以覆蓋開口部的方式在第二絕緣膜上形成第三導電膜；以及藉由使用包含與第二藥液相同的藥液的第四藥液對第三導電膜進行加工來形成像素電極層。
本發明的另一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；藉由使用第一藥液對第一導電膜進行加工來形成閘極電極層；在閘極電極層上形成第一絕緣膜；在第一絕緣膜上形成氧化物疊層膜；藉由使用第二藥液對氧化物疊層膜進行加工來形成島狀氧化物疊層膜；在第一絕緣膜及島狀氧化物疊層膜上形成第二導電膜；藉由使用包含與第一藥液相同的 藥液的第三藥液對第二導電膜進行加工來形成源極電極層及汲極電極層；在島狀氧化物疊層膜、源極電極層及汲極電極層上形成第二絕緣膜；藉由對第二絕緣膜進行加工來形成到達汲極電極層的第一開口部；藉由對第一絕緣膜及第二絕緣膜進行加工來形成到達閘極電極層的第二開口部；以覆蓋第一開口部及第二開口部的方式在第二絕緣膜上形成第三導電膜；藉由使用包含與第二藥液相同的藥液的第四藥液對第三導電膜進行加工來形成像素電極層及第二閘極電極層。
在上述各結構中，氧化物疊層膜較佳為包括氧化物半導體膜和金屬氧化膜。另外，在上述各結構中，氧化物半導體膜較佳為In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，在上述各結構中，較佳的是氧化物半導體膜包括結晶部，結晶部的c軸平行於氧化物半導體膜的被形成面的法線向量。另外，在上述各結構中，金屬氧化膜較佳為In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，在上述各結構中，較佳的是金屬氧化膜包括結晶部，結晶部的c軸平行於金屬氧化膜的被形成面的法線向量。
另外，在上述各結構中，第一導電膜和第二導電膜中的一者或兩者較佳為包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。另外，在上述各結構中，第一導電膜和第二導電膜較佳為在其一部分中包含Mn氧化物。
另外，在上述各結構中，第一藥液及第三藥液較佳為包含有機酸水溶液和過氧化氫水。另外，在上述各結構中，第二藥液及第四藥液較佳為包含草酸。
在上述各結構中，第二絕緣膜較佳為被第五藥液進行加工。另外，該第五藥液較佳為包含氟化氫銨和氟化銨中的一者或兩者。
另外，利用上述各結構的半導體裝置的製造方法的半導體裝置、顯示裝置或電子裝置也包括在本發明的一個方式中。
根據本發明的一個方式，可以提供一種新穎半導體裝置，其中在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜。或者，根據本發明的一個方式，可以提供一種半導體裝置的製造方法，其中在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜。或者，根據本發明的一個方式，可以提供一種半導體裝置的製造方法，其中藉由在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜，來抑制製造成本。或者，根據本發明的一個方式，可以提供一種半導體裝置的製造方法，其中藉由在使用氧化物半導體膜的電晶體中使用含Cu的金屬膜，來提高生產率。或者，根據本發明的一個方式，可以提供一種半導體裝置或者半導體裝置的製造方法，其中在使用氧化物半導體膜的電晶體中含Cu的金屬膜的形狀良好。或者，根據本發明的一個方式，可以提供一種生產率高的新穎半導體裝置。或者，根據本發明的一個方式，可以提供一種新穎 半導體裝置或者新穎半導體裝置的製造方法。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要實現所有上述效果。根據說明書、圖式、申請專利範圍等的描述，除上述效果外的效果將會顯而易見，並且可以從所述描述中抽出。
101‧‧‧覆蓋膜
102‧‧‧基板
103‧‧‧導電膜
103_1‧‧‧導電膜
103_2‧‧‧導電膜
103_3‧‧‧導電膜
104‧‧‧導電膜
104_1‧‧‧導電膜
104_2‧‧‧導電膜
104_3‧‧‧導電膜
106‧‧‧絕緣膜
106a‧‧‧絕緣膜
106b‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
108a‧‧‧金屬氧化膜
108b‧‧‧金屬氧化膜
109‧‧‧保護絕緣膜
110‧‧‧導電膜
110a‧‧‧導電膜
110b‧‧‧導電膜
111‧‧‧導電膜
111_1‧‧‧導電膜
111_2‧‧‧導電膜
111_3‧‧‧導電膜
111a‧‧‧導電膜
111b‧‧‧導電膜
112‧‧‧導電膜
112a‧‧‧電極層
112a_1‧‧‧導電膜
112a_2‧‧‧導電膜
112a_3‧‧‧導電膜
112b‧‧‧電極層
112b_1‧‧‧導電膜
112b_2‧‧‧導電膜
112b_3‧‧‧導電膜
113a‧‧‧覆蓋膜
113b‧‧‧覆蓋膜
114‧‧‧絕緣膜
115a‧‧‧覆蓋膜
115b‧‧‧覆蓋膜
116‧‧‧絕緣膜
117a‧‧‧導電膜
117b‧‧‧導電膜
118‧‧‧絕緣膜
120‧‧‧導電膜
120a‧‧‧導電膜
120b‧‧‧導電膜
140a‧‧‧開口部
140b‧‧‧開口部
141‧‧‧光阻遮罩
142‧‧‧光阻遮罩
142a‧‧‧開口部
142b‧‧‧開口部
142c‧‧‧開口部
143‧‧‧光阻遮罩
144‧‧‧光阻遮罩
145‧‧‧光阻遮罩
145a‧‧‧光阻遮罩
145b‧‧‧光阻遮罩
146‧‧‧光阻遮罩
147‧‧‧光阻遮罩
150‧‧‧電晶體
150A‧‧‧電晶體
150B‧‧‧電晶體
150C‧‧‧電晶體
150D‧‧‧電晶體
151‧‧‧電晶體
151A‧‧‧電晶體
151B‧‧‧電晶體
152‧‧‧電晶體
152A‧‧‧電晶體
152B‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
156‧‧‧電晶體
158‧‧‧電晶體
160‧‧‧電晶體
171‧‧‧藥液
172‧‧‧藥液
173‧‧‧藥液
174‧‧‧藥液
300‧‧‧顯示裝置
300A‧‧‧顯示裝置
301‧‧‧基板
302‧‧‧像素部
304‧‧‧源極驅動電路部
305‧‧‧基板
306‧‧‧閘極驅動電路部
308‧‧‧FPC端子部
310‧‧‧信號線
311‧‧‧引線部
312‧‧‧密封材料
316‧‧‧FPC
350‧‧‧電晶體
352‧‧‧電晶體
360‧‧‧連接電極
364‧‧‧絕緣膜
366‧‧‧絕緣膜
368‧‧‧絕緣膜
370‧‧‧平坦化絕緣膜
372‧‧‧導電膜
373‧‧‧導電膜
374‧‧‧導電膜
375‧‧‧液晶元件
376‧‧‧液晶層
377‧‧‧導電膜
378‧‧‧間隔物
380‧‧‧各向異性導電膜
388‧‧‧絕緣膜
390‧‧‧電容元件
400‧‧‧顯示裝置
401‧‧‧基板
402‧‧‧像素部
405‧‧‧基板
408‧‧‧FPC
410‧‧‧元件層
411‧‧‧元件層
412‧‧‧黏合層
414‧‧‧基板
416‧‧‧基板
418‧‧‧黏合層
420‧‧‧絕緣膜
430‧‧‧絕緣膜
432‧‧‧密封層
434‧‧‧絕緣膜
436‧‧‧著色層
438‧‧‧遮光層
440‧‧‧絕緣膜
444‧‧‧導電膜
446‧‧‧EL層
448‧‧‧導電膜
462‧‧‧基板
463‧‧‧剝離層
464‧‧‧剝離用黏合劑
466‧‧‧臨時支撐基板
468‧‧‧雷射
480‧‧‧發光元件
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容元件
562‧‧‧電容元件
570‧‧‧液晶元件
572‧‧‧發光元件
601‧‧‧絕緣膜
602‧‧‧絕緣膜
603‧‧‧絕緣膜
609‧‧‧導電膜
610‧‧‧導電膜
611‧‧‧導電膜
612‧‧‧導電膜
614‧‧‧絕緣膜
616‧‧‧絕緣膜
622‧‧‧基板
628‧‧‧氧化物半導體膜
632‧‧‧導電膜
638‧‧‧絕緣膜
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
5100‧‧‧顆粒
5100a‧‧‧顆粒
5100b‧‧‧顆粒
5101‧‧‧離子
5102‧‧‧氧化鋅層
5103‧‧‧粒子
5105a‧‧‧顆粒
5105a1‧‧‧區域
5105a2‧‧‧顆粒
5105b‧‧‧顆粒
5105c‧‧‧顆粒
5105d‧‧‧顆粒
5105d1‧‧‧區域
5105e‧‧‧顆粒
5120‧‧‧基板
5130‧‧‧靶材
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧圖框
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1A至圖1C是說明半導體裝置的頂面及剖面的圖；圖2A和圖2B是說明半導體裝置的剖面的圖；圖3A至圖3C是說明半導體裝置的頂面及剖面的圖；圖4是說明半導體裝置的剖面的圖；圖5A至圖5C是說明半導體裝置的頂面及剖面的圖；圖6A至圖6C是說明半導體裝置的頂面及剖面的圖；圖7A和圖7B是說明半導體裝置的剖面的圖；圖8A至圖8C是說明半導體裝置的頂面及剖面的圖；圖9A至圖9C是說明半導體裝置的頂面及剖面的圖； 圖10A和圖10B是說明疊層膜的能帶的圖；圖11A和圖11B是說明半導體裝置的剖面的圖；圖12A和圖12B是說明半導體裝置的剖面的圖；圖13A至圖13D是說明半導體裝置的製造方法的剖面圖；圖14A至圖14C是說明半導體裝置的製造方法的剖面圖；圖15A至圖15C是說明半導體裝置的製造方法的剖面圖；圖16A至圖16D是說明半導體裝置的製造方法的剖面圖；圖17A至圖17C是說明半導體裝置的製造方法的剖面圖；圖18A和圖18B是說明半導體裝置的製造方法的剖面圖；圖19A至圖19C是說明半導體裝置的頂面及剖面的圖；圖20A和圖20B是說明半導體裝置的剖面的圖；圖21A和圖21B是說明半導體裝置的剖面的圖；圖22A至圖22C是說明半導體裝置的製造方法的剖面圖；圖23A至圖23C是說明半導體裝置的製造方法的剖面圖；圖24A至圖24C是說明半導體裝置的製造方法的剖 面圖；圖25A至圖25C是說明半導體裝置的製造方法的剖面圖；圖26A至圖26C是說明半導體裝置的製造方法的剖面圖；圖27A和圖27B是說明半導體裝置的製造方法的剖面圖；圖28A至圖28C是說明半導體裝置的製造方法的剖面圖；圖29A和圖29B是說明半導體裝置的製造方法的剖面圖；圖30A至圖30C是說明半導體裝置的頂面及剖面的圖；圖31A至圖31C是說明半導體裝置的頂面及剖面的圖；圖32A至圖32C是說明半導體裝置的製造方法的剖面圖；圖33A和圖33B是說明半導體裝置的剖面的圖；圖34A和圖34B是說明半導體裝置的剖面的圖；圖35A至圖35C是說明半導體裝置的製造方法的剖面圖；圖36A至圖36C是說明半導體裝置的製造方法的剖面圖；圖37A至圖37D是CAAC-OS的剖面上的Cs補正高 分解能TEM像以及CAAC-OS的剖面示意圖；圖38A至圖38D是CAAC-OS的平面上的Cs補正高分解能TEM像；圖39A至圖39C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖40A和圖40B是示出CAAC-OS的電子繞射圖案的圖；圖41是因電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖；圖42A和圖42B是示出CAAC-OS及nc-OS的成膜模型的示意圖；圖43A至圖43C是說明InGaZnO4的結晶及顆粒的圖；圖44A至圖44D是說明CAAC-OS的成膜模型的示意圖。
圖45A和圖45B是說明顯示裝置的頂面的圖；圖46是說明顯示裝置的剖面的圖；圖47是說明顯示裝置的剖面的圖；圖48是說明顯示裝置的剖面的圖；圖49是說明顯示裝置的剖面的圖；圖50A至圖50D是說明顯示裝置的製造方法的剖面圖；圖51A和圖51B是說明顯示裝置的製造方法的剖面圖； 圖52A至圖52D是說明顯示裝置的製造方法的剖面圖；圖53是說明顯示裝置的剖面的圖；圖54是說明顯示裝置的剖面的圖；圖55A至圖55C是說明顯示裝置的方塊圖及電路圖；圖56是說明顯示模組的圖；圖57A至圖57H是說明電子裝置的圖；圖58是實施例中的剖面STEM影像；圖59是實施例中的導電膜的EDX分析結果；圖60是說明實施例中的樣本結構的剖面圖；圖61是說明實施例中的導電膜的XPS分析結果的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
此外，在圖式中，大小、層的厚度或區域有時為了明確起見而被誇大。因此，本發明並不侷限於圖式中的尺寸。此外，在圖式中，示意性地示出理想的例子， 而不侷限於圖式所示的形狀或數值等。
注意，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地置換為“第二”或“第三”等而進行說明。此外，有時本說明書等所記載的序數詞與用來特定本發明的一個方式的序數詞不一致。
注意，在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外，構成要素的位置關係根據描述各構成要素的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地換詞句。
注意，在本說明書等中，電晶體是指具有至少包括閘極、汲極以及源極的三個端子的元件。另外，電晶體具有汲極(汲極端子、汲極區或汲極電極層)與源極(源極端子、源極區或源極電極層)之間的通道區域，並且電流能夠流過汲極、通道區域和源極。另外，在本說明書等中，通道區域是指電流主要流動的區域。
另外，在使用極性不同的電晶體的情況或在電路工作中在電流方向變化的情況等下，源極及汲極的功能有時被互相調換。因此，在本說明書等中，源極和汲極可以互相調換而使用。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裡，“具有某種電作用的元件”只要可以進行連接目標間的電信號的發送 和接收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
注意，在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
實施方式1
在本實施方式中，參照圖1A至圖18B說明本發明的一個方式的半導體裝置。
〈半導體裝置的結構實例1〉
圖1A是作為本發明的一個方式的半導體裝置的電晶體150的俯視圖，圖1B相當於沿著圖1A所示的點劃線Y1-Y2間的切斷面的剖面圖，圖1C相當於沿著圖1A所 示的點劃線X1-X2間的切斷面的剖面圖。注意，在圖1A中，為了方便起見，省略電晶體150的構成要素的一部分(閘極絕緣膜等)而進行圖示。注意，有時在其他的電晶體的俯視圖中也與電晶體150同樣地省略構成要素的一部分而圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
電晶體150包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；電連接於氧化物半導體膜108的一對電極層112a、112b；一對電極層112a、112b及氧化物半導體膜108上的絕緣膜114、116、118；以及絕緣膜118上的導電膜120a、120b。
導電膜120a藉由設置在絕緣膜114、116、118中的開口部142c連接於電極層112b。導電膜120b形成在絕緣膜118上的重疊於氧化物半導體膜108的位置。
在電晶體150中，用作閘極絕緣膜的絕緣膜106具有包括絕緣膜106a和絕緣膜106b的兩層結構。注意，絕緣膜106的結構不侷限於此，而也可以具有單層結構或3層以上的疊層結構。注意，後面所示的電晶體的用作閘極絕緣膜的絕緣膜106也可以具有與電晶體150的閘極絕緣膜同樣的結構。
在電晶體150中，絕緣膜114、116、118用作電晶體150的第二閘極絕緣膜。在電晶體150中，導電 膜120a例如用作用於顯示裝置的像素電極層。在電晶體150中，導電膜120b用作第二閘極電極層(也稱為背閘極電極層)。
另外，在電晶體150中，一對電極層112a、112b被用作源極電極層及汲極電極層。一對電極層112a、112b至少包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，例如較佳為採用Cu-X合金膜的單層結構；或者Cu-X合金膜與包含銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料、它們的合金或以它們為主要成分的化合物的導電膜的疊層結構。
一對電極層112a、112b還用作引線等。因此，藉由使一對電極層112a、112b包括Cu-X合金膜或者Cu-X合金膜和包含銅、鋁、金或銀等低電阻材料的導電膜，即使在作為基板102使用大面積基板的情況下也可以製造佈線延遲得到抑制的半導體裝置。
此外，藉由將Cu-X合金膜用於與氧化物半導體膜108接觸的一對電極層112a、112b，Cu-X合金膜中的X(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)有時在與氧化物半導體膜之間的介面形成X的氧化膜。藉由形成該氧化膜，可以抑制Cu-X合金膜中的Cu侵入氧化物半導體膜108。
例如，作為用於一對電極層112a、112b的Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，可以選擇Cu-Mn合金膜。藉由將Cu-Mn合金膜用 於一對電極層112a、112b，可以與基底膜(在此，絕緣膜106b及氧化物半導體膜108)之間的介面形成包含Mn的覆蓋膜，從而可以提高密接性。此外，藉由使用Cu-Mn合金膜，在該Cu-Mn合金膜與氧化物半導體膜108之間可以得到良好的歐姆接觸。
在此，圖2A和圖2B示出放大圖1A至圖1C所示的半導體裝置的一部分的構成要素的剖面圖。
圖2A是電晶體150所包括的絕緣膜106、氧化物半導體膜108、一對電極層112a、112b、絕緣膜114、116、118以及導電膜120b的剖面圖。
如圖2A所示，有時在氧化物半導體膜108與一對電極層112a、112b之間的介面、絕緣膜106b與一對電極層112a、112b之間的介面以及絕緣膜114與一對電極層112a、112b之間的介面形成覆蓋膜113a、113b。
例如在以氧化物半導體膜108與一對電極層112a、112b接觸的方式進行加熱的情況下，用作一對電極層112a、112b的Cu-Mn合金膜中的Mn有可能偏析在氧化物半導體膜108的介面附近而形成覆蓋膜113a、113b。作為覆蓋膜113a、113b，例如可以舉出有可能與氧化物半導體膜108中的構成元素起反應而形成的Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物等。
此外，例如在以絕緣膜106b、114與一對電極層112a、112b接觸的方式進行加熱的情況下，用作一 對電極層112a、112b的Cu-Mn合金膜中的Mn有可能偏析在絕緣膜106b與一對電極層112a、112b之間的介面附近以及在絕緣膜114與一對電極層112a、112b之間的介面附近而形成覆蓋膜113a、113b。例如在絕緣膜106b、114的膜中包含氫、碳、氧、氮、矽等的情況下，作為覆蓋膜113a、113b，除了上述氧化物之外還可以舉出Mn氫化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn矽化物等。
藉由使一對電極層112a、112b具有上述結構，可以抑制侵入氧化物半導體膜108的銅(Cu)，由此可以製造包括導電率高的導電膜的半導體裝置。
下面，參照圖2B說明一對電極層112a、112b的詳細內容。注意，圖2B相當於圖1A所示的點劃線A-B間的切斷面的剖面圖。
如圖2B所示，在絕緣膜106b與一對電極層112a、112b之間的介面以及絕緣膜114與一對電極層112a、112b(在圖2B中，電極層112a)之間的介面有時形成覆蓋膜113a。如圖2B所示，電極層112a具有其外周部(頂面、底面和側面)被覆蓋膜113a覆蓋的結構。換言之，一對電極層112a、112b有時具有其頂面、底面和側面中的至少一個由覆蓋膜113a、113b覆蓋的結構。
例如，在作為一對電極層112a、112b使用Cu-Mn合金膜的單層膜或者作為一對電極層112a、112b使用第一Cu-Mn合金膜、Cu膜及第二Cu-Mn合金膜的疊 層膜的情況下，作為覆蓋膜113a，有可能形成Mn氧化物。藉由採用該Mn氧化物覆蓋一對電極層112a、112b的結構，能夠抑制Cu-Mn合金膜中的Cu或Cu膜中的Cu向外部擴散。由此，可以實現能夠抑制侵入氧化物半導體膜108的銅(Cu)的新穎的半導體裝置。在作為一對電極層112a、112b使用Cu-Mn合金膜的情況下，一對電極層112a、112b的至少一部分包含Mn氧化物。
氧化物半導體膜108可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。另外，較佳的是，氧化物半導體膜108包括結晶部，該結晶部的c軸平行於氧化物半導體膜108的被形成面的法線向量。在氧化物半導體膜108包括結晶部的情況下，進一步可以抑制一對電極層112a、112b所包含的銅(Cu)的侵入。作為包括結晶部的氧化物半導體膜108，較佳為使用後述的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)。
導電膜120b在設置在絕緣膜106a、106b、114、116、118中的開口部142a、142b中連接於用作閘極電極層的導電膜104。因此，對導電膜120b和導電膜104施加相同的電位。
如圖1B的剖面圖所示，氧化物半導體膜108位於與用作閘極電極層的導電膜104和用作第二閘極電極層的導電膜120b相對的位置，夾在兩個用作閘極電極層 的導電膜之間。用作第二閘極電極層的導電膜120b的通道長度方向的長度及通道寬度方向的長度分別大於氧化物半導體膜108的通道長度方向的長度及通道寬度方向的長度，導電膜120b隔著絕緣膜114、116、118覆蓋整個氧化物半導體膜108。此外，由於用作第二閘極電極層的導電膜120b與用作閘極電極層的導電膜104在設置在絕緣膜106a、106b、114、116、118中的開口部142a、142b中連接，所以氧化物半導體膜108的通道寬度方向的側面隔著絕緣膜114、116、118與用作第二閘極電極層的導電膜120b相對。
換言之，在電晶體150的通道寬度方向上，用作閘極電極層的導電膜104及用作第二閘極電極層的導電膜120b在設置在用作閘極絕緣膜的絕緣膜106及用作閘極絕緣膜的絕緣膜114、116、118中的開口部中連接，同時導電膜104及導電膜120b隔著用作閘極絕緣膜的絕緣膜106、114、116、118圍繞氧化物半導體膜108。
藉由採用上述結構，利用用作閘極電極層的導電膜104及用作第二閘極電極層的導電膜120b的電場電圍繞電晶體150所包括的氧化物半導體膜108。如電晶體150所示，可以將利用閘極電極層及第二閘極電極層的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體150具有s-channel結構，所以可以使用用作閘極電極層的導電膜104對氧化物半導體膜 108有效地施加用來引起通道的電場。由此，電晶體150的電流驅動能力得到提高，從而可以得到高的通態電流(on-state current)特性。此外，由於可以增加通態電流，所以可以使電晶體150微型化。另外，由於電晶體150具有被用作閘極電極層的導電膜104及用作第二閘極電極層的導電膜120b圍繞的結構，所以可以提高電晶體150的機械強度。
電晶體150也可以採用形成開口部142a、142b中的任一個開口部而在該開口部中連接導電膜120b與導電膜104的結構。
如上所述，在本發明的一個方式的半導體裝置中，作為用作電晶體的源極電極層及汲極電極層的一對電極層使用Cu-X合金膜，並且該電晶體的結構為s-channel結構。由此，可以抑制佈線延遲，並且可以實現電晶體的電流驅動能力高的新穎的半導體裝置。
下面，對本實施方式的半導體裝置所包括的其他構成要素進行詳細的說明。
〈基板〉
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化 合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體150。或者，也可以在基板102與電晶體150之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後使其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體150轉置到耐熱性低的基板或撓性基板上。
〈導電膜〉
用作閘極電極層的導電膜104可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。此外，導電膜104可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的雙層結構、在氮化鈦膜上層 疊鈦膜的雙層結構、在氮化鈦膜上層疊鎢膜的雙層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的雙層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜104也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外，作為導電膜104，也可以應用一對電極層112a、112b所包括的Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。此外，可以使用Cu-X合金膜以及包含選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素的膜、以上述金屬元素為主要成分的合金膜或者組合上述金屬元素的合金膜形成。
此外，用作閘極電極層的導電膜104也可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出Cu-Mn合金膜的單層結構，在Cu-Mn合金膜上層疊銅(Cu)膜的兩層結構，在Cu-Mn合金膜上層疊銅(Cu) 膜並在其上形成Cu-Mn合金膜的三層結構等。
另外，可以在導電膜104和絕緣膜106a之間設置In-Ga-Zn類氧氮化物半導體膜、In-Sn類氧氮化物半導體膜、In-Ga類氧氮化物半導體膜、In-Zn類氧氮化物半導體膜、Sn類氧氮化物半導體膜、In類氧氮化物半導體膜、金屬氮化膜(InN、ZnN等)等。由於上述膜具有5eV以上，較佳為5.5eV以上的功函數，且該值比氧化物半導體的電子親和力大，所以可以使使用氧化物半導體的電晶體的臨界電壓向正方向漂移，從而可以實現所謂常閉特性的切換元件。例如，在使用In-Ga-Zn類氧氮化物半導體膜的情況下，使用氮濃度至少高於氧化物半導體膜108，具體為7at.%以上的In-Ga-Zn類氧氮化物半導體膜。
〈閘極絕緣膜〉
作為用作電晶體150的閘極絕緣膜的絕緣膜106a、106b，可以藉由電漿化學氣相沉積(PE-CVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等分別形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意，也可以使用選自上述材料中的單層或三層以上的絕緣膜，而不採用絕緣膜106a、106b的疊層結構。
絕緣膜106a較佳為至少包含氮和矽的氮化 膜，絕緣膜106b較佳為至少包含氧和矽的氧化膜。作為絕緣膜106a，例如可以舉出氧氮化矽膜、氮氧化矽膜、氮化矽膜等。另外，作為絕緣膜106b，可以舉出氧氮化矽膜、氮氧化矽膜、氧化矽膜等。
接觸於用作電晶體150的通道形成區的氧化物半導體膜108的絕緣膜106b較佳為氧化物絕緣膜，更佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之，絕緣膜106b是能夠釋放氧的絕緣膜。為了在絕緣膜106b中設置氧過剩區域，例如在氧氛圍下形成絕緣膜106b即可。或者，也可以對成膜後的絕緣膜106b引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當作為絕緣膜106a、106b使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，可以使物理厚度比等效氧化物厚度(equivalent oxide thickness)大，即使將等效氧化物厚度設定為10nm以下或5nm以下也可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流(off-state current)小的電晶體。再者，與包括非晶結構的氧化鉿相比，包括結晶結構的氧化鉿具有的相對介電常數高。因此，為了形成關態電流小的電晶體，較佳為使用包括結晶結構的氧化鉿。作為結晶結構的一個例子，可以舉出單斜晶結構或立方體晶結構等。注意，本發明的一個方式不侷 限於此。
注意，在本實施方式中，作為絕緣膜106a形成氮化矽膜，作為絕緣膜106b形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量需要的厚度較大，因此，藉由使電晶體150的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體150的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體150的靜電破壞。
〈氧化物半導體膜〉
作為氧化物半導體膜108典型地有In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。尤其是，作為氧化物半導體膜108，較佳為使用In-M-Zn氧化物。
當氧化物半導體膜108為In-M-Zn氧化物時，較佳為用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。注意，所形成的氧化物半導體膜108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。
另外，在氧化物半導體膜108為In-M-Zn氧化物的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比為25atomic%以上，M的原子 百分比低於75atomic%，更佳為：In的原子百分比為34atomic%以上，M的原子百分比低於66atomic%。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體150的關態電流。
氧化物半導體膜108的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
作為氧化物半導體膜108使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108的載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，尤其較佳為8×1011個/cm3以下，進一步較佳為1×1011個/cm3以下，更佳為1×10-9個/cm3以上且1×1010個/cm3以下。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜108的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質” 或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體可以成為可靠性高的電晶體。此外，被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特 性。由此，較佳為盡可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
當氧化物半導體膜108包含第14族元素之一的矽或碳時，氧化物半導體膜108中氧缺陷增加，使得氧化物半導體膜108被n型化。因此，氧化物半導體膜108中的矽或碳的濃度以及與氧化物半導體膜108之間的介面附近的矽或碳的濃度(利用二次離子質譜分析法測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108中，利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜108容易被n型化。其結果是，使用含有氮的氧化物半導 體膜的電晶體容易具有常開啟特性。因此，較佳為盡可能地減少氧化物半導體膜中的氮，例如，利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜108例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如具有完全的非晶結構，而不具有結晶部。
另外，氧化物半導體膜108也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
〈電極層〉
作為用作電晶體150的源極電極層及汲極電極層的一對電極層112a、112b，較佳為採用Cu-X合金膜的單層結 構；或者Cu-X合金膜與包含銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料、它們的合金或以它們為主要成分的化合物的導電膜的疊層結構。例如，可以使用濺射裝置形成一對電極層112a、112b。作為用於該濺射裝置的靶材，例如可以使用Cu：Mn=90：10[原子%]等金屬靶材。
〈絕緣膜〉
絕緣膜114、116、118用作電晶體150的第二閘極絕緣膜及氧化物半導體膜108的保護絕緣膜。例如，絕緣膜114是能夠使氧透過的絕緣膜。另外，當在後面形成絕緣膜116時，絕緣膜114還用作緩和對氧化物半導體膜108所造成的損傷的膜。此外，也可以採用不設置絕緣膜114的結構。
作為絕緣膜114，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR(Electron Spin Resonance：電子自旋共振)測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，絕緣膜114中的氧透過量有可能減少。
在絕緣膜114中，有時從外部進入絕緣膜114 的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114的內部。另外，還有時在氧從外部進入絕緣膜114的同時，絕緣膜114中含有的氧移動到絕緣膜114的外部，而在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經由絕緣膜114移動到氧化物半導體膜108中。
絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的氧化物絕緣膜藉由TDS分析，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽、氧氮化矽等。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠，所以絕緣膜116的缺陷密度也可以高於氧化物絕緣膜114。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明了絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構、絕緣膜116的單層結構或三層以上的疊層結構。
絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部並能夠抑制氫、水等從外部侵入氧化物半導體膜108中。作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
〈導電膜〉
作為用於電晶體150的導電膜120a、120b，例如可以使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。尤其是，作為導電膜120a、120b，例如可以使用如下透光導電材料：包含氧化鎢的銦氧化物、包含氧化鎢的 銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。此外，例如可以使用濺射法形成導電膜120a、120b。
雖然上述所記載的導電膜、絕緣膜、氧化物半導體膜及金屬氧化膜等各種膜可以利用濺射法或PE-CVD法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另 外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成本說明書所記載的導電膜、絕緣膜、氧化物半導體膜、金屬氧化膜等各種膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替 In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用In(C2H3)3氣體代替In(CH3)3氣體。也可以使用Zn(CH3)2氣體。
〈半導體裝置的結構實例2〉
接著，參照圖3A至圖3C說明作為本發明的一個方式的半導體裝置的電晶體152。
圖3A是作為本發明的一個方式的半導體裝置的電晶體152的俯視圖，圖3B相當於沿著圖3A所示的點劃線Y1-Y2間的切斷面的剖面圖，圖3C相當於沿著圖3A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體152包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；絕緣膜106及氧化物半導體膜108上的保護絕緣膜109；藉由設置在保護絕緣膜109中的開口部140a、140b電連接於氧化物半導體膜108的用作電晶體152的源極電極層及汲極電極層的一對電極層112a、112b；一對電極層112a、112b及保護絕緣膜109上的絕緣膜114、116、118；以及絕緣膜118上的導電膜120a、120b。
導電膜120a藉由設置在絕緣膜114、116、118中的開口部142c連接於電極層112b。導電膜120b形成在絕緣膜118上的重疊於氧化物半導體膜108的位置。
在電晶體152中，保護絕緣膜109用作第一絕緣膜，絕緣膜114、116、118用作第二絕緣膜。此外，第一絕緣膜及第二絕緣膜用作電晶體152的第二閘極絕緣膜。
另外，在電晶體152中，一對電極層112a、112b被用作源極電極層及汲極電極層。一對電極層112a、112b至少包括Cu-X合金膜，例如較佳為採用Cu-X合金膜的單層結構；或者Cu-X合金膜與包含銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料、它們的合金或以它們為主要成分的化合物的導電膜的疊層結構。
一對電極層112a、112b還用作引線等。因此，藉由使一對電極層112a、112b包括Cu-X合金膜或者Cu-X合金膜和包含銅、鋁、金或銀等低電阻材料的導電膜，即使在作為基板102使用大面積基板的情況下也可以製造佈線延遲得到抑制的半導體裝置。
此外，藉由將Cu-X合金膜用於與氧化物半導體膜108接觸的一對電極層112a、112b，Cu-X合金膜中的X(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)有時在與氧化物半導體膜之間的介面形成X的覆蓋膜。藉由形成該覆蓋膜，可以抑制Cu-X合金膜中的Cu侵入氧化物半導體膜108。
例如，作為用於一對電極層112a、112b的Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或 Ti)，可以選擇Cu-Mn合金膜。藉由將Cu-Mn合金膜用於一對電極層112a、112b，可以與基底膜(在此，保護絕緣膜109及氧化物半導體膜108)之間的介面形成包含Mn的覆蓋膜，從而可以提高密接性。此外，藉由使用Cu-Mn合金膜，在該Cu-Mn合金膜與氧化物半導體膜108之間可以得到良好的歐姆接觸。
在此，圖4示出放大圖3A至圖3C所示的半導體裝置的一部分的構成要素的剖面圖。
圖4是電晶體152所包括的絕緣膜106、氧化物半導體膜108、保護絕緣膜109、一對電極層112a、112b、絕緣膜114、116、118以及導電膜120b的剖面圖。
如圖4所示，有時在氧化物半導體膜108與一對電極層112a、112b之間的介面、保護絕緣膜109與一對電極層112a、112b之間的介面以及絕緣膜114與一對電極層112a、112b之間的介面形成覆蓋膜113a、113b。覆蓋膜113a、113b具有與上述的覆蓋膜113a、113b同樣的結構。
如圖3B、圖3C所示，保護絕緣膜109至少覆蓋氧化物半導體膜108的通道區域及側面。如此，電晶體152與圖1A至圖1C所示的電晶體150不同之處在於：電晶體152在氧化物半導體膜108上包括保護絕緣膜109。其他結構與電晶體150同樣，具有同樣的效果。另外，藉由在電晶體152中形成保護絕緣膜109，可以進一 步抑制侵入氧化物半導體膜108的雜質(在此，一對電極層112a、112b所包含的銅(Cu))。
另外，作為能夠用於電晶體152的保護絕緣膜109，例如可以藉由PE-CVD法、濺射法等形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。保護絕緣膜109也可以具有上述材料的疊層結構。尤其是，當作為保護絕緣膜109使用氧化矽膜或氧氮化矽膜時，與氧化物半導體膜108之間的介面特性得到提高，所以是較佳的。
由於保護絕緣膜109接觸於氧化物半導體膜108，所以保護絕緣膜109較佳為氧化物絕緣膜，更佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。為了在保護絕緣膜109中形成氧過剩區域，例如在氧氛圍下形成保護絕緣膜109即可。或者，也可以對成膜後的保護絕緣膜109引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
另外，保護絕緣膜109的藉由SIMS測得的氮濃度較佳為6×1020atoms/cm3以下。其結果是，在保護絕緣膜109中不容易生成氮氧化物，而可以減少保護絕緣膜109與氧化物半導體膜之間的介面的載子陷阱。還可以減少包含在半導體裝置中的電晶體的臨界電壓的漂移，從而 可以減少電晶體的電特性的變動。
電晶體152與如上所說明的電晶體150同樣地具有s-channel結構。
明確而言，如圖3B的剖面圖所示，氧化物半導體膜108位於與用作閘極電極層的導電膜104和用作背閘極電極層的導電膜120b相對的位置，夾在兩個用作閘極電極層的導電膜之間。用作背閘極電極層的導電膜120b的通道長度方向的長度及通道寬度方向的長度分別大於氧化物半導體膜108的通道長度方向的長度及通道寬度方向的長度，導電膜120b隔著保護絕緣膜109及絕緣膜114、116、118覆蓋整個氧化物半導體膜108。此外，由於用作背閘極電極層的導電膜120b與用作閘極電極層的導電膜104在設置在絕緣膜106a、106b、114、116、118以及保護絕緣膜109中的開口部142a、142b中連接，所以氧化物半導體膜108的通道寬度方向的側面隔著保護絕緣膜109與用作背閘極電極層的導電膜120b相對。
換言之，在電晶體152的通道寬度方向上，用作閘極電極層的導電膜104及用作背閘極電極層的導電膜120b在設置在用作閘極絕緣膜的絕緣膜106、保護絕緣膜109及絕緣膜114、116、118中的開口部中連接，同時導電膜104及導電膜120b隔著用作閘極絕緣膜的絕緣膜106、保護絕緣膜109及絕緣膜114、116、118圍繞氧化物半導體膜108。
〈半導體裝置的結構實例3〉
接著，參照圖5A至圖10B對作為本發明的一個方式的半導體裝置的電晶體154、156、158、160進行說明。
首先，對圖5A至圖5C所示的電晶體154進行說明。
圖5A是作為本發明的一個方式的半導體裝置的電晶體154的俯視圖，圖5B相當於沿著圖5A所示的點劃線Y1-Y2間的切斷面的剖面圖，圖5C相當於沿著圖5A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體154包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；氧化物半導體膜108上的金屬氧化膜108a；金屬氧化膜108a上的金屬氧化膜108b；藉由金屬氧化膜108a、108b電連接於氧化物半導體膜108的一對電極層112a、112b；一對電極層112a、112b及金屬氧化膜108a、108b上的絕緣膜114、116、118；以及絕緣膜118上的導電膜120a、120b。
電晶體154與圖1A至圖1C所示的電晶體150不同之處在於：電晶體154在氧化物半導體膜108上包括金屬氧化膜108a、108b。其他結構與電晶體150同樣，具有同樣的效果。金屬氧化膜108a形成在氧化物半導體膜108上並與其接觸。金屬氧化膜108b形成在金屬 氧化膜108a上並與其接觸。金屬氧化膜108a、108b被用作障壁膜，具有抑制一對電極層112a、112b的構成元素擴散到氧化物半導體膜108的功能。因此，藉由形成金屬氧化膜108a、108b，可以進一步抑制侵入氧化物半導體膜108的雜質(在此，一對電極層112a、112b所包含的銅(Cu))。
另外，關於金屬氧化膜108a、108b將在後面詳細地說明。
接著，對圖6A至圖6C所示的電晶體156進行說明。
圖6A是作為本發明的一個方式的半導體裝置的電晶體156的俯視圖，圖6B相當於沿著圖6A所示的點劃線Y1-Y2間的切斷面的剖面圖，圖6C相當於沿著圖6A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體156包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；氧化物半導體膜108上的金屬氧化膜108a；金屬氧化膜108a上的金屬氧化膜108b；絕緣膜106及金屬氧化膜108b上的保護絕緣膜109；藉由設置在保護絕緣膜109中的開口部140a、140b電連接於氧化物半導體膜108並用作電晶體156的源極電極層及汲極電極層的一對電極層112a、112b；一對電極層112a、112b及保護絕緣膜109上的絕緣膜114、116、118；以及 絕緣膜118上的導電膜120a、120b。
電晶體156與圖3A至圖3C所示的電晶體152不同之處在於：電晶體156在氧化物半導體膜108上包括金屬氧化膜108a、108b。其他結構與電晶體152同樣，具有同樣的效果。金屬氧化膜108a形成在氧化物半導體膜108上並與其接觸。金屬氧化膜108b形成在金屬氧化膜108a上並與其接觸。金屬氧化膜108a、108b被用作障壁膜，具有抑制一對電極層112a、112b的構成元素擴散到氧化物半導體膜108的功能。因此，藉由形成金屬氧化膜108a、108b，可以進一步抑制侵入氧化物半導體膜108的雜質(在此，一對電極層112a、112b所包含的銅(Cu))。
下面，對能夠用於圖5A至圖5C所示的電晶體154及圖6A至圖6C所示的電晶體156的氧化物半導體膜108、金屬氧化膜108a及金屬氧化膜108b進行說明。
作為氧化物半導體膜108，使用上述所記載的材料諸如由In-M-Zn氧化物構成的材料。另外，作為金屬氧化膜108a，使用由In-M-Zn氧化物或In-M氧化物構成的材料。此外，作為金屬氧化膜108b，使用由In-M-Zn氧化物或In-M氧化物構成的材料。
注意，在使用相同種類的材料形成金屬氧化膜108a和金屬氧化膜108b的情況下，有時無法確認到金屬氧化膜108a與金屬氧化膜108b之間的介面。
注意，在金屬氧化膜108b為後述的CAAC-OS的情況下，阻擋一對電極層112a、112b的構成元素如銅的性質得到提高，所以是較佳的。
在此，圖7A和圖7B示出放大圖5A至圖5C所示的半導體裝置以及圖6A至圖6C所示的半導體裝置的一部分的構成要素的剖面圖。
圖7A是電晶體154所包括的絕緣膜106、氧化物半導體膜108、金屬氧化膜108a、108b、一對電極層112a、112b、絕緣膜114、116、118以及導電膜120b的剖面圖。
圖7B是電晶體156所包括的絕緣膜106、氧化物半導體膜108、金屬氧化膜108a、108b、保護絕緣膜109、一對電極層112a、112b、絕緣膜114、116、118以及導電膜120b的剖面圖。
如圖7A所示，有時在金屬氧化膜108b與一對電極層112a、112b之間的介面附近、絕緣膜106b與一對電極層112a、112b之間的介面附近以及絕緣膜114與一對電極層112a、112b之間的介面附近形成覆蓋膜115a、115b。另外，如圖7B所示，有時在金屬氧化膜108b與一對電極層112a、112b之間的介面附近、保護絕緣膜109與一對電極層112a、112b之間的介面附近以及絕緣膜114與一對電極層112a、112b之間的介面附近形成覆蓋膜115a、115b。
例如在以金屬氧化膜108b與一對電極層 112a、112b接觸的方式進行加熱的情況下，用作一對電極層112a、112b的Cu-Mn合金膜中的Mn有可能偏析在金屬氧化膜108b的介面附近而形成覆蓋膜115a、115b。作為覆蓋膜115a、115b，例如可以舉出有可能與金屬氧化膜108b中的構成元素起反應而形成的Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物等。
此外，例如在以絕緣膜106、114或保護絕緣膜109與一對電極層112a、112b接觸的方式進行加熱的情況下，用作一對電極層112a、112b的Cu-Mn合金膜中的Mn有可能偏析在絕緣膜106、114與一對電極層112a、112b之間的介面附近以及在保護絕緣膜109與一對電極層112a、112b之間的介面附近而形成覆蓋膜115a、115b。例如在絕緣膜106、114或保護絕緣膜109的膜中包含氫、碳、氧、氮、矽等的情況下，作為覆蓋膜115a、115b，除了上述氧化物之外還可以舉出Mn氫化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn矽化物等。
接著，對圖8A至圖8C所示的電晶體158進行說明。
圖8A是作為本發明的一個方式的半導體裝置的電晶體158的俯視圖，圖8B相當於沿著圖8A的所示的點劃線Y1-Y2間的切斷面的剖面圖，圖8C相當於沿著圖8A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體158包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；氧化物半導體膜108上的金屬氧化膜108b；藉由金屬氧化膜108b電連接於氧化物半導體膜108的一對電極層112a、112b；一對電極層112a、112b及金屬氧化膜108b上的絕緣膜114、116、118；以及絕緣膜118上的導電膜120a、120b。
電晶體158與圖1A至圖1C所示的電晶體150不同之處在於：電晶體158在氧化物半導體膜108上包括金屬氧化膜108b。其他結構與電晶體150同樣，具有同樣的效果。金屬氧化膜108b形成在氧化物半導體膜108上並與其接觸。
接著，對圖9A至圖9C所示的電晶體160進行說明。
圖9A是作為本發明的一個方式的半導體裝置的電晶體160的俯視圖，圖9B相當於沿著圖9A所示的點劃線Y1-Y2間的切斷面的剖面圖，圖9C相當於沿著圖9A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體160包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；氧化物半導體膜108上的金屬氧化膜108b；絕緣膜106及金屬氧化膜108b上的保護絕緣 膜109；藉由設置在保護絕緣膜109中的開口部140a、140b電連接於氧化物半導體膜108並用作電晶體160的源極電極層及汲極電極層的一對電極層112a、112b；一對電極層112a、112b及保護絕緣膜109上的絕緣膜114、116、118；以及絕緣膜118上的導電膜120a、120b。
電晶體160與圖3A至圖3C所示的電晶體152不同之處在於：電晶體160在氧化物半導體膜108上包括金屬氧化膜108b。其他結構與電晶體152同樣，具有同樣的效果。金屬氧化膜108b形成在氧化物半導體膜108上並與其接觸。
由於電晶體154、156、158、160具有在氧化物半導體膜108上設置有金屬氧化膜108a、金屬氧化膜108b或保護絕緣膜109的結構，所以進一步可以抑制銅(Cu)侵入氧化物半導體膜108。
在此，參照圖10A和圖10B說明氧化物半導體膜108、金屬氧化膜108a、108b、接觸於氧化物半導體膜108以及金屬氧化膜108a、108b的絕緣膜的帶結構。
圖10A是包括絕緣膜106b、氧化物半導體膜108、金屬氧化膜108a、金屬氧化膜108b以及絕緣膜114(或保護絕緣膜109)的疊層結構的膜厚方向的帶結構的一個例子。此外，圖10B是包括絕緣膜106b、氧化物半導體膜108、金屬氧化膜108b以及絕緣膜114(或保護絕緣膜109)的疊層結構的膜厚方向的帶結構的一個例子。 在帶結構中，為了容易理解，示出絕緣膜106b、氧化物半導體膜108、金屬氧化膜108a、108b及絕緣膜114(或保護絕緣膜109)的導帶底的能階(Ec)。
在圖10A的帶結構中，作為絕緣膜106b及絕緣膜114(或保護絕緣膜109)使用氧化矽膜，作為氧化物半導體膜108使用由金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材形成的氧化物半導體膜，作為金屬氧化膜108a使用由金屬元素的原子個數比為In：Ga：Zn=1：3：6的金屬氧化物靶材形成的金屬氧化膜，作為金屬氧化膜108b使用由金屬元素的原子個數比為In：Ga：Zn=1：4：5的金屬氧化物靶材形成的金屬氧化膜。
在圖10B的帶結構中，作為絕緣膜106b及絕緣膜114(或保護絕緣膜109)使用氧化矽膜，作為氧化物半導體膜108使用由金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材形成的氧化物半導體膜，作為金屬氧化膜108b使用由金屬元素的原子個數比為In：Ga：Zn=1：3：6的金屬氧化物靶材形成的金屬氧化膜。
如圖10A和圖10B所示，在氧化物半導體膜108及金屬氧化膜108a、108b中，導帶底的能階平緩地變化。也可以說連續地變化或連續接合。為了實現這樣的帶結構，不使在氧化物半導體膜108與金屬氧化膜108a之間的介面或者氧化物半導體膜108與金屬氧化膜108b 之間的介面存在雜質，該雜質會形成對氧化物半導體來說成為陷阱中心或再結合中心等缺陷能階。
為了在氧化物半導體膜108及金屬氧化膜108a、108b中形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
藉由採用圖10A、圖10B所示的結構，氧化物半導體膜108成為阱(well)，在使用上述疊層結構的電晶體中通道區域形成在氧化物半導體膜108中。
此外，藉由具有上述疊層結構，在不形成金屬氧化膜108a、108b的情況下有可能形成在氧化物半導體膜108中的陷阱能階形成在金屬氧化膜108a、108b中。由此，可以使陷阱能階從氧化物半導體膜108離開。
另外，有時與用作通道區域的氧化物半導體膜108的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓漂移到正方向。因此，較佳為採用陷阱能階比氧化物半導體膜108的導帶底能階(Ec)接近於真空能階的結構。藉由採用上述結構，電子不容易被積累在陷阱能階，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。
在圖10A和圖10B中，作為金屬氧化膜108a、108b，與氧化物半導體膜108相比，導帶底能階較接近於真空能階，典型的是，氧化物半導體膜108的導帶 底能階和金屬氧化膜108a、108b的導帶底能階之間的差值0.15eV以上或0.5eV以上，且2eV以下或1eV以下。換言之，金屬氧化膜108a、108b的電子親和力與氧化物半導體膜108的電子親和力之間的差值為0.15eV以上或0.5eV以上，且2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜108成為電流的主要的路徑並被用作通道區域。由於金屬氧化膜108a、108b是由構成形成有通道區域的氧化物半導體膜108的金屬元素中的一種以上構成的金屬氧化膜，所以在氧化物半導體膜108與金屬氧化膜108a之間的介面或者氧化物半導體膜108與金屬氧化膜108b之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止金屬氧化膜108a、108b被用作通道區域的一部分，金屬氧化膜108a、108b使用導電率夠低的材料。或者，金屬氧化膜108a、108b使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜108且其導帶底能階與氧化物半導體膜108的導帶底能階有差異(能帶偏移)的材料。此外，為了抑制起因於汲極電壓值的臨界電壓之間之差的產生，較佳為使用其導帶底能階比氧化物半導體膜108的導帶底能階更接近於真空能階0.2eV以上，較佳為0.5eV以上的金屬氧化膜108a、108b。
在金屬氧化膜108a、108b中較佳為不包含尖 晶石型結晶結構。在金屬氧化膜108a、108b中包含尖晶石型結晶結構時，一對電極層112a、112b的構成元素有時會經過該尖晶石型結晶結構與其他區域之間的介面擴散到氧化物半導體膜108中。注意，在金屬氧化膜108a、108b為後述的CAAC-OS的情況下，阻擋一對電極層112a、112b的構成元素如銅的性質得到提高，所以是較佳的。
金屬氧化膜108a、108b的厚度為大於或等於能夠抑制一對電極層112a、112b的構成元素擴散到氧化物半導體膜108的厚度且小於從絕緣膜114向氧化物半導體膜108的氧的供應被抑制的厚度。例如，當金屬氧化膜108a、108b的厚度為10nm以上時，能夠抑制一對電極層112a、112b的構成元素擴散到氧化物半導體膜108。另外，當金屬氧化膜108a、108b的厚度為100nm以下時，能夠高效地從保護絕緣膜109或絕緣膜114、116向氧化物半導體膜108供應氧。
當金屬氧化膜108a、108b為In-M-Zn氧化物時，藉由作為元素M以高於In的原子個數比包含Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf，金屬氧化膜108a、108b的能隙會變大，電子親和力會變小。因此，有時根據元素M的比率而可以控制金屬氧化膜108a、108b與氧化物半導體膜108的電子親和力之差。此外，因為Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf是與氧的鍵合力強的金屬元素，所以藉由使這些元素的原子個數比高於In，不 容易產生氧缺陷。
另外，在金屬氧化膜108a、108b為In-M-Zn氧化物的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比低於50atomic%，M的原子百分比為50atomic%以上，更佳為：In的原子百分比低於25atomic%，M的原子百分比為75atomic%以上。
另外，當氧化物半導體膜108及金屬氧化膜108a、108b為In-M-Zn氧化物時，金屬氧化膜108a、108b所含的M(M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)的原子個數比大於氧化物半導體膜108所含的M的原子個數比，典型的是，金屬氧化膜108a、108b所含的M的原子個數比為氧化物半導體膜108所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，在氧化物半導體膜108及金屬氧化膜108a、108b為In-M-Zn氧化物，且氧化物半導體膜108的原子個數比為In：M：Zn=x1：y1：z1，且金屬氧化膜108a、108b的原子個數比為In：M：Zn=x2：y2：z2的情況下，y2/x2大於y1/x1，較佳為y2/x2為y1/x1的1.5倍以上。更佳的是，y2/x2為y1/x1的2倍以上，進一步較佳的是y2/x2為y1/x1的3倍以上或4倍以上。此時，在氧化物半導體膜108中，在y1為x1以上的情況下，使用氧化物半導體膜108的電晶體具有穩定的電特性，因此是較佳的。但是，在y1為x1的3倍以上的情況下，使用氧化物半導體膜108的 電晶體的場效移動率降低，因此，較佳y1為小於x1的3倍。
當氧化物半導體膜108是In-M-Zn氧化物時，在用於形成氧化物半導體膜108的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，容易形成用作氧化物半導體膜108的後述CAAC-OS膜。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：1：1.5、In：M：Zn=3：1：2等。
當金屬氧化膜108a、108b是In-M-Zn氧化物時，在用於形成金屬氧化膜108a、108b的靶材的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由提高相對於銦的M的原子個數比，能夠擴大金屬氧化膜108a、108b的能隙並減小其電子親和力，由此y2/x2較佳為3以上或4以上。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：5、In：M：Zn=1：3：6、In：M：Zn=1：4：2、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：4：7、In：M：Zn=1：4：8、In：M：Zn=1：5：5等。
在金屬氧化膜108a、108b為In-M氧化物的 情況下，藉由採用作為M不包含二價金屬原子(例如，鋅等)的結構，能夠形成不具有尖晶石型結晶結構的金屬氧化膜108a、108b。此外，作為金屬氧化膜108a、108b，例如可以使用In-Ga氧化物。例如，藉由濺射法並使用In-Ga金屬氧化物靶材(In：Ga=7：93)，可以形成該In-Ga氧化物。另外，為了藉由使用DC放電的濺射法形成金屬氧化膜108a、108b，在原子個數比為In：M=x：y時，將y/(x+y)設定為0.96以下，較佳為0.95以下，例如為0.93。
另外，氧化物半導體膜108及金屬氧化膜108a、108b的原子個數比作為誤差包括上述原子個數比的±40%的變動。
〈半導體裝置的結構實例4〉
接著，參照圖11A至圖12B對上述所說明的電晶體150及電晶體152的變形例子進行說明。注意，圖11A及圖12A所示的電晶體的俯視圖及通道寬度方向的剖面圖與圖1A所示的俯視圖及圖1B所示的通道寬度方向的剖面圖同樣。另外，圖11B及圖12B所示的電晶體的俯視圖及通道寬度方向的剖面圖與圖3A所示的俯視圖及圖3B所示的通道寬度方向的剖面圖同樣。
圖11A是圖1C所示的電晶體150的變形例子的電晶體150A的剖面圖，電晶體150A所包括的一對電極層112a、112b的結構與電晶體150所包括的一對電極 層112a、112b不同。明確而言，圖11A所示的電晶體150A的電極層112a包括：接觸於氧化物半導體膜108的導電膜110a；導電膜110a上的導電膜111a；以及導電膜111a上的導電膜117a。此外，圖11A所示的電晶體150A的電極層112b包括：接觸於氧化物半導體膜108的導電膜110b；導電膜110b上的導電膜111b；以及導電膜111b上的導電膜117b。
圖11B是圖3C所示的電晶體152的變形例子的電晶體152A的剖面圖，電晶體152A所包括的一對電極層112a、112b的結構與電晶體152所包括的一對電極層112a、112b不同。明確而言，圖11B所示的電晶體152A的電極層112a包括：接觸於氧化物半導體膜108的導電膜110a；導電膜110a上的導電膜111a；以及導電膜111a上的導電膜117a。另外，圖11B所示的電晶體152A的電極層112b包括：接觸於氧化物半導體膜108的導電膜110b；導電膜110b上的導電膜111b；以及導電膜111b上的導電膜117b。
圖12A是圖1C所示的電晶體150的變形例子的電晶體150B的剖面圖，電晶體150B所包括的一對電極層112a、112b的結構與電晶體150所包括的一對電極層112a、112b的不同。明確而言，圖12A所示的電晶體150B的電極層112a包括：接觸於氧化物半導體膜108的導電膜110a；以及導電膜110a上的導電膜111a。此外，圖12A所示的電晶體150B的電極層112b包括：接觸於 氧化物半導體膜108的導電膜110b；以及導電膜110b上的導電膜111b。
圖12B是圖3C所示的電晶體152的變形例子的電晶體152B的剖面圖，電晶體152B所包括的一對電極層112a、112b的結構與電晶體152所包括的一對電極層112a、112b不同。明確而言，圖12B所示的電晶體152B的電極層112a包括：接觸於氧化物半導體膜108的導電膜110a；以及導電膜110a上的導電膜111a。此外，圖12B所示的電晶體152B的電極層112b包括：接觸於氧化物半導體膜108的導電膜110b；以及導電膜110b上的導電膜111b。
作為用於電晶體150A、150B、152A、152B的導電膜110a、110b，例如可以使用上述所記載的Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。作為導電膜111a、111b，例如可以使用包含銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料、它們的合金或以它們為主要成分的化合物的導電膜。另外，在導電膜111a、111b的厚度大於導電膜110a、110b的厚度時，一對電極層112a、112b的導電率得到提高，所以是較佳的。此外，作為導電膜117a、117b，例如可以使用與導電膜110a、110b同樣的材料。
在本實施方式中，作為導電膜110a、110b，使用厚度為30nm的Cu-Mn合金膜。作為導電膜111a、111b，使用厚度為200nm的銅(Cu)膜。作為導電膜 117a、117b，使用厚度為50nm的Cu-Mn合金膜。
如電晶體150A、150B、152A、152B所示，藉由採用以接觸於氧化物半導體膜108的方式設置導電膜110a、110b的結構，可以抑制導電膜111a、111b所包含的金屬元素(例如，銅(Cu))侵入氧化物半導體膜108。另外，如電晶體150A、152A所示，藉由採用以接觸於導電膜111a、111b的頂面的方式設置導電膜117a、117b的結構，可以提高一對電極層112a、112b的耐熱性。就是說，導電膜117a、117b具有導電膜111a、111b的障壁膜的功能。另外，藉由採用設置導電膜117a、117b的結構，在形成絕緣膜114時導電膜117a、117b被用作導電膜111a、111b的保護膜，所以是較佳的。
電晶體150A、150B、152A、152B的其他結構與電晶體150、電晶體152同樣，具有同樣的效果。
注意，根據本實施方式的電晶體的結構可以自由地組合。
〈半導體裝置的製造方法1〉
下面，參照圖13A至圖15C對作為本發明的一個方式的半導體裝置的電晶體150的製造方法進行詳細的說明。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成用作閘極電極層的導電膜104。接著，在導電膜104上形成用作閘 極絕緣膜的絕緣膜106。絕緣膜106包括絕緣膜106a、106b(參照圖13A)。
導電膜104藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法可以形成。或者，藉由塗佈法或印刷法可以形成。作為典型的成膜方法，可以舉出濺射法、電漿化學氣相沉積(PE-CVD)法，而也可以利用如上所說明的有機金屬化學氣相沉積(MOCVD)法等熱CVD法或原子層沉積(ALD)法。
在本實施方式中，作為基板102使用玻璃基板。作為導電膜104，藉由濺射法形成厚度為100nm的鎢膜。此外，作為導電膜104，也可以使用厚度為200nm的Cu-Mn合金膜代替厚度為100nm的鎢膜。藉由濺射法並使用Cu-Mn金屬靶材(Cu：Mn=90：10[原子%])，可以形成該Cu-Mn合金膜。
藉由濺射法、PE-CVD法、熱CVD法、真空蒸鍍法、PLD法等可以形成絕緣膜106。在本實施方式中，作為絕緣膜106a，藉由PE-CVD法形成厚度為400nm的氮化矽膜，作為絕緣膜106b形成厚度為50nm的氧氮化矽膜。
作為絕緣膜106所包括的絕緣膜106a，可以採用氮化矽膜的疊層結構。明確而言，作為絕緣膜106a，可以採用第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層結構。該三層結構的一個例子為如下。
在如下條件下可以形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨氣體，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
在如下條件下可以形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
在如下條件下可以形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃。
例如，在作為導電膜104使用包含銅(Cu)的導電膜的情況下，藉由作為絕緣膜106a採用氮化矽膜的三層結構，具有如下效果。
第一氮化矽膜可以抑制從導電膜104擴散銅(Cu)。第二氮化矽膜具有釋放氫的功能，可以提高用作 閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫的擴散。
接著，在用作閘極絕緣膜的絕緣膜106上形成氧化物半導體膜108(參照圖13B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：1：1)，形成氧化物半導體膜108。
在形成氧化物半導體膜108之後也可以以150℃以上且低於基板應變點，較佳為以200℃以上且450℃以下，更佳為以300℃以上且450℃以下進行加熱処理。在此的加熱処理是氧化物半導體膜的高度純化處理之一，可以減少氧化物半導體膜108所包括的氫、水等。此外，以減少氫、水等為目的的加熱處理也可以在將氧化物半導體膜108加工為島狀之前進行。
對氧化物半導體膜108進行的加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱時間。
對氧化物半導體膜108進行的加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。此外，在氮或稀有氣體氛圍下進行加熱處理之後，也可以在氧或超乾燥空氣氛圍下進行 加熱。其結果是，在可以使氧化物半導體膜中的氫、水等脫離的同時，可以將氧供應到氧化物半導體膜中。其結果是，可以減少氧化物半導體膜中的氧缺陷量。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。此外，當採用混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。另外，需要進行濺射氣體的高度純化。例如，作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜108。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，在濺射裝置的處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa左右至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜108來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
接著，在絕緣膜106及氧化物半導體膜108上形成導電膜112(參照圖13C)。
導電膜112可以使用上述能夠用於一對電極層112a、112b的材料形成。在本實施方式中，作為導電膜112，使用厚度為30nm的Cu-Mn合金膜和厚度為 200nm的銅(Cu)膜的疊層膜。藉由濺射法並使用Cu-Mn金屬靶材(Cu：Mn=90：10[原子%])，形成該Cu-Mn合金膜。另外，藉由濺射法形成銅(Cu)膜。
接著，在導電膜112上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩145a、145b。然後，在光阻遮罩145a、145b上塗佈藥液171(參照圖13D)。
光阻遮罩145a、145b可以藉由在塗佈感光性的樹脂之後對該感光性樹脂的所希望的區域進行曝光及顯影而形成。另外，感光性樹脂可以使用負型和正型中的任一。另外，還可以藉由噴墨法形成光阻遮罩145a、145b。當利用噴墨法形成光阻遮罩145a、145b時不需要光罩，由此可以降低製造成本。
作為對導電膜112進行蝕刻時的藥液171，例如可以舉出包含有機酸水溶液和過氧化氫水的蝕刻溶液等。
接著，去除光阻遮罩145a、145b，形成一對電極層112a、112b(參照圖14A)。
光阻遮罩145a、145b例如可以使用光阻劑剝離裝置去除。
接著，在一對電極層112a、112b及氧化物半導體膜108上塗佈藥液173，對從一對電極層112a、112b露出的氧化物半導體膜108的表面的一部分進行蝕刻(參照圖14B)。
作為藥液173，例如可以稀釋磷酸、硝酸、氫氟酸、鹽酸、硫酸、醋酸、草酸等酸類藥液而使用。注意，藥液173不侷限於上述酸類藥液。例如，作為藥液173，可以使用一對電極層112a、112b的蝕刻速度比氧化物半導體膜108的蝕刻速度慢的藥液。明確而言，可以使用混合磷酸、螯合劑(例如，乙二胺四乙酸)以及芳香化合物類防腐蝕劑(例如，苯并三唑(BTA))的混合溶液。
藉由進行上述藥液173的處理，可以去除附著於氧化物半導體膜108的表面的導電膜112的構成元素的一部分。此外，藉由進行上述藥液173的處理，有時氧化物半導體膜108的一部分被蝕刻，而成為具有凹部的氧化物半導體膜108。注意，也可以不進行藥液173的處理。
接著，以覆蓋絕緣膜106、氧化物半導體膜108及一對電極層112a、112b的方式形成用作第二閘極絕緣膜及保護絕緣膜的絕緣膜114、116、118(參照圖14C)。
較佳的是，在形成絕緣膜114之後，在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成絕緣膜116，由此可以在減少絕緣膜114與絕緣膜116之間的介面的來源於大氣成分的雜質濃度的同時使包含於 絕緣膜116中的氧移動到氧化物半導體膜108中，而可以減少氧化物半導體膜108的氧缺陷量。
例如，作為絕緣膜114，藉由PE-CVD法可以形成氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有一氧化二氮、二氧化氮等。另外，可以在如下條件下利用PE-CVD法形成包含氮且缺陷量少的絕緣膜114：在相對於上述沉積氣體的氧化性氣體比例為大於20倍且小於100倍，較佳為40倍以上且80倍以下；並且處理室內的壓力為低於100Pa，較佳為50Pa以下。
在本實施方式中，作為絕緣膜114，在如下條件下利用PE-CVD法形成氧氮化矽膜：保持基板102的溫度為220℃；作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；並且供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜116，在如下條件下形成氧化矽膜或氧氮化矽膜：將安裝在PE-CVD設備中的進行了真空抽氣的處理室內的基板的溫度保持為180℃以上且280℃以下，較佳為200℃以上且240℃以下，將源氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下， 更佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在絕緣膜116的成膜條件中，在具有上述壓力的反應室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得絕緣膜116中的含氧量超過化學計量組成。同時，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較弱，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形成包含超過化學計量組成的氧且因加熱而氧的一部分脫離的氧化物絕緣膜。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜108的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
另外，在絕緣膜116的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜116中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣層，其中藉由ESR測量，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
在形成絕緣膜114、116之後進行加熱處理。藉由該加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以進一步減少氧化物半導體膜108中的氧缺陷量。在加熱處理之後形成絕緣膜 118。
將對絕緣膜114、116進行的加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。該加熱處理可以使用電爐、RTA裝置等來進行。
在本實施方式中，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
當絕緣膜114、116包含水、氫等時，若在形成具有阻擋水、氫等的功能的絕緣膜118之後進行加熱處理，則絕緣膜114、116所包含的水、氫等會移動到氧化物半導體膜108中，因此，有時在氧化物半導體膜108中產生缺陷。由此，藉由在形成絕緣膜118之前進行加熱處理，可以高效地減少絕緣膜114、116所包含的水、氫。
注意，邊進行加熱邊在絕緣膜114上形成絕緣膜116，從而可以將氧移動到氧化物半導體膜108中來減少氧化物半導體膜108中的氧缺陷，由此有時不必須一定要進行上述加熱處理。
此外，當在形成絕緣膜114、116之後進行加熱處理時，在氧化物半導體膜108與一對電極層112a、112b之間的介面附近以及絕緣膜106b與一對電極層 112a、112b之間的介面附近有時形成覆蓋膜。作為該覆蓋膜的例子，可以舉出上述所記載的覆蓋膜113a、113b。另外，在邊加熱邊形成絕緣膜114的情況下也有時形成覆蓋膜113a、113b。
在藉由PE-CVD法形成絕緣膜118的情況下，藉由將基板溫度設定為300℃以上且400℃以下，較佳為設定為320℃以上且370℃以下，可以形成緻密的膜，所以是較佳的。
例如，當作為絕緣膜118利用PE-CVD法形成氮化矽膜時，作為源氣體較佳為使用包含矽的沉積氣體、氮及氨。藉由使用少於氮量的氨量，在電漿中氨離解而產生活性種。該活性種切斷包含在包含矽的沉積氣體中的矽與氫的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而可以形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在氨量比氮量多時，包含矽的沉積氣體及氮的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，將相對於氨的氮的流量比設定為5以上且50以下，較佳為10以上且50以下。
在本實施方式中，作為絕緣膜118，藉由利用PE-CVD設備並使用矽烷、氮及氨的源氣體，形成厚度為50nm的氮化矽膜。矽烷的流量為50sccm，氮的流量為5000sccm，氨的流量為100sccm。將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電 源對平行板電極供應1000W的高頻功率。上述PE-CVD設備是電極面積為6000cm2的平行板型PE-CVD設備，將所供應的電功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2。
此外，在形成絕緣膜118之後也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。由於在進行上述加熱處理時絕緣膜114、116中的氫及水被減少，所以上述氧化物半導體膜108中的缺陷的產生得到抑制。
接著，在絕緣膜106a、106b、114、116、118中形成開口部142a、142b。此外，在絕緣膜114、116、118中形成開口部142c(參照圖15A)。
開口部142a、142b到達導電膜104。開口部142c到達電極層112b。開口部142a、142b、142c可以藉由同一製程形成。例如，可以使用半色調遮罩(或者，灰色調遮罩、相位遮罩等)在所希望的區域中形成圖案，並使用乾蝕刻裝置形成開口部142a、142b、142c。注意，半色調遮罩或灰色調遮罩可以根據需要而使用，也可以不使用半色調遮罩或灰色調遮罩。此外，也可以藉由不同製程形成開口部142a、142b與開口部142c。在此情況下，開口部142a、142b的形狀有時成為兩個階段的形狀。
接著，在絕緣膜118上以覆蓋開口部142a、142b、142c的方式形成導電膜120(參照圖15B)。
作為導電膜120，例如可以使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。尤其是，作為導電膜120，例如可以使用如下透光導電材料：包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。此外，例如可以使用濺射法形成導電膜120。
接著，將導電膜120加工為所希望的形狀，形成導電膜120a、120b(參照圖15C)。
作為導電膜120a、120b的形成方法，例如，可以利用乾蝕刻法、濕蝕刻法或乾蝕刻法和濕蝕刻法的組合。
藉由上述製程，可以形成圖1A至圖1C所示的電晶體150。
〈半導體裝置的製造方法2〉
下面，參照圖16A至圖18B對作為本發明的一個方式的半導體裝置的電晶體152的製造方法進行詳細的說明。
首先，進行到圖13B所示的製程為止的製程。然後，在絕緣膜106b及氧化物半導體膜108上形成保護絕緣膜109(參照圖16A)。
作為保護絕緣膜109，例如，藉由PE-CVD法、濺射法等，形成氧化矽膜或氧氮化矽膜。在本實施方 式中，藉由濺射法形成厚度為400nm的氧化矽膜。
接著，在保護絕緣膜109中形成到達氧化物半導體膜108的開口部140a、140b(參照圖16B)。
藉由在保護絕緣膜109上進行使用光罩的光微影製程，來形成光阻遮罩，然後藉由使用該光阻遮罩對保護絕緣膜109進行開口，來形成開口部140a、140b。當形成開口部140a、140b時，有時因過蝕刻而氧化物半導體膜108的一部分被蝕刻，而成為具有凹部的氧化物半導體膜108。藉由濕蝕刻法、乾蝕刻法或組合濕蝕刻法和乾蝕刻法的蝕刻法，形成開口部140a、140b。
接著，以覆蓋開口部140a、140b的方式在保護絕緣膜109及氧化物半導體膜108上形成導電膜112(參照圖16C)。
可以參照上述所記載的材料及方法來形成導電膜112。
接著，在導電膜112上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩145a、145b。然後，在光阻遮罩145a、145b上塗佈藥液171(參照圖16D)。
光阻遮罩145a、145b可以應用上述所記載的材料及方法來形成。另外，藥液171可以應用上述所記載的材料。
接著，去除光阻遮罩145a、145b，形成一對電極層112a、112b(參照圖17A)。
光阻遮罩145a、145b的去除方法可以應用上述所記載的方法。
接著，以覆蓋保護絕緣膜109及一對電極層112a、112b的方式形成用作第二閘極絕緣膜及用作保護絕緣膜的絕緣膜114、116、118(參照圖17B)。
絕緣膜114、116、118可以應用上述所記載的材料及方法來形成。
在絕緣膜114的形成製程中，保護絕緣膜109被用作氧化物半導體膜108的保護膜。此外，在絕緣膜116的形成製程中，絕緣膜114被用作保護絕緣膜109的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
在形成絕緣膜114、116之後進行加熱處理。藉由該加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以進一步減少氧化物半導體膜108中的氧缺陷量。在加熱處理之後形成絕緣膜118。
在本實施方式中，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
接著，在絕緣膜106a、106b、114、116、118及保護絕緣膜109中形成開口部142a、142b。此外，在絕緣膜114、116、118中形成開口部142c(參照圖17C)。
開口部142a、142b到達導電膜104。開口部 142c到達電極層112b。可以應用上述所記載的形成方法來形成開口部142a、142b、142c。
接著，在絕緣膜118上以覆蓋開口部142a、142b、142c的方式形成導電膜120(參照圖18A)。
接著，將導電膜120加工為所希望的形狀，形成導電膜120a、120b(參照圖18B)。
可以應用上述所記載的材料來形成導電膜120。此外，可以應用上述所記載的形成方法來形成導電膜120a、120b。
藉由上述製程，可以形成作為圖3A至圖3C所示的半導體裝置的電晶體152。
〈半導體裝置的製造方法3〉
下面，對作為本發明的一個方式的半導體裝置的電晶體154、156、158、160、150A、150B、152A、152B的製造方法進行詳細的說明。
在形成圖13B所示的氧化物半導體膜108之後，可以製造圖5A至圖5C所示的電晶體154所包括的金屬氧化膜108a、108b以及圖6A至圖6C所示的電晶體156所包括的金屬氧化膜108a、108b。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：3：6)，形成金屬氧化膜108a。另外，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：4：5)，形成金屬氧化膜 108b。
在利用濺射法形成氧化物半導體膜108及金屬氧化膜108a、108b的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。注意，當使用能夠適用於大面積基板的DC放電進行成膜時，可以提高半導體裝置的生產率，所以是較佳的。
在形成圖13B所示的氧化物半導體膜108之後，可以製造圖8A至圖8C所示的電晶體158所包括的金屬氧化膜108b以及圖9A至圖9C所示的電晶體160所包括的金屬氧化膜108b。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：3：6)，形成金屬氧化膜108b。
當形成圖11A所示的電晶體150A時，在形成圖13C所示的導電膜112時，層疊用作導電膜110a、110b的導電膜、用作導電膜111a、111b的導電膜以及用作導電膜117a、117b的導電膜。之後，藉由對上述導電膜同時進行蝕刻，可以製造圖11A所示的電晶體150A。
當形成圖11B所示的電晶體152A時，在形成圖16C所示的導電膜112時，層疊用作導電膜110a、110b的導電膜、用作導電膜111a、111b的導電膜以及用作導電膜117a、117b的導電膜。之後，藉由對上述導電膜同時進行蝕刻，可以製造圖11B所示的電晶體152A。
當形成圖12A所示的電晶體150B時，在形成圖13C所示的導電膜112時，層疊用作導電膜110a、110b的導電膜以及用作導電膜111a、111b的導電膜。之後，藉由對上述導電膜同時進行蝕刻，可以製造圖12A所示的電晶體150B。
當形成圖12B所示的電晶體152B時，在形成圖16C所示的導電膜112時，層疊用作導電膜110a、110b的導電膜以及用作導電膜111a、111b的導電膜。之後，藉由對上述導電膜同時進行蝕刻，可以製造圖12B所示的電晶體152B。
例如，藉由作為用作導電膜110a、110b、117a、117b的導電膜使用Cu-Mn合金膜，作為用作導電膜111a、111b的導電膜使用銅(Cu)膜，可以藉由濕蝕刻製程同時進行加工，由此可以抑制製造成本。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式2
在本實施方式中，參照圖19A至圖36C說明與實施方式1不同的本發明的一個方式的半導體裝置及半導體裝置的製造方法。另外，在具有與實施方式1所說明的電晶體150同樣的功能的構成要素中使用相同的元件符號，省略其詳細說明。
〈半導體裝置的結構實例5〉
圖19A是作為本發明的一個方式的半導體裝置的電晶體151的俯視圖，圖19B相當於圖19A的點劃線Y1-Y2間的切斷面的剖面圖，圖19C相當於圖19A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體151包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；以及電連接於氧化物半導體膜108的一對電極層112a、112b。
在電晶體151中，用作閘極絕緣膜的絕緣膜106具有包括絕緣膜106a和絕緣膜106b的兩層結構。
此外，在圖19B、圖19C中，在電晶體151上，詳細地說，在氧化物半導體膜108及一對電極層112a、112b上，設置有用作氧化物半導體膜108的保護絕緣膜的絕緣膜114、116、118。在絕緣膜114、116、118中，設置有到達電晶體151的電極層112b的開口部142c，以覆蓋開口部142c的方式在絕緣膜118上形成有導電膜120a。導電膜120a例如被用作顯示裝置的像素電極層。
另外，在電晶體151中，一對電極層112a、112b被用作源極電極層及汲極電極層。在電晶體151中，用作源極電極層及汲極電極層的一對電極層112a、112b中的一者或兩者以及用作閘極電極層的導電膜104 至少包括Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，例如較佳為採用Cu-X合金膜的單層結構；或者Cu-X合金膜與包含銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料、它們的合金或以它們為主要成分的化合物的導電膜的疊層結構。
用作閘極電極層的導電膜104和用作源極電極層及汲極電極層的一對電極層112a、112b還用作引線等。因此，藉由使用作閘極電極層的導電膜104和用作源極電極層及汲極電極層的一對電極層112a、112b包括Cu-X合金膜或者Cu-X合金膜和包含銅、鋁、金或銀等低電阻材料的導電膜，即使在作為基板102使用大面積基板的情況下也可以製造佈線延遲得到抑制的半導體裝置。
在圖19A至圖19C所示的電晶體151的製程中，例如，藉由使用藥液的製程，所謂濕蝕刻製程，對用作閘極電極層的導電膜104、氧化物半導體膜108、用作源極電極層及汲極電極層的一對電極層112a、112b、用作保護絕緣膜的絕緣膜114、116、118以及用作像素電極層的導電膜120a都可以進行加工。由此，可以提供製造成本得到抑制的半導體裝置的製造方法。
再者，藉由作為用作閘極電極層的導電膜104與用作源極電極層及汲極電極層的一對電極層112a、112b使用相同種類的材料，在此Cu-X合金膜，可以使用相同的藥液進行加工。此外，藉由作為氧化物半導體膜108與用作像素電極層的導電膜120a使用相同種類的材 料，在此包含銦的材料，可以使用相同的藥液進行加工。由此，可以提供生產率高的半導體裝置的製造方法。
下面，記載作為用作閘極電極層的導電膜104使用Cu-X合金膜的情況下的效果。
例如，作為用作閘極電極層的導電膜104，選擇Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)中的Cu-Mn合金膜。藉由作為用作閘極電極層的導電膜104使用Cu-Mn合金膜，可以提高與基底膜(在此基板102)之間的密接性。明確而言，藉由在形成Cu-Mn合金膜之後，例如利用加熱處理或絕緣膜106的基板加熱來進行成膜，有時Cu-Mn合金膜中的Mn偏析在與基板102之間的介面而形成覆蓋膜。該覆蓋膜使Cu-Mn合金膜與基板102之間的密接性得到提高。另外，由於上述Cu-Mn合金膜中的Mn的偏析而Cu-Mn合金膜的一部分的Mn濃度下降，由此可以得到導電率高的導電膜104。
此外，在基板102與用作閘極電極層的導電膜104之間也可以設置用作基底膜的絕緣膜。作為該絕緣膜，例如，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜等。例如可以使用PE-CVD設備、濺射裝置等形成上述絕緣膜。在基板102與用作閘極電極層的導電膜104之間設置用作基底膜的絕緣膜的情況下，在該絕緣膜與導電膜104之間的介面有時形成上述覆蓋膜。
下面，參照圖20A、圖20B對有可能形成在 絕緣膜與用作閘極電極層的導電膜104之間的介面的覆蓋膜進行說明。
圖20A、圖20B是放大基板102、導電膜104、絕緣膜106的剖面圖。在圖20A中，例示出採用導電膜104具有單層結構的情況，在此使用Cu-Mn合金膜的單層結構。此外，在圖20B中，例示出採用導電膜104具有疊層結構的情況，在此，作為導電膜104_1使用Cu-Mn合金膜，作為導電膜104_2使用Cu膜，作為導電膜104_3使用Cu-Mn合金膜。
在圖20A中，以圍繞導電膜104的方式形成有覆蓋膜101。覆蓋膜101至少覆蓋導電膜104的頂面、底面和側面中的任一個。作為覆蓋膜101，例如可以舉出Cu-Mn合金膜中的Mn被析出的Mn膜或Mn化合物膜。該Mn化合物膜是與基板102、絕緣膜106的構成元素起反應而形成的化合物，例如，在基板102、絕緣膜106包含氫、碳、氧、氮、矽等的情況下，可以舉出Mn氫化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn矽化物等。
在圖20B中，以圍繞導電膜104的方式形成有覆蓋膜101。覆蓋膜101的結構與上述同樣。在作為導電膜104_2使用Cu膜的情況下有時在導電膜104_2的外周覆蓋膜101也被形成。例如，在同時對包括導電膜104_1、104_2、104_3的導電膜104進行蝕刻時，用於導電膜104_1或導電膜104_3的Cu-Mn合金膜的一部分的 Mn附著於導電膜104_2的外周或側壁，而在導電膜104_2的外周形成覆蓋膜101。或者，藉由在形成導電膜104之後的形成絕緣膜106的製程或者之後的加熱處理的製程中用於導電膜104_1或導電膜104_3的Cu-Mn合金膜的一部分的Mn擴散到導電膜104_2的外周或側壁而形成覆蓋膜101。
如此，藉由以圍繞導電膜104的方式形成覆蓋膜101，可以抑制導電膜104所包含的銅的擴散。此外，導電膜104較佳為在其一部分中包含Mn氧化物。
此外，在電晶體151中，在導電膜104上設置有絕緣膜106a和絕緣膜106b。
作為絕緣膜106a，例如可以使用氮化矽膜，作為絕緣膜106b，例如可以使用氧氮化矽膜。藉由作為用作閘極絕緣膜的絕緣膜106採用絕緣膜106a和絕緣膜106b的疊層結構，能夠進一步抑制從用於用作閘極電極層的導電膜104的Cu-X合金膜擴散銅(Cu)。明確而言，藉由使用能夠用作絕緣膜106a的氮化矽膜，可以抑制從導電膜104擴散銅(Cu)。注意，在作為絕緣膜106a使用氮化矽膜時，有時該氮化矽膜所含的氫量多。
另外，藉由作為用作閘極絕緣膜的絕緣膜106採用絕緣膜106a和絕緣膜106b的疊層結構，使用絕緣膜106b可以抑制有可能從絕緣膜106a擴散的氫。
因此，藉由將具有上述結構的絕緣膜用作閘極絕緣膜，可以抑制導電膜104所含的銅(Cu)及絕緣膜 106所含的氫擴散到氧化物半導體膜108。
如此，在作為閘極電極層使用包含銅(Cu)的導電膜的情況下，可以抑制有可能擴散到氧化物半導體膜的雜質並提供可靠性高的半導體裝置。此外，用作閘極電極層的包含銅(Cu)的導電膜可以應用於佈線或信號線等。由此，可以提供佈線延遲得到抑制的半導體裝置。
下面，記載作為用作源極電極層及汲極電極層的一對電極層112a、112b使用Cu-X合金膜的情況下的效果。
例如，作為用於一對電極層112a、112b的Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，選擇Cu-Mn合金膜。藉由將Cu-Mn合金膜用於一對電極層112a、112b，可以提高與基底膜(在此，絕緣膜106b及氧化物半導體膜108)之間的密接性。此外，藉由使用Cu-Mn合金膜，在該Cu-Mn合金膜與氧化物半導體膜108之間可以得到良好的歐姆接觸。
此外，藉由將Cu-X合金膜用於與氧化物半導體膜108接觸的一對電極層112a、112b，Cu-X合金膜中的X(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)有時在與氧化物半導體膜之間的介面形成X的覆蓋膜。藉由形成該覆蓋膜，可以抑制Cu-X合金膜中的Cu侵入氧化物半導體膜108。
下面，參照圖21A、圖21B對有可能形成在氧化物半導體膜108與用作源極電極層及汲極電極層的一 對電極層112a、112b之間的介面的覆蓋膜進行說明。
圖21A是放大絕緣膜106、氧化物半導體膜108、一對電極層112a、112b、絕緣膜114、116、118的剖面圖。圖21B是放大絕緣膜106、氧化物半導體膜108、金屬氧化膜108a、108b、一對電極層112a、112b、絕緣膜114、116、118的剖面圖。注意，在圖21A、圖21B中，例示出一對電極層112a、112b是單層結構的情況，在此採用Cu-Mn合金膜的單層結構。
在圖21A中，以圍繞一對電極層112a、112b的方式形成覆蓋膜113a、113b。覆蓋膜113a、113b至少覆蓋一對電極層112a、112b的頂面、底面和側面中的任一個。作為覆蓋膜113a、113b，例如可以舉出Cu-Mn合金膜中的Mn被析出的Mn膜或Mn化合物膜。該Mn化合物膜是與氧化物半導體膜108所包含的元素起反應而形成的化合物，例如，可以舉出Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物等。此外，該Mn化合物膜是與絕緣膜114所包含的元素起反應而形成的化合物，例如，在絕緣膜114包含氫、碳、氧、氮、矽等的情況下，可以舉出Mn氫化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn矽化物等。
在圖21B中，以圍繞一對電極層112a、112b的方式形成覆蓋膜115a、115b。覆蓋膜115a、115b至少覆蓋一對電極層112a、112b的頂面、底面和側面中的任一個。作為覆蓋膜115a、115b，例如可以舉出Cu-Mn合 金膜中的Mn被析出的Mn膜或Mn化合物膜。該Mn化合物膜是與氧化物半導體膜108或金屬氧化膜108a、108b所包含的元素起反應而形成的化合物，例如，可以舉出Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物等。此外，該Mn化合物膜是與絕緣膜114所包含的元素起反應而形成的化合物，例如，在絕緣膜114包含氫、碳、氧、氮、矽等的情況下，可以舉出Mn氫化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn矽化物等。
如此，藉由以圍繞一對電極層112a、112b的方式形成覆蓋膜113a、113b或覆蓋膜115a、115b，可以抑制一對電極層112a、112b所含的銅的擴散。
〈半導體裝置的製造方法4〉
下面，參照圖22A至圖27B對作為本發明的一個方式的半導體裝置的電晶體151的製造方法進行詳細的說明。
首先，在基板102上形成導電膜103(參照圖22A)。
作為導電膜103，可以使用與導電膜104相同的材料。在本實施方式中，作為導電膜103，使用厚度為300nm的Cu-Mn合金膜。藉由濺射法並使用Cu-Mn金屬靶材(Cu：Mn=90：10[原子%])，可以形成該Cu-Mn合金膜。注意，有時將導電膜103稱為第一導電膜。
接著，在導電膜103上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩141。然後，在導電膜103及光阻遮罩141上塗佈藥液171，對導電膜103進行蝕刻(參照圖22B)。
光阻遮罩141可以藉由在塗佈感光性的樹脂之後對該感光性樹脂的所希望的區域進行曝光及顯影而形成。另外，感光性樹脂可以使用負型和正型中的任一。另外，還可以藉由噴墨法形成光阻遮罩141。當利用噴墨法形成光阻遮罩141時不需要光罩，由此可以降低製造成本。
作為對導電膜103進行蝕刻時的藥液171，例如可以舉出包含有機酸水溶液和過氧化氫水的蝕刻溶液等。
藉由作為導電膜103採用包括Cu-Mn合金膜的結構，與基底膜(在此基板102)之間的密接性得到提高。此外，藉由作為導電膜103使用包括Cu-Mn合金膜的結構，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
接著，去除光阻遮罩141。導電膜103被藥液171進行加工，而成為用作閘極電極層的導電膜104(參照圖22C)。
光阻遮罩141例如可以使用光阻劑剝離裝置去除。
接著，在基板102及導電膜104上形成用作 閘極絕緣膜的絕緣膜106。絕緣膜106包括絕緣膜106a、106b(參照圖23A)。
藉由濺射法、PE-CVD法、熱CVD法、真空蒸鍍法、PLD法等可以形成絕緣膜106。在本實施方式中，作為用作閘極絕緣膜的絕緣膜106a，藉由PE-CVD法形成厚度為400nm的氮化矽膜，作為絕緣膜106b形成厚度為50nm的氧氮化矽膜。注意，有時將絕緣膜106稱為第一絕緣膜。
接著，在用作閘極絕緣膜的絕緣膜106上形成氧化物半導體膜108(參照圖23B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：1：1)，形成氧化物半導體膜108。
接著，在氧化物半導體膜108上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩142。然後，在氧化物半導體膜108及光阻遮罩142上塗佈藥液172，對氧化物半導體膜108進行蝕刻(參照圖23C)。
光阻遮罩142藉由與光阻遮罩141同樣的方法可以形成。
作為對氧化物半導體膜108進行蝕刻時的藥液172，例如可以使用包含草酸的水溶液。此外，也可以對藥液172混合添加劑等。作為藥液172的具體例子，可以使用混合有草酸、水及添加劑的混合水溶液。在上述混合水溶液中，將草酸的含量設定為5%以下，將水的含量 設定為95%以上，將添加劑的含量設定為1%以下，以總和是100%的方式調整即可。
接著，去除光阻遮罩142。氧化物半導體膜108被藥液172進行加工而成為島狀氧化物半導體膜108(參照圖24A)。
光阻遮罩142可以使用與用來去除光阻遮罩141的裝置同樣的裝置去除。
在形成氧化物半導體膜108之後也可以以150℃以上且低於基板應變點，較佳為以200℃以上且450℃以下，更佳為以300℃以上且450℃以下進行加熱処理。
接著，在絕緣膜106及島狀氧化物半導體膜108上形成導電膜111(參照圖24B)。
作為導電膜111，可以使用與一對電極層112a、112b相同的材料。在本實施方式中，利用濺射法，使用厚度為400nm的Cu-Mn合金膜。注意，有時將導電膜111稱為第二導電膜。
接著，在導電膜111上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩143。然後，在導電膜111及光阻遮罩143上塗佈藥液171，對導電膜111進行蝕刻(參照圖24C)。
光阻遮罩143藉由與光阻遮罩141相同的方法可以形成。
藉由採用導電膜103和導電膜111包含相同種類的材料(在此Cu-Mn合金膜)的結構，可以使用相 同的藥液(在此藥液171)進行加工。由此，可以提供製造成本得到抑制的半導體裝置或生產性高的半導體裝置。
接著，去除光阻遮罩143。導電膜111被藥液171進行加工而成為用作源極電極層及汲極電極層的一對電極層112a、112b(參照圖25A)。
光阻遮罩143可以使用與用來去除光阻遮罩141的裝置同樣的裝置去除。
接著，在島狀氧化物半導體膜108及一對電極層112a、112b上塗佈藥液173，對從一對電極層112a、112b露出的島狀氧化物半導體膜108的表面的一部分進行蝕刻(參照圖25B)。
作為藥液173，可以使用與實施方式1所示的材料同樣的材料。
藉由進行上述藥液173的處理，可以去除附著於氧化物半導體膜108的表面的一對電極層112a、112b的構成元素的一部分。此外，藉由進行藥液173的處理，氧化物半導體膜108的一部分的厚度，明確而言，從一對電極層112a、112b露出的區域的氧化物半導體膜108的厚度有時小於一對電極層112a、112b設置在其上的區域的氧化物半導體膜108的厚度。
注意，雖然在本實施方式中例示出使用藥液173去除氧化物半導體膜108的表面的一部分的方法，但是不侷限於此。例如，也可以不需要使用藥液173去除氧化物半導體膜108的表面的一部分。在此情況下，從一對 電極層112a、112b露出的區域的氧化物半導體膜108的厚度大致相同於一對電極層112a、112b設置在其上的區域的氧化物半導體膜108的厚度。
藉由上述製程形成電晶體151。
接著，以覆蓋電晶體151的方式，明確而言，覆蓋電晶體151的島狀氧化物半導體膜108及一對電極層112a、112b的方式形成用作氧化物半導體膜108的保護絕緣膜的絕緣膜114、116、118(參照圖25C)。
此外，在形成絕緣膜114、116之後進行加熱處理。藉由該加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以進一步減少氧化物半導體膜108中的氧缺陷量。在加熱處理之後形成絕緣膜118。注意，有時將絕緣膜114、116、118稱為第二絕緣膜。在本實施方式中，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
接著，在絕緣膜118上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩144。然後，在絕緣膜118及光阻遮罩144上塗佈藥液174，對絕緣膜114、116、118進行蝕刻(參照圖26A)。
光阻遮罩144藉由與光阻遮罩141相同的方法可以形成。
作為藥液174，可以使用包含氟化氫銨和氟化銨中的一者或兩者的水溶液。此外，藥液174也可以包含氫氟酸。在本實施方式中，作為藥液174，使用混合有氟 化氫銨和氟化銨的混合水溶液。在上述混合水溶液中，氟化氫銨的含量為20%，氟化銨的含量為7.1%。
接著，去除光阻遮罩144。絕緣膜114、116、118被藥液174進行加工而形成到達電極層112b的開口部142c(參照圖26B)。
在使用藥液174形成開口部142c的情況下，開口部142c的剖面形狀有時具有凹凸。在相對於絕緣膜114、116、118的藥液174的蝕刻速度不同的情況下形成該凹凸。注意，雖然在本實施方式中例示出使用藥液174形成開口部142c的方法，但是不侷限於此。例如，也可以使用乾蝕刻裝置形成開口部142c。在使用藥液174形成開口部142c的情況下使用濕蝕刻裝置等，由此可以抑制製造成本。另一方面，在開口部142c的圖案微細的情況下，較佳為使用乾蝕刻裝置形成。
接著，以覆蓋開口部142c的方式在絕緣膜118上形成導電膜120(參照圖26C)。
作為導電膜120，可以使用與實施方式1所示的材料同樣的材料。
接著，在導電膜120上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩145。然後，在導電膜120及光阻遮罩145上塗佈藥液172，對導電膜120進行蝕刻(參照圖27A)。
光阻遮罩145藉由與光阻遮罩141相同的方法可以形成。另外，藥液172可以應用與上述所記載的材 料同樣的材料。
接著，去除光阻遮罩145。導電膜120被藥液172進行加工，而成為用作像素電極層的導電膜120a(參照圖27B)。
光阻遮罩145可以使用與用來去除光阻遮罩141的裝置同樣的裝置去除。
藉由上述製程，可以製造圖19A至圖19C所示的半導體裝置。
如上所述，在本發明的一個方式的半導體裝置的製造方法中，藉由使用藥液的製程，所謂濕蝕刻製程，對用作閘極電極層的導電膜、氧化物半導體膜、用作源極電極層及汲極電極層的一對電極層、用作保護絕緣膜的絕緣膜以及用作像素電極層的導電膜都可以進行加工。由此，可以提供製造成本得到抑制的半導體裝置的製造方法。
再者，藉由作為用作閘極電極層的導電膜與用作源極電極層及汲極電極層的一對電極層使用相同種類的材料，在此Cu-X合金膜，可以使用相同的藥液進行加工。此外，藉由作為氧化物半導體膜與用作像素電極層的導電膜使用相同種類的材料，在此包含銦的材料，可以使用相同的藥液進行加工。由此，可以提供生產率高的半導體裝置的製造方法。
〈半導體裝置的製造方法5〉
下面，參照圖28A至圖29B對圖1A至圖1C所示的電晶體150的與實施方式1不同的製造方法進行詳細的說明。
首先，進行到圖25C所示的製程為止的製程。之後，在絕緣膜118上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩146。然後，在絕緣膜118及光阻遮罩146上塗佈藥液174，對絕緣膜106a、106b、114、116、118進行蝕刻(參照圖28A)。
光阻遮罩146藉由與光阻遮罩141相同的方法可以形成。
作為藥液174，可以使用上述所記載的藥液。在本實施方式中，作為藥液174，使用混合有氟化氫銨和氟化銨的混合水溶液。在上述混合水溶液中，氟化氫銨的含量為20%，氟化銨的含量為7.1%。
接著，去除光阻遮罩146。絕緣膜114、116、118被藥液174進行加工而形成到達電極層112b的開口部142c。另外，絕緣膜106a、106b、114、116、118被藥液174進行加工而形成到達導電膜104的開口部142a、142b(參照圖28B)。
注意，雖然在本實施方式中例示出使用藥液174形成開口部142a、142b、142c的方法，但是不侷限於此。例如，也可以使用乾蝕刻裝置形成開口部142a、142b、142c。在使用藥液174形成開口部142a、142b、142c的情況下使用濕蝕刻裝置等，由此可以抑制製造成 本。另一方面，在開口部142a、142b、142c的圖案微細的情況下，較佳為使用乾蝕刻裝置形成。注意，有時將開口部142c稱為第一開口部，將開口部142a、142b稱為第二開口部。
接著，以覆蓋開口部142a、142b、142c的方式在絕緣膜118上形成導電膜120(參照圖28C)。
作為導電膜120，可以使用上述所記載的材料。
接著，在導電膜120上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩147。然後，在導電膜120及光阻遮罩147上塗佈藥液172，對導電膜120進行蝕刻(參照圖29A)。
光阻遮罩147藉由與光阻遮罩141相同的方法可以形成。另外，藥液172可以應用與上述所記載的材料同樣的材料。
接著，去除光阻遮罩147。導電膜120被藥液172進行加工，而成為用作像素電極層的導電膜120a和用作第二閘極電極層的導電膜120b(參照圖29B)。
光阻遮罩147可以使用與用來去除光阻遮罩141的裝置同樣的裝置去除。
藉由上述製程，可以製造圖1A至圖1C所示的半導體裝置。
〈半導體裝置的結構實例6〉
接著，參照圖30A至圖32C對作為本發明的一個方式的半導體裝置的電晶體153、155進行說明。
首先，參照圖30A、圖30B、圖30C對作為本發明的一個方式的半導體裝置的電晶體153進行說明。圖30A是作為本發明的一個方式的半導體裝置的電晶體153的俯視圖，圖30B相當於沿著圖30A的點劃線Y1-Y2間的切斷面的剖面圖，圖30C相當於沿著圖30A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體153包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；氧化物半導體膜108上的金屬氧化膜108a；金屬氧化膜108a上的金屬氧化膜108b；以及藉由金屬氧化膜108a、108b電連接於氧化物半導體膜108的一對電極層112a、112b。
此外，在圖30B、圖30C中，在電晶體153上，詳細地說，氧化物半導體膜108及一對電極層112a、112b上，設置有用作氧化物半導體膜108的保護絕緣膜的絕緣膜114、116、118。在絕緣膜114、116、118中，設置有到達電晶體153的電極層112b的開口部142c，以覆蓋開口部142c的方式在絕緣膜118上形成有導電膜120a。導電膜120a例如被用作顯示裝置的像素電極層。
電晶體153與圖19A至圖19C所示的電晶體 151不同之處在於：電晶體153在氧化物半導體膜108上包括金屬氧化膜108a、108b。其他結構與電晶體151同樣，具有同樣的效果。
接著，參照圖31A至圖31C說明作為本發明的一個方式的半導體裝置的電晶體155。圖31A是作為本發明的一個方式的半導體裝置的電晶體155的俯視圖，圖31B相當於沿著圖31A所示的點劃線Y1-Y2間的切斷面的剖面圖，圖31C相當於沿著圖31A所示的點劃線X1-X2間的切斷面的剖面圖。
電晶體155包括：基板102上的用作閘極電極層的導電膜104；基板102及導電膜104上的用作閘極絕緣膜的絕緣膜106；絕緣膜106上的重疊於導電膜104的氧化物半導體膜108；氧化物半導體膜108上的金屬氧化膜108b；以及藉由金屬氧化膜108b電連接於氧化物半導體膜108的一對電極層112a、112b。
此外，在圖31B、圖31C中，在電晶體155上，詳細地說，氧化物半導體膜108及一對電極層112a、112b上，設置有用作氧化物半導體膜108的保護絕緣膜的絕緣膜114、116、118。在絕緣膜114、116、118中，設置有到達電晶體155的電極層112b的開口部142c，以覆蓋開口部142c的方式在絕緣膜118上形成有導電膜120a。導電膜120a例如被用作顯示裝置的像素電極層。
電晶體155與圖19A至圖19C所示的電晶體 151不同之處在於：電晶體155在氧化物半導體膜108上包括金屬氧化膜108b。其他結構與電晶體151同樣，具有同樣的效果。
〈半導體裝置的製造方法6〉
接著，參照圖32A至圖32C對作為本發明的一個方式的半導體裝置的電晶體153、155的製造方法進行詳細的說明。
首先，進行到圖23A所示的製程為止的製程。然後，在絕緣膜106上形成氧化物半導體膜108、金屬氧化膜108a、108b(參照圖32A)。
在本實施方式中，使用具備負載鎖定室的多室成膜裝置(濺射裝置)連續地層疊氧化物半導體膜108、金屬氧化膜108a、108b。氧化物半導體膜108使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：1：1)形成。金屬氧化膜108a使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：3：6)形成，金屬氧化膜108b使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：4：5)形成。注意，有時將氧化物半導體膜108、金屬氧化膜108a及金屬氧化膜108b的疊層結構或者氧化物半導體膜108及金屬氧化膜108b的疊層結構稱為氧化物疊層膜。
接著，在金屬氧化膜108b上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩142。然後，在金屬氧化膜108b及光阻遮罩142上塗佈藥液172，對 氧化物半導體膜108、金屬氧化膜108a、108b進行蝕刻(參照圖32B)。
光阻遮罩142藉由與光阻遮罩141同樣的方法可以形成。
作為對氧化物半導體膜108、金屬氧化膜108a、108b進行蝕刻時的藥液172，例如可以使用包含草酸的水溶液。此外，也可以對藥液172混合添加劑等。作為藥液172的具體例子，可以使用混合有草酸、水及添加劑的混合水溶液。在上述混合水溶液中，將草酸的含量設定為5%以下，將水的含量設定為95%以上，將添加劑的含量設定為1%以下，以總和是100%的方式調整即可。
另外，因為使用相同種類的材料形成氧化物半導體膜108、金屬氧化膜108a、108b，所以可以使用藥液172同時進行蝕刻。
接著，去除光阻遮罩142。氧化物半導體膜108被藥液172進行加工而成為島狀氧化物半導體膜108。金屬氧化膜108a被藥液172進行加工而成為島狀金屬氧化膜108a。金屬氧化膜108b被藥液172進行加工而成為島狀金屬氧化膜108b(參照圖32C)。
光阻遮罩142可以使用與用來去除光阻遮罩141的裝置同樣的裝置去除。
之後，藉由進行與上述所記載的電晶體151同樣的製程，可以製造電晶體153。此外，當不形成上述所記載的金屬氧化膜108a時，可以製造電晶體155。
〈半導體裝置的結構實例7〉
接著，參照圖33A至圖36C，對作為本發明的一個方式的半導體裝置的電晶體151A、150C、151B、150D進行說明。
圖33A、圖33B、圖34A及圖34B是電晶體的通道長度方向的剖面圖。注意，圖33A及圖34A所示的電晶體的俯視圖及通道寬度方向的剖面圖與圖19A所示的俯視圖及圖19B所示的通道寬度方向的剖面圖同樣。另外，圖33B及圖34B所示的電晶體的俯視圖及通道寬度方向的剖面圖與圖1A所示的俯視圖及圖1B所示的通道寬度方向的剖面圖同樣。
圖33A是圖19C所示的電晶體151的變形例子的電晶體151A的剖面圖。電晶體151A所包括的用作閘極電極層的導電膜104及一對電極層112a、112b的結構與電晶體151所包括的用作閘極電極層的導電膜104及一對電極層112a、112b不同。明確而言，圖33A所示的電晶體151A的導電膜104包括：接觸於基板102的導電膜104_1；導電膜104_1上的導電膜104_2；以及導電膜104_2上的導電膜104_3。另外，圖33A所示的電晶體151A的電極層112a包括：接觸於氧化物半導體膜108的導電膜112a_1；導電膜112a_1上的導電膜112a_2；以及導電膜112a_2上的導電膜112a_3。此外，圖33A所示的電晶體151A的電極層112b包括：接觸於氧化物半導體膜 108的導電膜112b_1；導電膜112b_1上的導電膜112b_2；以及導電膜112b_2上的導電膜112b_3。
圖33B是圖1C所示的電晶體150的變形例子的電晶體150C的剖面圖。電晶體150C所包括的用作閘極電極層的導電膜104及一對電極層112a、112b的結構與電晶體150所包括的用作閘極電極層的導電膜104及一對電極層112a、112b不同。明確而言，圖33B所示的電晶體150C的導電膜104包括：接觸於基板102的導電膜104_1；導電膜104_1上的導電膜104_2；以及導電膜104_2上的導電膜104_3。此外，圖33B所示的電晶體150C的電極層112a包括：接觸於氧化物半導體膜108的導電膜112a_1；導電膜112a_1上的導電膜112a_2；以及導電膜112a_2上的導電膜112a_3。另外，圖33B所示的電晶體150C的電極層112b包括：接觸於氧化物半導體膜108的導電膜112b_1；導電膜112b_1上的導電膜112b_2；以及導電膜112b_2上的導電膜112b_3。
圖34A是圖19C所示的電晶體151的變形例子的電晶體151B的剖面圖。另外，電晶體151B所包括的用作閘極電極層的導電膜104及一對電極層112a、112b的結構與電晶體151所包括的用作閘極電極層的導電膜104及一對電極層112a、112b不同。明確而言，圖34A所示的電晶體151B的導電膜104包括：接觸於基板102的導電膜104_1；以及導電膜104_1上的導電膜104_2。另外，圖34A所示的電晶體151B的電極層112a 包括：接觸於氧化物半導體膜108的導電膜112a_1；以及導電膜112a_1上的導電膜112a_2。此外，圖34A所示的電晶體151B的電極層112b包括：接觸於氧化物半導體膜108的導電膜112b_1；以及導電膜112b_1上的導電膜112b_2。
圖34B是圖1C所示的電晶體150的變形例子的電晶體150D的剖面圖。電晶體150D所包括的用作閘極電極層的導電膜104及一對電極層112a、112b的結構與電晶體150所包括的用作閘極電極層的導電膜104及一對電極層112a、112b不同。明確而言，圖34B所示的電晶體150D的導電膜104包括：接觸於基板102的導電膜104_1；以及導電膜104_1上的導電膜104_2。此外，圖34B所示的電晶體150D的電極層112a包括：接觸於氧化物半導體膜108的導電膜112a_1；以及導電膜112a_1上的導電膜112a_2。另外，圖34B所示的電晶體150D的電極層112b包括：接觸於氧化物半導體膜108的導電膜112b_1；以及導電膜112b_1上的導電膜112b_2。
作為用於電晶體151A、150C、151B、150D的導電膜104_1、112a_1、112b_1，例如可以使用上述所記載的Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。作為導電膜104_2、112a_2、112b_2，例如可以使用包含銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料、它們的合金或以它們為主要成分的化合物的導電膜。另外，在導電膜104_2、112a_2、 112b_2的厚度大於導電膜104_1、112a_1、112b_1的厚度時，導電膜104及一對電極層112a、112b的導電率得到提高，所以是較佳的。此外，作為用於電晶體151A、152A的導電膜104_3、112a_3、112b_3，例如可以使用與導電膜104_1、112a_1、112b_1同樣的材料。
在本實施方式中，作為導電膜104_1、112a_1、112b_1，使用厚度為30nm的Cu-Mn合金膜。作為導電膜104_2、112a_2、112b_2，使用厚度為200nm的銅(Cu)膜。作為導電膜104_3、112a_3、112b_3，使用厚度為50nm的Cu-Mn合金膜。
如電晶體151A、150C、151B、150D所示，藉由採用以接觸於基板102的方式設置導電膜104_1的結構，可以提高與基板102之間的密接性。此外，如電晶體151A、152A所示，藉由採用以在導電膜104_2上並與其接觸的方式設置導電膜104_3的結構，可以提高導電膜104的耐熱性。另外，如電晶體151A、152A所示，藉由以在導電膜104_2上並與其接觸的方式設置導電膜104_3的結構，可以抑制導電膜104_2所包含的金屬元素(例如，銅(Cu))擴散到上方。
如電晶體151A、150C、151B、150D所示，藉由採用以接觸於氧化物半導體膜108的方式設置導電膜112a_1、112b_1的結構，可以抑制導電膜112a_2、112b_2所包含的金屬元素(例如，銅(Cu))侵入氧化物半導體膜108。另外，如電晶體151A、150C所示，藉 由採用以接觸於導電膜112a_2、112b_2的頂面的方式設置導電膜112a_3、112b_3的結構，可以提高一對電極層112a、112b的耐熱性。就是說，導電膜112a_3、112b_3具有導電膜112a_2、112b_2的障壁膜的功能。另外，藉由採用設置導電膜112a_3、112b_3的結構，在形成絕緣膜114時導電膜112a_3、112b_3被用作導電膜112a_2、112b_2的保護膜，所以是較佳的。
電晶體151A、150C、151B、150D的其他結構與電晶體151、電晶體150同樣，具有同樣的效果。
〈半導體裝置的製造方法7〉
下面，參照圖35A至圖36C對作為本發明的一個方式的半導體裝置的電晶體151A、150C的製造方法進行詳細的說明。
首先，在基板102上形成導電膜103_1、103_2、103_3(參照圖35A)。
作為導電膜103_1、103_2、103_3，可以使用與導電膜104相同的材料。在本實施方式中，作為導電膜103_1使用厚度為30nm的Cu-Mn合金膜，作為導電膜103_2使用厚度為200nm的銅(Cu)膜，作為導電膜103_3使用厚度為50nm的Cu-Mn合金膜。藉由濺射法並使用Cu-Mn金屬靶材(Cu：Mn=90：10[原子%])，可以形成該Cu-Mn合金膜。
接著，在導電膜103_3上進行光阻劑塗佈及 圖案化，在所希望的區域中形成光阻遮罩141。然後，在導電膜103_3及光阻遮罩141上塗佈藥液171，對導電膜103_1、103_2、103_3進行蝕刻(參照圖35B)。
作為光阻遮罩141及藥液171，使用與上述所記載的材料同樣的材料。注意，在本實施方式中，作為對導電膜103_1、103_2、103_3進行蝕刻時的藥液171，使用包含有機酸水溶液和過氧化氫水的蝕刻溶液。
如此，在採用作為導電膜103_1、103_3使用Cu-Mn合金膜並作為導電膜103_2使用銅(Cu)膜的三層結構的情況下，由相同種類的材料形成三層，由此可以使用藥液171同時進行蝕刻。此外，在採用上述三層結構的情況下，可以得到良好的剖面形狀。因此，在後面形成的絕緣膜106的覆蓋性得到提高，而能夠實現可靠性高的半導體裝置。
接著，去除光阻遮罩141。導電膜103_1、103_2、103_3被藥液171進行加工，而成為導電膜104_1、104_2、104_3。另外，由導電膜104_1、104_2、104_3形成用作閘極電極層的導電膜104(參照圖35C)。
接著，進行與上述所記載的電晶體151或電晶體150同樣的製程，在絕緣膜106上形成氧化物半導體膜108。然後，在絕緣膜106及氧化物半導體膜108上形成導電膜111_1、111_2、111_3(參照圖36A)。
作為導電膜111_1、111_2、111_3，可以使用 與一對電極層112a、112b相同的材料。在本實施方式中，作為導電膜111_1使用厚度為30nm的Cu-Mn合金膜，作為導電膜111_2使用厚度為200nm的銅(Cu)膜，作為導電膜111_3使用厚度為50nm的Cu-Mn合金膜。藉由濺射法並使用Cu-Mn金屬靶材(Cu：Mn=90：10[原子%])，可以形成該Cu-Mn合金膜。
接著，在導電膜111_3上進行光阻劑塗佈及圖案化，在所希望的區域中形成光阻遮罩143。然後，在導電膜111_3及光阻遮罩143上塗佈藥液171，對導電膜111_1、111_2、111_3進行蝕刻(參照圖36B)。
作為光阻遮罩143及藥液171，可以使用與上述所記載的材料同樣的材料。
接著，去除光阻遮罩143。導電膜111_1、111_2、111_3被藥液171進行加工，而成為導電膜112a_1、112b_1、112a_2、112b_2、112a_3、112b_3。由導電膜112a_1、112a_2、112a_3形成電極層112a。另外，由導電膜112b_1、112b_2、112b_3形成電極層112b(參照圖36C)。
之後，藉由進行與上述所記載的電晶體151或電晶體150同樣的製程，可以製造電晶體151A、150C。此外，當不形成上述所記載的導電膜103_3、111_3時，可以製造電晶體151B、150D。
注意，根據本實施方式的電晶體的結構或者電晶體的製造方法可以自由地組合。
實施方式3
在本實施方式中，詳細地說明本發明的一個方式的半導體裝置所包括的氧化物半導體膜的結構。
首先，說明氧化物半導體膜有可能具有的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。
作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM： Transmission Electron Microscope)觀察所得到的CAAC-OS的明視場影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖37A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖37B示出將圖37A中的區域(1)放大的Cs校正高解析度TEM影像。由圖37B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖37B所示，CAAC-OS具有特有的原子排列。圖37C是以輔助線示出特有的原子排列的圖。由圖37B和圖37C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為 0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖37D)。在圖37C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖37D所示的區域5161。
圖38A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖38B、圖38C和圖38D分別示出將圖38A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖38B、圖38C和圖38D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖39A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為 36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖39B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖39C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖40A所示的繞射圖案(也稱為選區透過電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖40B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線 時的繞射圖案。由圖40B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖40B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖40B中的第二環起因於(110)面等。
另外，CAAC-OS是缺陷態密度低的氧化物半導體。氧化物半導體的缺陷例如有起因於雜質的缺陷、氧缺陷等。因此，可以將CAAC-OS稱為雜質濃度低的氧化物半導體或者氧缺陷少的氧化物半導體。
包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
缺陷態密度低(氧缺陷少)的氧化物半導體可以具有低載子密度。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。也就是說，CAAC-OS容易成為高純度本質或實質上高純度本質的氧化物半導體。因 此，使用CAAC-OS的電晶體很少具有負臨界電壓的電特性(很少成為常開啟)。高純度本質或實質上高純度本質的氧化物半導體的載子陷阱少。被氧化物半導體的載子陷阱俘獲的電荷需要很長時間才能被釋放，並且有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體的電晶體有時電特性不穩定。但是，使用CAAC-OS的電晶體電特性變動小且可靠性高。
由於CAAC-OS的缺陷態密度低，所以因光照射等而生成的載子很少被缺陷能階俘獲。因此，在使用CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈微晶氧化物半導體〉
接著說明微晶氧化物半導體。
在微晶氧化物半導體的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。微晶氧化物半導體所包含的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將包含尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結 晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的XRD裝置藉由out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比非晶氧化物半導 體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈非晶氧化物半導體〉
接著，說明非晶氧化物半導體。
非晶氧化物半導體是膜中的原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形態的氧化物半導體。
在非晶氧化物半導體的高解析度TEM影像中無法發現結晶部。
在使用XRD裝置藉由out-of-plane法對非晶氧化物半導體進行結構分析時，檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子繞射時，觀察到光暈圖案。在對非晶氧化物半導體進行奈米束電子繞射時，觀察不到斑點而只觀察到光暈圖案。
關於非晶結構有各種見解。例如，有時將原子排列完全沒有規律性的結構稱為完全的非晶結構(completely amorphous structure)。也有時將到最接近原子間距或到第二接近原子間距具有規律性，並且不是長程有序的結構稱為非晶結構。因此，根據最嚴格的定義，即使是略微具有原子排列的規律性的氧化物半導體也不能被稱為非晶氧化物半導體。至少不能將長程有序的氧化物半導體稱為非晶氧化物半導體。因此，由於具有結晶部， 例如不能將CAAC-OS和nc-OS稱為非晶氧化物半導體或完全的非晶氧化物半導體。
〈amorphous-like氧化物半導體〉
注意，氧化物半導體有時具有介於nc-OS與非晶氧化物半導體之間的結構。將具有這樣的結構的氧化物半導體特別稱為amorphous-like氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)。
在a-like OS的高解析度TEM影像中有時觀察到空洞(void)。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(樣本A)、nc-OS(樣本B)和CAAC-OS(樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的9個層在c軸方向上以層 狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖41示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖41可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖41中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖41中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於 92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為盡可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、微晶氧化物半導體和CAAC-OS中的兩種以上的疊層膜。
〈成膜模型〉
下面對CAAC-OS和nc-OS的成膜模型的一個例子進行說明。
圖42A是示出利用濺射法形成CAAC-OS的狀況的成膜室內的示意圖。
靶材5130被黏合到底板上。在隔著底板與靶材5130相對的位置配置多個磁鐵。由該多個磁鐵產生磁場。利用磁鐵的磁場提高沈積速度的濺射法被稱為磁控濺射法。
基板5120以與靶材5130相對的方式配置，其距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室內幾乎被成膜氣體(例如，氧、氬或包含5vol%以上的氧的混合氣體)充滿，並且成膜室內的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，藉由對靶材5130施加一定程度以上的電壓，開始放電且確認到電漿。由磁場在靶材5130附近形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子5101。離子5101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
這裡，靶材5130具有包括多個晶粒的多晶結構，其中至少一個晶粒包括劈開面。作為一個例子，圖43A示出靶材5130所包含的InGaZnO4結晶的結構。注意，圖43A示出從平行於b軸的方向觀察InGaZnO4結晶時的結構。
由圖43A可知，在靠近的兩個Ga-Zn-O層中，每個層中的氧原子彼此配置得很近。並且，藉由氧原子具有負電荷，在靠近的兩個Ga-Zn-O層之間產生斥力。其結果，InGaZnO4結晶在靠近的兩個Ga-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5101由電場向靶材5130一側被加速而碰撞到靶材5130。此時，平板狀或顆粒狀的濺射粒子的顆粒5100a和顆粒5100b從劈開面剝離而濺出。注意，顆粒5100a和顆粒5100b的結構有時會因離子5101碰撞的衝擊而產生畸變。
顆粒5100a是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。顆粒5100b是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意，將顆粒5100a和顆粒5100b等平板狀或顆粒狀的濺射粒子總稱為顆粒5100。顆粒5100的平面的形狀不侷限於三角形或六角形。例如，有時為組合多個三角形的形狀。例如，還有時為組合兩個三角形(例如正三角形)的四角形(例如菱形)。
根據成膜氣體的種類等決定顆粒5100的厚度。顆粒5100的厚度較佳為均勻的，其理由在後面說明。另外，與厚度大的骰子狀相比，濺射粒子較佳為厚度小的顆粒狀。例如，顆粒5100的厚度為0.4nm以上且1nm以下，較佳為0.6nm以上且0.8nm以下。另外，例如，顆粒5100的寬度為1nm以上且3nm以下，較佳為1.2nm以上 且2.5nm以下。顆粒5100相當於在上述圖41中的(1)所說明的初始晶核。例如，在使離子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情況下，如圖43B所示，包含Ga-Zn-O層、In-O層和Ga-Zn-O層的三個層的顆粒5100剝離。圖43C示出從平行於c軸的方向觀察剝離的顆粒5100時的結構。可以將顆粒5100的結構稱為包含兩個Ga-Zn-O層(麵包片)和In-O層(餡)的奈米尺寸的三明治結構。
有時顆粒5100在穿過電漿時，其側面帶負電或帶正電。例如，在顆粒5100中，位於其側面的氧原子有可能帶負電。因側面帶相同極性的電荷而電荷相互排斥，從而可以維持平板形狀或顆粒形狀。當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子有可能帶負電。或者，與銦原子、鎵原子或鋅原子鍵合的氧原子有可能帶負電。另外，有時顆粒5100在穿過電漿時與電漿中的銦原子、鎵原子、鋅原子和氧原子等鍵合而生長。上述圖41中的(2)和(1)的尺寸的差異相當於電漿中的生長程度。在此，當基板5120的溫度為室溫左右時，不容易產生基板5120上的顆粒5100的生長，因此成為nc-OS(參照圖42B)。由於能夠在室溫左右的溫度下進行成膜，即使基板5120的面積大也能夠形成nc-OS。注意，為了使顆粒5100在電漿中生長，提高濺射法中的成膜功率是有效的。藉由提高成膜功率，可以使顆粒5100的結構穩定。
如圖42A和圖42B所示，例如顆粒5100像風箏那樣在電漿中飛著，並輕飄飄地飛到基板5120上。由於顆粒5100帶有電荷，所以在它靠近其他顆粒5100已沉積的區域時產生斥力。在此，在基板5120的頂面產生平行於基板5120頂面的磁場(也稱為水平磁場)。另外，由於在基板5120與靶材5130之間有電位差，所以電流從基板5120向靶材5130流過。因此，顆粒5100在基板5120頂面受到由磁場和電流的作用引起的力量(勞侖茲力)。這可以由弗萊明左手定則得到解釋。
顆粒5100的質量比一個原子大。因此，為了在基板5120頂面移動，重要的是從外部施加某些力量。該力量之一有可能是由磁場和電流的作用產生的力量。為了對顆粒5100施加充分的力量以便顆粒5100在基板5120頂面移動，較佳為在基板5120頂面設置平行於基板5120頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步較佳為50G以上的區域。或者，較佳為在基板5120頂面設置平行於基板5120頂面的磁場為垂直於基板5120頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步較佳為5倍以上的區域。
此時，藉由磁鐵與基板5120相對地移動或旋轉，基板5120頂面的水平磁場的方向不斷地變化。因此，在基板5120頂面，顆粒5100受到各種方向的力量而可以向各種方向移動。
另外，如圖42A所示，當基板5120被加熱 時，顆粒5100與基板5120之間的由摩擦等引起的電阻小。其結果，顆粒5100在基板5120頂面下滑。顆粒5100的移動發生在使其平板面朝向基板5120的狀態下。然後，當顆粒5100到達已沉積的其他顆粒5100的側面時，它們的側面彼此鍵合。此時，顆粒5100的側面的氧原子脫離。CAAC-OS中的氧缺陷有時被所脫離的氧原子填補，因此形成缺陷態密度低的CAAC-OS。注意，基板5120的頂面溫度例如為100℃以上且小於500℃、150℃以上且小於450℃或170℃以上且小於400℃即可。因此，即使基板5120的面積大也能夠形成CAAC-OS。
另外，藉由在基板5120上加熱顆粒5100，原子重新排列，從而離子5101的碰撞所引起的結構畸變得到緩和。畸變得到緩和的顆粒5100幾乎成為單晶。由於顆粒5100幾乎成為單晶，即使顆粒5100在彼此鍵合之後被加熱也幾乎不會發生顆粒5100本身的伸縮。因此，不會發生顆粒5100之間的空隙擴大導致晶界等缺陷的形成而成為裂縫(crevasse)的情況。
CAAC-OS不是如一張平板的單晶氧化物半導體，而是具有如磚塊或塊體堆積起來那樣的顆粒5100(奈米晶)的集合體的排列的結構。另外，顆粒5100之間沒有晶界。因此，即使因成膜時的加熱、成膜後的加熱或彎曲等而發生CAAC-OS的收縮等變形，也能夠緩和局部應力或解除畸變。因此，這是適合用於具有撓性的半導體裝置的結構。注意，nc-OS具有顆粒5100(奈米晶)無 序地堆積起來那樣的排列。
當使離子5101碰撞靶材5130時，有時不僅是顆粒5100，氧化鋅等也剝離。氧化鋅比顆粒5100輕，因此先到達基板5120的頂面。並且形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化鋅層5102。圖44A至圖44D示出剖面示意圖。
如圖44A所示，在氧化鋅層5102上沉積顆粒5105a和顆粒5105b。在此，顆粒5105a和顆粒5105b的側面彼此接觸。另外，顆粒5105c在沉積到顆粒5105b上後，在顆粒5105b上滑動。此外，在顆粒5105a的其他側面上，與氧化鋅一起從靶材剝離的多個粒子5103因來自基板5120的熱量而晶化，由此形成區域5105a1。注意，多個粒子5103有可能包含氧、鋅、銦和鎵等。
然後，如圖44B所示，區域5105a1與顆粒5105a變為一體而成為顆粒5105a2。另外，顆粒5105c的側面與顆粒5105b的其他側面接觸。
接著，如圖44C所示，顆粒5105d在沉積到顆粒5105a2上和顆粒5105b上後，在顆粒5105a2上和顆粒5105b上滑動。另外，顆粒5105e在氧化鋅層5102上向顆粒5105c的其他側面滑動。
然後，如圖44D所示，顆粒5105d的側面與顆粒5105a2的側面接觸。另外，顆粒5105e的側面與顆粒5105c的其他側面接觸。此外，在顆粒5105d的其他側 面上，與氧化鋅一起從靶材5130剝離的多個粒子5103因來自基板5120的熱量而晶化，由此形成區域5105d1。
如上所述，藉由所沉積的顆粒彼此接觸，並且在顆粒的側面發生結晶生長，在基板5120上形成CAAC-OS。因此，CAAC-OS的顆粒的每一個都比nc-OS的顆粒大。上述圖41中的(3)和(2)的尺寸的差異相當於沉積之後的生長程度。
當顆粒彼此之間的空隙極小時，有時形成有一個大顆粒。一個大顆粒具有單晶結構。例如，從頂面看來顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。此時，有時在用於微細的電晶體的氧化物半導體中，通道形成區域容納在一個大顆粒中。也就是說，可以將具有單晶結構的區域用作通道形成區域。另外，當顆粒變大時，有時可以將具有單晶結構的區域用作電晶體的通道形成區域、源極區域和汲極區域。
如此，藉由電晶體的通道形成區域等形成在具有單晶結構的區域中，有時可以提高電晶體的頻率特性。
如上述模型那樣，可以認為顆粒5100沉積到基板5120上。因此，可知即使被形成面不具有結晶結構，也能夠形成CAAC-OS，這是與磊晶生長不同的。此外，CAAC-OS不需要雷射晶化，並且在大面積的玻璃基板等上也能夠均勻地進行成膜。例如，即使基板5120的 頂面(被形成面)結構為非晶結構(例如非晶氧化矽)，也能夠形成CAAC-OS。
另外，可知即使作為被形成面的基板5120頂面具有凹凸，在CAAC-OS中顆粒5100也根據基板5120頂面的形狀排列。例如，當基板5120的頂面在原子級別上平坦時，顆粒5100以使其平行於ab面的平板面朝下的方式排列。當顆粒5100的厚度均勻時，形成厚度均勻、平坦且結晶性高的層。並且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS。
另一方面，在基板5120的頂面具有凹凸的情況下，CAAC-OS也具有顆粒5100沿凹凸排列的層層疊為n個(n是自然數)層的結構。由於基板5120具有凹凸，在CAAC-OS中有時容易在顆粒5100之間產生空隙。注意，此時，由於在顆粒5100之間產生分子間力，所以即使有凹凸，顆粒也以盡可能地減小它們之間的空隙的方式排列。因此，即使有凹凸也可以得到結晶性高的CAAC-OS。
因為根據這樣的模型形成CAAC-OS，所以濺射粒子較佳為厚度小的顆粒狀。注意，當濺射粒子為厚度大的骰子狀時，朝向基板5120上的面不固定，所以有時不能使厚度或結晶的配向均勻。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成結晶性高的CAAC-OS。
藉由使用上述結構中的任一個的氧化物半導 體膜，能夠構成根據本發明的一個方式的半導體裝置。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式4
在本實施方式中，參照圖45A至圖54對包括實施方式1及實施方式2所例示出的電晶體的顯示裝置的一個例子進行說明。
圖45A是示出顯示裝置的一個例子的俯視圖。圖45A所示的顯示裝置300包括：設置在第一基板301上的像素部302；設置在第一基板301上的源極驅動電路部304及閘極驅動電路部306；以圍繞像素部302、源極驅動電路部304及閘極驅動電路部306的方式配置的密封材料312；以及以與第一基板301相對的方式設置的第二基板305。第一基板301和第二基板305由密封材料312密封。就是說，像素部302、源極驅動電路部304及閘極驅動電路部306由第一基板301、密封材料312及第二基板305密封。注意，雖然在圖45A中未圖示，但是在第一基板301與第二基板305之間設置有顯示元件。
另外，在顯示裝置300中，在與第一基板301上的由密封材料312圍繞的區域不同的區域中，設置有與像素部302、源極驅動電路部304及閘極驅動電路部306電連接的FPC端子部308(FPC：Flexible printed circuit)。另外，FPC端子部308與FPC316連接，FPC 端子部308藉由FPC316對像素部302、源極驅動電路部304及閘極驅動電路部306供應各種信號等。像素部302、源極驅動電路部304、閘極驅動電路部306及FPC端子部308都與信號線310連接。從FPC316供應的各種信號等藉由信號線310供應到像素部302、源極驅動電路部304、閘極驅動電路部306及FPC端子部308。
圖45B是示出顯示裝置的一個例子的俯視圖。在圖45B所示的顯示裝置400中，使用第一基板401代替圖45A所示的顯示裝置300的第一基板301，使用第二基板405代替顯示裝置300的第二基板305，使用像素部402代替像素部302。
在顯示裝置300、400中也可以設置多個閘極驅動電路部306。另外，雖然在顯示裝置300、400中示出將源極驅動電路部304及閘極驅動電路部306形成在與像素部302、402相同的基板即第一基板301、401上的例子，但是不侷限於該結構。例如，也可以僅將閘極驅動電路部306形成在第一基板301、401上，又可以僅將源極驅動電路部304形成在第一基板301、401上。此時，也可以採用另行準備的形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝在第一基板301、401的結構。
對另外形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法或者引線接合方法等。注意，本說明書中的顯 示裝置是指影像顯示裝置或光源(包括照明設備等)。另外，顯示裝置還包括：安裝有諸如FPC或TCP(Tape Carrier Package：載帶封裝)的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將驅動電路基板或IC(積體電路)直接安裝到顯示元件的模組。
此外，顯示裝置300、400所包括的像素部302、402、源極驅動電路部304以及閘極驅動電路部306包括多個電晶體，並且可以應用作為本發明的一個方式的半導體裝置的電晶體。
顯示裝置300具有作為顯示元件使用液晶元件的結構，顯示裝置400具有作為顯示元件使用發光元件的結構。參照圖46及圖47詳細地說明顯示裝置300和顯示裝置400。首先說明顯示裝置300和顯示裝置400的共同部分，接著說明不同的部分。
顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件以及作為包括發光元件的裝置的發光裝置可以採用各種方式或者包括各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子，有對比度、亮度、反射率、透射率等因電磁作用而發生變化的顯示媒體，如EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳 元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，進一步降低耗電量。
〈關於顯示裝置的共同部分的說明〉
圖46是相當於沿著圖45A所示的點劃線Q-R的切斷面的剖面圖。圖47是相當於沿著圖45B所示的點劃線V-W的切斷面的剖面圖。
圖46及圖47所示的顯示裝置300、400包括引線部311、像素部302、402、源極驅動電路部304以及FPC端子部308。引線部311包括信號線310。
引線部311所包括的信號線310藉由與用作電晶體350的源極電極層及汲極電極層的一對電極層相同的製程形成。信號線310也可以使用藉由與用作電晶體350的閘極電極層的導電膜相同的製程形成的導電膜。
FPC端子部308包括連接電極360、各向異性導電膜380以及FPC316。連接電極360藉由與用作電晶體350的源極電極層及汲極電極層的一對電極層相同的製程形成。此外，連接電極360藉由各向異性導電膜380電連接於FPC316所包括的端子。
在圖46及圖47所示的顯示裝置300、400中，例示出在像素部302、402中設置有電晶體350並且在源極驅動電路部304中設置有電晶體352的結構。電晶體350、352具有與圖3A至圖3C所示的電晶體152同樣的結構。注意，電晶體350、352的結構不侷限於電晶體152的結構，可以使用上述電晶體中的任一個。例如，圖48示出在顯示裝置300中設置電晶體151的結構，圖49示出在顯示裝置400中設置電晶體151的結構。
在本實施方式中使用的包含實現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜的電晶體可以降低關閉狀態下的電流值(關態電流值)。由此，可以延長影像信號等電信號的保持時間，從而可以延長電源導通狀 態下的寫入間隔。因此，可以降低更新工作的頻率，所以有抑制耗電量的效果。
此外，在本實施方式中使用的包含實現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜的電晶體可以得到較高的場效移動率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以將像素部的開關電晶體和用於驅動電路部的驅動電晶體形成在同一個基板上。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
另外，作為像素部的電晶體及連接到驅動電路部的電晶體的信號線，使用包含銅的佈線。由此，本發明的一個方式的顯示裝置可以減少起因於佈線電阻的信號延遲等，而可以在大螢幕上進行顯示。
另外，在本實施方式中，像素部302、402所包括的電晶體350和源極驅動電路部304所包括的電晶體352的尺寸相同，但是不侷限於此。可以適當地改變用於像素部302和源極驅動電路部304的電晶體的尺寸(L/W)或數目等。另外，雖然在圖46至圖49中未圖示，但是閘極驅動電路部306可以具有與源極驅動電路部304同樣的結構。
另外，在圖46至圖49中，在電晶體350及 電晶體352所包括的絕緣膜364、366、368上設置有平坦化絕緣膜370。
絕緣膜364、366、368分別可以藉由與上述實施方式所示的絕緣膜114、116、118同樣的材料及製造方法形成。
另外，作為平坦化絕緣膜370，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜370。另外，也可以採用不設置平坦化絕緣膜370的結構。
另外，電晶體350所包括的一對電極層中的一方與導電膜372或導電膜444連接。導電膜372、444形成在平坦化絕緣膜370上而被用作像素電極，即液晶元件的一個電極。導電膜372較佳為使用對可見光具有透光性的導電膜。作為該導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。此外，導電膜444較佳為使用具有反射性的導電膜。
〈作為顯示元件使用液晶元件的顯示裝置的結構實例1〉
圖46及圖48所示的顯示裝置300包括液晶元件375。液晶元件375包括導電膜372、導電膜374及液晶層376。導電膜374設置在第二基板305一側並被用作反電極。圖46及圖48所示的顯示裝置300可以藉由由施加 到導電膜372及導電膜374的電壓改變液晶層376的配向狀態，由此控制光的透過及非透過而顯示影像。
注意，雖然在圖46及圖48中未圖示，但是也可以分別在導電膜372、374與液晶層376接觸的一側設置配向膜。此外，雖然在圖46及圖48中未圖示，但是也可以適當地設置濾色片(著色層)、黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
作為第一基板301及第二基板305，例如可以使用玻璃基板。
另外，在第一基板301與第二基板305之間設置有間隔物378。間隔物378是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制液晶層376的膜厚(盒厚(cell gap))。作為間隔物378，也可以使用球狀的間隔物。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的 一種，是指當使膽甾型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向 構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
另外，作為像素部302中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以由R像素、G像素、B像素及W(白色)像素的四個像素構成顯示單元。或者，如PenTile排列，也可以在多個像素中共同使用RGB中的任一個顏色要素。另外，各個顏色要素的點的顯示區域的大小可以不同。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
〈作為顯示元件使用發光元件的顯示裝置〉
圖47及圖49所示的顯示裝置400包括發光元件480。發光元件480包括導電膜444、EL層446及導電膜448。顯示裝置400藉由使發光元件480所包括的EL層446發光，可以顯示影像。
圖47及圖49所示的顯示裝置400包括第一基板401、黏合層418、絕緣膜420、第一元件層410、密封層432、第二元件層411、絕緣膜440、黏合層412以及第二基板405。此外，第一元件層410包括電晶體 350、352、絕緣膜364、366、368、連接電極360、發光元件480、絕緣膜430、信號線310以及連接電極360。此外，第二元件層411包括絕緣膜434、著色層436及遮光層438。另外，第一元件層410和第二元件層411以隔著密封層432彼此相對的方式配置。
第一基板401和第二基板405都具有撓性。因此，使用第一基板401和第二基板405形成的顯示裝置400具有撓性。
作為第一基板401和第二基板405，例如可以舉出如下材料：其厚度為足以具有撓性的玻璃、聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺-醯亞胺樹脂、聚氯乙烯樹脂或聚醚醚酮(PEEK)樹脂等。尤其較佳為使用熱膨脹係數低的材料，例如較佳為使用聚醯胺-醯亞胺樹脂、聚醯亞胺樹脂以及PET等。另外，也可以使用將有機樹脂浸滲於玻璃纖維中的基板或將無機填料混合到有機樹脂中來降低熱膨脹係數的基板。
在平坦化絕緣膜370及導電膜444上設置有絕緣膜430。絕緣膜430覆蓋導電膜444的一部分。發光元件480採用頂部發射結構。因此，導電膜448具有透光性且使EL層446發射的光透過。注意，雖然在本實施方式中例示出頂部發射結構，但是不侷限於此。例如，也可 以應用於向導電膜444一側發射光的底部發射結構或向導電膜444及導電膜448的兩者發射光的雙面發射結構。
另外，在與發光元件480重疊的位置上設置有著色層436，並在與絕緣膜430重疊的位置、引線部311及源極驅動電路部304中設置有遮光層438。著色層436及遮光層438被絕緣膜434覆蓋。由密封層432填充發光元件480與絕緣膜434之間。注意，雖然例示出在顯示裝置400中設置著色層436的結構，但是並不侷限於此。例如，在藉由分別塗布來形成EL層446時，也可以採用不設置著色層436的結構。
電晶體350、352設置在絕緣膜420上。絕緣膜420與第一基板401使用黏合層418被貼合。此外，絕緣膜440與第二基板405使用黏合層412被貼合。作為絕緣膜420及絕緣膜440，例如可以使用環氧樹脂、芳族聚醯胺樹脂、丙烯酸樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚醯胺-醯亞胺樹脂等有機樹脂膜，或者氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜等透濕性低的無機絕緣膜。根據用於絕緣膜420及絕緣膜440的材料，明確而言，根據使用有機樹脂膜還是無機絕緣膜，而改變顯示裝置400的製造方法。該製造方法將在後面描述。
作為黏合層412、418，例如可以使用兩液混合型樹脂等在常溫下固化的固化樹脂、光硬化性樹脂、熱固性樹脂等樹脂。例如，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂等。尤其較佳為使用環氧樹脂等 透濕性低的材料。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)等藉由化學吸附來吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水等雜質侵入發光元件480中，從而提高顯示裝置的可靠性，所以是較佳的。
此外，因為藉由在上述樹脂中混合折射率高的填料(氧化鈦等)可以提高發光元件480的光提取效率，所以是較佳的。
另外，黏合層412、418也可以包括散射光的散射構件。例如，作為黏合層412、418也可以使用樹脂與折射率不同於該樹脂的粒子的混合物。該粒子被用作光的散射構件。樹脂與折射率不同於該樹脂的粒子的折射率差較佳為有0.1以上，更佳為有0.3以上。明確而言，作為樹脂可以使用環氧樹脂、丙烯酸樹脂、醯亞胺樹脂以及矽酮等。作為粒子，可以使用氧化鈦、氧化鋇以及沸石等。由於氧化鈦的粒子以及氧化鋇的粒子具有很強的散射光的性質，所以是較佳的。另外，當使用沸石時，能夠吸附樹脂等所具有的水，因此能夠提高發光元件的可靠性。
本實施方式示出一種顯示裝置，該顯示裝置可以藉由在耐熱性高的基板上形成第一元件層410，從該耐熱性高的基板剝離第一元件層410，然後使用黏合層418將絕緣膜420、電晶體350、352以及發光元件480等 轉置到第一基板401上來製造。
當作為第一基板401及第二基板405例如使用透水性高且耐熱性低的材料(樹脂等)時，難以以高溫度(例如，300℃)進行製程，對在第一基板401及第二基板405上製造電晶體或絕緣膜的條件有限制。在本實施方式的製造方法中，由於可以在耐熱性高的基板上形成電晶體等，因此可以形成可靠性高的電晶體以及透水性充分低的絕緣膜。並且，藉由將這些轉置到第一基板401或第二基板405，可以製造可靠性高的顯示裝置。由此，在本發明的一個方式中，能夠實現輕量或薄型且可靠性高的顯示裝置。
第一基板401及第二基板405較佳為分別使用柔韌性高的材料。由此，能夠實現抗衝擊性高且不易破損的發光裝置。例如，藉由使第一基板401及第二基板405為有機樹脂基板，能夠實現與使用玻璃基板時相比更輕量且不易破損的顯示裝置400。
另外，當對第一基板401使用熱發射率高的材料時，能夠抑制顯示裝置的表面溫度上升，從而能夠抑制顯示裝置的損壞及可靠性下降。例如，也可以使第一基板401為金屬基板與熱發射率高的層(例如，可以使用金屬氧化物或陶瓷材料)的疊層結構。
在此，參照圖50A至圖53對圖47及圖49所示的顯示裝置400的製造方法進行詳細的說明。在圖50A至圖50D中說明作為絕緣膜420及絕緣膜440使用有機樹 脂膜的結構，在圖53中說明作為絕緣膜420及絕緣膜440使用無機絕緣膜的結構。注意，在圖50A至圖53中，為了避免圖式的繁雜，簡單地圖示圖47及圖49所示的第一元件層410及第二元件層411。
〈顯示裝置的製造方法1〉
首先，對作為絕緣膜420及絕緣膜440使用有機樹脂膜的結構的顯示裝置的製造方法進行說明。
首先，在基板462上形成絕緣膜420，在絕緣膜420上形成第一元件層410(參照圖50A)。
基板462至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板462，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。
在作為基板462使用玻璃基板的情況下，當在基板462與絕緣膜420之間形成氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜等絕緣膜時，可以防止來自玻璃基板的污染，所以是較佳的。
絕緣膜420例如可以使用環氧樹脂、芳族聚醯胺樹脂、丙烯酸樹脂、聚醯亞胺樹脂、聚醯胺樹脂或聚醯胺醯亞胺樹脂等有機樹脂膜。其中由於聚醯亞胺樹脂具有較高的耐熱性所以是較佳的。在作為絕緣膜420例如使用聚醯亞胺樹脂時，該聚醯亞胺樹脂的膜厚為3nm以上且20μm以下，較佳為500nm以上且2μm以下。當在作為絕緣膜420使用聚醯亞胺樹脂時可以藉由旋塗法、浸塗 法、刮刀塗佈法(Doctor Blade Method)等形成。例如，當在作為絕緣膜420使用聚醯亞胺樹脂時可以藉由刮刀塗佈法去除剩餘樹脂來得到所希望的厚度。
參照上述實施方式所示的電晶體150的製造方法形成第一元件層410，由此可以形成電晶體350等。在本實施方式中，對電晶體350之外的構成要素的製造方法進行詳細的說明。
第一元件層410中的包括電晶體350的全部構成要素的形成溫度較佳為室溫以上且300℃以下。例如，由形成在第一元件層410中的無機材料形成的絕緣膜或導電膜的成膜溫度為150℃以上且300℃以下，較佳為200℃以上且270℃以下。另外，形成在第一元件層410中的由有機樹脂材料形成的絕緣膜等的形成溫度較佳為室溫以上且100℃以下。另外，在電晶體350的形成製程中，例如，也可以省略加熱製程。
作為電晶體350的通道區域較佳為使用上述所記載的CAAC-OS。當將CAAC-OS用於電晶體350的通道區域時，例如在折疊顯示裝置400時不容易在通道區域中產生裂縫等，從而可以提高耐彎曲性。
另外，第一元件層410所包括的絕緣膜430、導電膜372、EL層446及導電膜448可以使用如下方法形成。
作為絕緣膜430，例如，可以使用有機樹脂或無機絕緣材料。作為有機樹脂，例如，可以使用聚醯亞胺 樹脂、聚醯胺樹脂、丙烯酸樹脂、矽氧烷樹脂、環氧樹脂或酚醛樹脂等。作為無機絕緣材料，例如，可以使用氧化矽、氧氮化矽等。由於容易製造絕緣膜430，所以特別較佳為使用感光性樹脂。對絕緣膜430的形成方法沒有特別的限制，例如可以使用光微影法、濺射法、蒸鍍法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)等。
作為導電膜444，例如，較佳為使用對可見光的反射性高的金屬膜。作為該金屬膜，例如，可以使用鋁、銀或它們的合金等。另外，導電膜444例如可以使用濺射法形成。
作為EL層446，可以使用從導電膜444及導電膜448注入的電洞與電子可以再結合並發光的發光材料。另外，除了該發光材料，根據需要可以形成電洞注入層、電洞傳輸層、電子傳輸層、電子注入層等功能層。另外，EL層446例如可以使用蒸鍍法或塗佈法等形成。
作為導電膜448，例如，較佳為使用對可見光具有透光性的導電膜。作為該導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。另外，作為導電膜448，例如，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。尤其是，當將添加有氧化矽的銦錫氧化物用於 導電膜448時，在彎曲顯示裝置400的情況下，導電膜448不容易產生裂縫等，所以是較佳的。另外，導電膜448例如可以使用濺射法形成。
接著，使用剝離用黏合劑464黏合第一元件層410與臨時支撐基板466，從基板462剝離絕緣膜420和第一元件層410。因此，絕緣膜420和第一元件層410設置在臨時支撐基板466一側(參照圖50B)。
作為臨時支撐基板466可以使用玻璃基板、石英基板、藍寶石基板、陶瓷基板、金屬基板等。另外，還可以使用具有能夠承受本實施方式的處理溫度的耐熱性的塑膠基板或者薄膜之類的撓性基板。
作為剝離用黏合劑464，使用可溶於水或溶劑的黏合劑、或者藉由照射紫外線等可使其可塑化的黏合劑等，在需要時能夠化學或物理性地將臨時支撐基板466和元件層410分離的黏合劑。
另外，作為轉置到臨時支撐基板466的製程，可以適當地使用各種方法。例如，藉由從基板462的不形成有絕緣膜420的一側即圖50B所示的下方一側對絕緣膜420照射雷射468，使絕緣膜420脆化，由此能夠分離基板462與絕緣膜420。另外，也可以藉由調整上述雷射468的照射能量密度，分別製造基板462與絕緣膜420的密接性高的區域及基板462與絕緣膜420的密接性低的區域，然後進行剝離。
注意，雖然在本實施方式中示出在基板462 與絕緣膜420之間的介面進行剝離的方法，但是不侷限於此。例如，也可以在絕緣膜420與第一元件層410之間的介面進行剝離。
另外，也可以藉由使液體浸透到基板462與絕緣膜420之間的介面而從基板462剝離絕緣膜420。或者，也可以藉由使液體浸透到絕緣膜420與第一元件層410之間的介面而從絕緣膜420剝離第一元件層410。作為上述液體，例如，可以使用水、極性溶劑等。藉由使液體浸透到剝離絕緣膜420的介面，明確而言，基板462與絕緣膜420之間的介面或者絕緣膜420與第一元件層410之間的介面，可以抑制施加到第一元件層410的隨著剝離而發生的靜電等的影響。
接著，使用黏合層418黏合絕緣膜420與第一基板401(參照圖50C)。
接著，使剝離用黏合劑464溶解或可塑化，由此從第一元件層410去除剝離用黏合劑464和臨時支撐基板466(參照圖50D)。
另外，較佳為以第一元件層410的表面露出的方式使用水或溶劑等去除剝離用黏合劑464。
藉由上述製程，在第一基板401上可以製造第一元件層410。
接著，藉由與圖50A至圖50D所示的製程同樣的形成方法，形成第二基板405、第二基板405上的黏合層412、黏合層412上的絕緣膜440以及第二元件層 411(參照圖51A)。
作為第二元件層411所包括的絕緣膜440，可以使用與絕緣膜420同樣的材料，在此有機樹脂膜。
另外，第二元件層411所包括的著色層436只要是使在特定波長區域內的光透射的著色層即可，例如，可以使用使在紅色波長範圍內的光透射的紅色(R)濾色片、使在綠色波長範圍內的光透射的綠色(G)濾色片、使在藍色波長範圍內的光透射的藍色(B)濾色片等。各濾色片使用各種材料並藉由列印法、噴墨法、利用光微影技術的蝕刻法等形成在所希望的位置上。
另外，第二元件層411所包括的遮光層438只要具有遮蔽在特定波長區域內的光的功能即可，並且能夠使用金屬膜或包含黑色顏料等的有機絕緣膜等。
另外，作為第二元件層411所包括的絕緣膜434，例如，可以使用丙烯酸樹脂等有機絕緣膜。注意，並不一定必須形成絕緣膜434，也可以採用不形成絕緣膜434的結構。
接著，在第一元件層410與第二元件層411之間填充密封層432，貼合第一元件層410與第二元件層411(參照圖51B)。
作為密封層432，例如可以使用固體密封材料。注意，密封層432較佳為具有撓性。作為密封層432，例如可以使用玻璃粉等玻璃材料或者兩液混合型樹脂等在常溫下固化的固化樹脂、光硬化性樹脂、熱固性樹 脂等樹脂材料。
最後，各向異性導電膜380和FPC408貼合於連接電極360。若需要還可以安裝IC晶片等。
藉由上述製程，可以製造圖47所示的顯示裝置400。
〈顯示裝置的製造方法2〉
接著，對作為絕緣膜420及絕緣膜440使用無機絕緣膜的結構的顯示裝置的製造方法進行說明。另外，在具有與上述顯示裝置的製造方法1所記載的功能同樣的功能的構成要素中使用相同的元件符號，省略其詳細說明。
首先，在基板462上形成剝離層463。接著，在剝離層463上形成絕緣膜420，在絕緣膜420上形成第一元件層410(參照圖52A)。
剝離層463例如可以具有包括如下材料的單層或疊層：選自鎢、鉬、鈦、鉭、鈮、鎳、鈷、鋯、鋅、釕、銠、鈀、鋨、銥及矽中的元素；包含該元素的合金材料；或者包含該元素的化合物材料。另外，當該層包含矽時，該包含矽的層的結晶結構為非晶、微晶、多晶、單晶中的任一個。
剝離層463可以藉由利用濺射法、PE-CVD法、塗佈法、印刷法等形成。另外，塗佈法包括旋塗法、液滴噴射法、分配器方法。
當剝離層463採用單層結構時，較佳為形成 包含鎢、鉬或者鎢與鉬的混合物的層。另外，也可以形成包含鎢的氧化物或氧氮化物的層、包含鉬的氧化物或氧氮化物的層或者包含鎢和鉬的混合物的氧化物或氧氮化物的層。此外，鎢和鉬的混合物例如相當於鎢和鉬的合金。
另外，當作為剝離層463形成包含鎢的層和包含鎢的氧化物的層的疊層結構時，可以藉由形成包含鎢的層且在其上形成由氧化物形成的絕緣層，來使包含鎢的氧化物的層形成在鎢層與絕緣層的介面。此外，也可以對包含鎢的層的表面進行熱氧化處理、氧電漿處理、一氧化二氮(N2O)電漿處理、使用臭氧水等氧化性高的溶液的處理等形成包含鎢的氧化物的層。電漿處理或加熱處理可以在單獨使用氧、氮、一氧化二氮的氛圍下或者在上述氣體和其他氣體的混合氣體氛圍下進行。藉由進行上述電漿處理或加熱處理來改變剝離層463的表面狀態，由此可以控制剝離層463和在後面形成的絕緣膜420之間的密接性。
作為絕緣膜420，例如可以使用透濕性低的無機絕緣膜諸如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜等。上述無機絕緣膜例如可以利用濺射法、PE-CVD法等形成。
接著，使用剝離用黏合劑464黏合第一元件層410與臨時支撐基板466，從剝離層463剝離絕緣膜420和第一元件層410。因此，絕緣膜420和第一元件層410設置在臨時支撐基板466一側(參照圖52B)。
另外，作為轉置到臨時支撐基板466的製 程，可以適當地使用各種方法。例如，當在剝離層463與絕緣膜420之間的介面形成包括金屬氧化膜的層時，可以藉由使該金屬氧化膜結晶化而使其脆化，而從剝離層463剝離絕緣膜420。當使用鎢膜形成剝離層463時，也可以邊使用氨水與過氧化氫水的混合溶液對鎢膜進行蝕刻邊進行剝離。
另外，也可以藉由使液體浸透到剝離層463與絕緣膜420之間的介面而從剝離層463剝離絕緣膜420。作為上述液體，例如，可以使用水、極性溶劑等。藉由使液體浸透到剝離絕緣膜420的介面，明確而言，剝離層463與絕緣膜420之間的介面，可以抑制施加到第一元件層410的隨著剝離而發生的靜電等的影響。
接著，使用黏合層418黏合絕緣膜420與第一基板401(參照圖52C)。
接著，使剝離用黏合劑464溶解或可塑化，由此從第一元件層410去除剝離用黏合劑464和臨時支撐基板466(參照圖52D)。
另外，較佳為以第一元件層410的表面露出的方式使用水或溶劑等去除剝離用黏合劑464。
藉由上述製程，在第一基板401上可以製造第一元件層410。
接著，藉由與圖52A至圖52D所示的製程同樣的形成方法，形成第二基板405、第二基板405上的黏合層412、黏合層412上的絕緣膜440以及第二元件層 411。然後，在第一元件層410與第二元件層411之間填充密封層432，貼合第一元件層410與第二元件層411。
最後，各向異性導電膜380和FPC408貼合於連接電極360。若需要還可以安裝IC晶片等。
藉由上述製程，可以製造圖47及圖49所示的顯示裝置400。
接著，參照圖53及圖54說明作為圖46及圖48所示的顯示裝置300的變形例子的顯示裝置300A。圖53所示的顯示裝置300A的電晶體350、352的結構與圖54所示的顯示裝置300A不同。圖53所示的顯示裝置300A的電晶體350、352具有與電晶體152同樣的結構，圖54所示的顯示裝置300A的電晶體350、352具有與電晶體151同樣的結構。
〈作為顯示元件使用液晶元件的顯示裝置的結構實例2〉
圖53及圖54所示的顯示裝置300A包括液晶元件375。液晶元件375包括導電膜373、導電膜377及液晶層376。導電膜373設置在第一基板301上的平坦化絕緣膜370上並被用作反射電極。圖53及圖54所示的顯示裝置300A是所謂反射型彩色液晶顯示裝置，其中在導電膜373中反射外光，使外光透過著色層436而用來顯示影像。
在圖53及圖54所示的顯示裝置300A中，在像素部302的平坦化絕緣膜370的一部分設置有凹凸。例如，使用有機樹脂膜等形成平坦化絕緣膜370，在該有機 樹脂膜的表面上設置凹凸，由此可以形成該凹凸。用作反射電極的導電膜373沿著上述凹凸而形成。由此，在外光入射到導電膜373的情況下，可以在導電膜373的表面上使光漫反射，由此可以提高可見度。
顯示裝置300A在第二基板305一側包括遮光層438、絕緣膜434及著色層436。遮光層438、絕緣膜434及著色層436可以援用顯示裝置400所記載的材料及方法而形成。顯示裝置300A所包括的導電膜373電連接於電晶體350的源極電極層或汲極電極層。導電膜373可以援用導電膜444所記載的材料及方法而形成。
另外，顯示裝置300A包括電容元件390。電容元件390在一對電極之間包括絕緣膜。明確而言，電容元件390作為一個電極使用藉由與用作電晶體350的閘極電極層的導電膜同一製程形成的導電膜，作為另一個電極使用藉由與用作電晶體350的源極電極層及汲極電極層的導電膜同一製程形成的導電膜，在上述一對電極之間包括藉由與用作電晶體350的閘極絕緣膜的絕緣膜同一製程形成的絕緣膜以及保護絕緣膜。
如上所述，作為本發明的一個方式的半導體裝置的電晶體能夠應用於各種顯示裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式5
在本實施方式中，參照圖55A至圖55C說明能夠使用本發明的一個方式的半導體裝置的顯示裝置。
圖55A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。此外，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502同一的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502同一的基板上時，可以藉由COG(Chip On Glass)或TAB(Tape Automated Bonding)安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等的驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並將該信號輸出。例如，閘極驅動器504a被輸入起 動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號(視訊信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有以視訊信號為基礎生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y。)的電位的功能。或者，源極驅動器504b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應 掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖55A所示的保護電路506例如與作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL連接。或者，保護電路506與作為源極驅動器504b和像素電路501之間的佈線的資料線DL連接。或者，保護電路506可以與閘極驅動器504a和端子部507之間的佈線連接。或者，保護電路506可以與源極驅動器504b和端子部507之間的佈線連接。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及視訊信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線和其他佈線作為導通狀態的電路。
如圖55A所示，藉由對像素部502和驅動電路部504分別設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過 電流的電阻。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖55A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於此結構。例如，也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
此外，圖55A所示的多個像素電路501例如可以採用圖55B所示的結構。
圖55B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。
另外，本發明的一個方式的半導體裝置例如可以應用於電晶體550。作為電晶體550，可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一 個電極供應不同電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一方與資料線DL_n電連接，源極和汲極中的另一方與液晶元件570的一對電極中的另一個電極電連接。此外，電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個電極與供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560用作儲存被寫入的資料的儲存電容器。
例如，在具有圖55B的像素電路501的顯示裝置中，例如，藉由圖55A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖55A所示的多個像素電路501例如可以採用圖55C所示的結構。
另外，圖55C所示的像素電路501包括電晶體552及554、電容元件562以及發光元件572。在此，可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一者或兩者。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為信號線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有藉由成為開啟狀態或關閉狀 態而對資料信號的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562被用作儲存被寫入的資料的儲存電容器。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
此外，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到另一個。
例如，在具有圖55C的像素電路501的顯示裝置中，例如，藉由圖55A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為導通狀態 而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
在本實施方式中，參照圖56至圖57H說明可以使用本發明的一個方式的半導體裝置的顯示模組及電子裝置。
圖56所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板8006重疊的方式被形成。此外，也可以使顯示面板8006的反基板(密封基板)具有觸控面板功能。另外，也可以在顯示面 板8006的各像素內設置光感測器，以製成光學觸控面板。
背光8007包括光源8008。注意，雖然在圖56中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射型面板時，可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖57A至圖57H是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉 速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖57A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖57B示出具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖57C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖57D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部5011等。圖57E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖57F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、儲存介質讀取部5011等。圖57G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖57H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖57A至圖57H所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式) 控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。注意，能夠給在圖57A至圖57H中所示出的電子裝置提供的功能並不限制於上述功能，而是電子裝置能夠具有多種功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，對用作作為本發明的一個方式的電晶體的閘極絕緣膜的絕緣膜、用作源極電極層及汲極電極層的導電膜以及用作電晶體的保護絕緣膜的絕緣膜 的疊層結構的剖面形狀進行觀察，並且對用作源極電極層及汲極電極層的導電膜進行組成分析。下面，對在本實施例中製造的樣本進行詳細的說明。
首先，準備玻璃基板。之後，在該玻璃基板上形成絕緣膜601、602、603。絕緣膜601、602、603相當於電晶體的閘極絕緣膜。
作為絕緣膜601，形成氮化矽膜。在如下條件下形成厚度為300nm的該氮化矽膜：將基板溫度設定為350℃，作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
作為絕緣膜602，形成氮化矽膜。在如下條件下形成厚度為50nm的該氮化矽膜：將基板溫度設定為350℃，作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
作為絕緣膜603，形成氧氮化矽膜。在如下條件下形成厚度為50nm的該氧氮化矽膜：將基板溫度設定為350℃，作為源氣體使用流量為20sccm的矽烷以及流量為3000sccm的一氧化二氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為40Pa，使用 27.12MHz的高頻電源供應100W的功率。
接著，在絕緣膜603上形成導電膜612。作為導電膜612採用導電膜609、導電膜610以及導電膜611的三層疊層結構。作為導電膜609形成Cu-Mn合金膜。在如下條件下形成厚度為30nm的該Cu-Mn合金膜：將基板溫度設定為室溫，向處理室內供應流量為100sccm的Ar氣體，將處理室內的壓力控制為0.4Pa，使用直流(DC)電源向靶材供應2000W的功率。所使用的靶材的組成為Cu：Mn=90：10[原子%]。作為導電膜610，形成Cu膜。在如下條件下形成厚度為200nm的該Cu膜：將基板溫度設定為100℃，向處理室內供應流量為75sccm的Ar氣體，將處理室內的壓力控制為1.0Pa，使用直流(DC)電源向靶材供應15kW的功率。作為導電膜611，形成Cu-Mn合金膜。在如下條件下形成厚度為100nm的該Cu-Mn合金膜：將基板溫度設定為室溫，向處理室內供應流量為100sccm的Ar氣體，將處理室內的壓力控制為0.4Pa，使用直流(DC)電源向靶材供應2000W的功率。所使用的靶材的組成為Cu：Mn=90：10[原子%]。
接著，藉由在導電膜611上形成光阻遮罩，在該光阻遮罩上塗佈蝕刻溶液，進行濕蝕刻處理，來同時對導電膜609、610、611進行加工。作為上述蝕刻溶液，使用包含有機酸水溶液和過氧化氫水的蝕刻溶液。
接著，去除光阻遮罩，以覆蓋絕緣膜603及導電膜612的方式形成絕緣膜614。絕緣膜614相當於用 作電晶體的保護絕緣膜的絕緣膜。
作為絕緣膜614，採用第一氧氮化矽膜和第二氧氮化矽膜的疊層結構。在如下條件下形成厚度為40nm的第一氧氮化矽膜：將基板溫度設定為220℃，作為源氣體使用流量為50sccm的矽烷以及流量為2000sccm的一氧化二氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為20Pa，使用13.56MHz的高頻電源供應100W的功率。在如下條件下形成厚度為400nm的第二氧氮化矽膜：將基板溫度設定為220℃，作為源氣體使用流量為160sccm的矽烷以及流量為4000sccm的一氧化二氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為200Pa，使用13.56MHz的高頻電源供應1500W的功率。
接著，進行加熱處理。在氮和氧的混合氛圍下，以350℃的基板溫度進行1小時的該加熱處理。
接著，在絕緣膜614上形成絕緣膜616。絕緣膜616相當於用作電晶體的保護絕緣膜的絕緣膜。
作為絕緣膜616，形成氮化矽膜。在如下條件下形成厚度為100nm的該氮化矽膜：將基板溫度設定為350℃，作為源氣體使用流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨氣體，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用13.56MHz的高頻電源供應1000W的功率。
藉由上述製程，製造了本實施例的樣本。
圖58示出本實施例的樣本的剖面觀察結果，圖59示出導電膜的組成分析結果。在剖面觀察時，使用掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscope)，在組成分析時，使用能量色散型X射線分析(EDX：Energy Dispersive X-ray Spectrometry，以下簡稱為EDX分析)。對圖58所示的白色圓圈的點A、B、C、D、E進行導電膜的EDX分析。點A位於導電膜611與絕緣膜614之間的介面附近，點B位於導電膜611的膜中，點C位於導電膜610的膜中，點D位於導電膜609與絕緣膜603之間的介面附近，點E位於導電膜610與絕緣膜614之間的介面附近。在圖59所示的組成分析的結果中，橫軸表示測量點，縱軸表示測量值(at%)。
根據圖58所示的TEM影像的結果，可以確認到在本實施例中製造的樣本的導電膜612所具有的剖面形狀良好。
此外，根據圖59所示的組成分析的結果，在點A、B、D、E中檢測出Mn。點A位於導電膜612的頂面，點D位於導電膜612的底面，點E位於導電膜612的側面。由此可確認到，在本實施例的樣本中以圍繞導電膜612的方式存在著Mn。
本實施例所示的結構可以與其他實施方式所示的結構或其他實施例所示的結構適當地組合而使用。
實施例2
在本實施例中，對由氧化物半導體膜、導電膜及絕緣膜構成的疊層膜進行組成分析。下面，參照圖60對在本實施例中製造的樣本詳細地進行說明。
首先，準備基板622。作為基板622，使用玻璃基板。然後，在基板622上形成氧化物半導體膜628。在如下條件下形成厚度為100nm的氧化物半導體膜628：作為濺射靶材使用In：Ga：Zn=1：1：1(原子個數比)的金屬氧化物靶材，向濺射裝置的處理室內供應流量為100sccm的氧及流量為100sccm的氬作為濺射氣體，將處理室內的壓力控制為0.6Pa，並供應2.5kW的交流功率。另外，將形成氧化物半導體膜628時的基板溫度設定為170℃。
接著，進行第一加熱處理。作為該第一加熱處理，在氮氛圍下以450℃的基板溫度進行1小時的加熱處理，然後在氮和氧的混合氣體氛圍下以450℃的基板溫度進行1小時的加熱處理。
接著，在氧化物半導體膜628上形成導電膜632。作為導電膜632，藉由濺射法形成Cu-Mn合金膜。
在如下條件下形成厚度為200nm的該Cu-Mn合金膜：將基板溫度設定為室溫，向處理室內供應流量為100sccm的Ar氣體，將處理室內的壓力控制為0.4Pa，使用直流(DC)電源向靶材供應2000W的功率。所使用的靶材的組成為Cu：Mn=90：10[原子%]。
接著，在導電膜632上形成絕緣膜638。作為 絕緣膜638，形成第一氧氮化矽膜和第二氧氮化矽膜的疊層膜。在如下條件下形成厚度為50nm的第一氧氮化矽膜：將基板溫度設定為220℃，作為源氣體使用流量為30sccm的矽烷以及流量為4000sccm的一氧化二氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為40Pa，使用13.56MHz的高頻電源供應150W的功率。在如下條件下形成厚度為400nm的第二氧氮化矽膜：將基板溫度設定為220℃，作為源氣體使用流量為160sccm的矽烷以及流量為4000sccm的一氧化二氮，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為200Pa，使用13.56MHz的高頻電源供應1500W的功率。
接著，進行第二加熱處理。作為該第二加熱處理，在氮和氧的混合氣體氛圍下以350℃的基板溫度進行1小時的加熱處理。
藉由上述製程，製造了本實施例的樣本。
接著，進行上述所製造的樣本的疊層膜的組成分析。在組成分析中，藉由X射線光電子能譜法(XPS：X-ray Photoelectron Spectroscopy)進行測量，而算出相對於氧化物半導體膜628、導電膜632及絕緣膜638的深度方向的In原子、Ga原子、Zn原子、O原子、Cu原子、Mn原子及Si原子的測量值。
圖61示出XPS分析結果。作為XPS分析，從基板622一側進行濺射，作為X射線源使用單色化Al (1486.6eV)，檢測區域為100μmΦ。另外，在圖61中，橫軸表示濺射時間(min)，縱軸表示測量值(at%)。
根據圖61的結果可確認到：在本實施例的樣本中，Mn偏析在氧化物半導體膜628與導電膜632之間的介面附近以及絕緣膜638與導電膜632之間的介面附近。
本實施例所示的結構可以與其他實施方式所示的結構或其他實施例所示的結構適當地組合而使用。
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
106a‧‧‧絕緣膜
106b‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
112a‧‧‧電極層
112b‧‧‧電極層
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
142c‧‧‧開口部
150‧‧‧電晶體

Claims (31)

  1. 一種包括電晶體的半導體裝置，該電晶體包括：第一閘極電極；該第一閘極電極上的第一閘極絕緣膜；該第一閘極絕緣膜上的氧化物半導體膜，該氧化物半導體膜重疊於該第一閘極電極；電連接於該氧化物半導體膜的一對電極；該氧化物半導體膜及該一對電極上的第二閘極絕緣膜；以及該第二閘極絕緣膜上的第二閘極電極，該第二閘極電極重疊於該氧化物半導體膜，其中，該一對電極包括Cu-X合金膜，X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti。
  2. 根據申請專利範圍第1項之半導體裝置，還包括該氧化物半導體膜與該一對電極之間的絕緣膜，其中，該一對電極藉由該絕緣膜電連接於該氧化物半導體膜。
  3. 根據申請專利範圍第1項之半導體裝置，其中在該電晶體的通道寬度方向上，該第一閘極電極及該第二閘極電極藉由設置在該第一閘極絕緣膜及該第二閘極絕緣膜中的開口部連接，並隔著設置在該氧化物半導體膜與該第一閘極電極及該第二閘極電極的每一個之間的該第一閘極絕緣膜及該第二閘極絕緣膜圍繞該氧化物半導體膜。
  4. 根據申請專利範圍第1項之半導體裝置， 其中，該一對電極包括Cu-Mn合金膜，並且，該一對電極包括Mn氧化物。
  5. 根據申請專利範圍第1項之半導體裝置，其中該一對電極包括Cu-Mn合金膜以及該Cu-Mn合金膜上的Cu膜。
  6. 根據申請專利範圍第1項之半導體裝置，其中該一對電極的頂面、底面和側面中的至少一個被Mn氧化物覆蓋。
  7. 根據申請專利範圍第1項之半導體裝置，其中該一對電極的頂面、底面和側面被Mn氧化物覆蓋。
  8. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜為In-M-Zn氧化物，M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
  9. 根據申請專利範圍第1項之半導體裝置，其中，該氧化物半導體膜包括結晶部，並且，該結晶部的c軸平行於該氧化物半導體膜的被形成面的法線向量。
  10. 一種包括根據申請專利範圍第1項之半導體裝置的顯示裝置。
  11. 一種包括電晶體的半導體裝置，該電晶體包括：第一閘極電極；該第一閘極電極上的第一閘極絕緣膜；該第一閘極絕緣膜上的氧化物半導體膜，該氧化物半導體膜重疊於該第一閘極電極； 該氧化物半導體膜上的金屬氧化膜；電連接於該金屬氧化膜的一對電極；該金屬氧化膜及該一對電極上的第二閘極絕緣膜；以及該第二閘極絕緣膜上的第二閘極電極，該第二閘極電極重疊於該氧化物半導體膜，其中，該一對電極包括Cu-X合金膜，X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti。
  12. 根據申請專利範圍第11項之半導體裝置，還包括該金屬氧化膜與該一對電極之間的絕緣膜，其中，該一對電極藉由該絕緣膜及該金屬氧化膜電連接於該氧化物半導體膜。
  13. 根據申請專利範圍第11項之半導體裝置，其中在該電晶體的通道寬度方向上，該第一閘極電極及該第二閘極電極藉由設置在該第一閘極絕緣膜及該第二閘極絕緣膜中的開口部連接，並隔著設置在該氧化物半導體膜與該第一閘極電極及該第二閘極電極的每一個之間的該第一閘極絕緣膜及該第二閘極絕緣膜圍繞該氧化物半導體膜。
  14. 根據申請專利範圍第11項之半導體裝置，其中該一對電極包括Cu-Mn合金膜以及Mn氧化物。
  15. 根據申請專利範圍第11項之半導體裝置，其中該一對電極包括Cu-Mn合金膜以及該Cu-Mn合金膜上的Cu膜。
  16. 根據申請專利範圍第11項之半導體裝置，其中該 一對電極的頂面、底面和側面中的至少一個被Mn氧化物覆蓋。
  17. 根據申請專利範圍第11項之半導體裝置，其中該一對電極的頂面、底面和側面被Mn氧化物覆蓋。
  18. 根據申請專利範圍第11項之半導體裝置，其中該氧化物半導體膜為In-M-Zn氧化物，M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
  19. 根據申請專利範圍第11項之半導體裝置，其中該金屬氧化膜為In-M-Zn氧化物，M表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
  20. 根據申請專利範圍第11項之半導體裝置，其中，該氧化物半導體膜包括結晶部，並且，該結晶部的c軸平行於該氧化物半導體膜的被形成面的法線向量。
  21. 根據申請專利範圍第11項之半導體裝置，其中，該金屬氧化膜包括結晶部，並且，該結晶部的c軸平行於該金屬氧化膜的被形成面的法線向量。
  22. 一種包括根據申請專利範圍第11項之半導體裝置的顯示裝置。
  23. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一導電膜；藉由使用第一藥液對該第一導電膜進行加工來形成閘極電極； 在該閘極電極上形成第一絕緣膜；在該第一絕緣膜上形成氧化物半導體膜；藉由使用第二藥液對該氧化物半導體膜進行加工來形成島狀氧化物半導體膜；在該第一絕緣膜及該島狀氧化物半導體膜上形成第二導電膜；藉由使用第三藥液對該第二導電膜進行加工來形成源極電極及汲極電極；在該島狀氧化物半導體膜、該源極電極及該汲極電極上形成第二絕緣膜；藉由對該第二絕緣膜進行加工來形成到達該汲極電極的第一開口部；以覆蓋該第一開口部的方式在該第二絕緣膜上形成第三導電膜；以及藉由使用第四藥液對該第三導電膜進行加工來形成像素電極，其中，該第一藥液和該第三藥液包含相同的藥液，並且，該第二藥液和該第四藥液包含相同的藥液。
  24. 根據申請專利範圍第23項之半導體裝置的製造方法，在形成該第一開口部之後，還包括藉由對該第一絕緣膜及該第二絕緣膜進行加工來形成到達該閘極電極的第二開口部的步驟。
  25. 根據申請專利範圍第23項之半導體裝置的製造方法，其中該氧化物半導體膜為In-M-Zn氧化物，M表示 Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
  26. 根據申請專利範圍第23項之半導體裝置的製造方法，其中，該氧化物半導體膜包括結晶部，並且，該結晶部的c軸平行於該氧化物半導體膜的被形成面的法線向量。
  27. 根據申請專利範圍第23項之半導體裝置的製造方法，其中，該第一導電膜和該第二導電膜中的一者或兩者包括Cu-X合金膜，X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti，並且，該第一導電膜和該第二導電膜中的一者或兩者包括Mn氧化物。
  28. 根據申請專利範圍第23項之半導體裝置的製造方法，其中該第一藥液和該第三藥液包含有機酸水溶液和過氧化氫水。
  29. 根據申請專利範圍第23項之半導體裝置的製造方法，其中該第二藥液和該第四藥液都包含草酸。
  30. 根據申請專利範圍第23項之半導體裝置的製造方法，其中，使用第五藥液對該第二絕緣膜進行加工，並且，該第五藥液包含氟化氫銨和氟化銨中的一者或兩者。
  31. 根據申請專利範圍第23項之半導體裝置的製造方法，其中該氧化物半導體膜是疊層氧化物膜。
TW103140068A 2013-11-29 2014-11-19 半導體裝置、半導體裝置的製造方法以及顯示裝置 TW201523877A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013247402 2013-11-29
JP2013247404 2013-11-29

Publications (1)

Publication Number Publication Date
TW201523877A true TW201523877A (zh) 2015-06-16

Family

ID=53198432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140068A TW201523877A (zh) 2013-11-29 2014-11-19 半導體裝置、半導體裝置的製造方法以及顯示裝置

Country Status (6)

Country Link
US (1) US20150155363A1 (zh)
JP (1) JP2015128152A (zh)
KR (1) KR20160091968A (zh)
CN (1) CN105793995A (zh)
TW (1) TW201523877A (zh)
WO (1) WO2015079360A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置
TWI757241B (zh) * 2015-07-30 2022-03-11 日商半導體能源研究所股份有限公司 發光裝置的製造方法、發光裝置、模組及電子裝置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
DE102014211239A1 (de) * 2014-06-12 2015-12-17 Benecke-Kaliko Ag Folie mit integrierter Sensorik
JP2016103605A (ja) * 2014-11-28 2016-06-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US9711464B2 (en) * 2015-09-23 2017-07-18 International Business Machines Corporation Semiconductor chip with anti-reverse engineering function
CN108292684B (zh) 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102071768B1 (ko) * 2016-05-09 2020-01-31 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
JP2018013725A (ja) * 2016-07-22 2018-01-25 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI794812B (zh) * 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
KR102541552B1 (ko) * 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
CN111394606B (zh) * 2020-05-06 2021-03-16 贵研铂业股份有限公司 一种金基高阻合金、合金材料及其制备方法
CN113972197A (zh) * 2020-07-23 2022-01-25 宏碁股份有限公司 显示装置与其制造方法
US20220181460A1 (en) * 2020-12-07 2022-06-09 Intel Corporation Transistor source/drain contacts
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR100867866B1 (ko) * 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
JP5110888B2 (ja) * 2007-01-25 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR102153841B1 (ko) * 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2507822B1 (en) * 2009-12-04 2016-08-31 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method of semiconductor device
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101819197B1 (ko) * 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
CN103038866A (zh) * 2010-07-02 2013-04-10 合同会社先端配线材料研究所 半导体装置
WO2012017584A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 薄膜トランジスタ基板
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102891145B1 (ko) * 2012-05-10 2025-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757241B (zh) * 2015-07-30 2022-03-11 日商半導體能源研究所股份有限公司 發光裝置的製造方法、發光裝置、模組及電子裝置
US11411208B2 (en) 2015-07-30 2022-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of light-emitting device, light-emitting device, module, and electronic device
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
WO2015079360A1 (en) 2015-06-04
CN105793995A (zh) 2016-07-20
US20150155363A1 (en) 2015-06-04
JP2015128152A (ja) 2015-07-09
KR20160091968A (ko) 2016-08-03

Similar Documents

Publication Publication Date Title
TW201523877A (zh) 半導體裝置、半導體裝置的製造方法以及顯示裝置
TWI589047B (zh) 顯示裝置及其製造方法
TWI645568B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
TWI814293B (zh) 半導體裝置
KR102669385B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
TWI657488B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6541333B2 (ja) 半導体装置
TW201603286A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
TW202403403A (zh) 半導體裝置
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
CN105793994A (zh) 半导体装置