[go: up one dir, main page]

TW201426879A - 氧化物半導體製造方法及薄膜電晶體製造方法 - Google Patents

氧化物半導體製造方法及薄膜電晶體製造方法 Download PDF

Info

Publication number
TW201426879A
TW201426879A TW101149884A TW101149884A TW201426879A TW 201426879 A TW201426879 A TW 201426879A TW 101149884 A TW101149884 A TW 101149884A TW 101149884 A TW101149884 A TW 101149884A TW 201426879 A TW201426879 A TW 201426879A
Authority
TW
Taiwan
Prior art keywords
metal oxide
oxide target
substrate
metal
sputtering
Prior art date
Application number
TW101149884A
Other languages
English (en)
Inventor
Jian-Shihn Tsang
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW101149884A priority Critical patent/TW201426879A/zh
Priority to US13/974,033 priority patent/US20140179057A1/en
Publication of TW201426879A publication Critical patent/TW201426879A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種氧化物半導體製造方法，包括：提供一基板；在基板上濺鍍來自第一金屬氧化物靶材上的金屬離子並在基板上濺鍍來自第二金屬氧化物靶材上的至少兩種金屬離子以沉積形成氧化物半導體薄膜，並在濺鍍過程中控制薄膜沉積速率以及濺鍍設備擋板的使用週期來調整薄膜的成分比例，該第二金屬氧化物靶材上的至少兩種金屬離子均不同於來自第一金屬氧化物靶材上的金屬離子。

Description

氧化物半導體製造方法及薄膜電晶體製造方法
本發明涉及一種氧化物半導體製造方法及使用該氧化物半導體製造薄膜電晶體的方法。
隨著工藝技術的進步，薄膜電晶體已被大量應用在顯示器之中，以適應顯示器的薄型化和小型化等需求。薄膜電晶體一般包括閘極、汲極、源極以及溝道層等組成部分，其通過控制閘極的電壓來改變溝道層的導電性，使源極和汲極之間形成導通或者截止的狀態。
傳統的薄膜電晶體製造方法中，溝道層（active layer, i.e. channel layer）是採用單一靶材沉積製成的氧化銦鎵鋅（IGZO）薄膜，該靶材的材質通常為InGaZnO4、In2Ga2ZnO7、In2O3(ZnO)m(m=2~20)等，然而這種傳統製造方法製造的溝道層薄膜，其成分比例直接由靶材的材質成分決定，而無法在沉積過程中加以控制或調整，從而影響薄膜電晶體的製造品質。
有鑒於此，有必要提供一種能夠在沉積過程中控制、調整薄膜成分的氧化物半導體製造方法以及使用該氧化物半導體製造薄膜電晶體的方法。
一種氧化物半導體製造方法，包括步驟：提供一基板；在基板上濺鍍來自第一金屬氧化物靶材上的金屬離子並在基板上濺鍍來自第二金屬氧化物靶材上的至少兩種金屬離子以沉積形成氧化物半導體薄膜，並在濺鍍過程中控制薄膜沉積速率以及濺鍍設備擋板的使用週期來調整薄膜的成分比例，該第二金屬氧化物靶材上的至少兩種金屬離子均不同於來自第一金屬氧化物靶材上的金屬離子。
一種薄膜電晶體製造方法，包括步驟：採用上述氧化物半導體製造方法在基板上形成一氧化物半導體溝道層；形成一個閘極電極，該閘極電極與氧化物半導體溝道層之間經由一個閘絕緣層隔開；形成一個與氧化物半導體溝道層的第一部分接觸的源極電極，並形成一個與氧化物半導體溝道層的第二部分接觸的汲極電極。
本發明提供的氧化物半導體製造方法以及薄膜電晶體製造方法採用雙靶材在基板上沉積不同種類的金屬離子以形成氧化物半導體薄膜，可以通過控制薄膜沉積速率以及調整沉積過程中靶材使用擋板的週期來調整薄膜的成分，從而有效控制製備所得氧化物半導體薄膜的成分比例，有利於提升薄膜電晶體的製造品質。
下面參照附圖，結合具體實施例對本發明作進一步的描述。
參見圖1，本發明第一實施例提供一種製造氧化物半導體的方法，其步驟具體如下所述。
首先，提供一基板11。所述基板11用於承載後續形成的氧化物半導體薄膜。該基板11可以是玻璃、石英、矽晶片、塑膠等。
其次，在基板11上濺鍍來自第一金屬氧化物靶材12上的金屬離子、並在基板11上濺鍍來自第二金屬氧化物靶材13上的至少兩種金屬離子以沉積形成氧化物半導體薄膜14。該第二金屬氧化物靶材上的至少兩種金屬離子均不同於來自第一金屬氧化物靶材上的金屬離子。沉積金屬離子時，可在濺鍍過程中控制氧化物半導體薄膜14的沉積速率以及濺鍍設備擋板的使用週期來調整氧化物半導體薄膜14的成分比例。
所述第一金屬氧化物靶材12為單一金屬氧化物靶材，本實施例中，該第一金屬氧化物靶材12可為包含有銦（In）、鎵（Ga）、鋅（Zn）及錫（Sn）中任意一者的金屬氧化物靶材。
所述第二金屬氧化物靶材13為雙金屬氧化物靶材，本實施例中，該第二金屬氧化物靶材13可為包含有銦（In）、鎵（Ga）、鋅（Zn）、錫（Sn）、鋁（Al）、鈦（Ti）、鎳（Ni）、錳（Mn）、鉬（Mo）、鎘（Cd）及銅（Cu）中任意兩者之金屬氧化物靶材。
所述濺鍍可採用脈衝雷射沉積（pulse laser deposition, PLD）、原子層沉積(atomic layer deposition, ALD)等方式進行。本實施例中，該基板11、第一金屬氧化物靶材12、第二金屬氧化物靶材13均被置入充有惰性氣體的真空腔20內，並且該基板11被固定在支架21上，然後在基板11（陽極）和金屬靶材第一金屬氧化物靶材12、第二金屬氧化物靶材13（陰極）之間加上高壓直流電，由於輝光放電（glow discharge）產生的電子激發惰性氣體，產生等離子體22，等離子體22將第一金屬氧化物靶材12、第二金屬氧化物靶材13的原子轟出，沉積在基板11上。
所述“在基板上濺鍍來自第一金屬氧化物靶材上的第一金屬離子”與“在基板上濺鍍來自第二金屬氧化物靶材上的至少兩種金屬離子”可以交替進行或者同時進行，以在基板11上形成在特定方向上具有結晶性的結構或者單一的氧化物半導體非晶化結構。
參見圖2，當第一金屬氧化物靶材12為氧化銦（InO）靶材、第二金屬氧化物靶材13為氧化鎵鋅（ZnGaO）靶材時，“在基板11上濺鍍來自第一金屬氧化物靶材12上的第一金屬離子”與“在基板11上濺鍍來自第二金屬氧化物靶材13上的至少兩種金屬離子”交替進行，可在基板11上交替堆疊氧化銦層140和氧化鎵鋅層142，從而形成氧化銦鎵鋅（IGZO）晶體堆疊，使氧化物半導體薄膜14在垂直沉積平面方向上具有結晶構造。由於氧化鎵鋅和氧化銦的晶格不匹配，氧化銦只會在上、下兩層氧化鎵鋅間形成鍵結，因此可以有效控制單層原子層成分，使得氧化物半導體薄膜14的成分比列得到有效控制。當然，第二金屬氧化物靶材中兩種不同金屬的比例是可以調整的，例如，氧化鎵鋅中鋅和鎵的成分比例可做變動。
“在基板11上濺鍍來自第一金屬氧化物靶材12上的第一金屬離子”與“在基板11上濺鍍來自第二金屬氧化物靶材13上的至少兩種金屬離子”同時進行，可在基板11上形成新的薄膜成分比例，和有效改善氧化物半導體薄膜14的成分控制，以及有效控制單層原子層成分，同時氧化物半導體薄膜的成分均勻也可以使得後續製備的薄膜電晶體的閾值電壓（threshold voltage）分佈較為集中，減低各薄膜電晶體的差異性。
本發明實施例還提供一種薄膜電晶體10的製造方法，其包括步驟：採用上述氧化物半導體製造方法在基板11上形成一溝道層；形成一個閘極電極15，該閘極電極15與溝道層之間經由一個閘絕緣層16隔開；形成一個與溝道層的第一部分接觸的源極電極17，並形成一個與溝道層的第二部分接觸的汲極電極18。
參見圖3，本實施例中，形成在基板11上的溝道層為氧化銦鎵鋅層，即氧化物半導體薄膜14，薄膜電晶體10的閘極電極15形成在位於基板11上的絕緣緩衝層（Insulation buffer layer）110上，該閘極電極15與氧化物半導體薄膜14之間架設有閘絕緣層16，該源極電極17設置在氧化物半導體薄膜14的左側並與氧化物半導體薄膜14的左端部分相接觸，該汲極電極18設置在氧化物半導體薄膜14的右側並與氧化物半導體薄膜14的右端部分相接觸。
由於本發明實施例提供的氧化物半導體製造方法以及薄膜電晶體製造方法採用雙靶材在基板11上沉積不同種類的金屬離子以形成氧化物半導體薄膜14，可以通過控制薄膜沉積速率以及調整沉積過程中靶材使用擋板的週期來調整薄膜的成分，從而有效控制製備所得氧化物半導體薄膜14的成分比例，有利於提升薄膜電晶體10的製造品質。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．薄膜電晶體
11．．．基板
110．．．絕緣緩衝層
12．．．第一金屬氧化物靶材
13．．．第二金屬氧化物靶材
14．．．氧化物半導體薄膜
140．．．氧化銦層
142．．．氧化鎵鋅層
15．．．閘極電極
16．．．閘絕緣層
17．．．源極電極
18．．．汲極電極
20．．．真空腔
21．．．支架
22．．．等離子體
圖1為本發明實施例提供的氧化物半導體製造方法示意圖。
圖2為本發明實施例提供的氧化物半導體製造方法製得的薄膜電晶體溝道層的結構示意圖。
圖3為本發明實施例提供的薄膜電晶體製造方法製得的薄膜電晶體的結構示意圖。
11．．．基板
12．．．第一金屬氧化物靶材
13．．．第二金屬氧化物靶材
14．．．氧化物半導體薄膜
20．．．真空腔
21．．．支架
22．．．等離子體

Claims (10)

  1. 一種氧化物半導體製造方法，包括：提供一基板；在基板上濺鍍來自第一金屬氧化物靶材上的金屬離子並在基板上濺鍍來自第二金屬氧化物靶材上的至少兩種金屬離子以沉積形成氧化物半導體薄膜，並在濺鍍過程中控制薄膜沉積速率以及濺鍍設備擋板的使用週期來調整薄膜的成分比例，該第二金屬氧化物靶材上的至少兩種金屬離子均不同於來自第一金屬氧化物靶材上的金屬離子。
  2. 如申請專利範圍第1項所述的氧化物半導體製造方法，其中，所述第一金屬氧化物靶材為單一金屬氧化物靶材。
  3. 如申請專利範圍第2項所述的氧化物半導體製造方法，其中，所述第一金屬氧化物靶材為包含有銦、鎵、鋅或錫的金屬氧化物靶材。
  4. 如申請專利範圍第1項所述的氧化物半導體製造方法，其中，所述第二金屬氧化物靶材為雙金屬氧化物靶材。
  5. 如申請專利範圍第4項所述的氧化物半導體製造方法，其中，所述第二金屬氧化物靶材為包含有銦、鎵、鋅、錫、鋁、鈦、鎳、錳、鉬、鎘及銅中任意兩者之金屬氧化物靶材。
  6. 如申請專利範圍第1項所述的氧化物半導體製造方法，其中，所述“在基板上濺鍍來自第一金屬氧化物靶材上的第一金屬離子”與“在基板上濺鍍來自第二金屬氧化物靶材上的至少兩種金屬離子”同時進行。
  7. 如申請專利範圍第1項所述的氧化物半導體製造方法，其中，所述“在基板上濺鍍來自第一金屬氧化物靶材上的第一金屬離子”與“在基板上濺鍍來自第二金屬氧化物靶材上的至少兩種金屬離子”交替進行。
  8. 如申請專利範圍第1項所述的氧化物半導體製造方法，其中，所述在基板上濺鍍金屬離子的方法採用的是原子層沉積法或者脈衝雷射沉積法。
  9. 一種薄膜電晶體製造方法，包括：在基板上形成一氧化半導體溝道層；形成一個閘極電極，該閘極電極與氧化半導體溝道層之間經由一個閘絕緣層隔開；形成一個與氧化半導體溝道層的第一部分接觸的源極電極，並形成一個與氧化半導體溝道層的第二部分接觸的汲極電極，其改進在於：所述氧化半導體溝道層由如權利要求1-8任意一項所述的氧化物半導體製造方法製成。
  10. 如申請專利範圍第9項所述的薄膜電晶體製造方法，其中，所述氧化半導體溝道層的材質為氧化銦鎵鋅。
TW101149884A 2012-12-25 2012-12-25 氧化物半導體製造方法及薄膜電晶體製造方法 TW201426879A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101149884A TW201426879A (zh) 2012-12-25 2012-12-25 氧化物半導體製造方法及薄膜電晶體製造方法
US13/974,033 US20140179057A1 (en) 2012-12-25 2013-08-22 Method for manufacturing oxide semiconductor layer and thin film transistor having oxide semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101149884A TW201426879A (zh) 2012-12-25 2012-12-25 氧化物半導體製造方法及薄膜電晶體製造方法

Publications (1)

Publication Number Publication Date
TW201426879A true TW201426879A (zh) 2014-07-01

Family

ID=50975089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149884A TW201426879A (zh) 2012-12-25 2012-12-25 氧化物半導體製造方法及薄膜電晶體製造方法

Country Status (2)

Country Link
US (1) US20140179057A1 (zh)
TW (1) TW201426879A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762883B (zh) * 2015-02-12 2022-05-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置
CN116250065A (zh) * 2020-12-18 2023-06-09 日新电机株式会社 氧化物半导体的成膜方法及薄膜晶体管的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109378274B (zh) * 2018-10-11 2022-04-22 吉林建筑大学 一种制备不同类型铟镓锌氧薄膜晶体管的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6364956B1 (en) * 1999-01-26 2002-04-02 Symyx Technologies, Inc. Programmable flux gradient apparatus for co-deposition of materials onto a substrate
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762883B (zh) * 2015-02-12 2022-05-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置
US11380799B2 (en) 2015-02-12 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US11532755B2 (en) 2015-02-12 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI804278B (zh) * 2015-02-12 2023-06-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置
TWI832755B (zh) * 2015-02-12 2024-02-11 日商半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置
CN116250065A (zh) * 2020-12-18 2023-06-09 日新电机株式会社 氧化物半导体的成膜方法及薄膜晶体管的制造方法

Also Published As

Publication number Publication date
US20140179057A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101942701B1 (ko) 산화물 반도체 소자 및 반도체 장치
JP2018170515A (ja) トランジスタ
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
JP2010062229A (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
CN103026492B (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
JP2007073699A (ja) 酸化物半導体デバイスの製造方法
WO2013183733A1 (ja) 薄膜トランジスタ
TW201230202A (en) Sputtering target and method for manufacturing semiconductor device
JP2014078645A (ja) 酸化物半導体薄膜および薄膜トランジスタ
US20170170208A1 (en) Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
TW201426879A (zh) 氧化物半導體製造方法及薄膜電晶體製造方法
CN103903988B (zh) 氧化物半导体制造方法
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP2011171581A (ja) 薄膜トランジスタ基板および表示デバイス
TW201431083A (zh) 薄膜半導體裝置
TW201526118A (zh) 半導體裝置及半導體裝置之製造方法
JP2007123702A (ja) 薄膜トランジスタとその製造方法
JPWO2014136916A1 (ja) 酸窒化物半導体薄膜
TWI649804B (zh) 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置
WO2013061553A1 (ja) 薄膜半導体装置及びその製造方法
US20250022963A1 (en) Thin film transistor having spinel single-phase crystalline izto oxide semiconductor
JP2011142174A (ja) 成膜方法および半導体装置
KR101275801B1 (ko) 산화물 반도체 타겟