[go: up one dir, main page]

TW201401373A - 原位障壁氧化技術與架構 - Google Patents

原位障壁氧化技術與架構 Download PDF

Info

Publication number
TW201401373A
TW201401373A TW102115811A TW102115811A TW201401373A TW 201401373 A TW201401373 A TW 201401373A TW 102115811 A TW102115811 A TW 102115811A TW 102115811 A TW102115811 A TW 102115811A TW 201401373 A TW201401373 A TW 201401373A
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
gate
barrier
buffer
Prior art date
Application number
TW102115811A
Other languages
English (en)
Inventor
Paul Saunier
Andrew A Ketterson
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of TW201401373A publication Critical patent/TW201401373A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本揭露內容的實施例係描述積體電路(IC)元件的裝置、方法及系統。該IC元件可包含一設置在一基板上的緩衝層，該緩衝層係包含鎵(Ga)及氮(N)、一設置在該緩衝層上的障壁層，該障壁層係包含鋁(Al)及氮(N)，其中該障壁層係包含該障壁層之一氧化的部分、一設置在該障壁層之該氧化的部分上的閘極介電質、以及一設置在該閘極介電質上的閘極電極，其中該障壁層之該氧化的部分係被設置在一介於該閘極電極以及該緩衝層之間的閘極區域中。

Description

原位障壁氧化技術與架構
本揭露內容的實施例係大致有關於積體電路的領域，並且更具體而言係有關於原位障壁氧化技術與架構。
目前，例如是氮化鎵(GaN)基的高電子遷移率電晶體(HEMT)之三族的氮化物基的電晶體通常是空乏模式(D模式)的元件，其係使用一相對於源極電壓的負閘極電壓以便於夾止在該電晶體通道中的電流流動。然而，增強模式(E模式)的元件係使用一相對於源極電壓的正閘極電壓以便於夾止電流流動，其可能是例如電力開關的應用所期望的。然而，習知的用以形成E模式的元件之凹陷及沉積製程可能會在電晶體的閘極端子與通道的介面處引起捕陷或是其它缺陷。
於是，一種裝置係被納入。該裝置可包括至少一基板、一緩衝層、一障壁層、一氧化的部分、一閘極介電質、以及一閘極電極。該緩衝層可被設置在該基板上，並且可至少包含鎵(Ga)及氮(N)。該障壁層可被設置在該緩衝層上，並且可至少包含鋁(Al)及氮(N)。此外，該障壁層可至少包含該氧化的部分。該閘極介電質可被設置在該障壁層之該氧化的部分上，並且該閘極電極可被設置在該閘極介電質上，其中該障壁層之該氧化 的部分可被設置在一介於該閘極電極以及該緩衝層之間的閘極區域中。
再者，一種方法係被納入。該方法可包括在一基板上形成一至少包含鎵(Ga)及氮(N)的緩衝層。此外，該方法又可包括在該緩衝層上形成一至少包含鋁(Al)及氮(N)的障壁層。再者，該方法仍可包括在一薄膜的沉積室中氧化該障壁層的一部分以提供用於一電晶體元件的閘極絕緣。
100‧‧‧IC元件
101‧‧‧層的堆疊/堆疊
102‧‧‧基板
104‧‧‧緩衝層
106‧‧‧障壁層
107‧‧‧第一障壁層
108‧‧‧第二障壁層
109‧‧‧第三障壁層
110‧‧‧障壁氧化/氧化
112‧‧‧源極端子/源極
114‧‧‧汲極端子/汲極
116‧‧‧介電層
117‧‧‧開口
118‧‧‧閘極端子/閘極
118a‧‧‧閘極電極
118b‧‧‧閘極介電質
122‧‧‧介電層
124‧‧‧場效電板
126‧‧‧導電材料
200-1200‧‧‧IC元件
1300‧‧‧用於製造IC元件之方法
1302-1316‧‧‧該方法1300的步驟
1400‧‧‧範例系統
1402‧‧‧功率放大器模組
1404‧‧‧收發器
1406‧‧‧天線開關模組
1408‧‧‧天線結構
實施例將會藉由以下結合所附的圖式之詳細說明而容易加以理解。為了使得此說明變得容易，相同的元件符號係指明類似的結構元件。實施例是在所附的圖式的圖中藉由舉例而非限制性地加以被描繪。
圖1係概要地描繪根據各種的實施例的一積體電路(IC)元件的橫截面圖。
圖2係概要地描繪根據各種的實施例的另一IC元件的橫截面圖。
圖3係概要地描繪根據各種的實施例的一IC元件在一堆疊的層形成在一基板上之後的橫截面圖。
圖4係概要地描繪根據各種的實施例的一IC元件在一源極與汲極的形成之後的橫截面圖。
圖5係概要地描繪根據各種的實施例的一IC元件在不凹陷該障壁層下形成該障壁層之一氧化的部分之後的橫截面圖。
圖6係概要地描繪根據各種的實施例的一IC元件在凹陷一障壁層且形成該障壁層之一氧化的部分之後的橫截面圖。
圖7係概要地描繪根據各種的實施例的另一IC元件在不凹陷障壁層下形成一障壁層的一氧化的部分之後的橫截面圖。
圖8係概要地描繪根據各種的實施例的一IC元件，在另一於氧化製程期間作用為一氧化停止層的障壁層之上形成一障壁層之一氧化的部分之後的橫截面圖。
圖9係概要地描繪根據各種的實施例的一IC元件在形成一於凹陷製程期間作用為一蝕刻停止層的障壁層之一氧化的部分之後的橫截面圖。
圖10係概要地描繪根據各種的實施例的另一IC元件在形成一於凹陷製程期間作用為一蝕刻停止層的障壁層之一氧化的部分之後的橫截面圖。
圖11係概要地描繪根據各種的實施例的另一IC元件在氧化一頂端障壁層之後的橫截面圖。
圖12係概要地描繪根據各種的實施例的一IC元件在一閘極端子於一障壁層之該氧化的部分上的形成之後的橫截面圖。
圖13是根據各種的實施例的一種用於製造一IC元件之方法的流程圖。
圖14係概要地描繪根據各種的實施例的一種包含一IC元件之範例系統。
本揭露內容的實施例係提供原位障壁氧化技術與架構。在以下的詳細說明中係參考到構成說明的一部分之所附的圖式，其中相同的元件符號係指整篇中類似的元件，並且其中藉由圖示來展示本揭露內容之標的可被實施於其中的實施例。將瞭解到的是，其它實施例亦可被利用，並且結構或邏輯的改變可以在不脫離本揭露內容的範疇下做成。因此，以下的詳細說明並不被視為限制性的意思，並且實施例的範疇係藉由所附的申請專利範圍及其等同項所界定。
為了本揭露內容之目的，該措辭“A及/或B”是表示(A)、(B)或是(A及B)。為了本揭露內容之目的，該措辭“A、B及/或C”是表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或是(A、B及C)。
該說明可能使用到該些措辭“在一實施例中”、或是“在實施例中”，其分別可指稱一或多個相同或不同的實施例。再者，如同有關本揭露內容的實施例所使用的術語“包括”、“包含”、“具有”與類似者是同義的。該術語“耦接”可指稱一直接的連接、一間接的連接、或是一間接的通訊。
該術語“和…耦接”及其衍生語可被使用在此。“耦接”可能表示以下的一或多個。“耦接”可能表示兩個或多個元件是直接的實體或電性接觸。然而，“耦接”亦可能表示兩個或多個元件彼此間接接觸，但仍然是彼此合作或互動，並且可能表示一或多個其它元件是被耦接或連接在該些被稱為彼此耦接的元件之間。
在各種的實施例中，該措辭“一第一層係被形成、設置、或者是架構在一第二層上”可能表示該第一層係被形成、設置、或者是架構在該第二層之上，並且該第一層的至少一部分可以是直接接觸(例如，直接的實體及/或電性接觸)或是間接接觸(例如，具有一或多個在該第一層與第二層之間的其它層)該第二層的至少一部分。
圖1係概要地描繪根據各種的實施例的一種積體電路(IC)元件100的橫截面圖。該IC元件100可被製造在一基板102上。該基板102大致包含一其上沉積一堆疊的層(或是簡稱“堆疊101”)的支撐材料。在一實施例中，該基板102係包含矽(Si)、矽碳化物(SiC)、鋁氧化物(Al2O3)或“藍 寶石”、氮化鎵(GaN)及/或氮化鋁(AlN)。在其它實施例中，其它包含適當的二六族以及三五族的半導體材料系統的材料亦可被利用於該基板102。在一實施例中，該基板102可以是由任何該緩衝層104的材料可以磊晶生長在其上的材料或是材料的組合所構成。
形成在該基板102上的堆疊101可包含不同的材料系統的磊晶沉積層，其係形成一或多個異質接面/異質結構。該堆疊101的該些層可以在原位形成。換言之，該堆疊101可以在製造設備(例如，一室)中形成於該基板102上，其中該堆疊101之構成的層係在不從該製造設備移除該基板102下加以形成(例如，磊晶生長)。
在一實施例中，該IC元件100的堆疊101係包含一形成在該基板102上的緩衝層104。該緩衝層104可以在該IC元件100的基板102及其它構件(例如，障壁層106)之間提供一晶體結構轉變，其係藉此在該IC元件100的基板102及其它構件之間作用為一緩衝或隔離層。例如，該緩衝層104可以在該基板102與其它晶格不匹配的材料(例如，該障壁層106)之間提供應力緩和。在某些實施例中，該緩衝層104可以作為一用於電晶體的可移動電荷載子之通道。該緩衝層104可以磊晶地和該基板102耦接。在其它實施例中，一成核層(未顯示)可以插置在該基板102及緩衝層104之間。在某些實施例中，該緩衝層104可以是由複數個沉積膜或層所構成。
在某些實施例中，該緩衝層104可包含一種三族氮化物基的材料，例如，氮化鎵(GaN)。該緩衝層104可以在一實質垂直於該緩衝層104形成在其上的基板102的一表面之方向上具有一個從1到2微米的厚度。在其它實施例中，該緩衝層104可包含其它適當的材料及/或厚度。
該堆疊101可進一步包含一形成在該緩衝層104上的障壁層106(有時被稱為一“供應層”)。一異質接面可形成在該障壁層106及緩衝層104之間。該障壁層106可具有一帶隙能量大於該緩衝層104的一帶隙能量。該障壁層106可以是一供應可移動電荷載子之較寬的帶隙層，並且該緩衝層104可以是一提供用於該些可移動電荷載子的一通道或路徑之較窄的帶隙層。
該障壁層106可以是由各種適當的材料系統的任一種所構成，例如，三族氮化物基的材料系統。例如，該障壁層106可包含鋁(Al)、銦(In)、鎵(Ga)及/或氮(N)。在某些實施例中，該障壁層106可以是由單一層的單一材料所構成。例如，在一實施例中，該障壁層106可以是由單一層的氮化鋁銦鎵(AlxIn1-xGayN)所構成，其中x及y可以是一從0到1的值，其係代表該些元素的相對量。在某些實施例中，x可以是一大於或等於0.5的值，以提供一用於在此敘述的氧化製程之鋁含量。在各種的實施例中，該障壁層106可包含二元(例如，AlN)、三元(例如，AlInN或是AlGaN)或是四元材料(例如，AlInGaN)。
在某些實施例中，該障壁層106可以是由複數個沉積膜或層所構成。例如，簡略地參考圖2，如同可見的，一種IC元件200可包含一障壁層106，該障壁層106是由一設置在該緩衝層104上的第一障壁層107以及一設置在該第一障壁層107上的第二障壁層108所構成。在某些實施例中，該第一障壁層107可以是由氮化鋁(AlN)所構成，並且該第二障壁層108可以是由氮化銦鋁(InAlN)、氮化鋁鎵(AlGaN)或是氮化銦鎵鋁(InGaAlN)所構成。在其它實施例中，該障壁層106可以包含其它材料或是比所描繪的更 多層(例如，圖8及10的第三障壁層109)。該IC元件200可以與相關圖1的IC元件100所敘述的實施例相稱。
再次參照圖1，一個二維的電子氣(2DEG)可以形成在該緩衝層104及障壁層106的一介面(例如，該異質接面)之處，此係容許電流(例如，該些可移動電荷載子)能夠流動在一源極端子(在以下稱為源極112)以及一汲極端子(在以下稱為汲極114)之間。在某些實施例中，該IC元件100可以是一增強模式(E-模式)元件，其係使用一相對於源極電壓的正閘極電壓以便於夾止在該IC元件100中的電流流動。在此種實施例中，該障壁層106可具有一介於該障壁層106之一氧化的部分(在以下稱為“障壁氧化”或是簡稱“氧化110”)以及該緩衝層104之間的厚度T，其係小於一用於2DEG形成之關鍵厚度To(例如，低於該關鍵厚度To，該2DEG可能不會形成)。例如，該厚度T可被架構為禁止該2DEG在一設置於一閘極端子(在以下稱為“閘極118”)以及該緩衝層104之間的通道之閘極區域處的形成，同時容許2DEG的形成能夠發生在該閘極區域以及該源極112與汲極114之間的存取區域的通道中。在某些實施例中，對於IC元件100是蕭特基閘元件或是金屬-絕緣體-半導體(MIS)閘元件的任一種而言，該障壁層106的一厚度及/或鋁含量可被選擇成確保在該閘極區域中的所有2DEG係被移除。在其它實施例中，該IC元件100可以是一空乏模式(D模式)的元件，其係使用一相對於源極電壓的負閘極電壓，以便於夾止在該IC元件100中的電流流動。
在某些實施例中，該障壁層106在該閘極區域中係具有一小於或等於30埃的厚度T。例如，一由單一層的AlGaN所構成之障壁層106在該閘極區域中可具有一小於或等於20埃的厚度T。一由AlN及/或InAlN 所構成的障壁層106在該閘極區域中可具有一小於或等於15埃的厚度T。在某些實施例中，該障壁層106可具有一在10埃到20埃的範圍中的厚度T。在某些實施例中，該障壁層106在該閘極區域外部的一區域中，在一實質垂直於該障壁層106形成在其上的緩衝層104的一表面之方向上可具有一個從160埃到300埃的厚度範圍。在其它實施例中，該障壁層106可包含其它適當的材料及/或厚度。
根據各種的實施例，如同可見的，該IC元件100進一步包含設置在該障壁層106中的氧化110。該氧化110可以藉由利用一氧化製程(例如，熱及氧的施加以形成鋁氧化物)來氧化該障壁層106的材料來加以形成。在某些實施例中，該氧化110可作為該閘極118的一絕緣層以提供一種E模式的元件。該氧化110可以抑制閘極電流。藉由氧化該障壁層106材料來形成該氧化110可以容許能夠在不引起和習知用以形成一絕緣層的凹陷或沉積製程(例如，凹陷該障壁層106至該緩衝層104並且沉積一介電材料在該緩衝層104上)相關的捕陷或其它缺陷之形成下，形成一絕緣層(例如，該氧化110)。
在某些實施例中，如同可見的，該氧化110是該障壁層106的部分(例如，圖2的第一障壁層107以及第二障壁層108)。如同可見的，該氧化110可被設置在該閘極118與緩衝層104之間。在某些實施例中，該氧化110可具有與所描繪者不同的其它形狀，其包含圓形或是非晶形狀。
根據各種的實施例，該氧化110可具有一帶隙能量大於該障壁層106及/或該緩衝層104的一帶隙能量。在一實施例中，該氧化110可具有一大於或等於5電子伏特(eV)的帶隙。在某些實施例中，該氧化110可 具有一功函數是禁止該2DEG在設置於該閘極118與緩衝層104之間的閘極區域處的形成。該氧化110可增加在該閘極區域(例如，該通道)中的電阻率，使得該氧化110被架構成夾止該IC元件100的通道。
在某些實施例中，該氧化110可以是由鋁氧化物(例如，Al2O3)所構成。其它適當的金屬氧化物亦可被使用在其它實施例中。
根據各種的實施例，該氧化110可具有一小於或等於200埃的厚度。例如，該氧化110在一實質垂直於該障壁層106形成於其上的緩衝層104的一表面之方向上可具有一範圍從25埃到200埃的厚度。在其它實施例中，其它厚度及類型的材料亦可被利用於該氧化110。
如同可見的，該IC元件100可進一步包含一設置在該氧化110上的閘極端子(在以下稱為“閘極118”)。該閘極118可包含和該氧化110耦接的一介電膜(在以下稱為“閘極介電質118b”)以及閘極電極118a。該閘極118可被架構以控制該IC元件100的通道(例如，控制該IC元件100的一導通/關斷狀態)。在某些實施例中，該閘極118可作為一用於該IC元件100的連接端子，並且如同可見的，其可以和該障壁層106以及該氧化110直接實體接觸。在某些實施例中，如同可見的，該閘極118可以形成在一例如是矽氮化物(SiN)或是另一種介電材料的介電層116上，該介電層116係形成在障壁層106上。在其它實施例中，該IC元件100可能完全不包含該閘極介電質118b及/或該介電層116。在某些實施例中，該閘極118可以形成在該障壁層106上。
如同可見的，該閘極118可具有一和該氧化110耦接的主幹(trunk)或底部部分、以及一在實質平行於該堆疊101被製造於其上的基板102 的一表面之相反的方向上延伸離開該主幹部分的頂端部分。該閘極118的此種主幹部分及頂端部分的架構可被稱為一T形場效電板閘極。換言之，在某些實施例中，該閘極118可具有一體的場效電板(例如，該閘極118的頂端部分)，其可增高崩潰電壓及/或降低一在該閘極118與汲極114之間的電場。該一體的場效電板可以使得該IC元件100之較高電壓的操作變得容易。
該閘極電極118a可以提供一用於一臨界電壓至該IC元件100的施加之電性路徑。在某些實施例中，該閘極介電質118b可被設置在該閘極電極118a與障壁層106之間及/或在該閘極電極118a與該氧化110之間。該閘極電極118a可以是由一例如是一種金屬的導電材料所構成。在某些實施例中，該閘極電極118a可以是由鎳(Ni)、鉑(Pt)、銥(Ir)、鉬(Mo)、金(Au)及/或鋁(Al)所構成。在一實施例中，一種包含Ni、Pt、Ir或Mo的材料係被設置在該閘極118的主幹部分中以提供一和該障壁層106的閘極接觸，並且一種包含Au的材料係被設置在該閘極118的頂端部分中以確保該閘極118的導電度及低電阻。
在各種的實施例中，該閘極介電質118b可包含例如是矽氮化物(SiN)、矽氧化物(SiO2)、鋁氧化物(Al2O3)及/或鉿氧化物(HfO2)。在其它實施例中，該閘極介電質118b可包含其它材料。
該閘極介電質118b可以藉由利用例如是化學氣相沉積(CVD)及/或原子層沉積(ALD)之任何適當的製程來沉積一閘極介電質118b的材料在該氧化110上來加以形成。在某些實施例中，該閘極介電質118以及該氧化110係在原位形成。換言之，該氧化110可以在不從該製造設備移除該基 板102下，在被用來沉積該閘極介電質118b的製造設備(例如，一沉積工具的一室)中加以形成。在某些實施例中，該製造設備係包含一ALD或CVD沉積工具，例如一種電漿強化的CVD(PECVD)工具。此種在原位技術可以減少在該IC元件100的通道與閘極118之間的一介面處之捕陷或其它缺陷。在某些實施例中，該閘極介電質118可能完全未被使用。在某些實施例中，該氧化110可作為該閘極118之唯一的絕緣層。
該IC元件100可包含一形成在該障壁層106上的源極112與汲極114。如同可見的，該源極112與該汲極114可延伸穿過該障壁層106而到該緩衝層104中。根據各種的實施例，該源極112與該汲極114是歐姆接點。該源極112與該汲極114可以是再生長的接點，其可以提供比標準生長的接點相對較低的接觸電阻。
該源極112與該汲極114可以是由一種例如是金屬的導電材料所構成。在一實施例中，該源極112與該汲極114可包含鈦(Ti)、鋁(Al)、鉬(Mo)、金(Au)及/或矽(Si)。在其它實施例中，其它材料亦可被利用。
在一實施例中，一介於該汲極114與該閘極118之間的距離D1係大於一在該源極112與該閘極118之間的距離S1。在某些實施例中，該距離D1可以是在該汲極114與該閘極118之間最短的距離，並且該距離S1可以是在該源極112與該閘極118之間最短的距離。提供一較距離D1短的距離S1可以增加一閘極118至汲極114的崩潰電壓及/或降低源極112的電阻。
如同可見的，在某些實施例中，一介電層122可以形成在該閘極118及/或該介電層116上。該介電層122可包含例如是矽氮化物(SiN)。 在其它實施例中，其它材料亦可被利用於該介電層122。在某些實施例中，該介電層122可以實質封入該閘極118的頂端部分，並且作為該IC元件100的一保護層。
該IC元件100可進一步包含一形成在該介電層122上的場效電板124，以在該閘極118與該汲極114之間增加一崩潰電壓及/或降低一電場。該場效電板124可以利用一種導電材料126來和該源極112電性耦接。該導電材料126可包含一種例如是金(Au)的金屬，其係被沉積在該介電層122上以作為一種電極或像是線路的結構。在其它實施例中，其它適當的材料亦可被使用於該導電材料126。
該場效電板124可以是由一例如是一種金屬的導電材料所構成，並且可包含相關該閘極118所敘述的材料。該場效電板124可以透過該介電層122來和該閘極118電容性耦接。在某些實施例中，在該場效電板124與該閘極118之間最短的距離範圍是從1000埃到2000埃。如同可見的，該場效電板124可以形成在該閘極118之上以使得該場效電板124的一部分並非形成在該閘極118的正上方，以提供該場效電板124的一突出的區域。在某些實施例中，該場效電板124之突出的區域係延伸超出該閘極118的頂端部分的一邊緣一段距離H1。在某些實施例中，該距離H1範圍可以從0.2微米到1微米。其它H1的值亦可被使用在其它實施例中。
根據各種的實施例，該IC元件100可以是一種高電子遷移率的電晶體(HEMT)。在某些實施例中，該IC元件100可以是一種蕭特基元件。在其它實施例中，該IC元件100可以是一種MIS場效電晶體(MISFET)。例如，在某些實施例中，該閘極118可被架構以控制一種E模式的開關元 件的開關。該IC元件100可被使用於射頻(RF)、邏輯及/或電力轉換的應用。例如，該IC元件100可提供一用於電力開關的應用之有效的開關元件，該電力開關的應用係包含電力調節的應用，例如，交流(AC)-直流(DC)轉換器、DC-DC轉換器、DC-AC轉換器與類似者。
圖3-12係描繪在各種的製造操作之後的一IC元件。相關圖3-12所敘述的技術及架構可以與相關圖1-2所敘述的實施例相稱，並且反之亦然。
圖3係概要地描繪根據各種的實施例的一種積體電路(IC)元件300在一堆疊的層(例如，堆疊101)形成在一基板102上之後的橫截面圖。根據各種的實施例，該IC元件300可藉由在該基板102上沉積一緩衝層104並且在該緩衝層104上沉積一障壁層106來加以製造。該障壁層106可包含一沉積在該緩衝層104上的第一障壁層107以及一沉積在該第一障壁層107上的第二障壁層108。在某些實施例中，例如是圖8及10的第三障壁層109之額外的障壁層可以沉積在該第二障壁層108上。該堆疊101的層可以利用一種磊晶沉積製程，例如是分子束磊晶(MBE)、原子層磊晶(ALE)、化學束磊晶(CBE)及/或金屬有機化學氣相沉積(MOCVD)來加以沉積。其它的沉積製程亦可被用在其它實施例中。
圖4係概要地描繪根據各種的實施例的一種積體電路(IC)元件400在一源極112與汲極114的形成之後的橫截面圖。在各種的實施例中，該源極112與汲極114可以形成在該障壁層106上(例如，在該第二障壁層108上)。在一實施例中，例如是一或多種金屬的材料例如是利用一蒸鍍製程而被沉積在一個其中待形成該源極112與汲極114的區域中的障壁層 106上。被用來形成該源極112與該汲極114的材料可包含用以下的順序沉積的金屬：鈦(Ti)接著是鋁(Al)、接著是鉬(Mo)、接著是鈦(Ti)、接著是金(Au)。該些沉積的材料可被加熱(例如，利用一快速熱退火製程而被加熱到約850℃約30秒)，以使得該些材料穿透及熔合下面的障壁層106(例如，第一障壁層107及第二障壁層108)及/或緩衝層104的材料。在實施例中，該源極112與該汲極114的每一個係延伸穿過該障壁層106並且進入到該緩衝層104中。該源極112與該汲極114的一厚度範圍可以從1000埃到2000埃。在其它實施例中，其它用於該源極112與該汲極114的厚度亦可被利用。
該源極112與該汲極114可藉由一種再生長製程來加以形成，以提供具有一降低的接觸電阻或是降低的導通電阻之歐姆接點。在該再生長製程中，在其中待形成該源極112與該汲極114的區域中，該障壁層106及/或該緩衝層104的材料可以選擇性地加以移除(例如，蝕刻)。一種高度摻雜的材料(例如，n++材料)可沉積在其中該些層已經選擇性地被移除的區域中。該源極112與汲極114之高度摻雜的材料可以是一種材料類似於該緩衝層104或障壁層106所用的材料。例如，在一種其中該緩衝層104包含GaN的系統中，一種高度摻雜矽(Si)的GaN基材料可以在該些選擇性地被移除的區域中磊晶沉積至一個400埃到700埃的厚度。該高度摻雜的材料可以藉由分子束磊晶(MBE)、原子層磊晶(ALE)、化學束磊晶(CBE)或是金屬有機化學氣相沉積(MOCVD)、或是其之適當的組合來加以磊晶沉積。在其它實施例中，其它用於該高度摻雜的材料之材料、厚度或沉積技術可被利用。一或多種包含例如是鈦(Ti)及/或金(Au)的金屬可以利用例如是一剝離製程，以一範圍從1000埃到1500埃的厚度而被形成/沉積在該高度摻雜的材 料上。在其它實施例中，其它用於該一或多種金屬的材料、厚度及/或技術亦可被利用。
在某些實施例中，該源極112與該汲極114可以藉由一種使用植入技術以引入一雜質(例如，矽)的植入製程來加以形成，以在該源極112與該汲極114中提供一種高度摻雜的材料。在植入之後，該源極112與該汲極114可以在一高溫(例如，1100℃-1200℃)下加以退火。該再生長製程較佳的可能是避免和該植入後的退火相關之高溫。
圖5-11係描述用於形成該障壁層106之一氧化的部分(例如，氧化110)之替代的製程技術及架構。在某些實施例中，相關圖5-11所敘述的技術及架構可以適當地加以組合。
圖5係概要地描繪根據各種的實施例的一種IC元件500在不凹陷該障壁層106下形成該障壁層106之一氧化的部分(例如，氧化110)之後的橫截面圖。在某些實施例中，一介電層116可形成在該堆疊101上。該介電層116可被圖案化(例如，藉由蝕刻及/或微影製程)，以在該介電層116中提供一開口117。在某些實施例中，該介電層116係被凹陷以露出該障壁層106的材料。在某些實施例中，該障壁層106的材料可不被凹陷。
該介電層116可以在一形成該氧化110的氧化製程期間作為一遮罩。例如，該介電層116可避免或禁止在該介電層116之下的障壁層106氧化，並且在該障壁層106相鄰該開口117的一區域中容許該障壁層106透過該開口117的氧化。
在某些實施例中，該障壁層106可包含多個層。例如，一第一障壁層107可形成在該緩衝層104上，並且一第二障壁層108可形成在該 第一障壁層107上。在某些實施例中，該第一障壁層107可以是由氮化鋁(AlN)所構成，並且該第二障壁層108可以是由氮化鋁銦(AlxIn1-xN)所構成。其它材料亦可被用在其它實施例中。
在某些實施例中，如同所描繪的，該氧化110可以只延伸到該第二障壁層108中。在其它實施例中，該氧化110可以延伸到該第一障壁層107中。在其它實施例中，該障壁層106可以是由單一層所構成。在某些實施例中，如同相關圖5所敘述的第一障壁層107是完全不被使用的。
被用來形成該氧化110的氧化製程可包含在受控制的溫度及壓力條件下施加氧(O2)及/或臭氧(O3)至該障壁層106。例如，在該介電層116中形成該開口117之後，該基板102可被置放在一例如是ALD或PECVD設備的沉積工具中，並且一O2/O3氣流可以在一從150℃到350℃的溫度且在一從50托耳到900托耳的壓力下施加15到45分鐘。在一實施例中，該氧化製程可包含在一250℃的溫度且在一90托耳的壓力下施加O2/O3氣體30分鐘。該氧化製程可結合該氧與該障壁層106的鋁(Al)，以形成鋁氧化物。被用來形成圖6-11的氧化110的氧化製程可以與相關圖5所敘述的實施例相稱。
圖6係概要地描繪根據各種的實施例的一種IC元件600在凹陷一障壁層106並且形成該障壁層106之一氧化的部分(例如，氧化110)之後的橫截面圖。在某些實施例中，一介電層116可沉積在該障壁層106上，並且利用一開口117而被圖案化。在某些實施例中，該介電層116可作為一硬式光罩或是閘極光罩。換言之，該障壁層106的材料可以利用一種選擇性地移除該障壁層106的材料之蝕刻製程，透過該開口117來加以凹 陷。在該所描繪的實施例中，該凹陷是只有移除該第二障壁層108的材料。在其它實施例中，該凹陷可以移除該第一障壁層107及/或該第二障壁層108的材料。該第一障壁層107以及該第二障壁層108可以與相關圖5所敘述的實施例相稱。
在凹陷該障壁層106之後，該氧化110可以藉由利用一種如在此所述的氧化該障壁層106的材料之氧化製程來加以形成。在某些實施例中，如同可見的，該氧化110可以延伸到該第一障壁層中。在其它實施例中，類似於相關圖5所描繪的實施例，該氧化110可能不延伸到該第一障壁層107中。在另外其它的實施例中，該氧化110可以延伸至該緩衝層104。在某些實施例中，該障壁層106可以是由單一層所構成。
圖7係概要地描繪根據各種的實施例的另一種IC元件700在不凹陷該障壁層106下形成一障壁層106之一氧化的部分(例如，氧化110)之後的橫截面圖。一介電層116可形成在堆疊101上，並且利用一開口117來加以圖案化，以容許下面的障壁層106的氧化來形成氧化110。
在某些實施例中，用於該緩衝層104以及該障壁層106的材料係被選擇成使得該氧化前端的深度控制變得容易。例如，該障壁層106可具有一比該緩衝層104顯著較高的鋁含量，使得該氧化製程在到達該緩衝層104時停止或是大幅緩慢下來。在一較高的鋁含量層下面之較低的鋁含量層可被稱為一氧化停止層。在某些實施例中，該緩衝層104可包含氮化鎵(GaN)，並且該障壁層106可包含氮化鋁(AlN)。其它適當的材料亦可被用在其它實施例中。
圖8係概要地描繪根據各種的實施例的一種IC元件800在 一氧化製程期間作用為一氧化停止層的另一障壁層(例如，第二障壁層108)之上形成一障壁層(例如，第三障壁層109)之一氧化的部分(例如，氧化110)之後的橫截面圖。該堆疊101可包含如同可見耦接的一緩衝層104、第一障壁層107、第二障壁層108以及第三障壁層109。
在某些實施例中，該第二障壁層108可具有一相對於該第三障壁層109為較低的鋁含量，使得該第二障壁層108係在一形成該氧化110的氧化製程期間作用為一氧化停止層。在某些實施例中，該第一障壁層107可以是由AlN所構成，該第二障壁層108可以是由AlyGa1-yN所構成，並且該第三障壁層109可以是由AlxIn1-xN所構成，其中x>0.5且y<0.5。在其它實施例中，其它材料可被使用於該第一障壁層107、第二障壁層108及/或第三障壁層109。在某些實施例中，該第一障壁層107可能完全未被使用(例如，該第二障壁層108可形成在該緩衝層104上)。
圖9係概要地描繪根據各種的實施例的一種IC元件900在一凹陷製程期間作用為一蝕刻停止層的一障壁層106之一氧化的部分(例如，氧化110)的形成之後的橫截面圖。該堆疊101可包含如同可見耦接的一緩衝層104、第一障壁層107以及第二障壁層108。該第二障壁層108可具有一相對於該第一障壁層107之較低的鋁含量，使得該第一障壁層107係在一移除該第二障壁層108的材料的凹陷製程期間作用為一蝕刻停止層。例如，一選擇性的蝕刻製程可被使用，其係選擇性地移除相對於具有較高鋁含量的材料為具有較低鋁含量的材料。在某些實施例中，該第一障壁層107係由AlN或是AlxIn1-xN所構成，並且該第二障壁層108係由AlyGa1-yN所構成。在某些實施例中，x>0.5且y<0.5。
一介電層116可以或可不使用作為一相關圖9的IC元件900的閘極光罩。例如，一光敏的材料可以利用一開口而被沉積且圖案化在該第二障壁層108上，以容許該第二障壁層108透過該開口的凹陷。該具有一相對較低的鋁含量之第二障壁層108可作為一用於氧化該具有一相對較高的鋁含量之第一障壁層107的光罩。在某些實施例中，該緩衝層104可作為一用於一氧化製程的氧化停止層，該氧化製程係透過在該第二障壁層108中的開口117來氧化該第一障壁層107的材料以形成該氧化110。
圖10係概要地描繪根據各種的實施例的另一種IC元件1000在形成一於凹陷製程期間作用為一蝕刻停止層的障壁層106之一氧化的部分(例如，氧化110)之後的橫截面圖。如同可見耦接的，該堆疊101可包含一緩衝層104、一第一障壁層107、一第二障壁層108以及一第三障壁層109。
該第二障壁層108可作為一用於一凹陷製程的蝕刻停止層，該凹陷製程係根據相關圖9所敘述的技術來移除該第三障壁層109的材料。該第三障壁層109可作為一用於一氧化製程的遮罩(例如，氧化遮罩)，該氧化製程係被用來在該第二障壁層108中形成該氧化110。在某些實施例中，該第一障壁層107係由AlN所構成，該第二障壁層108係由AlxIn1-xN所構成，並且該第三障壁層109係由AlyGa1-yN所構成。在某些實施例中，x>0.5且y<0.5。在某些實施例中，該第一障壁層107可完全不被使用。
圖11係概要地描繪根據各種的實施例的另一種IC元件1100在氧化一頂端障壁層(例如，氧化110)之後的橫截面圖。在某些實施例中，如同可見的，該堆疊101可包含一第一障壁層107、一第二障壁層108以及一被氧化以形成氧化110的第三障壁層(例如，在被氧化之前的圖8的第三 障壁層109)。在某些實施例中，該第一障壁層107可以是由AlN所構成，該第二障壁層108可以是由AlyGa1-yN所構成，並且在被氧化以形成氧化110之前的第三障壁層可以是由AlN或是AlxIn1-xN所構成。在某些實施例中，x>0.5且y<0.5。該第三障壁層(或是頂端障壁層)可以利用在此敘述的氧化技術來曝露到氧或是臭氧以形成氧化110，該氧化110可作為一保護層。在某些實施例中，該頂端障壁層可以完全或是部分地氧化，以形成該保護層。相對於一利用例如是PECVD、ALD與類似者的沉積製程所沉積的保護層，一藉由氧化所形成的保護層可具有較少的缺陷(例如，較低的表面態、較低的電流崩潰、等等)。
圖12係概要地描繪根據各種的實施例的一種IC元件1200在一閘極端子(例如，閘極118)形成在一障壁層106之氧化的部分(例如，氧化110)上之後的橫截面圖。儘管該閘極118係被描繪為形成在被架構為相關圖6所敘述的氧化110上，但是在其它實施例中，該閘極118亦可類似地形成在被架構為相關圖5及圖7-11所敘述的氧化110上。該閘極118可包含一閘極電極118a以及一閘極介電質118b。
在某些實施例中，如同可見的，該閘極介電質118b可藉由在該氧化110上、以及在某些情形中在該障壁層106之露出的部分上沉積一介電材料來加以形成。該閘極介電質118b的材料例如可由矽氮化物(SiN)、矽氧化物(SiO2)、鋁氧化物(Al2O3)及/或鉿氧化物(HfO2)所構成。在其它實施例中，其它材料亦可被用來形成該閘極介電質118b。
在某些實施例中，該閘極介電質118b係利用該氧化110而在原位加以形成。例如，該閘極介電質118b可在一例如是ALD或PECVD 設備的用來實行該氧化製程以形成該氧化110之沉積工具中加以形成。在某些實施例中，如在此所述的，該基板102可被置放在一例如是ALD或PECVD設備的沉積工具中，並且該氧化製程可被用來藉由在受控制的溫度及壓力條件下施加氧(O2)及/或臭氧(O3)至該障壁層106以形成該氧化110。在該閘極介電質118b已經沉積在該氧化110上之前，該基板102可不從該沉積工具被移除。
在某些實施例中，該閘極介電質118b可以藉由利用受控制的溫度、壓力及時間以在該氧化上沉積材料層至一所要的厚度來加以形成。例如，該溫度可包含一從150℃到350℃的範圍，並且在某些實施例中可以是約250℃。該壓力及時間可包含習知用於沉積一閘極介電材料的範圍。
該閘極電極118a可藉由沉積一導電材料到該閘極介電質118b之上來加以形成。該導電材料可藉由任何適當的沉積製程來加以沉積，其包含例如是蒸鍍、原子層沉積(ALD)及/或化學氣相沉積(CVD)。
圖13是根據各種的實施例的一種用於製造一IC元件之方法1300的流程圖。該方法1300可以與相關圖1-12所敘述的技術及架構相稱。
在1302之處，該方法1300係包含在一基板(例如，圖1的基板102)上形成一緩衝層(例如，圖1的緩衝層104)。形成該緩衝層可包含在該基板上磊晶沉積一緩衝層材料。在某些實施例中，該緩衝層可以是由多個層所構成。
在1304之處，該方法1300可進一步包含在該緩衝層(例如，圖1的緩衝層104)上形成一障壁層(例如，圖1的障壁層106)。形成該障壁 層可包含在該緩衝層上磊晶沉積一障壁層材料。在某些實施例中，該障壁層可以是由多個層(例如，圖2的第一障壁層107以及圖2第二的障壁層108)所構成。在其它實施例中，該障壁層可藉由沉積單一層的材料來加以形成。
在1306之處，該方法1300可進一步包含形成一源極(例如，圖1的源極112)與汲極(例如，圖1的汲極114)。在某些實施例中，該源極與汲極可以和該障壁層耦接，並且可以延伸穿過該障壁層而到該緩衝層中。
在1308之處，該方法1300可進一步包含氧化該障壁層的至少一部分(例如，圖1的氧化110)。該障壁層可以在被用來沉積一閘極介電質之相同的設備中原位地加以氧化。該障壁層可以根據相關圖5-11所敘述的技術來加以氧化。
在1310之處，該方法1300可進一步包含在該障壁層之該氧化的部分上形成一閘極介電質(例如，圖1的閘極介電質118b)。該閘極介電質可在不從該被用來形成該氧化的設備移除該基板下加以形成，以便於減低在該IC元件的一通道介面處之缺陷。
在1312之處，該方法1300可進一步包含在該閘極介電質上形成一閘極電極。該閘極電極可藉由利用任何適當的技術以在該閘極介電質上沉積一導電材料來加以形成。
在1314之處，該方法1300可進一步包含在該閘極電極上形成一介電層(例如，圖1的介電層116及/或122)。該介電層可藉由任何適當的沉積製程來加以沉積。根據各種的實施例，該介電層可作為一用於該IC元件的保護層。在某些實施例中，一介電層可能並未內含在該IC元件之備妥用於銷售或使用的最終產品中。
在1316之處，該方法1300可進一步包含在該介電層上形成一場效電板。該場效電板可藉由利用任何適當的沉積技術以在該介電層上沉積一導電材料來加以形成。例如是微影的圖案化製程及/或蝕刻製程可被利用來選擇性地移除該沉積的導電材料的部分以形成該場效電板。其它適當的技術亦可被用在其它實施例中。
各種的操作係以一種最有助於理解所主張的標的之方式，依序被描述為多個離散的操作。然而，該說明的順序不應該被解釋成為意指這些操作一定是與順序相關的。尤其，這些操作可以不依呈現的順序來加以執行。所敘述的操作可以用一種和所敘述的實施例不同的順序來加以執行。在另外的實施例中，各種額外的操作可被執行，且/或所敘述的操作可被省略。
在此敘述的一種IC元件以及包含此種IC元件之裝置的實施例可被納入到各種其它的裝置及系統中。一種範例系統1400的方塊圖係被描繪在圖14中。如同所繪的，該系統1400係包含一功率放大器(PA)模組1402，其在某些實施例中可以是一射頻(RF)PA模組。如同所繪的，該系統1400可包含一和該功率放大器模組1402耦接的收發器1404。該功率放大器模組1402可包含一在此敘述的IC元件(例如，該IC元件100或是其它IC元件)。
該功率放大器模組1402可從該收發器1404接收一RF輸入信號RFin。該功率放大器模組1402可放大該RF輸入信號RFin，以提供RF輸出信號RFout。該RF輸入信號RFin以及該RF輸出信號RFout都可以是一在圖14中分別藉由Tx-RFin以及Tx-RFout所表示之發送鏈路的部分。
該放大後的RF輸出信號RFout可被提供至一天線開關模組(ASM)1406，該ASM 1406係經由一天線結構1408來完成該RF輸出信號RFout的空中(OTA)發送。該ASM 1406亦可以經由該天線結構1408來接收RF信號，並且將該接收到的RF信號Rx沿著一接收鏈路耦接至該收發器1404。
在各種的實施例中，該天線結構1408可包含一或多個方向性及/或全向的天線，其包含例如是一雙極天線、一單極天線、一貼片天線、一環形天線、一微帶天線或是任何其它適合用於RF信號的OTA發送/接收的天線類型。
該系統1400可以是任何包含功率放大的系統。該IC元件(例如，IC元件100)可提供一用於電力開關的應用之有效的開關裝置，該些電力開關的應用包含電力調節應用，例如是交流(AC)-直流(DC)轉換器、DC-DC轉換器、DC-AC轉換器與類似者。在各種的實施例中，該系統1400可以是特別有用於高射頻功率及頻率之功率放大。例如，該系統1400可適合用於地面及衛星通訊、雷達系統以及可能在各種的產業及醫療的應用中的任一個或是多個。更明確地說，在各種的實施例中，該系統1400可以是一雷達裝置、一衛星通訊裝置、一行動手機、一行動電話基地台、一廣播收音機或是一電視放大器系統中之一所選者。
儘管某些實施例已經為了說明之目的而在此加以描繪及敘述，但是推算能達成相同目的之廣泛而多樣的替代及/或等同的實施例或實施方式可在不脫離本揭露內容的範疇下替換所展示及敘述的實施例。此申請案係欲涵蓋在此論述的實施例之任何調整或變化。因此，明白想要的是 在此敘述的實施例只受到申請專利範圍及其等同項之限制。
100‧‧‧IC元件
101‧‧‧層的堆疊/堆疊
102‧‧‧基板
104‧‧‧緩衝層
106‧‧‧障壁層
110‧‧‧障壁氧化/氧化
112‧‧‧源極端子/源極
114‧‧‧汲極端子/汲極
116‧‧‧介電層
118‧‧‧閘極端子/閘極
118a‧‧‧閘極電極
118b‧‧‧閘極介電質
122‧‧‧介電層
124‧‧‧場效電板
126‧‧‧導電材料

Claims (29)

  1. 一種裝置，其係包括：設置在一基板上的一緩衝層，該緩衝層係包含鎵(Ga)及氮(N)；設置在該緩衝層上的一障壁層，該障壁層係包含鋁(Al)及氮(N)，其中該障壁層係包含一氧化的部分；設置在該障壁層之該氧化的部分上的一閘極介電質；以及設置在該閘極介電質上的一閘極電極，其中該障壁層之該氧化的部分係被設置在介於該閘極電極以及該緩衝層之間的一閘極區域中。
  2. 如申請專利範圍第1項之裝置，其中該障壁層之該氧化的部分係包含鋁氧化物(Al2O3)。
  3. 如申請專利範圍第1項之裝置，其中該障壁層係由多個層所構成，該些層係包含和該緩衝層磊晶耦接的一第一層以及和該第一層磊晶耦接的一第二層。
  4. 如申請專利範圍第3項之裝置，其中：該第一層係包含氮化鋁(AlN)；該第二層係包含氮化銦鋁(InAlN)、氮化鋁鎵(AlGaN)或是氮化銦鎵鋁(InGaAlN)；以及該障壁層之該氧化的部分係包含該第一層的材料以及該第二層的材料。
  5. 如申請專利範圍第3項之裝置，其中：該第一層係包含一相對於該第二層之較高的鋁含量；該第一層是用於移除該第二層的材料之一蝕刻製程的一蝕刻停止層； 以及該障壁層之該氧化的部分係包含該第一層的一區段。
  6. 如申請專利範圍第3項之裝置，其中：該第一層係包含一相對於該第二層之較低的鋁含量；該第一層是一用於一形成該障壁層之該氧化的部分之氧化製程的氧化停止層；以及該障壁層之該氧化的部分係包含該第二層的一區段。
  7. 如申請專利範圍第6項之裝置，其中：該第二層係完全氧化以形成一保護層。
  8. 如申請專利範圍第1項之裝置，其中該障壁層係由一單一層所構成。
  9. 如申請專利範圍第1項之裝置，其中該障壁層之該氧化的部分以及該閘極介電質係在一被用來沉積該閘極介電質的材料之製造設備中原位地加以形成。
  10. 如申請專利範圍第1項之裝置，其中：該障壁層係具有在10埃到200埃的範圍中之一厚度。
  11. 如申請專利範圍第1項之裝置，其中：該障壁層係具有一第一帶隙能量；以及該緩衝層係具有小於該第一帶隙能量的一第二帶隙能量。
  12. 如申請專利範圍第1項之裝置，其進一步包括：和該障壁層耦接的一源極；以及和該障壁層耦接的一汲極，其中該源極與該汲極係延伸穿過該障壁層而到該緩衝層中。
  13. 如申請專利範圍第1項之裝置，其進一步包括：設置在該障壁層上的一介電材料。
  14. 如申請專利範圍第1項之裝置，其中：該閘極介電質係包含鉿氧化物(HfO2)或是鋁氧化物(Al2O3)；該閘極電極是一T形場效電板閘極的部分；以及該閘極電極係包含鎳(Ni)、鉑(Pt)、銥(Ir)、鉬(Mo)或金(Au)。
  15. 如申請專利範圍第1項之裝置，其進一步包括：該基板，該基板係包含矽(Si)、矽碳化物(SiC)、藍寶石(Al2O3)、氮化鎵(GaN)、或是氮化鋁(AlN)，其中該緩衝層係包含氮化鎵(GaN)。
  16. 如申請專利範圍第1項之裝置，其中該閘極電極係和該閘極介電質、該障壁層之該氧化的部分以及該緩衝層耦接，以形成一金屬-絕緣體-半導體(MIS)接面。
  17. 如申請專利範圍第10項之裝置，其中該閘極電極係被架構以控制一增強模式(E-模式)的高電子遷移率電晶體(HEMT)元件的開關。
  18. 一種方法，其係包括：在一基板上形成一緩衝層，該緩衝層係包含鎵(Ga)及氮(N)；在該緩衝層上形成一障壁層，該障壁層係包含鋁(Al)及氮(N)；以及在一薄膜的沉積室中氧化該障壁層的一部分，以提供用於一電晶體元件的閘極絕緣。
  19. 如申請專利範圍第18項之方法，其中：氧化該障壁層的該部分係包含使得該障壁層暴露到在一個200℃到300℃的範圍中的溫度以及在一個50托耳到150托耳的範圍中的壓力下的一 包含氧的氣體。
  20. 如申請專利範圍第18項之方法，其進一步包括：在該障壁層之該氧化的部分上形成一閘極介電質，其中氧化該障壁層的該部分以及形成該閘極介電質是在相同的薄膜的沉積室中加以執行。
  21. 如申請專利範圍第20項之方法，其中氧化該部分以及形成該閘極介電質係在不從該薄膜的沉積室移除該基板下加以執行。
  22. 如申請專利範圍第20項之方法，其進一步包括：在該閘極介電質上形成一閘極電極，其中該障壁層之該氧化的部分係被設置在一介於該閘極電極以及該緩衝層之間的閘極區域中。
  23. 如申請專利範圍第20項之方法，其中形成該閘極介電質係包含利用原子層沉積(ALD)或是電漿強化的化學氣相沉積(PECVD)以沉積一閘極介電材料。
  24. 如申請專利範圍第18項之方法，其進一步包括：在氧化該部分之前移除該障壁層的材料以在該障壁層中形成一開口，其中氧化該障壁層的該部分係藉由氧化在該障壁層的該開口中的該障壁層的材料來加以執行。
  25. 如申請專利範圍第24項之方法，其進一步包括：在該障壁層上沉積一介電層；以及移除該介電層的材料以在該介電層中形成一開口，其中移除該障壁層的材料以在該障壁層中形成該開口係包含透過在該介電層中的該開口來移除該障壁層的材料。
  26. 如申請專利範圍第24項之方法，其中： 移除該障壁層的材料係利用一選擇性的蝕刻製程來加以執行；以及形成該障壁層係包含：在該緩衝層上磊晶沉積一第一層；以及在該第一層上磊晶沉積一第二層，其中該第一層係包含一相對於該第二層之較高的鋁含量，並且該第一層是用於該選擇性的蝕刻製程之一蝕刻停止層。
  27. 如申請專利範圍第18項之方法，其中：形成該緩衝層係包含在該基板上磊晶沉積一緩衝層材料；以及形成該障壁層係包含在該緩衝層上磊晶沉積一障壁層材料。
  28. 如申請專利範圍第18項之方法，其進一步包括：形成和該障壁層耦接的一源極與汲極，其中該源極與該汲極係延伸穿過該障壁層而到該緩衝層中。
  29. 如申請專利範圍第22項之方法，其中：該閘極電極係和該閘極介電質、該障壁層之該氧化的部分以及該緩衝層耦接以形成一金屬-絕緣體-半導體(MIS)接面；該電晶體元件是一增強模式(E-模式)的高電子遷移率電晶體(HEMT)元件；以及該閘極電極係被架構以控制該E-模式HEMT元件的開關。
TW102115811A 2012-05-30 2013-05-03 原位障壁氧化技術與架構 TW201401373A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/484,215 US20130320349A1 (en) 2012-05-30 2012-05-30 In-situ barrier oxidation techniques and configurations

Publications (1)

Publication Number Publication Date
TW201401373A true TW201401373A (zh) 2014-01-01

Family

ID=49579556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115811A TW201401373A (zh) 2012-05-30 2013-05-03 原位障壁氧化技術與架構

Country Status (4)

Country Link
US (1) US20130320349A1 (zh)
JP (1) JP2013251544A (zh)
DE (1) DE102013008456A1 (zh)
TW (1) TW201401373A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807183A (zh) * 2018-05-08 2018-11-13 西安电子科技大学 一种mos器件的制作方法及器件

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050740A1 (ja) * 2012-09-28 2014-04-03 シャープ株式会社 スイッチング素子
JP6245559B2 (ja) 2012-10-11 2017-12-13 ローム株式会社 窒化物半導体装置およびその製造方法
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
KR101923959B1 (ko) * 2012-12-11 2018-12-03 한국전자통신연구원 트랜지스터 및 그 제조 방법
US9373689B2 (en) * 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9793370B2 (en) * 2014-05-30 2017-10-17 Delta Electronics, Inc. Transistor with oxidized cap layer
JP2016051722A (ja) * 2014-08-28 2016-04-11 三菱電機株式会社 半導体装置の製造方法
KR101678874B1 (ko) * 2015-03-25 2016-11-23 경북대학교 산학협력단 반도체 소자 제조방법
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
JP6631160B2 (ja) 2015-10-29 2020-01-15 富士通株式会社 半導体装置、電源装置、高周波増幅器
KR102402771B1 (ko) * 2015-12-11 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6659488B2 (ja) * 2016-07-22 2020-03-04 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP2018056319A (ja) 2016-09-28 2018-04-05 富士通株式会社 半導体装置、半導体装置の製造方法、電源装置及び増幅器
CN106876443A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
TWI677092B (zh) * 2017-12-20 2019-11-11 新唐科技股份有限公司 半導體裝置及半導體結構
CN110034171B (zh) * 2018-01-11 2022-11-22 世界先进积体电路股份有限公司 高电子移动率晶体管
US10424659B1 (en) * 2018-05-08 2019-09-24 Vanguard International Semiconductor Corporation High electron mobility transistor
CN109755301B (zh) * 2019-01-15 2024-05-31 中山大学 一种高质量栅界面的GaN MISFET器件及其制备方法
WO2020217735A1 (ja) 2019-04-25 2020-10-29 ローム株式会社 窒化物半導体装置
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管
CN118099203A (zh) 2019-08-14 2024-05-28 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN110556423A (zh) * 2019-10-11 2019-12-10 中证博芯（重庆）半导体有限公司 一种新型mis-hemt器件结构及其制备方法
CN110718584B (zh) * 2019-10-17 2024-03-26 中证博芯（重庆）半导体有限公司 基于GaN或GaAs的MIS-HEMT器件及其制备方法
JP6872055B2 (ja) * 2020-04-07 2021-05-19 ローム株式会社 半導体装置
JP7038765B2 (ja) * 2020-07-22 2022-03-18 ローム株式会社 窒化物半導体装置
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods
WO2024026816A1 (en) * 2022-08-05 2024-02-08 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
EP4513540A1 (en) * 2023-08-21 2025-02-26 Epinovatech AB A semiconductor interconnected device and a method of producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法
DE112011105988B4 (de) * 2011-12-23 2020-08-06 Intel Corporation III-N-Materialstruktur für Gate-Aussparungstransistoren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807183A (zh) * 2018-05-08 2018-11-13 西安电子科技大学 一种mos器件的制作方法及器件
CN108807183B (zh) * 2018-05-08 2021-10-08 西安电子科技大学 一种mos器件的制作方法及器件

Also Published As

Publication number Publication date
DE102013008456A1 (de) 2013-12-05
JP2013251544A (ja) 2013-12-12
US20130320349A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
TWI610438B (zh) 積體電路裝置及製造其之方法
TW201401373A (zh) 原位障壁氧化技術與架構
US9054167B2 (en) High electron mobility transistor structure and method
US20130313561A1 (en) Group iii-nitride transistor with charge-inducing layer
US9111905B2 (en) High electron mobility transistor and method of forming the same
CN103022121B (zh) 半导体器件及其制造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
US20130099284A1 (en) Group iii-nitride metal-insulator-semiconductor heterostructure field-effect transistors
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
US10032875B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US9966445B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN103715249A (zh) 化合物半导体器件及其制造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
TWI605588B (zh) 具有包括基於氟或氯化合物的閘電介質之基於第三族氮化物的電晶體
JP2014072388A (ja) 化合物半導体装置及びその製造方法
US11127743B2 (en) Transistor, semiconductor device, electronic apparatus, and method for producing transistor
JP6729207B2 (ja) 半導体装置及び半導体装置の製造方法