TW201352094A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- TW201352094A TW201352094A TW102116722A TW102116722A TW201352094A TW 201352094 A TW201352094 A TW 201352094A TW 102116722 A TW102116722 A TW 102116722A TW 102116722 A TW102116722 A TW 102116722A TW 201352094 A TW201352094 A TW 201352094A
- Authority
- TW
- Taiwan
- Prior art keywords
- strip
- multilayer wiring
- transmission line
- wiring board
- shaped transmission
- Prior art date
Links
- 239000011162 core material Substances 0.000 claims abstract description 64
- 230000005540 biological transmission Effects 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 81
- 230000003746 surface roughness Effects 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 102
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 33
- 239000011889 copper foil Substances 0.000 description 30
- 239000011888 foil Substances 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 230000007797 corrosion Effects 0.000 description 16
- 238000005260 corrosion Methods 0.000 description 16
- 238000007747 plating Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000003825 pressing Methods 0.000 description 5
- 239000012779 reinforcing material Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003063 flame retardant Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- ZLBCIBZQSOEJSC-UHFFFAOYSA-N n-[2-(4-methylphenyl)propan-2-yl]-2-(propylamino)acetamide Chemical compound CCCNCC(=O)NC(C)(C)C1=CC=C(C)C=C1 ZLBCIBZQSOEJSC-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0723—Shielding provided by an inner layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
多層配線基板具有條帶構造，而該條帶構造具備：芯材，其在絕緣層的其中一面配置地線層配線圖案，並在另一面配置帶狀傳輸線之；配置於該芯材的帶狀傳輸線上之半固化片；以及配置於該半固化片上之地線層配線圖案。該多層配線基板中，芯材是由高頻率對應基材所形成，半固化片是由通用基材所形成。
Description
本發明關於一種多層配線基板，特別是關於能適用於高頻率的多層配線基板。
以往的多層配線基板，大多是以比1GHz低的運作頻率來使用。但是，近年來隨著利用電子機械處理的資料量增加，藉由系統的小型化與集積化而使得資料處理能力提升，進而發展資料處理速度的高速化(運作頻率的高頻率化)。隨著這樣的動向，電子機械中所使用的多層配線基板，則被期望是小型化、高密度配線、高多層化、及高頻率對應(低傳輸損失)。
特別是關於高頻率對應的部分，要求在1GHz以上(特別是1~3GHz左右)的運作頻率下的傳輸損失少。為了配合這樣的要求，用於多層配線基板的絕緣層的材料，是使用高頻率對應基材，但是，會有由於使用高頻率對應基材而引起成本高漲等的問題。
此處，在專利文獻1中揭示一種多層配線基板，該多層配線基板藉由在最外層使用高頻率對應基材的芯材，在內層使用通用基材，能以較低廉的價格來進行高頻率對應。
專利文獻1：日本特開平6-005998號公報
但是，高頻率對應基材，相較於通用基材，不僅成本較高，也有耐電解腐蝕性變差的傾向。因此，如同專利文獻1，在使用高頻率對應基材與通用基材的多層配線基板中，即使能抑制成本上揚，其耐電解腐蝕性仍有惡化的可能性。又，如專利文獻1所示，並不是只有將高頻率訊號線設在最外層的情況，有時也會有必須將高頻率訊號線設置在內層中的情況。
本發明之目的，在於提供一種多層配線基板，其在維持高頻率特性和耐電解腐蝕性下，價格相對低廉，且分層結構的自由度大。
關於本發明的多層配線基板，其具備：芯材，其具有絕緣層、配置在絕緣層的其中一面之第1地線層配線圖案、及配置在絕緣層的另一面之帶狀傳輸線；配置於芯材的帶狀傳輸線上之半固化片；以及配置於半固化片上之第2地線層配線圖案。該多層配線基板中，芯材的絕緣層是含有高頻率對應基材而構成，半固化片是含有通用基材而構成。
此處所使用的「高頻率」，意指運作頻率在1GHz以上的頻率，雖無限定，但特別是指1~3GHz左右的頻率數。
又，「低頻率」，意指運作頻率未滿1GHz的頻率。此外，以下亦同樣。
上述多層配線基板中，帶狀傳輸線的底面，亦可位於含有高頻率對應基材而構成的絕緣層側。
上述多層配線基板中，帶狀傳輸線朝向半固化片側，亦可呈凸起形狀。
上述多層配線基板中，帶狀傳輸線的底面的表面粗糙度，可大於帶狀傳輸線的頂面的表面粗糙程度。
上述多層配線基板中，帶狀傳輸線的底面與絕緣層之間的接觸面積，亦可等同或大於帶狀傳輸線的頂面與半固化片之間的接觸面積。
上述多層配線基板中，芯材與半固化片的厚度比，可為在1比4~5比1之間的任意比值。又，上述多層配線基板中，帶狀傳輸線的線寬與厚度的比，可為在1比1~15比1之間的任意比值。
上述多層配線基板中，高頻率對應基材，可為相對介電常數未滿4.00且介電損失正切未滿0.0100的基材。又，上述多層配線基板中，通用基材，可為硬化後的相對介電常數為4.20以上且介電損失正切為0.0130以上的基材。
上述的多層配線基板，亦可進而具備貫穿芯材、半固化片及第2地線層配線圖案之通孔。
若依照本發明，可提供一種維持高頻率特性及耐電解腐蝕性，且價格相對低廉的多層配線基板。
1、21、101、201‧‧‧多層配線基板
2‧‧‧地線層配線圖案
3‧‧‧帶狀傳輸線，或是高頻率訊號線
4、104、204‧‧‧芯材
5、105、205‧‧‧半固化片
6‧‧‧條帶構造
7‧‧‧低頻率訊號線(連接盤圖案)
8‧‧‧金屬箔
9‧‧‧絕緣層
10‧‧‧金屬貼合積層板
11‧‧‧積層體
12‧‧‧貫通孔
13‧‧‧通孔鍍敷層
14‧‧‧通孔
15‧‧‧通孔連接盤
16‧‧‧微條帶構造
109、209‧‧‧銅箔貼合積層板
第1圖是表示本發明的多層配線基板的實施形態的一例的剖面的示意圖。
第2圖是表示本發明的多層配線基板的實施形態的一例的製造方法的剖面示意圖。
第3圖是表示本發明的多層配線基板的實施形態的一例的製造方法的剖面示意圖。
第4圖是表示本發明的多層配線基板的實施形態的一例的製造方法的剖面示意圖。
第5圖是表示本發明的多層配線基板的實施形態的其他例子的剖面的示意圖。
第6圖是表示比較例1的多層配線基板的剖面的示意圖。
第7圖是表示比較例2的多層配線基板的剖面的示意圖。
本發明的多層配線基板的實施形態的一例，如第1圖所示。本實施形態的多層配線基板1具有條帶(strip)構造6，而該條帶構造6具備：芯材4，其具有絕緣層9、配置在絕緣層9的其中一面之地線層配線圖案(ground pattern)2、及配置在絕緣層9的另一面之帶狀傳輸線(帶線)3；配置於該芯材4的帶狀傳輸線3上之半固化片5；以及配置於該半固化片5上之另一地線層配線圖案2。多層配線基板1中，芯材4的絕緣層9是由高頻率對應基材所形成，而半固化片5則是由通用基材所形成。
本實施形態的多層配線基板，雖然可全面使用於被要求高頻率特性、低價及耐電解腐蝕性的領域中，但是，若特別用於互補式金氧半導體影像感測器(CIS：CMOS Image Sensor、CMOS：Complementary Meta I-Oxide Semiconductor)的針測板(PRB，Probe Card：半導體檢查治具用的附探針基板)，或是電子檢查零件用的插座板等，因更能發揮功效，故為佳。本實施形態中，「高頻率特性」，是意指在1GHz以上的運作頻率狀態下，傳輸損失變低的特性，雖無限定，但特別是指在1GHz~3GHz左右的運作頻率下，傳輸損失變低的特性。因此，提昇高頻率特性，是指降低高頻率下的傳輸損失。
條帶構造，是指將帶狀傳輸線，隔著絕緣層，以地線層配線圖案由兩面夾住而成的配線構造。如第1圖所示，關於本發明的一實施形態的條帶構造6中，將地線層配線圖案2配置在絕緣層9的頂面或背面(表面或背面)的其中一面，並將帶狀傳輸線3配置在另一面，而在帶狀傳輸線3上則隔著半固化片5，再配置了另一個地線層配線圖案2。此外，本實施形態中，如第1圖所示，位於最下方的條帶構造6的地線層配線圖案2之下，是隔著絕緣層9，配置了作為導體圖案的低頻率訊號線7，來構成微條帶構造16。作為該微條帶構造16的導體圖案，可配置帶狀傳輸線3或是高頻率信號傳輸線3，來取代低頻率訊號線7。此處，微型條帶構造16，是指只在帶狀傳輸線3的其中一面，隔著絕緣層9，配置地線層配線圖案2而成的配線構造。
芯材，是指將在絕緣層的雙面上貼合金屬箔而成的金屬箔貼合積層板，作為起始材料(starting material)來形成，並藉由將金屬箔或鍍敷層等形成配線圖案，在絕緣層的其中一面形成地線層配線圖案，而在另一面形成帶狀傳輸線之物。形成芯材之金屬箔貼合積層板的絕緣層，是使用高頻率對應基材，就金屬箔來說，則使用能降低與絕緣層接著的無澤面(Matte Surface)的表面粗糙度之物等。就金屬箔來說，雖可使用在一般的多層配線基板製造所使用的銅箔、鋁箔，或是鎳箔等，但以容易取得及加工的觀點來看，較佳是銅箔。又，同樣的理由下，作為金屬箔貼合積層板，較佳的是銅箔貼合積層板。
基材，是指用來形成絕緣層的材料，是將絕緣樹脂浸入補強材料中並使該絕緣樹脂硬化而成者，又，可舉出將不含補強材料之絕緣樹脂進行硬化而成者。又，高頻率對應基材，是指相對介電常數未滿4.00，且介電損失正切未滿0.0100的基材，但就容易取得的觀點來看，期望能是相對介電常數為3.30~3.90，且介電損失正切(dielectric loss tangent)為0.0020~0.0070的基材，而以高頻率特性更加優異的觀點來看，期望能是相對介電常數為3.30~3.50，且介電損失正切為0.0020~0.0030的基材。此處，相對介電常數及介電損失正切的數值，皆是藉由使用三板帶狀傳輸線共振器(Triplate stripline resonator)的方法，所測定出於1GHz狀態下的數值，以下亦同。作為高頻率對應基材，可使用將絕緣樹脂浸入作為補強材料的玻璃纖維，再使該絕緣樹脂半硬化而成的
GFA-2、HE679G、FX-2、FX-3、LX-67Y、LZ-71G(皆為日立化成股份有限公司製，商品名)、MEGTRON4、MEGTRON6(皆為Panasonic股份有限公司製，商品名)、N4000-13、N4000-13S1(皆為PARK ELECTROCHEMICAL股份有限公司製，商品名)等。又，作為使用該高頻率對應基材與金屬箔而成的金屬貼合積層板，可使用MCL-FX-2、MCL-LX-67Y、MCL-LZ-71G(皆為日立化成股份有限公司製，商品名，「MCL」為註冊商標)、MEGTRON4、MEGTRON6(皆為Panasonic股份有限公司製，商品名)、N4000-13、N4000-13S1(皆為PARK ELECTROCHEMICAL股份有限公司製，商品名)等。地線層配線圖案及帶狀傳輸線的圖案形成，可藉由減去法等來進行。
半固化片，是指將絕緣樹脂浸入補強材料，並處於半硬化狀態的片狀物；又，是指使用該半硬化狀態的片狀物，藉由加熱加壓造成的積層一體化等所硬化形成的絕緣層。本實施形態所使用的半固化片，是藉由通用基材所形成。通用基材，是指硬化後的相對介電常數是4.20以上，且介電損失正切是0.0130以上的基材。作為通用基材的補強材料，可使用紙、或是使用玻璃纖維或醯胺纖維等的織布或是不織布。又，作為絕緣樹脂，可使用環氧樹脂、聚醯亞胺樹脂、或是酚醛樹脂等的熱硬化性樹脂。作為這樣的通用基材，例如，就環氧樹脂類來說，可舉出如，FR-4材(Flame Retardant Type 4)、或是FR-5材(Flame Retardant Type)，就聚醯亞胺類來說，可舉例如GPY材。又，就作為玻璃環氧多層材料(ANSI FR-4等級品)來販售的環氧類通用基材來說，可舉例如GEA-679、
GEA-67、E-67、E-679、E-679F、BE-67G，或是E-75G(皆為日立化成股份有限公司製，商品名)。又，就作為聚醯亞胺多層材料(ANSI GPY等級品)來販售的聚醯亞胺通用基材來說，可舉例如I-671(日立化成股份有限公司製，商品名)等。
地線層配線圖案，是指一種導體圖案，可使適性且安定的帶狀傳輸線的特性阻抗值實現，又具有低雜訊化作用。一般來說，地線層配線圖案是由立體狀的圖案所形成，並隔著絕緣層，將帶狀傳輸線以由上下兩側包夾的方式配置而成。本實施形態中，如第1圖所示，地線層配線圖案2、2，是藉由半固化片(絕緣層)5及絕緣層9(或是基材9)，將帶狀傳輸線3以由上下兩側包夾的方式配置而成。
帶狀傳輸線，是指於高頻率下傳遞運作訊號之導體圖案，亦可稱為高頻率訊號線。又，帶狀傳輸線，於條帶構造中，是配置在被地線層配線圖案所包夾的絕緣層的內部。於本實施形態中，如第1圖所示，於條帶構造6中，帶狀傳輸線是配置於地線層配線圖案2所包夾的半固化片(絕緣層)5及絕緣層9(或是基材9)之間，亦即配置於絕緣層的內部。
本實施形態中，如上所述，芯材是藉由高頻率對應基材所形成，半固化片是由通用基材所形成。構成芯材之金屬箔，是將金屬箔的無澤面向著芯材的絕緣層側而被積層，因此，將金屬箔或是鍍敷層形成圖案，且所形成的剖面是大約四角形的帶狀傳輸線，其底面亦即金屬箔的無澤面，是被配置於芯材的絕緣層側。無澤面，是指相較於為相反面的光澤面(Shiny Surface)，凹凸程度大的那一側的面。因此，由於
芯材是藉由高頻率對應基材所形成的緣故，較會影響高頻率特性的帶狀傳輸線的底面，亦即凹凸較大且傳送路徑較長的那一面，則配置於為高頻率對應基材的芯材側。又，由於帶狀傳輸線上所配置的半固化片是藉由通用基材所形成的緣故，對高頻率特性的影響小的帶狀傳輸線的頂面的那一側(表面側亦即金屬箔的光澤面那一側)，則是由相較於高頻率對應基材價格低廉的通用基材而成。此外，這邊所稱的「頂面(表面)」是指，與芯材的絕緣層側上所配置的底面對向的一側的那一面，但不包含側面。通用基材，相較於高頻率對應基材，即使基材較薄，但相對於帶狀傳輸線等的導體圖案的埋入性良好，而使得耐電解腐蝕性亦優異。因此，由於芯材是藉由高頻率對應基材所形成，半固化片是藉由通用基材所形成的緣故，可提供一種維持高頻率特性與耐電解腐蝕性且能夠抑制成本之多層配線基板。進而，因為帶狀傳輸線上配置著通用基材的半固化片，可將高頻率訊號線設置於內層。因此，可擴大作為多層配線基板的分層結構的自由度。
又，上述的多層配線基板中，條帶構造的帶狀傳輸線的底面，是位於高周波對應基材側。帶狀傳輸線的底面，是指帶狀傳輸線的絕緣層側(芯材)的那一面。構成芯材之金屬箔，是將金屬箔的無澤面向著芯材的絕緣層側而被積層，因此，將金屬箔或是鍍敷層形成圖案而形成的帶狀傳輸線，其底面亦即金屬箔的無澤面，是被配置於芯材的絕緣層側。因此，較會影響高頻率特性的帶狀傳輸線的底面亦即凹凸(表面粗糙度)大且傳送路徑長的面，則是配置於高頻率對應基
材的芯材側，而能改善高頻率特性。
帶狀傳輸線，期望是能在半固化片側呈現凸起形狀。藉此，使用作為芯材之高頻率對應基材，只需將積層於絕緣層的雙面之金屬箔或是鍍敷層，藉由減去法來形成圖案，就可容易地形成高頻率特性優異的帶狀傳輸線。又，芯材的金屬箔，因為是將無澤面向著絕緣層側來配置，帶狀傳輸線的底面(金屬箔的無澤面)，必然是變成位於芯材的絕緣層側(高頻率對應基材側)。
帶狀傳輸線的底面的表面粗糙度，期望能比帶狀傳輸線的頂面的表面粗糙度大。藉此，可使帶狀傳輸線的底面與高頻率對應基材也就是芯材的絕緣層之間的接觸面積，大於帶狀傳輸線的頂面(表面)與通用基材也就是半固化片之間的接觸面積，因此，帶狀傳輸線的高頻率特性會更受到高頻率基材也就是芯材的影響，而可改善多層配線基板的高頻率特性。此外，「表面粗糙度」，是指使用以日本工業標準JIS(Japanese Industrial Standards)B 0601-1998所規定的十點平均粗糙度Rz來表示的粗糙度。作為芯材，使用高頻率對應基材之銅箔貼合積層板時，一般來說，銅箔的無澤面是配置在芯材側。因此，藉由使用銅箔來形成配線圖案，並藉此形成帶狀傳輸線時，帶狀傳輸線的底面的表面粗糙度，一般是銅箔的無澤面的表面粗糙度(厚度為12~70μm的標準箔，就Rz來說，為6.5~23μm)。又，帶狀傳輸線的頂面的表面粗糙度，雖然是銅箔的光澤面的表面粗糙度(厚度為12~70μm的標準箔，就Rz來說，為1.0~2.3μm)，但一般來說，為了
增加與半固化片的黏著強度，會進行藉由氧化銅處理或是蝕刻等所實行的表面粗化處理。因此，帶狀傳輸線的頂面(表面)及側面的表面粗糙度，就Rz來說，一般是2~4μm。
帶狀傳輸線的底面與芯材的絕緣層之間的接觸面積，期望是能夠相同或是大於帶狀傳輸線的頂面與半固化片之間的接觸面積。藉此，帶狀傳輸線的高頻率特性，會更受到高頻率基材也就是芯材的影響，因此，可改善多層配線基板的高頻率特性。
芯材與半固化片的厚度的比，期望為1：4~5：1(1比4~5比1)之間的任一者。多層配線基板中，除去金屬箔之芯材的厚度是0.06~0.3mm，將金屬箔或鍍敷層形成配線圖案而形成的帶狀傳輸線的厚度多為3~30μm，因此，若藉由積層一體化等而硬化形成後的半固化片的厚度是0.06~0.24mm，則藉由半固化片，會充分地使帶狀傳輸線埋入，而變得能確保耐電解腐蝕性。
帶狀傳輸線的線寬與厚度的比，期望是1：1~15：1(1比1~15比1)之間的任一者。多層配線基板中，若考慮到半固化片的埋入性，帶狀傳輸線的厚度多為3~30μm，因此，若線寬是30~500μm，則藉由減去法來形成配線圖案會變得容易。藉此，帶狀傳輸線的剖面形狀，因為不會變成比正方形更縱長(狹長)，則藉由半固化片，會充分地使帶狀傳輸線埋入，而變得能確保耐電解腐蝕性。
繼而，說明本發明的多層配線基板的實施形態的一例的製造方法。
首先，如第2圖(a)所示，準備一金屬貼合積層板10，其於絕緣層9也就是高頻率對應基材的雙面上積層金屬箔8。接著，如第2圖(b)所示，將該金屬貼合積層板10的金屬箔8形成配線圖案，而在絕緣層9的其中一面上形成地線層配線圖案2，並在另一面上形成帶狀傳輸線3或是低頻率訊號線7，來製作出芯材4。芯材4亦可依照需要，藉由通孔(未圖示)來形成層間連接。這種情況下，因為通孔內及表面的金屬箔8上形成有鍍敷層，所以圖案形成是針對鍍敷層與金屬箔8來進行。
繼而，如第3圖所示，以絕緣層9從兩側包夾由高頻率對應基材所形成的芯材4的方式，將芯材4與由通用基材所形成的半固化片5交互配置，並在半固化片5的外側，配置銅箔8。此時，代替銅箔8，亦可配置其他的芯材4、或是多層配線基板1。這樣地配置各個構件後，經由加熱加壓壓製等方式使其一體成形，得到如第4圖所示的積層體11。依照需要，亦可藉由貫通孔而成的通孔、或是藉由非貫通孔而成介層孔(via hole)來形成層間連接。這種情況下，在通孔或是介層孔的孔內及表面的金屬箔8上形成鍍敷層(未圖示)。又，依照需要，針對金屬箔8或是鍍敷層，以減去法來進行圖案形成。進而，可依照需要，形成阻焊劑、符號標記、或是保護鍍敷層(鎳-金鍍敷等)。藉由以上所述，可製作出如第1圖所示的多層配線基板1。
此處，本發明的多層配線基板的實施形態的其他例子，如第5圖所示。關於本實施形態的其他例子的多層配線
基板21，具有一條帶構造6，該條帶構造6具備芯材4，其具有絕緣層9、配置在絕緣層9的其中一面之地線層配線圖案(ground pattern)2、及設置在絕緣層9的另一面之帶狀傳輸線(帶線)3；配置於該芯材4的帶狀傳輸線3上之半固化片5；以及配置於該半固化片5上之另一地線層配線圖案2。該多層配線基板21中，芯材的絕緣層9是由高頻率對應基材所形成，半固化片5是由通用基材所形成。又，貫穿多層配線基板21的貫通孔12內，藉由形成通孔鍍敷層13，而形成通孔14。最外層上，配置與通孔14連接之通孔連接盤(through hole land)15、以及配置與該通孔連接盤15連接之低頻率訊號線7或是連接盤圖案(footprint)7。內層中，配置帶狀傳輸線3或是高頻率訊號線3、或是低頻率訊號線7，藉由連接通孔連接盤15與通孔鍍敷層13，而與通孔14作電連接。此外，本實施形態中，作為微條帶構造16的導體圖案，雖然配置了低頻率訊號線7，但亦可配置帶狀傳輸線3或是高頻率訊號線3來代替低頻率訊號線7。
如此一來，藉由在最外層配置低頻率訊號線7，並在內層配置帶狀傳輸線3或是高頻率訊號線3、亦或是低頻率訊號線7，可使得多層配線基板21中，控制阻抗變得容易，且更易於維持高頻率特性。也就是說，若形成貫穿多層配線基板21之通孔14，由於最外層的銅箔8上形成通孔鍍敷層13，所以，藉由蝕刻等形成圖案時的導體厚度，相較於只有銅箔8的情況，不僅是較厚，不規則度也大。因此，對於控制阻抗來說，具有深刻影響的線寬，有精密度下降的傾向。
另一方面，在內層，因為只需要對銅箔形成配線圖案，因此相較於最外層，導電體的厚度較薄，而且厚度的精密度也優異。因此，多層配線基板21中，可提升對於控制阻抗具有深刻影響的線寬的精密度。所以，變得更容易維持高頻率特性。
以下，舉出實施例來更具體說明本發明，但本發明並不限於以下的實施例。
首先，如第2圖(a)所示，準備MCL-FX-2(日立化成股份有限公司製，商品名，板厚度是0.1mm，「MCL」為登錄商標)作為使用高頻率對應基材之雙面銅箔貼合積層板10。該雙面銅箔貼合積層板10，作為銅箔，是使用厚度為18μm的一般銅箔(無澤面的表面粗糙度，以Rz來說為7~11μm，光澤面以Rz來說為1.0~2.3μm)，且銅箔的無澤面是向著絕緣層側而被積層而成。繼而，如第2圖(b)所示，將該雙面銅箔貼合積層板10的銅箔(厚度為18μm)，使用減去法來形成配線圖案，藉由在一面形成地線層圖案2，並在另一面上形成帶狀傳輸線3所構成的高頻率訊號線(線寬100μm，線長125mm)，以及形成用於評價耐電解腐蝕特性的梳形圖案(線寬90μm，線間隙90μm，未圖示)，來製作芯材4。
繼而，該芯材4的地線層配線圖案2、帶狀傳輸線3、以及耐電解腐蝕特性評價用的梳形圖案的各個圖案表面(銅箔的光澤面)上，進行用來增加與半固化片之間的黏著強度的粗糙化處理。粗糙化處理，是使用MB100(麥德美股份有限公司製，商品名)，以蝕刻量2μm的條件來進行處理。含有此時
的帶狀傳輸線3的圖案的表面粗糙度，以Rz來說，是2~4μm。
繼而，如第3圖所示，準備4片GEA-679(日立化成股份有限公司製，商品名，厚度0.06mm)，來作為通用基材的半固化片5。以將3片芯材個別地由兩側包夾的方式，將一片芯材4與一片半固化片5交互配置，進而，再配置導體圖案形成用的銅箔8(厚度18μm)，該銅箔8成為多層配線基板的最外層。之後，以190℃、2小時的條件，藉由加熱加壓壓製來使其一體成形，得到如第4圖所示的積層體11。
繼而，對第4圖的積層體11，如第5圖所示，以與內層所配置的芯材4的帶狀傳輸線3及梳形圖案(圖中無標示)作電連接的方式，來設置通孔用的貫通孔12，之後，在該貫通孔12與銅箔8上，鍍敷形成通孔鍍敷層13(厚度為30μm的電鍍銅)，來形成通孔14。之後，將具備銅箔8與鍍銅之導電體，使用減去法來形成配線圖案，如第5圖所示，可得到一種多層配線基板21，其在最外層上形成用來測定高頻率特性及耐電解腐蝕特性的連接盤圖案7、以及通孔連接盤15。
繼而，如第6圖所示，準備MCL-E679(日立化成股份有限公司製，商品名，板厚度0.1mm，「MCL」為登錄商標)，作為使用通用基材之雙面銅箔貼合積層板109，以與實施例相同的方式，來製作芯材104。繼而，準備GFA-2(日立化成股份有限公司製，商品名，厚度0.06mm)，作為高頻率對應基材的半固化片105，以與實施例相同的方式，以將3片芯材個別
地由兩側包夾的方式，將一片芯材與一片半固化片交互配置，進而配置導體圖案形成用的銅箔8(厚度18μm)，該銅箔8成為多層配線基板的最外層，再以與實施例相同的方式，藉由加熱加壓壓製來使其一體成形，得到積層體。之後，以與實施例相同的方式，得到第6圖的多層配線基板101。
又，如第7圖所示，準備MCL-FX-2(日立化成股份有限公司製，商品名，積層板厚度0.1mm，「MCL」為登錄商標)，作為使用高頻率對應基材之雙面銅箔貼合積層板209，與實施例相同的方式，準備芯材204。繼而，準備GFA-2(日立化成股份有限公司製，商品名，厚度0.06mm)，作為高頻率對應基材的半固化片205，以與實施例相同的方式，以將3片芯材個別地由兩側包夾的方式，將一片芯材與一片半固化片交互配置，進而配置導體圖案形成用的銅箔8(厚度18μm)，該銅箔8成為多層配線基板的最外層，再以與實施例相同方式，藉由加熱加壓壓製來使其一體成形，得到積層體。之後，以與實施例相同的方式，得到第7圖的多層配線基板201。
對實施例及比較例1、2的多層配線基板的帶狀傳輸線，使用網路分析儀(Network Analyzer，安捷倫股份有限公司製，商品名)，來求得各個芯材的帶狀傳輸線的傳輸損失。
進而，對實施例及比較例1、2的多層配線基板的梳形圖案(耐電解腐蝕性評價圖案)，於溫度85℃、相對溼度85%的恆溫恆濕槽內，施加100V的直流電壓，藉由測定500小時後的絕緣電阻，來對耐電解腐蝕特性進行評價。
表1中，表示關於實施例及比較例1、2的多層配線基板的帶狀傳輸線，在1~3GHz的頻率(Frequency)下的傳輸損失的測定結果。實施例的帶狀傳輸線的傳輸損失(Transmission loss)，低於比較例1的帶狀傳輸線的傳輸損失，並顯示出良好的高頻率特性。又，實施例的帶狀傳輸線的傳輸損失，相較於比較例2的帶狀傳輸線，實施例的傳輸損失是稍微劣等的程度，另一方面，實施例的多層配線基板的製作成本，相較於比較例2，能夠大幅度地降低成本，而可得到成本績效優異的結果。
表2中，表示對於實施例及比較例1、2的多層配線基板的耐電解腐蝕性評價圖案，於溫度85℃、相對溼度85%的恆溫恆濕槽內，施加100V的電壓，測定500小時後的絕緣電阻的結果。此外，絕緣電阻測定，是使用Ultra Megohmmeter SM-8220(東亞DKK股份有限公司製，商品名)，施加電壓為100V，施加時間為60秒。又，不論是實施例、比較例1、2，所測定的耐電解腐蝕性評價圖案的N數皆為5，並皆有表示最大值、最小值、平均值。其結果，相較於比較例1、2，實施例中的500小時處理後的絕緣電阻的變化率(下降率)，有顯
著地小且劣化程度少的傾向。
本發明，可適用於多層配線基板，特別是適用於使用高頻率用途的多層配線基板。
1‧‧‧多層配線基板
2‧‧‧地線層配線圖案
3‧‧‧帶狀傳輸線或高頻率訊號線
4‧‧‧芯材
5‧‧‧半固化片
6‧‧‧條帶構造
7‧‧‧低頻率訊號線
9‧‧‧絕緣層
16‧‧‧微條帶構造
Claims (10)
- 一種多層配線基板，其具備：芯材，其具有絕緣層、配置在前述絕緣層的其中一面之第1地線層配線圖案、及配置在前述絕緣層的另一面之帶狀傳輸線；配置於前述芯材的前述帶狀傳輸線上之半固化片；以及配置於前述半固化片上之第2地線層配線圖案；其中，前述芯材的前述絕緣層是含有高頻率對應基材而構成，前述半固化片是含有通用基材而構成。
- 如請求項1所述之多層配線基板，其中，前述帶狀傳輸線的底面，是位於含有高頻率對應基材而構成的前述絕緣層側。
- 如請求項1或2所述之多層配線基板，其中，前述帶狀傳輸線朝向前述半固化片側，呈凸起形狀。
- 如請求項1至3中的任一項所述之多層配線基板，其中，前述帶狀傳輸線的底面的表面粗糙度，大於前述帶狀傳輸線的頂面的表面粗糙度。
- 如請求項1至4中的任一項所述之多層配線基板，其中，前述帶狀傳輸線的底面與前述絕緣層之間的接觸面積，等同或大於前述帶狀傳輸線的頂面與前述半固化片之間的接觸面積
- 如請求項1至5中的任一項所述之多層配線基板，其中，前述芯材與前述半固化片的厚度比，是在1比4至5比1之間的任意比值。
- 如請求項1至6中的任一項所述之多層配線基板，其中，前述帶狀傳輸線的線寬與厚度之間的比，是在1比1至15比 1之間的任意比值。
- 如請求項1至7中的任一項所述之多層配線基板，其中，前述高頻率對應基材，是相對介電常數未滿4.00且介電損失正切未滿0.0100的基材。
- 如請求項1至8中的任一項所述之多層配線基板，其中，前述通用基材，是硬化後的相對介電常數為4.20以上且介電損失正切為0.0130以上的基材。
- 如請求項1至9中的任一項所述之多層配線基板，其中，進而具備貫穿前述芯材、前述半固化片及前述第2地線層配線圖案之通孔。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012108459 | 2012-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201352094A true TW201352094A (zh) | 2013-12-16 |
| TWI587758B TWI587758B (zh) | 2017-06-11 |
Family
ID=49550794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102116722A TWI587758B (zh) | 2012-05-10 | 2013-05-10 | Multilayer wiring board |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10085336B2 (zh) |
| JP (1) | JP2013254952A (zh) |
| KR (1) | KR102043733B1 (zh) |
| TW (1) | TWI587758B (zh) |
| WO (1) | WO2013168761A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107708287A (zh) * | 2016-08-08 | 2018-02-16 | 揖斐电株式会社 | 配线板及其制造方法 |
| CN110896584A (zh) * | 2018-09-12 | 2020-03-20 | 矽品精密工业股份有限公司 | 电子封装件 |
| CN113677519A (zh) * | 2019-05-09 | 2021-11-19 | 纳美仕有限公司 | 叠层体 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10356916B2 (en) * | 2015-06-29 | 2019-07-16 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board with inner layer and outer layers and method of manufacturing the same |
| JP2017020631A (ja) * | 2015-07-15 | 2017-01-26 | アズビル株式会社 | ポジショナ |
| US9707738B1 (en) * | 2016-01-14 | 2017-07-18 | Chang Chun Petrochemical Co., Ltd. | Copper foil and methods of use |
| KR102622767B1 (ko) * | 2016-02-11 | 2024-01-09 | 주식회사 기가레인 | 연성회로기판 |
| JP2019091767A (ja) * | 2017-11-13 | 2019-06-13 | 大日本印刷株式会社 | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 |
| US11523502B2 (en) | 2020-05-06 | 2022-12-06 | Veea Inc. | Method and procedure for miniaturing a multi-layer PCB |
| US12150237B2 (en) | 2020-05-06 | 2024-11-19 | Veea Inc. | Method and procedure for miniaturing a multi-layer PCB |
| KR20220040731A (ko) * | 2020-09-24 | 2022-03-31 | 삼성전기주식회사 | 인쇄회로기판 |
| CN113179578B (zh) * | 2021-04-26 | 2023-05-23 | Tcl通讯（宁波）有限公司 | 一种叠设的fpc板及手机 |
| CN116133291A (zh) * | 2023-03-22 | 2023-05-16 | 电子科技大学 | 高速高层厚铜混压板及其制备方法 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325094A (en) * | 1986-11-25 | 1994-06-28 | Chomerics, Inc. | Electromagnetic energy absorbing structure |
| JPH01139819A (ja) * | 1987-11-27 | 1989-06-01 | Nippon Carbon Co Ltd | セラミックス繊維およびその製造法 |
| US5928839A (en) * | 1992-05-15 | 1999-07-27 | Morton International, Inc. | Method of forming a multilayer printed circuit board and product thereof |
| JP3208737B2 (ja) | 1992-06-22 | 2001-09-17 | ソニー株式会社 | 多層プリント配線板及びその製造方法 |
| US5500555A (en) * | 1994-04-11 | 1996-03-19 | Lsi Logic Corporation | Multi-layer semiconductor package substrate with thermally-conductive prepeg layer |
| DE69740139D1 (de) * | 1996-12-19 | 2011-04-14 | Ibiden Co Ltd | Mehrlagige Leiterplatte |
| JP3926880B2 (ja) * | 1997-03-31 | 2007-06-06 | 富士通株式会社 | 多層プリント板 |
| US6204454B1 (en) * | 1997-12-27 | 2001-03-20 | Tdk Corporation | Wiring board and process for the production thereof |
| JP2002094195A (ja) * | 2000-09-12 | 2002-03-29 | Sony Corp | 信号配線基板及び信号配線基板の製造方法 |
| JP3649183B2 (ja) * | 2001-12-27 | 2005-05-18 | ソニー株式会社 | フィルタ回路装置及びその製造方法 |
| JP2003218272A (ja) * | 2002-01-25 | 2003-07-31 | Sony Corp | 高周波モジュール及びその製造方法 |
| US6812803B2 (en) * | 2002-02-05 | 2004-11-02 | Force10 Networks, Inc. | Passive transmission line equalization using circuit-board thru-holes |
| US6900708B2 (en) * | 2002-06-26 | 2005-05-31 | Georgia Tech Research Corporation | Integrated passive devices fabricated utilizing multi-layer, organic laminates |
| JP4576794B2 (ja) * | 2003-02-18 | 2010-11-10 | 日立化成工業株式会社 | 絶縁樹脂組成物及びその使用 |
| US7489914B2 (en) * | 2003-03-28 | 2009-02-10 | Georgia Tech Research Corporation | Multi-band RF transceiver with passive reuse in organic substrates |
| TWI226101B (en) * | 2003-06-19 | 2005-01-01 | Advanced Semiconductor Eng | Build-up manufacturing process of IC substrate with embedded parallel capacitor |
| TWI239603B (en) | 2003-09-12 | 2005-09-11 | Advanced Semiconductor Eng | Cavity down type semiconductor package |
| JP4325337B2 (ja) * | 2003-09-19 | 2009-09-02 | 日立化成工業株式会社 | 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板 |
| US7402758B2 (en) * | 2003-10-09 | 2008-07-22 | Qualcomm Incorporated | Telescoping blind via in three-layer core |
| WO2005084090A1 (en) * | 2004-02-23 | 2005-09-09 | Georgia Tech Research Corporation | Liquid crystalline polymer- and multilayer polymer-based passive signal processing components for rf/wireless multi-band applications |
| JP2006066563A (ja) * | 2004-08-26 | 2006-03-09 | Cmk Corp | マイクロストリップライン構造 |
| KR101105616B1 (ko) * | 2004-09-29 | 2012-01-18 | 고에키자이단호진 고쿠사이카가쿠 신고우자이단 | 칩 소자 |
| CN101390253B (zh) * | 2004-10-01 | 2013-02-27 | L.皮尔·德罗什蒙 | 陶瓷天线模块及其制造方法 |
| US7477118B2 (en) * | 2005-01-20 | 2009-01-13 | Kyocera Corporation | High frequency device mounting substrate and communications apparatus |
| JP2007096159A (ja) * | 2005-09-30 | 2007-04-12 | Alaxala Networks Corp | 多層プリント配線板 |
| JP4725582B2 (ja) * | 2005-10-27 | 2011-07-13 | 株式会社村田製作所 | 高周波モジュール |
| JP4824397B2 (ja) * | 2005-12-27 | 2011-11-30 | イビデン株式会社 | 多層プリント配線板 |
| JP2007234500A (ja) | 2006-03-03 | 2007-09-13 | Jst Mfg Co Ltd | 高速伝送用ｆｐｃ及びこのｆｐｃに接続されるプリント基板 |
| US20070222052A1 (en) * | 2006-03-24 | 2007-09-27 | Kyocera Corporation | Wiring structure, multilayer wiring board, and electronic device |
| US7439840B2 (en) * | 2006-06-27 | 2008-10-21 | Jacket Micro Devices, Inc. | Methods and apparatuses for high-performing multi-layer inductors |
| US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
| JP5104507B2 (ja) * | 2007-04-26 | 2012-12-19 | 日立化成工業株式会社 | セミｉｐｎ型複合体の熱硬化性樹脂を含有する樹脂ワニスの製造方法、並びにこれを用いたプリント配線板用樹脂ワニス、プリプレグ及び金属張積層板 |
| JP4943247B2 (ja) * | 2007-07-04 | 2012-05-30 | 日本メクトロン株式会社 | マイクロストリップライン構造およびその製造方法 |
| US20090015278A1 (en) * | 2007-07-12 | 2009-01-15 | Hien Dang | Apparatus to monitor substrate viability |
| US7741834B2 (en) * | 2007-08-07 | 2010-06-22 | International Business Machines Corporation | Method to monitor substrate viability by a sensor mounted to a substrate |
| US8168891B1 (en) * | 2007-10-26 | 2012-05-01 | Force10 Networks, Inc. | Differential trace profile for printed circuit boards |
| JP4613977B2 (ja) * | 2008-04-28 | 2011-01-19 | 日立化成工業株式会社 | 薄層石英ガラスクロスを含むプリプレグ、およびそれを用いた配線板 |
| JP2010212438A (ja) * | 2009-03-10 | 2010-09-24 | Sumitomo Bakelite Co Ltd | 回路基板 |
| CN102550140B (zh) * | 2009-10-01 | 2015-05-27 | 松下电器产业株式会社 | 组件及其制造方法 |
| CN102741352A (zh) * | 2010-01-28 | 2012-10-17 | 三井化学株式会社 | 金属树脂复合体 |
| JP2012009573A (ja) * | 2010-06-23 | 2012-01-12 | Sumitomo Bakelite Co Ltd | 回路基板 |
| JP5541122B2 (ja) * | 2010-11-30 | 2014-07-09 | 山一電機株式会社 | フレキシブル配線板 |
| JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| KR20130077537A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전기주식회사 | 회로기판 |
-
2013
- 2013-05-09 WO PCT/JP2013/063033 patent/WO2013168761A1/ja not_active Ceased
- 2013-05-09 KR KR1020147031223A patent/KR102043733B1/ko not_active Expired - Fee Related
- 2013-05-09 US US14/399,535 patent/US10085336B2/en active Active
- 2013-05-10 JP JP2013100152A patent/JP2013254952A/ja active Pending
- 2013-05-10 TW TW102116722A patent/TWI587758B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107708287A (zh) * | 2016-08-08 | 2018-02-16 | 揖斐电株式会社 | 配线板及其制造方法 |
| TWI659677B (zh) * | 2016-08-08 | 2019-05-11 | 揖斐電股份有限公司 | 佈線板及其製造方法 |
| CN110896584A (zh) * | 2018-09-12 | 2020-03-20 | 矽品精密工业股份有限公司 | 电子封装件 |
| CN113677519A (zh) * | 2019-05-09 | 2021-11-19 | 纳美仕有限公司 | 叠层体 |
| TWI882994B (zh) * | 2019-05-09 | 2025-05-11 | 日商納美仕有限公司 | 積層體及電子零件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102043733B1 (ko) | 2019-11-12 |
| TWI587758B (zh) | 2017-06-11 |
| WO2013168761A1 (ja) | 2013-11-14 |
| US20150136447A1 (en) | 2015-05-21 |
| JP2013254952A (ja) | 2013-12-19 |
| KR20150008090A (ko) | 2015-01-21 |
| US10085336B2 (en) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI587758B (zh) | Multilayer wiring board | |
| US8933556B2 (en) | Wiring board | |
| TWI526553B (zh) | Flexible laminates for flexible wiring | |
| TWI589196B (zh) | Multilayer printed circuit board with low warpage | |
| CN101483045B (zh) | 布线电路基板 | |
| US20140124124A1 (en) | Printed circuit board manufacturing method | |
| EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
| JP6226169B2 (ja) | 絶縁被覆ワイヤ及びマルチワイヤ配線板 | |
| EP2931008A1 (en) | Printed circuit board and manufacturing method therefor | |
| US20090038828A1 (en) | Flexible printed circuit board substrate and flexible printed circuit board fabricated using the same | |
| CN104349570A (zh) | 软硬结合电路板及制作方法 | |
| KR20090060958A (ko) | 표면 처리 동박 및 회로 기판 | |
| CN103796416A (zh) | 软硬结合电路板及其制作方法 | |
| WO2006080073A1 (ja) | 多層回路基板の製造方法、多層回路基板 | |
| CN100431395C (zh) | 生产用于挠性电路板的基底的方法 | |
| KR20150094625A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| US10123414B2 (en) | Multilayer circuit board using laser direct structuring additive | |
| TW200624000A (en) | Multilayer printed wiring board and method of manufacturing the same | |
| US9232630B1 (en) | Method of making an inlay PCB with embedded coin | |
| US20130220683A1 (en) | Printed circuit board and method for manufacturing printed circuit board | |
| KR101783144B1 (ko) | 다층 프린트 기판 제조 방법 | |
| CN107635349A (zh) | 电路板及终端设备 | |
| CN111465187A (zh) | 含有电阻层的覆铜板、印刷电路板及其制造方法 | |
| JPH02244786A (ja) | プリント回路用複合基板 | |
| JP2012207285A (ja) | 表面処理銅箔及びその製造方法、該表面処理銅箔を用いた銅張積層基板及びその製造方法、並びにプリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |