TW201320253A - 封裝結構及其製造方法 - Google Patents

Abstract

本發明係關於一種封裝結構及其製造方法。封裝結構包含一晶片、一基材及至少一黏合層。晶片具有至少一電極部；基材具有至少一線路部；至少一黏合層設置於至少一電極部及至少一線路部之間以形成電性連接。其中，黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，此負熱膨脹係數材料包含一金屬化合物材料，故晶片與基材黏合後便不致發生對位偏移。

Description

封裝結構及其製造方法

本發明關於一種封裝結構及製作該封裝結構之製造方法。更詳細而言，本發明關於一種包含負熱膨脹係數材料之封裝結構及製作該封裝結構之製造方法。

近年來，隨著半導體製程技術的不斷成熟與發展，各種高效能的電子產品不斷推陳出新，而電子產品中最重要的晶片，其品質及效能便受到業界的重視。一般而言，晶片封裝製程中，影響晶片功效者，莫過於黏晶（Die Bonding）。此製程係利用一黏合材料將晶片之電極或凸塊電性連接至佈設於基材上之線路，藉此可於晶片與基材上的外部電路之間傳輸電子訊號。習知黏合材料主要概分為兩大類，亦即有機高分子類的導電膠材（Conductive Adhesives）以及無機金屬類的合金銲料（solder）。

然而，當晶片與基材進行黏合時，不論是導電膠材或是合金銲料，這些黏合材料皆具有熱脹冷縮的性質，因此當溫度升高時，黏合材料的體積便會膨脹，使得黏合材料內部有孔洞的產生，使得黏合材料不但無法降低晶片與基材之間的間距以縮小封裝體積，而更可能因為孔洞的出現使間距擴大，進而造成黏晶時的對位偏差。再者，使用金屬銲料於黏晶製程時，由於合金達到熔融狀態時溫度較高，使得晶片與基板易因高溫造成內部損壞，且晶片與基板處於高溫狀態下會造成應力改變，而這樣的現象較不利於後續製程加工，因此需加以控制銲接溫度與銲接時間。

綜上所述，黏合材料如何避免因本身體積之熱漲冷縮而導致封裝結構之晶片與基材之間產生位置偏移，便為此業界亟需努力之目標。

本發明之目的在於提供一種封裝結構及製作此封裝結構之製造方法，由於此封裝結構採用負熱膨脹係數材料進行晶片與基材之電性連接，故可避免接合材料固化後，晶片與基材產生對位誤差而影響兩者間的訊號傳輸。

為達上述目的，本發明提供一種封裝結構，其包含一晶片、一基材及至少一黏合層。晶片具有至少一電極部；基材具有至少一線路部；至少一黏合層設置於至少一電極部及至少一線路部之間以形成電性連接。其中，黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，此負熱膨脹係數材料包含一金屬化合物材料，藉此避免使晶片與基材之間產生對位偏移，影響電性連接。

為達上述目的，本發明更提供前述封裝結構之製造方法，其包含：形成至少一電極部於一裸晶上，以構成一晶片；形成至少一線路部於一基板上，以構成一基材；於至少一電極部及至少一線路部之間設置至少一黏合層，以使晶片與基材電性連接，其中至少一黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，其包含一金屬化合物材料。

為讓上述目的、技術特徵及優點能更明顯易懂，下文係以較佳之實施例配合所附圖式進行詳細說明。

以下將透過實施方式來解釋本發明內容，本發明係關於一種封裝結構以及其製造方法。需說明者，在下述的實施例以及附圖中，關於實施方式之說明僅為闡釋本發明之目的，而非用以直接限制本發明，同時，以下實施例及圖式中，與本發明非直接相關之元件均已省略而未繪示；且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以限制實際比例。

請參閱第1圖，其為本發明之封裝結構1之ㄧ較佳實施例之示意圖。封裝結構1包含一晶片11、一基材13及一黏合層15，以下將依序說明各元件的技術內容。

於本實施例中，晶片11係為一發光二極體晶片，晶片11具有ㄧ第一電極111及一第二電極113，第一電極111及第二電極113分別形成於晶片11的ㄧ下表面115，於本實施例中，第一電極111及第二電極113具有不同的面積，且分別為陽極（或正極）及陰極（或負極）。此外，本發明之封裝結構並不限於發光二極體晶片封裝，亦可應用於其他晶片封裝中（如記憶體晶片Memory chip、微晶片Microchip、類比晶片Analogy chip以及邏輯晶片Logical chip等）；此外，電極數目並不以上述示例為限，且亦可改以凸塊的形式實施。

基材13的一上表面135具有電路佈局，其包含ㄧ第一線路部131及一第二線路部133，以分別對應至晶片11之第一電極111及第二電極113。更詳細而言，基材13之上表面135沿著一垂直方向堆疊設置晶片11，且基材13之面積大於晶片11之面積，使得晶片11可完全設置於基材13之上表面135的面積範圍內。基材13可為一電路板或一晶片等可傳導電能之元件，於本實施例中，第一線路部131及第二線路部133具有不同的面積。

黏合層15具有ㄧ第一黏合層151及一第二黏合層153，第一黏合層151設置於第一電極111及第一線路部131之間以形成電性連接，且第二黏合層153設置於第二電極113及第二線路部133之間以形成電性連接，使得晶片11可與基材13電性連接以相互傳遞訊號。

而本實施例中，第一黏合層151及第二黏合層153具有相異之熱膨脹係數，利用不同熱膨脹係數之材料特性，使第一黏合層151及第二黏合層153可分別調整具有不同面積之第一電極111及第二電極113與第一線路部131及第二線路部133之間的接合移位程度，使得晶片11可緊固地黏附於基材13，不易相對基材13移動。

本發明之第一黏合層151及第二黏合層153係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，更詳細的說，此負熱膨脹係數材料之工作溫度為－273℃至800℃。當將晶片11疊置於基材13上方之後，加熱第一黏合層151及第二黏合層153，使具有負熱膨脹性質的第一黏合層151及第二黏合層153之體積減少。

第一黏合層151及第二黏合層153所採用之負熱膨脹係數材料包含一金屬化合物材料，於本實施例中，金屬化合物材料包含（但不限於）鎢酸鋯（ZrW₂O₈）、鈦酸鉛（PbTiO₃）、鈦酸鋇（BaTiO₃）、釩酸鋯（ZrV₂O₇）、釩酸鉭（TaVO₅）、鋰鋁矽酸鹽（LiAlSiO₄, β-eucryptite）、碘化銀（AgI）或其組合。

除上所述之負熱膨脹係數材料，熟知本發明技術領域者亦可推及將前段所提之金屬化合物材料摻雜於玻璃陶瓷、樹脂、陶瓷或其組合中，形成本發明的另一實施態樣，同樣可藉由負熱膨脹係數材料本身之材料特性，以使經由被黏合層接合的晶片與基材不會因為高溫而有滑移錯位之問題。

更詳細的說，第一黏合層151及第二黏合層152係以印刷、電鍍、蒸鍍、濺鍍、化鍍、植球、凸塊或塗佈設置於第一線路部131與第一電極111之間及第二線路部133與第二電極113之間。

於本發明中，晶片之尺寸較佳為45mil×45mil，更詳細地說，45mil×45mil此尺寸主要係應用於高壓（High Voltage）LED晶片11，然而本發明並不僅限於此特定尺寸，熟知本發明技術領域者應可將晶片之長度（或寬度）推及於250μm至1500μm之範圍內，例如250μm×250μm、250μm×575μm、700μm×700μm、1000μm×1000μm及1125μm×1125μm等各種晶片尺寸。

本實施例之封裝結構1與習知的封裝結構相較下，黏合層會因應負熱膨脹係數材料之遇冷膨脹及遇熱收縮之一材料特性，當應用在特定溫度區間時，隨著溫度逐漸上升，負熱膨脹係數材料具有一往內收縮之趨勢，使得負熱膨脹係數材料之體積有些微縮小，並進一步縮小負熱膨脹係數材料內部之孔洞，將使晶片11與基材13之間的間距縮小，更可適度拉回黏晶時偏移的晶片，進一步彌補黏晶時所造成的對位偏差。

此外，由於本發明使用負熱膨脹係數材料作為黏合層15，因此可以避免習知的黏合材料在加熱膨脹的過程中，因體積膨脹過度而造成了第一黏合層151及第二黏合層152彼此接觸進而使得第一電極111、第二電極113、第一線路部131及第二線路部133導通的問題，藉此有效地提高習知發光二極體以覆晶封裝（Flip-Chip）進行封裝製程的良率。

再請參閱第2圖所示，其係為本發明之晶片封裝結構之製造方法之一流程圖。首先，如步驟201所示，形成ㄧ第一線路部及一第二線路部，以構成一基材，第一線路部及第二線路部分別形成於基材的ㄧ上表面，其中第一線路部及第二線路部係屬於基材上表面之電路佈局的一部分；接著如步驟202所示，於第一線路部上形成一第一黏合層，並於第二線路部上形成一第二黏合層，且第一黏合層及第二黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，更詳細地說，設置第一黏合層及第二黏合層之工作溫度為－273℃至800℃之間。其中，負熱膨脹係數材料包含一金屬化合物材料，且第一黏合層及第二黏合層更可具有相異之熱膨脹係數；如步驟203所示，形成ㄧ第一電極及一第二電極於一裸晶上，以構成一晶片，且第一電極及第二電極係分別形成於晶片的ㄧ下表面，其中第一電極及第二電極具有不同的面積；如步驟204所示，將晶片沿著一垂直方向堆疊設置於基材之上表面，其中晶片的第一電極與第一黏合層及基材的第一線路部垂直設置以形成電性連接，晶片的第二電極與第二黏合層及基材的第二線路部垂直設置以形電性連接，藉此可使晶片與基材電性連接，且基材之ㄧ面積係大於晶片之ㄧ面積，使得晶片可完全設置於基材之上表面的面積範圍內；藉由以上步驟即可製造出如上述較佳實施例所示之封裝結構（如第1圖所示）。

或者，如第3圖所示，為本發明之封裝結構之製造方法之另一流程圖。於此製造方法中，同樣如步驟301所示，形成ㄧ第一線路部及一第二線路部，以構成一基材。本實施例的封裝結構製造方法與前述封裝結構製造方法之差異在於：先如步驟302所示，形成ㄧ第一電極及一第二電極於一裸晶上，以構成一晶片，且第一電極及第二電極係分別形成於晶片的ㄧ下表面；接著如步驟303所示，於晶片之第一電極上形成一第一黏合層，並於晶片之第二電極上形成一第二黏合層，且第一黏合層及第二黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，再如步驟304所示，將晶片之第一電極與第二電極、第一黏合層及第二黏合層沿著一垂直方向堆疊設置於基材之上表面，其中第一線路部與第一黏合層及第一電極垂直設置以形成電性連接，第二線路部與第二黏合層及第二電極垂直設置以形電性連接，藉此可使晶片與基材電性連接；藉由以上步驟亦可製造出如上述較佳實施例所示之封裝結構（如第1圖所示）。

除第2圖及第3圖所示之流程外，熟知本領域技術者，亦可分別進行構成基材及構成晶片之步驟，藉以縮短整體製程時間。

於上述各實施例中，金屬化合物材料包含鎢酸鋯（ZrW₂O₈）、鈦酸鉛（PbTiO₃）、鈦酸鋇（BaTiO₃）、釩酸鋯（ZrV₂O₇）、釩酸鉭（TaVO₅）、鋰鋁矽酸鹽（LiAlSiO₄, β-eucryptite）、碘化銀（AgI）或其組合；於其他實施態樣中，亦可將玻璃陶瓷、樹脂、陶瓷或其組合摻入上述金屬化合物材料，以作為負熱膨脹係數材料。

第一黏合層及第二黏合層係可以（但不限於）印刷、電鍍、蒸鍍、濺鍍、化鍍、植球、凸塊或塗佈設置於第一線路部與第一電極之間及第二線路部與第二電極之間。

綜上所述，本發明的封裝結構及其製造方法採用負熱膨脹係數材料作為晶片與基材之電性連接，故於連接的溫度變化過程中，可避免黏合材料內部因熱漲冷縮而有孔洞的產生，以及縮小晶片與基材之間的間距，更可進一步彌補黏晶時晶片與基材之間的對位偏差，以符合業界及市場所需。

上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之保護範疇。任何熟悉此技術者可輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利保護範圍應以申請專利範圍為準。

1．．．封裝結構

11．．．晶片

111．．．第一電極

113．．．第二電極

115．．．下表面

13．．．基材

131．．．第一線路部

133．．．第二線路部

135．．．上表面

15．．．黏合層

151．．．第一黏合層

153．．．第二黏合層

201~204．．．步驟

301~304．．．步驟

第1圖係為本發明之封裝結構之較佳實施例之示意圖；

第2圖係為本發明之封裝結構之製造方法之流程圖；及

第3圖係為本發明之封裝結構之製造方法之另一流程圖。

1．．．封裝結構

11．．．晶片

111．．．第一電極

113．．．第二電極

115．．．下表面

13．．．基材

131．．．第一線路部

133．．．第二線路部

135．．．上表面

15．．．黏合層

151．．．第一黏合層

153．．．第二黏合層

Claims (12)

1. 一種封裝結構，包含：
   　　一晶片，具有至少一電極部；
   　　一基材，具有至少一線路部；以及
   　　至少一黏合層，係設置於該至少一電極部及該至少一線路部之間以形成電性連接；
   　　其中，該黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，其包含一金屬化合物材料。
2. 如請求項1所述之封裝結構，其中具有負熱膨脹係數之該材料之一工作溫度為－273℃至800℃。
3. 如請求項1所述之封裝結構，其中該至少一電極部具有ㄧ第一電極及一第二電極，該至少一線路部具有ㄧ第一線路部及一第二線路部，該至少一黏合層具有ㄧ第一黏合層及一第二黏合層，該第一黏合層設置於該第一電極部及該第一線路部之間以形成電性連接，且該第二黏合層設置於該第二電極部及該第二線路部之間以形成電性連接，且該第一黏合層及該第二黏合層具有相異之熱膨脹係數。
4. 如請求項1所述之封裝結構，其中該金屬化合物材料包含鎢酸鋯（ZrW₂O₈）、鈦酸鉛（PbTiO₃）、鈦酸鋇（BaTiO₃）、釩酸鋯（ZrV₂O₇）、釩酸鉭（TaVO₅）、鋰鋁矽酸鹽（LiAlSiO₄, β-eucryptite）、碘化銀（AgI）或其組合。
5. 如請求項1所述之封裝結構，其中該至少一黏合層更包含玻璃陶瓷、樹脂、陶瓷或其組合。
6. 如請求項1所述之封裝結構，其中該晶片係為一發光二極體晶片。
7. 如請求項1所述之封裝結構，其中該晶片之一長度或一寬度係介於250μm至1500μm。
8. 如請求項7所述之封裝結構，其中該晶片之一尺寸為45mil×45mil。
9. 一種封裝結構之製造方法，包含：
   　　形成至少一電極部於一裸晶上，以構成一晶片；
   　　形成至少一線路部於一基板上，以構成一基材；
   　　於該至少一電極部及該至少一線路部之間設置至少一黏合層，以使該晶片與該基材電性連接；
   　　其中，該至少一黏合層係為具有負熱膨脹係數（Negative Coefficient of Thermal Expansion）之一材料，其包含一金屬化合物材料。
10. 如請求項9所述之製造方法，其中設置該至少一黏合層之一工作溫度範圍為－273℃至800℃之間。
11. 如請求項9所述之製造方法，其中形成該至少一電極部之步驟更包含形成ㄧ第一電極及形成一第二電極之二步驟，形成該至少一線路部之步驟更包含形成ㄧ第一線路部及形成一第二線路部之二步驟，且設置該至少一黏合層之步驟更包含於該第一電極部及該第一線路部之間設置一第一黏合層，於該第二電極部及該第二線路部之間設置一第二黏合層之二步驟，且該第一黏合層及該第二黏合層具有相異之熱膨脹係數。
12. 如請求項9所述之製造方法，其中該至少一黏合層係以印刷、電鍍、蒸鍍、濺鍍、化鍍、植球、凸塊或塗佈設置於該至少一電極部及該至少一線路部之間。