[go: up one dir, main page]

TW201315270A - 高玆料率應用之ｕｍｔｓ ｆｄｄ數據機優化 - Google Patents

高玆料率應用之ｕｍｔｓ ｆｄｄ數據機優化 Download PDF

Info

Publication number
TW201315270A
TW201315270A TW101122889A TW101122889A TW201315270A TW 201315270 A TW201315270 A TW 201315270A TW 101122889 A TW101122889 A TW 101122889A TW 101122889 A TW101122889 A TW 101122889A TW 201315270 A TW201315270 A TW 201315270A
Authority
TW
Taiwan
Prior art keywords
module
data
processor
hardware accelerators
hardware
Prior art date
Application number
TW101122889A
Other languages
English (en)
Inventor
Douglas R Castor
Edward L Hepler
Michael F Starsinic
William C Hackett
David S Bass
Joseph W Gredone
Jr Paul L Russell
Richard P Gorman
Original Assignee
Interdigital Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interdigital Tech Corp filed Critical Interdigital Tech Corp
Publication of TW201315270A publication Critical patent/TW201315270A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02—Power saving arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

一種用於高資料率應用的數據機的優化方法和裝置。多個硬體加速器被配置來執行資料處理功能，其中所述硬體加速器被參數化，處理器被配置來根據期望的功能而有選擇地啟動加速器以便節省能量需要，以及共用記憶體，該共用記憶體被配置用於多個硬體加速器之間的通信。

Description

高茲料率應用之UMTS FDD數據機優化
本申請涉及無線通信。
隨著無線技術的進步，3G網路正在使網路運營商在通過改善的譜效率實現更大的網路容量的同時向用戶提供更寬範圍的更高級服務。這些服務不僅包括改善的語音呼叫，而且還包括多媒體消息傳送以及寬頻無線資料，所有這些都在移動環境中。第三代合作夥伴計畫(3GPP)長期演進(LTE)，例如可以提供至少100Mbit/s的下行鏈路峰值速率、在上行鏈路和RAN(無線存取網路)中的50Mbit/s。
隨著無線移動設備變得越來越以資料為中心，在對資料速率的需求的提高正在趕超中央處理器(CPU)時鐘速率(以及處於所述速率時的功率效率)方面的改善。3GPP標準組織繼續開發附加的特點和性能以提供這樣的更高資料率。同時，用戶正在要求更小而且更加功率有效的設計。因此，數據機臺面面積和功率消耗不能與資料速率成比例地增長。因此，期望有一種可擴展體系結構能夠在滿足用戶對於有效設計的需求的同時用於支持3GPP演變。
公開了一種用於無線數據機的優化的方法和裝置。多個硬體加速器被配置來執行資料處理功能，其中硬體加速器被參數化。處理器被配置來根據期望的功能有選擇地啟動多個硬體加速器，並且共用記憶體被配置用於多個硬體 加速器之間的通信。
下文中提到的術語“無線發射/接收單元(WTRU)”包括但不限於用戶設備(UE)、移動站、固定或移動用戶單元、傳呼機、蜂窩電話、個人數位助理(PDA)、電腦或任何其他類型的能夠操作在無線環境中的用戶裝置。下文中提到的術語“基地台”包括但不限於節點B、站點控制器、存取點(AP)或任何其他類型的能夠操作在無線環境中的介面裝置。
第1圖示出了包括多個WTRU 110、一個基地台120和一個RNC 130的無線通信系統200。如圖1中所示，WTRU 110與基地台120通信，基地台120與RNC 130通信。儘管第1圖中示出三個WTRU 110、一個基地台120和一個RNC 130，但是應當指出無線和有線設備的任何組合都可以被包括在無線通信系統100中。例如，雖然RNC 130被示於無線通信系統100中，RNC 130可以不必被包括在LTE系統中。
第1A圖是第1圖的無線通信系統100的WTRU 110和基地台120的功能框。如第2圖中所示，WTRU 110與基地台120通信並且兩者都被配置來執行用於優化針對高資料率應用的數據機的方法。
除了可以在典型WTRU中可以找到的元件之外，WTRU 110還包括處理器115、接收機116、發射機117、天線118、硬體加速模組119、記憶體模組121和數據機 122。處理器115被配置來執行用於優化針對高資料率應用的數據機的方法。接收機116和發射機117與處理器115通信。天線118與接收機116和發射機117兩者通信以促進無線資料的發射和接收。
除了在典型的基地台中可以找到的元件之外，基地台120還包括處理器125、接收機126、發射機127以及天線128。處理器125被配置來執行用於優化針對高資料率應用的數據機的方法。接收機126和發射機127與處理器125通信。天線128與接收機126和發射機127兩者通信以促進無線資料的發射和接收。
當在下文中被提及時，術語硬體加速器119可用來指代硬體加速器119內的任何模組。
當在下文中被提及時，處理器115可用來指代處理器115內的任何模組。
第2圖示出了數據機122的框圖，其中該數據機122包括處理器115、共用記憶體仲裁器(SMA)320、共用記憶體(SM)350和多個HW加速器119。處理器115可以被配置來執行L1、L2和L3處理。HW加速器119可以由處理器115來配置和啟動。硬體加速器119可以被配置來處理數據機資料(即語音和資料訊務量)，同時處理器115可以被配置來使用參數來提供控制，其中所述參數控制數據機資料怎樣經過硬體加速器119。因此，如第2圖中所示，數據機資料首先經過硬體加速器119。硬體加速器119可以進一步被配置來通過SM 350將資料傳遞到其他硬體加速 器119。SMA 320控制硬體加速器119到SM 350的存取。因此，數據機資料可以通過硬體加速器119而被處理而不需要數據機資料經過處理器115。每個硬體加速器119或子系統(多個硬體加速器119)可以是半自主性的，意指起始信號可以對適當的硬體加速器119進行上電並啟動處理。結果，處理器115載入隨著提高資料率只有最低限度地增長。信號處理功能也可以在硬體加速器119中實現。在一個任務完成後，時鐘和功率域可以被關閉。每個硬體加速器119可以被編程從而在完成一個特定任務時向其他硬體加速器119發送指示。通過允許硬體加速器119中的每一個來起動其他硬體加速器119，處理器115可以更自主於硬體加速器119。
第3圖示出了第2圖的數據機的實施方式。第2圖中所示的處理器115的功能性可以被分解成多個模組。如第3圖中所示，處理器115可以包括：L23協定堆疊模組301、L1管理器與調度器302、發射(Tx)訊框軟體(SW)模組303、Tx碼片SW模組304、無線電介面處理器(RIP)與數位前端(DFE)SW模組305、L1調試代理模組306、接收(Rx)訊框SW模組307、Rx碼片/Rake管理器308、自動頻率控制(AFC)SW模組309、胞元搜索(CS)模組310、以及自動增益控制(AGC)SW模組311。如第2圖中所示的硬體加速器119的功能性可以進一步在第3圖中所示的多個硬體加速器之間劃分，硬體加速器119包括：SMA 320、協定引擎(PE)321、DRAM共用記憶體仲裁器 (DSMA)322、記憶體控制器323、Tx訊框HW模組324、Tx碼片HW模組325、DFE HW模組326、定時管理器327、睡眠計時器328、AGC HW模組329、指示符頻道(ICH)模組330、路徑搜索模組331、HS-SCCH/AGCH模組332、L1回饋模組333、頻道估計增強型標準化最小均方(CE-NLMS)模組334、Rake模組335、Rx訊框HW與MAC-hs模組336、AFC HW模組337、胞元搜索HW模組338以及通用串列介面(USIF)模組339。HW加速器119可以由處理器115的模組來配置和啟動。
SM 350可以被配置為在硬體加速器119之間提供資料連接性，被配置為經由處理器115來提供硬體加速器119的配置，以及被配置作為到主處理器的介面。通過允許記憶體為了支援操作於互斥狀態中的功能而被共用，SM 350和SMA 320可以允許有效的可擴展性。在SM 350中分配緩衝器空間。緩衝器可以為元件輸入和輸出提供記憶體儲存。SM 350可以被劃分以向那些不同時運行的進程提供緩衝器的重複使用。
為了減少或者消除進入處理器115的訊務量資料，HW加速器119可以被編程和調度以自主地處理資料。定時管理器327可以被配置為在需要精細的定時的時侯發出起動脈衝。控制塊的鏈結列表可以被配置為將硬體加速器119的建立和執行解耦合。元件的控制可以提早一訊框被配置，其中硬體加速器119可以被配置來在功能完成後或者在控制塊的鏈結列表結束處中斷處理器115。在一個任務完 成後，硬體加速器119可以被配置為觸發另一硬體加速器119的操作。
第4圖示出了第1圖的SMA 320。如第4圖中所示，SMA 320可以被配置來與如下裝置通信：Tx訊框HW模組324、Tx碼片SW模組304、CS模組338、定時管理器327、層2和層3 CPU 405、層1 CPU 406、主機介面407、Rx AGC模組408、Rx收發機2模組409、Rx Comp2模組410、Rx收發機1模組411、Rx Comp1模組412、Rx碼片413、CAP/DAP記憶體404、WAP記憶體403、內部記憶體402、以及外部記憶體401。SMA 320可以被配置來控制對被任何硬體信號處理模組共用的記憶體、處理器115以及主機介面的存取。SMA 320可以包括位址暫存器和排序邏輯。SMA 320可以被配置來允許模組和處理器115有效共用對可用記憶體的存取。外部記憶體401可以被添加以便擴展可用SDRAM的量。
SM 350可以包括WAP記憶體403和CAP/DAP記憶體404。SM 350可以被配置來儲存寫到SMA 320的指標。CAP/DAP記憶體404可以被配置來儲存用於SMA頻道的指標，該SMA頻道被用來讀取控制資訊。CAP/DAP記憶體404可以進一步被配置來儲存用於SMA頻道的指標，該SMA頻道被用來讀/寫資料。
定時管理器327可以被配置來保存系統時間以及基於特定訊框/時槽/碼片計時來產生脈衝。脈衝可用來起動模組和/或產生中斷。定時管理器327還可以包括控制器，(例 如，ARM中斷控制器)。定時管理器327輸出的信號可以被層1管理器與調度器203使用來同步所有其他模組的操作。
睡眠計時器328可以被配置來提供倒計時和機制以便在L1 CPU 406進入睡眠狀態時給數據機122的模組通電。L1 CPU 406可以被配置來在分頻雙工(FDD)不連續接收(DRX)模式中或者在GSM模式中在初始化之後胞元搜索失敗時進入睡眠狀態。睡眠計時器328可以被配置來使用低功率、低精確度32.768 kHz即時時鐘(RTC)以便在睡眠期間計數。在3G L1 CPU 406處於睡眠迴圈之間的喚醒狀態時，可以通過針對一個更精確的微型控制器校準RTC來獲得更高的精度。
Tx訊框HW模組324和Tx訊框SW 303可以被統稱為Tx訊框元件。Tx訊框HW模組324可以被配置來在用於FDD上行鏈路的傳輸和合成頻道(E-DCH和DCH)上執行符號速率處理。Tx訊框HW模組324可以接受來自層2/3的傳送塊中的資料並將此資料映射到實體頻道。資料經由SMA 320被發送到Tx碼片HW模組325。
Tx碼片SW模組304和Tx碼片HW模組325可以被統稱為Tx碼片元件。Tx碼片HW模組325可以被配置為將來自Tx訊框HW模組324的已編碼二進位資料與控制頻道資訊一起處理以便將資料適當地格式化以用於通過無線電介面的上行鏈路傳輸。Tx碼片元件可以被配置來處理發射功率控制和發射定時功能。Tx碼片元件還可以被配置來 處理在實體隨機存取頻道(PRACH)、專用實體資料頻道(DPDCH)/專用實體控制頻道(DPCCH)、高速DPCCH(HS-DPCCH)、以及增強DPCCH(E-DPDCH)/DPCCH上的資料。Tx碼片元件可以進一步被配置用於將資料發射到DFE HW模組326。
CS HW模組338和CS搜索SW 310可以被統稱為CS元件。CS HW模組338可以被配置來執行初始胞元選擇(ICS)過程。ICS過程包括：在不知道胞元識別符或定時資訊時檢測最強的胞元，以及確定在那個胞元上空間和時間的發射分集(STTD)是否被使用。CS HW模組338可以被配置來提供針對已發現胞元的同步資訊。CS HW模組338可以進一步被配置來執行鄰近/服務胞元測量，所述測量包括已列出和未列出的頻內鄰近胞元以及已列出的頻間鄰近胞元的檢測、識別以及測量，以及服務胞元的測量。測量可以包括公共導頻頻道(CPICH)接收信號碼功率(RSCP)；CPICH接收導頻能量與總頻譜密度比(Ec/Io)，以及針對每個胞元的第一重要路徑的確定。作為CPICH Ec/Io確定過程的一部分，CS HW模組338可以被配置來測量在每個頻率上的接收信號強度指示符(RSSI)。CS HW模組338可以進一步被配置來執行目標胞元搜索(TCS)過程。TCS過程可以包括檢測以及同步到特定胞元(用於切換到最近未被測量的胞元)。CS HW模組338可以進一步被配置為在僅限於通用移動電信系統(UMTS)的模式中在UMTS胞元上執行公共陸地移動網(PLMN)ID搜索。CS HW模組338可以進一步被配置為在UMTS近鄰中執行RAT間GSM測量和PLMN ID搜索。
AGC SW 311和AGC HW模組329可以被統稱為AGC元件。AGC HW模組329可以被配置來控制在摸擬數位轉換器(ADC)輸入處看見的信號功率電平，所述ADC輸入可以被耦合到DFE HW模組326。在替換實施方式中，遵循DigRF標準。
AFC HW模組337和AFC SW 309可以被統稱為AFC元件。AFC HW模組337可以被配置為向WTRU 110無線介面提供基地台120和WTRU 110之間的估計的載頻偏移誤差信號。
AGC HW模組329和AGC SW模組311可以被統稱為AGC元件。AGC元件可以被配置來支援主要接收路徑和分集接收路徑。AFC HW模組337可以被配置來估計和消除已接收信號上的載頻偏移。AFC HW模組337只操作在一個由主要無線電溫度控制的晶體振盪器上(單個時鐘被分配給這兩個無線電)。
RIP與DFE SW模組305和DFE HW模組326可以統稱為無線電介面元件。無線電介面元件可以被配置來把2G/3G無線電連接到數據機前端。無線電介面元件可以被配置來提供並行的發射與接收I/Q資料路徑，資料在該資料路徑上在數據機和無線電之間傳送。附加的控制介面可以初始化無線電並且傳送無線電和數據機之間的控制資訊。無線電介面元件可以被配置用於經由三個單獨的無線電介 面的通信，所述無線電介面包括3G主無線電介面、3G分集無線電介面和2G無線電介面。無線電介面元件可以包括用於對用於每個無線電介面的接收機進行編程和啟動的三線介面。該三線介面(時鐘、資料和使能)是雙向同步串列匯流排，它提供了使用位址/資料協定存取多個設備的能力。這個三線介面為每個無線電提供單獨的使能。無線電介面元件還可以被配置為提供使第二無線電(經由3線介面)能在3G模式中在接收端提供分集路徑(或多徑)的能力，以便用HSDPA提高性能。
RIP 305可以是可編程的，並且相容於各式各樣的無線電。RIP 305可以被配置來執行資料傳送和邏輯操作並且控制到任何3G無線電的三線介面。RIP 305同時可在無線電介面上提供控制以用於頻率選擇和增益控制、發射功率控制(TPC)和功率放大偏置(amp bias)控制，以及用於在無線電輸出處在3G和GSM模式之間切換天線。
DFE HW模組326可以包括接收DFE(Rx DFE)和發射路徑DFE(Tx DFE)。DFE HW模組326可以被配置來對Rx DFE和Tx DFE上的3G數位信號進行濾波和校正。數據機122可以包括用於主要和分集無線電接收機的獨立的DFE鏈。Rx DFE可以被配置來執行對來自類比前端(AFE)的過抽樣雜訊成形信號的低通濾波和抽取，移除DC偏移，以及執行最終的頻帶選擇和脈衝成形。Tx DFE可以被配置為在將信號應用到AFE之前執行脈衝成形，DC偏移和IQ振幅校正，上抽樣，以及雜訊成形。
Rx碼片/Rake管理器308可以被配置來執行解調和頻道估計。RX碼片/Rake管理器308還可以被配置來對傳輸頻道控制資料(傳輸格式組合指示符(TFCI)，HS-SCCH)、指示符頻道(例如，捕獲指示符頻道(AICH)、實體指示符頻道(PICH)、ICH)、以及高速上行鏈路封包存取(HSUPA)授權頻道(E-AGCH、E-RGCH、E-HICH)進行解碼，以及用於計算將在上行鏈路上發射的回饋位元(回饋指示(FBI)、發射功率命令(TPC)、頻道品質指示(CQI))。已解調資料可以經過SMA 320記憶體被提供給Rx訊框HW模組336。Rx碼片/Rake管理器308可以被配置用於控制硬體加速器330-335。Rx碼片/Rake管理器308可以被配置用於分配和解分配Rake的耙指。當路徑搜索器331報告存在一個還沒有被分配到Rake耙指的高品質路徑時，Rx碼片/Rake管理器308可以針對特定位置的路徑(時間延遲)將Rake耙指分配給一個胞元。一旦初啟，Rake模組335就可以自主地在其位置隨時間改變時跟蹤該路徑，週期性地將已更新的位置和該路徑的信號品質報告給Rx碼片/Rake管理器308。當Rake耙指報告的信號品質極大降低或者被再分配給更強的路徑(或可能分配給其他胞元)時，Rx碼片/Rake管理器308可以將已分配的Rake耙指解分配(然而，Rx碼片/Rake管理器308可以不丟棄只經歷了相對較短衰減的耙指)。Rx碼片/Rake管理器308還可以被配置用於檢測耙指衝突的情況，並且丟棄兩個相衝突的耙指中的一個或者將相衝突的耙指組織成群集。
Rake模組335可以被配置用於對來自用於專用、公用、以及共用類型頻道的實體頻道的資料進行解調。Rx碼片/Rake管理器308可以包括對準(alignment)緩衝器，用於針對測量目的對來自服務胞元以及來自活動集和鄰近胞元中的其他節點B的路徑進行對準。Rake模組335可以針對多個頻道化碼執行解擾碼和檢測。
CE-NLMS等化器334可以被配置來緩和可由頻道引入的多徑干擾。CE-NLMS等化器334可以包括自適應有限脈衝回應(FIR)濾波器，其中自適應處理基於CE-NLMS演算法。CE-NLMS演算法基於有修改的標準LMS演算法，所述修改被設計用於在輸入向量的大小很大時抗擊梯度雜訊放大。CE-NLMS等化器334可以被配置來支援WTRU接收機分集和節點B發射分集。CE-NLMS等化器334可以被配置為在HS-DPDCH和HS-SCCH頻道上進行操作。
ICH模組330可以被配置來檢測E-RGCH、E-HICH、AICH、PICH和MICH頻道。對於E-RGCH，E-DCH服務無線電鏈路集合中的無線電鏈路可以被軟合併。對於E-HICH，對於每個無線電鏈路集合(RLS)，所有無線電鏈路可以被軟合併。ICH模組330可以包括共用硬體以支援這些頻道的檢測。
路徑搜索器331可以被配置來檢測路徑(多徑)位置並向Rx碼片/Rake管理器308信號發送路徑位置與指示標準化的平均大小的量度。Rx碼片/Rake管理器308可以被配置來接收路徑位置資訊並且將Rake耙指指派給新的路 徑。
HS-SCCH/AGCH解碼器332可以被配置來執行HS-SCCH頻道的解碼。HS-SCCH/AGCH解碼器332可以針對R6升級而被重複使用以便接收來自Rake模組335的輸入並且解調HSUPA DL E-AGCH頻道。
L1回饋模組333可以被配置來生成資訊，節點B可以從上行鏈路頻道請求所述資訊以便實現某些鏈路自適應。例如，資訊可以包括下行鏈路功率控制命令，該命令被表示在上行鏈路DPCCH的TPC位元中；用於天線加權的資訊，該資訊被表示在上行鏈路DPCCH的FBI位元的D欄位中，該資訊可以在閉環發射分集被應用時在節點B天線處被應用；以及頻道品質，其可以被表示在上行鏈路HS-DPCCH頻道的CQI位元中。在閉環發射分集(CLTD)模式的情況下，L1回饋模組333還可以被配置來生成天線加權，所述天線加權可以被用來合併由Rake耙指位置估計的複合增益。
Rx訊框HW模組336和Rx訊框SW 307可以統稱為Rx訊框元件。Rx訊框HW模組336可以被配置來對編碼合成傳輸頻道(CCTrCH)進行解碼和解多工，以及處理包括專用頻道(DCH)、廣播頻道(BCH)、前向存取頻道(FACH)和傳呼頻道(PCH)在內的傳輸頻道。Rx訊框HW模組336包含高速路徑(用於HSDPA)和用於DCH頻道的正常速度路徑。高速路徑可以被重複使用以便支援MBMS頻道。
層1管理器和調度器302可以包括一個管理和調度實體。層1管理器與調度器302的管理實體可以被配置來執行去往/來自較高層(L2/3)的控制和狀態消息發送，以及指示資料可用性，(例如，SMA 320中可用的資料)。管理實體還可以包括層1狀態機。層1管理器與調度器302的調度實體可以被配置來以適當的時刻和速率初啟層1模組功能(例如，時槽速率調度、訊框速率調度等等)。調度實體還可以被配置來處理來自層1硬體的中斷並估計中斷的原因以便確定下一個動作。正如此後將詳細討論的那樣，通過決定在哪個狀態中可以啟用哪些功率島，層1管理器與調度器302可以進一步被配置來執行層1子系統的功率管理。功率管理可用來減少活動資料和睡眠狀態二者中的功率。
PE 321和DSMA 322子系統可以被配置為針對數據機發射與接收操作來提供層2/3硬體加速。在一種實施方式中，數據機122可以包括三個PE 321，每個包括一個專用可編程控制器(DPC)和一個專門的資料路徑，但是數值可以被縮放以支援其他資料速率。DPC可以是可編程的以便在多種頻道類型上操作(例如，HSDPA，HSUPA，DCH和MBMS)並且在每個類型的處理之間動態地切換。PE 321資料路徑可以通過SMA介面節點與SMA 320進行介面連接，並且通過DSMA介面節點與SDRAM 340進行介面連接。DSMA 322可以被配置為針對數據機內的多個模組提供對外部SDRAM子系統340的存取。每個PE 321可以被配 置來執行資料移動，包括收集來自各個位置的資料、執行位元對準以及歸併到目的地的能力。每個PE 321還可以通過使用流提取功能執行標頭翻譯。每個PE 321還可以通過使用加密插入功能執行標頭生成。每個PE 321還可以在資料移動期間執行加密/解密處理(當加密引擎選項被啟用時)。每個PE 321還可以在下行鏈路處理中將資料從SMA 320移動到SDRAM 340並且在上行鏈路處理中將資料從SDRAM 340移動到SMA 320。
層1調試代理306可以被配置來提供一個到外部處理器的串列介面(USIF)339。處理器115可以通過USIF模組339發射診斷資料。
層2/3協定堆疊模組301可以被配置來執行無線電資源控制、媒體存取控制、無線電鏈路控制以及封包資料彙聚協定(PDCP)過程。層2/3協定堆疊模組301還可以被配置來執行非存取層過程。
記憶體控制器323可以被配置來將晶片內控制器核心(例如主處理器)連接到諸如記憶體和週邊設備之類各式各樣的外部資源，並且允許存取參數的靈活編程。記憶體控制器323可以在同一匯流排上提供Intel風格的週邊設備/設備支援和多工存取。多個記憶體設備可以經由外部匯流排單元的一個記憶體控制器實例而被連接到主處理器。
第5圖示出了下行鏈路數據的資料流程。Rx碼片資料以子訊框或訊框為單位被接收。子訊框或訊框被解調成為軟符號並被發送到SMA，SMA將資料轉發到Rx合成模 組，其中合成頻道隨後被分解，解速率匹配以及解交織被執行。分解的合成頻道然後被轉發到SMA。SMA然後將資料轉發到PE，其中，信號隨後被解碼，並且CRC校驗被執行。然後，資料可以被解密(如果加密被啟用)。然後標頭被移除並且PDU資料從SMA移動到SDRAM。然後PE再次接收資料並將資料分段重新排序以及連結。如果點到點協議(PPP)正在被使用，則資料可以經過PPP輔助塊而被傳遞，PPP塊可以被配置來對於PPP所需要的一部分低級功能提供硬體支援。PPP塊的功能可以包括位元組填充等等。如果需要“每位元元組”IO，則信號可以經過服務資訊八位元位元組(SIO)輔助模組而被傳遞。SIO輔助模組可以被配置來處理應用和數據機之間的低級介面。在很多情況下，這意指個體位元組必須被操縱。例如，許多應用想要將數據機視為好像它是通用非同步接收機發射機(UART)一樣。SIO輔助模組可以提供位元組到字(字到位元組)輔助，監視存取終端命令換碼(escape)序列，處理低級介面(即USB)細節等等。這些簡單的硬體輔助功能可以減少主控制處理器上的負載。
第6圖示出了上行鏈路數據的資料流程。傳輸塊組(駐留在SMA中)被劃分(必要時)。Tx訊框元件可以附接CRC，對資料進行編碼，執行速率匹配以及對信號進行交織。結果的頻道編碼資料被放回SMA 320中(每個無線電訊框或子訊框)。Tx碼片元件從SMA 320中拖出編碼資料，應用適當的擾碼，對資料進行擴展等等，結果的資料(經 由DFE HW模組326)流到RF塊。如上所述，PPP輔助模組和SIO輔助模組也可以在此過程中被使用。
第7A和7B圖示出了劃分成為不同功率域以便實現更有效的功率管理和功率保存的數據機。數據機122可以被劃分成為被稱作功率島的分立功率域。該劃分可以基於功能性。第7A和7B圖包括六個功率域，該六個功率域包括左ARM島701、基島702、R4碼片島703、R4訊框島704、HSPA島705和備用域706。雖然示出了六個功率域，但是基於實施例可以使用更多或者更少的功率域。處理器115可以被配置為只有在期望每個功率域的相關功能性時才開啟相應的功率域。
參見第7A和7B圖的功率島，可以基於數據機的操作模式來執行功率管理。在睡眠模式中，可以在不期望任何功能時關掉所有功率域。低頻晶體外運行的睡眠計時器328可以保持不斷地被加電。處理器115可以被配置來在睡眠計時器328將關掉其他功率域時進行編程，並且它可以編程睡眠計時器328在將功率域開啟回來(喚醒)之前可以等待的持續時間。在每個喚醒事件處，定時管理器327可以再同步任何定時管理器計數器。如果不需要任何活動，則可以重新初啟睡眠。在一種實施方式中，記憶體可以在睡眠模式期間的低滯留模式中保持加電。
在深睡眠模式中，在長週期不活動(其中不需要定時管理器327計數器的同步)期間，數據機122可以被配置來保持重置狀態。這可以通過提出(asserting)一個重置銷 (pin)來執行。在深睡眠模式期間，可以關掉所有功率島。直到重置銷不被維持之後才啟動喚醒過程。在重置之後，數據機122可以根據已經被載入在處理器115的TCM記憶體中的圖像來重啟。從而避免了對完全重啟的需要。
對於活動模式/粗糙時鐘門，硬體加速器119可以被劃分成為分立的時鐘域。每個分立的時鐘域可以被處理器115、硬體加速器119或這二者啟用/停用。每個分立的時鐘域可以只在其相關聯的功能性被期望時被開啟。硬體加速器可以在它們調度的過程完成時自主地門控(gate)它們的時鐘(即關掉)。
在另一種實施方式中，為了減少硬體，在UMTS數據機中常用的各個元件可以在多種數據機操作模式期間被共用/重複使用。被共用的元件可以包括：例如，用於高速共用控制頻道(HS-SCCH)解碼和增強型專用頻道(E)絕對授權頻道(E-AGCH)解碼的HS-SCCH解碼器；處理E-DCH HARQ確認指示符頻道(E-HICH)、E-DCH相對授權頻道(E-RGCH)和E-AGCH以及多媒體廣播組播服務(MBMS)的Rake附件；處理R4和MBMS的低速訊框處理；用於高速下行鏈路封包存取(HSDPA)和MBMS的高速訊框處理；用於HSDPA和MBMS的IR緩衝器；用於HSDPA/高速上行鏈路封包存取(HSUPA)/DCH/MBMS的協定引擎；L1回饋(連續的品質改善(CQI)和發射功率控制(TPC)生成)(通用的信號干擾比(SIR)估計器)、和/或ICH(MICH/PICH/AICH)。
實施例
1.一種用於針對高資料率應用來優化通用移動電信系統(UMTS)分頻雙工(FDD)數據機的方法，該方法包括：由參數化的硬體加速器執行資料處理。
2.如實施例1所述的方法，該方法還包括經由共用記憶體通信。
3.如前述實施例中任一項所述的方法，其中，加速器是半自主性的。
4.如前述實施例中任一項所述的方法，其中，加速器由中央處理器(CPU)來建立。
5.如前述實施例中任一項所述的方法，其中，當不處於使用中時停用加速器時鐘。
6.如前述實施例中任一項所述的方法，其中，數據機資料沒有進入處理器。
7.如前述實施例中任一項所述的方法，其中，處理器功能由專用積體電路(ASIC)執行。
8.如前述實施例中任一項所述的方法，其中，共用記憶體被配置為擔當到主處理器的介面。
9.如前述實施例中任一項所述的方法，其中，定時管理器發射起動脈衝。
10.如前述實施例中任一項所述的方法，其中，控制塊的鏈結列表將加速器的建立和執行解耦合。
11.如前述實施例中任一項所述的方法，其中，控制提前一訊框時間被建立。
12.如前述實施例中任一項所述的方法，其中，加速器在任何工作結束時或者在鏈結表結束處中斷處理器。
13.如前述實施例中任一項所述的方法，其中，適當的編碼實踐允許層1、2和3共存於單個通用處理器中。
14.如前述實施例中任一項所述的方法，其中，針對下行鏈路數據，由硬體加速器中的SMA塊執行下列功能中的任意一者：將進入到SMA中的每個子訊框或訊框解調為軟符號；分解合成頻道功能，其中包括解速率匹配、到SMA中的解交織與每訊框的傳送頻道的一部分；以及解碼(turbo/viterbi)、解交織、CRC校驗、以及完成傳送塊到SMA中。
15.如前述實施例中任一項所述的方法，其中，針對下行鏈路數據，由硬體加速器中的DRAM塊執行下列功能中的任意一者：將標頭移除並翻譯，以及將PDU資料分段從SMA移動到SDRAM，以及重新排序並連接資料分段。
16.如前述實施例中任一項所述的方法，其中，下列中的任意一個被使用：加密、PPP和/或每位元組輸入/輸出(I/O)。
17.如前述實施例中任一項所述的方法，其中，針對BCH資料，由硬體加速器中的SMA塊執行下列功能中的任意一者：將進入到SMA中的每個子訊框或訊框解調為軟符號；分解合成頻道功能，其中包括解速率匹配、到SMA中的解交織與每訊框的傳送頻道的一部分；以及解碼(turbo/viterbi)、解交織、CRC校驗、完成傳送塊到SMA中、以及在解析BCH頻道的同時使用“stream_extract”的 ASN.1解碼。
18.如前述實施例中任一項所述的方法，其中，針對上行鏈路數據，由硬體加速器中的SMA塊執行下列功能中的任意一者：將來自SMA的每個子訊框或訊框調變(擴展/擾碼(scrambling))為碼片、創建包括速率匹配以及到SMA中的交織的合成頻道功能、編碼(turbo/viterbi)、交織、CRC生成、以及創建傳送無線電訊框到SMA中。
19.如前述實施例中任一項所述的方法，其中，針對上行鏈路數據，由硬體加速器中的DRAM塊執行下列功能中的任意一者：標頭資訊的插入以及對資料的加密以位元的形式從DRAM移到SMA，以及資料分割成傳輸塊尺寸。
雖然本發明的特徵和元素在較佳的實施方式中以特定的結合進行了描述，但每個特徵或元素可以在沒有所述較佳實施方式的其他特徵和元素的情況下單獨使用，或在與或不與本發明的其他特徵和元素結合的各種情況下使用。本發明提供的方法或流程圖可以在由通用電腦或處理器執行的電腦程式、軟體或韌體實施，其中所述電腦程式、軟體或韌體是以有形的方式包含在電腦可讀儲存介質中的，關於電腦可讀儲存介質的實例包括唯讀記憶體(ROM)、隨機存取記憶體(RAM)、暫存器、快取記憶體、半導體儲存設備、內部硬碟和可移動磁片之類的磁介質、磁光介質以及CD-ROM碟片和數位多功能光碟(DVD)之類的光介質。
舉例來說，恰當的處理器包括：通用處理器、專用處理器、傳統處理器、數位信號處理器(DSP)、多個微處理 器、與DSP核心相關聯的一個或多個微處理器、控制器、微控制器、專用積體電路(ASIC)、現場可編程閘陣列(FPGA)電路、任何一種積體電路(IC)和/或狀態機。
與軟體相關聯的處理器可以用於實現射頻收發信機，以在無線發射接收單元(WTRU)、用戶設備、終端、基地台、無線電網路控制器(RNC)或是任何一種主機電腦中加以使用。WTRU可以與採用硬體和/或軟體形式實施的模組結合使用，例如相機、攝像機模組、視頻電路、揚聲器電話、振動設備、揚聲器、麥克風、電視收發信機、免提耳機、鍵盤、藍牙®模組、調頻(FM)無線電單元、液晶顯示器(LCD)顯示單元、有機發光二極體(OLED)顯示單元、數位音樂播放器、媒體播放器、視頻遊戲機模組、網際網路流覽器和/或任何一種無線區域網路(WLAN)模組或超寬頻(UWB)模組。
100、200‧‧‧無線通信系統
110‧‧‧無線發射/接收單元(WTRU)
115、125‧‧‧處理器
116、126‧‧‧接收機
117、127‧‧‧發射機
118、128‧‧‧天線
119‧‧‧硬體(HW)加速器
120‧‧‧基地台
121‧‧‧記憶體
122‧‧‧數據機
130‧‧‧無線電網路控制器(RNC)
301‧‧‧L23協定堆疊模組
302‧‧‧L1管理器與調度器
303‧‧‧發射(Tx)訊框軟體(SW)模組
304‧‧‧發射(Tx)碼片軟體(SW)模組
305‧‧‧無線電介面處理器(RIP)與數位前端(DFE)軟體(SW)模組
306‧‧‧L1調試代理模組
307‧‧‧接收(Rx)訊框軟體(SW)模組
308‧‧‧Rx碼片/Rake管理器
309‧‧‧自動頻率控制(AFC)軟體(SW)模組
310‧‧‧胞元搜索(CS)模組
311‧‧‧自動增益控制(AGC)軟體(SW)模組
320‧‧‧共用記憶體仲裁器(SMA)
321‧‧‧協定引擎(PE)
322‧‧‧DRAM共用記憶體仲裁器(DSMA)
323‧‧‧記憶體控制器
324‧‧‧Tx訊框硬體(HW)模組
325‧‧‧Tx碼片硬體(HW)模組
326‧‧‧數位前端(DFE)硬體(HW)模組
327‧‧‧定時管理器
328‧‧‧睡眠計時器
329‧‧‧自動增益控制(AGC)硬體(HW)模組
330‧‧‧指示符頻道(ICH)模組
331‧‧‧路徑搜索模組
332‧‧‧高速共用控制頻道/絕對授權頻道(HS-SCCH/AGCH)模組
333‧‧‧L1回饋模組
334‧‧‧頻道估計增強型標準化最小均方(CE-NLMS)模組334
335‧‧‧Rake模組
336‧‧‧Rx訊框硬體(HW)與MAC-hs模組
337‧‧‧自動頻率控制(AFC)硬體(HW)模組
338‧‧‧胞元搜索硬體(HW)模組
339‧‧‧通用串列介面(USIF)模組
340‧‧‧DRAM
350‧‧‧共用記憶體(SM)
401‧‧‧外部記憶體
402‧‧‧內部記憶體
403‧‧‧WAP記憶體
404‧‧‧CAP/DAP記憶體
405‧‧‧層2和層3中央處理器(CPU)
406‧‧‧層1中央處理器(CPU)
407‧‧‧主機介面
408‧‧‧Rx AGC模組
409‧‧‧Rx收發機2模組
410‧‧‧Rx Comp2模組
411‧‧‧Rx收發機1模組
412‧‧‧Rx Comp1模組
413‧‧‧Rx碼片
701‧‧‧左ARM島
702‧‧‧基島
703‧‧‧R4碼片島
704‧‧‧R4訊框島
705‧‧‧HSPA島
706‧‧‧備用域
結合附圖並通過舉例的方式可以從以下說明得到更詳細的理解，在附圖中：第1圖示出了包括多個WTRU 110、一個基地台120和一個RNC 130的無線通信系統100；第1A圖是第1圖的無線通信系統100的WTRU 110和基地台120的功能框圖200；第2圖是數據機的框圖；第3圖示出了第2圖的數據機的實施方式；第4圖示出了第1圖的共用記憶體仲裁器(SMA)；第5圖示出了下行鏈路數據的HW加速的方法的流程圖；第6圖示出了上行鏈路中的HW加速的方法的流程圖；以及第7A和7B圖示出了劃分成為不同功率域以便實現更有效的功率管理和功率保存的數據機。
200‧‧‧無線通信系統
115‧‧‧處理器
119‧‧‧硬體(HW)加速器
320‧‧‧共用記憶體仲裁器(SMA)
350‧‧‧共用記憶體(SM)

Claims (11)

  1. 於無線通訊中用於增加資料率的裝置，包含：有選擇地啟動複數硬體加速器；以及依據接收自一處理器的參數，使用該硬體加速器針對數據機資料執行資料處理。
  2. 如申請專利範圍第1項所述的方法，更包含使用一共用記憶體配置該複數硬體加速器的至少其中之一。
  3. 如申請專利範圍第2項所述的方法，其中該共用記憶體係由該處理器操作。
  4. 如申請專利範圍第1項所述的方法，更包含對該複數硬體加速器提供時間管理和調度。
  5. 如申請專利範圍第4項所述的方法，其中提供時間管理和調度包含在關聯於該複數硬體加速器的至少其中之一的一時鐘處於一未被使用狀態，且正被該處理器啟動的情況時，停用該時鐘。
  6. 如申請專利範圍第4項所述的方法，其中提供時間管理和調度包含該處理器對該複數硬體加速器中選定的一硬體加速器加電，並且起始該複數硬體加速器中選定的該硬體加速器的處理。
  7. 如申請專利範圍第5項所述的方法，包含在由該複數硬體加速器的該至少其中之一所執行的一功能完成的情況時，關掉該時鐘。
  8. 如申請專利範圍第7項所述的方法，包含回應該時鐘之該關掉而將該複數硬體加速器的該至少其中之一斷電。
  9. 如申請專利範圍第1項所述的方法，更包含在該處理器進入 一睡眠狀態的情況時，對該複數硬體加速器提供電力。
  10. 如申請專利範圍第1項所述的方法，包含於該處理器中執行層1、層2和層3處理。
  11. 如申請專利範圍第1項所述的方法，包含從該複數硬體加速器的至少其中之一傳送一信號至該複數硬體加速器中之一第二硬體加速器，其中該信號啟動該第二硬體加速器。
TW101122889A 2007-10-18 2008-10-20 高玆料率應用之ｕｍｔｓ ｆｄｄ數據機優化 TW201315270A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98082607P 2007-10-18 2007-10-18
US1260507P 2007-12-10 2007-12-10

Publications (1)

Publication Number Publication Date
TW201315270A true TW201315270A (zh) 2013-04-01

Family

ID=40451413

Family Applications (4)

Application Number Title Priority Date Filing Date
TW101150272A TW201342962A (zh) 2007-10-18 2008-10-20 高茲料率應用之umts fdd數據機優化
TW101122889A TW201315270A (zh) 2007-10-18 2008-10-20 高玆料率應用之ｕｍｔｓ ｆｄｄ數據機優化
TW098118632A TW201012262A (en) 2007-10-18 2008-10-20 UMTS FDD modem optimized for high data rate applications
TW097140228A TWI383705B (zh) 2007-10-18 2008-10-20 高資料率應用之ｕｍｔｓ ｆｄｄ數據機優化

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101150272A TW201342962A (zh) 2007-10-18 2008-10-20 高茲料率應用之umts fdd數據機優化

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW098118632A TW201012262A (en) 2007-10-18 2008-10-20 UMTS FDD modem optimized for high data rate applications
TW097140228A TWI383705B (zh) 2007-10-18 2008-10-20 高資料率應用之ｕｍｔｓ ｆｄｄ數據機優化

Country Status (3)

Country Link
US (2) US8295891B2 (zh)
TW (4) TW201342962A (zh)
WO (1) WO2009052494A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0721427D0 (en) * 2007-10-31 2007-12-12 Icera Inc Processing signals in a wireless newtwork
US8171175B2 (en) 2009-01-23 2012-05-01 Qualcomm Incorporated Methods and systems using data rate driven protocol accelerator for mobile devices
US9461930B2 (en) 2009-04-27 2016-10-04 Intel Corporation Modifying data streams without reordering in a multi-thread, multi-flow network processor
US9081742B2 (en) * 2009-04-27 2015-07-14 Intel Corporation Network communications processor architecture
WO2011050839A1 (en) * 2009-10-28 2011-05-05 Nokia Siemens Networks Oy Resource setting control for transmission using contention based resources
US8675554B2 (en) * 2010-11-08 2014-03-18 Intel Corporation Wireless communication device and method for performing neighbor cell analysis during continuous packet connectivity mode
EP2676494B1 (en) * 2011-02-14 2019-12-18 Qualcomm Incorporated Intercell uplink interference control
US8572614B2 (en) 2011-06-30 2013-10-29 International Business Machines Corporation Processing workloads using a processor hierarchy system
CN104160763B (zh) * 2012-08-08 2017-11-24 华为技术有限公司 一种信道资源的指示方法及其设备
US9615401B2 (en) * 2012-12-11 2017-04-04 Qualcomm Incorporated Methods and apparatus for updating a device configuration
TWI628170B (zh) * 2013-02-05 2018-07-01 先正達合夥公司 植物生長調節化合物
US10860081B2 (en) * 2013-09-27 2020-12-08 Nxp Usa, Inc. Electronic device and apparatus and method for power management of an electronic device
US9535490B2 (en) * 2013-12-16 2017-01-03 Qualcomm Incorporated Power saving techniques in computing devices
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
TWI642287B (zh) * 2016-09-06 2018-11-21 聯發科技股份有限公司 無線通訊系統中有效編碼切換方法及通訊設備
WO2019032556A1 (en) * 2017-08-10 2019-02-14 Ctm Insights Llc METHOD OF SECURING DATA USING MICROSHARD ™ FRAGMENTATION

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502817A (en) * 1982-04-28 1985-03-05 Diving Unlimited International, Inc. Air inlet valve for underwater diver's dry suit
JP2750834B2 (ja) * 1995-06-30 1998-05-13 川崎重工業株式会社 吸収冷凍機用吸収液
US6018232A (en) * 1996-02-27 2000-01-25 Fujitsu Limited Method of operating battery powered computing device with radio transmitter
JPH10232788A (ja) * 1996-12-17 1998-09-02 Fujitsu Ltd 信号処理装置及びソフトウェア
US6503420B1 (en) * 1997-10-06 2003-01-07 Fmc Corporation Anti-corrosion solutions for air dehumidification systems
US6105141A (en) * 1998-06-04 2000-08-15 Apple Computer, Inc. Method and apparatus for power management of an external cache of a computer system
US6177025B1 (en) * 1998-11-17 2001-01-23 University Of Utah Absorption heat pumps having improved efficiency using a crystallization-inhibiting additive
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
IL142386A0 (en) * 2001-04-02 2002-03-10 Bromine Compounds Ltd Method for retarding corrosion of metals in lithium halide solutions
US7502817B2 (en) * 2001-10-26 2009-03-10 Qualcomm Incorporated Method and apparatus for partitioning memory in a telecommunication device
US6806883B2 (en) * 2002-03-11 2004-10-19 Sun Microsystems, Inc. System and method for handling display device requests for display data from a frame buffer
TWI280755B (en) * 2002-04-15 2007-05-01 Interdigital Tech Corp Wireless user equipments
US7714870B2 (en) * 2003-06-23 2010-05-11 Intel Corporation Apparatus and method for selectable hardware accelerators in a data driven architecture
US7623894B2 (en) * 2003-10-09 2009-11-24 Freescale Semiconductor, Inc. Cellular modem processing
US7663633B1 (en) * 2004-06-25 2010-02-16 Nvidia Corporation Multiple GPU graphics system for implementing cooperative graphics instruction execution
WO2007112781A1 (en) * 2006-04-04 2007-10-11 Freescale Semiconductor, Inc. Electronic apparatus and method of conserving energy
US7953221B2 (en) * 2006-12-28 2011-05-31 Intel Corporation Method for processing multiple operations

Also Published As

Publication number Publication date
US8295891B2 (en) 2012-10-23
US20090203409A1 (en) 2009-08-13
US8996078B2 (en) 2015-03-31
TW201012262A (en) 2010-03-16
WO2009052494A3 (en) 2009-06-04
TW200934260A (en) 2009-08-01
TWI383705B (zh) 2013-01-21
US20130045780A1 (en) 2013-02-21
WO2009052494A2 (en) 2009-04-23
TW201342962A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
TWI383705B (zh) 高資料率應用之ｕｍｔｓ ｆｄｄ數據機優化
JP6017438B2 (ja) 電力最適化された復調器フロントエンド（ｄｅｍｆｒｏｎｔ）受信機サブシステム
KR101127716B1 (ko) 고속 다운링크 공유 채널을 통한 페이징
KR102113451B1 (ko) 전력 절감들을 위해 사용자 장비에서 불연속 수신을 위한 방법 및 장치
TWI482513B (zh) 用於在不連續接收期間管理無線電測量之方法及裝置
KR101482096B1 (ko) 동적 수신 다이버시티 스위칭
US8493900B2 (en) Idle mode power consumption reduction in wireless communications
JP2002237760A (ja) 断続信号を扱う無線通信装置
RU2663219C2 (ru) Мобильное устройство для снижения мощности и соответствующий способ
CN106465281B (zh) 非连续接收管理
CN102149121B (zh) Td-scdma系统中用户终端检测非连续发射方法及用户终端
JP5673388B2 (ja) 無線装置及び無線通信制御プログラム
JP2005110179A (ja) 受信装置、送受信装置及びその装置の制御方法
HK1203021B (zh) 用於用戶裝備中的不連續接收以用於功率節省的方法和裝置