TW200849587A - Inverted junction field effect transistor and method of forming thereof - Google Patents

Description

200849587 九、發明說明： c發明所屬之技術領域3 發明領域 本發明大致關於半導體設計及製造，更特別地關於倒 5 立式接面場效電晶體及其製造方法。 發明背景 習知的接面場效電晶體形成於具有II型源極、>及極及通 : 道區的η型基材中。p型閘極區典型上形成且覆蓋介於源極 10 及 >及極區間之通道區。n-通道接面場效電晶體的臨界大小 為閘極長度。閘極長度由最小接觸洞尺寸加上為確保閘極 區圈住閘極接觸之必要重疊而決定。因為通道長度大致上 大於最小特徵尺寸，此種接面場效電晶體建構的特徵限制 了完成之裝置的表現。此外，閘極之直立側壁擴散至汲極 15 及源極區的電容相當大。閘極至汲極側壁電容形成Miller 電容，使得裝置於高頻時的表現受到大幅的限制。 I 所以，具有降低之閘極電容且提供較小之通道長度的 積體電路及裝置結構是眾所期盼的。 L發明内容3 20 發明概要 習於此藝者由前述可知，亟需一種適於次微米尺寸的 接面場效電晶體及製造技術，其能降低習知接面場效電晶 體設計所提供之電容。依據本發明，提供一種倒立式接面 場效電晶體及其形成方法，其實質上去除或大幅降低與習 5 200849587 知接面場效電晶體技術相關的缺點與問題。 依據本發明一實施例，提供一種接面場效電晶體，其 包括源極區及為通道區分隔之汲極區。閘極區與源極，汲 極與通道區隔離。基材内之井區提供在該裝置之基材側上 5的閘極至通道接面系統。 本發明提供比習知接面場效電晶體及製造方法更為優 秀的各種技術優點。一些技術優點顯示及描述於本發明的 詳細描述中。本發明某些實施例可能含有一些或全部的這 些優點。熟習此藝者從本發明之圖式、說明及請求中可以 10 立刻地明瞭本發明的其他優點。 圖式簡單說明 爲更整明瞭本發明及其優點，本發明參考附隨之圖 示而被描述，其中相似標號表示相似部件，其中： 第1圖顯示接面場效電晶體之頂部圖； 15 第2A-2E圖顯示形成接面場效電晶體的製造方法· 第3A-3D圖顯示接面場效電晶體操作期間的通道活 性； / 第4圖顯示接面場效電晶體的另一結構； 第5圖顯示相較於通道區之井層的參雜圖形·， 20 第6圖顯示接面場效電晶體之另一結構。 【】 較佳實施例之詳細說明 第1圖為電晶體10之頂部圖。電晶體1〇為一接面場效電 晶體，其具有形成於基材12(未圖示）中之第一主動區14及一 200849587 第主動區16。第一主動區14與電晶體⑺之問極n接合。 第二曰主動區16與電晶體10之沒極13與源極15接合。隔離層 8提ί、”於具閘極11之第_主動區14及具没極13與源極 15之第二主動區16之間的隔離。 5 帛2Α_2Ε圖顯不依據本發明實施例之形成電晶體10的 衣這方去。雖然以某種次序描述，但個別的方法步驟可以 不同的次序實施而依然獲得相同的結構。雖然方法步驟顯 不η型JFET的製造，但藉著改變製造方法期間使用之材料也 可製造ρ型JFET。 10 第2Α圖中，電晶體10從基材12開始。製造兩主動區或 島14與16且其等為隔離層18圍繞。隔離層18界定之主動區 14與16可由任一習知製造方法產生以包括淺溝槽隔離 (STI)。井區20產生於主動區14與16下方且在其等周圍。井 區20可經由適當之基材12的ρ型參雜而產生。 15 第2Β圖中，η型通道22產生於主動區16下之井區20中。 使用適當之光阻光罩（未圖示）以精確提供將通道22植入井 區20的窗口。介面層24及氮化物層26形成於整個電晶體1〇 上。使用多晶矽形成之介面層24提供一多晶矽層。 第2C圖中，介面層24及氮化物層26適當地圖案化以形 20 成閘極介面區28、汲極介面區30及源極介面區32。可成長 一薄型熱氧化層（未圖示）以提供電晶體保護免於過虫刻。然 後鈍化層46橫過電晶體10而形成。鈍化層46可以氧化化學 蒸氣沉積技術形成且使用化學機械拋光技術平面化。 第2D圖中，氮化物層26然後被蝕刻去除。閘極介面區 7 200849587 28以具有參雜程度大於井區20之p型參雜物適當地參雜。爛 為用於閘極介面區28之p型參雜物的實例。閘極介面區烈之 P型參雜物擴散進入井區20且於隔離層18下方以建立閘極 11。相似的，；：及極介面區30與源極介面區Μ以具有灸雜程 5度大於通道^的11型參雜物適當地參雜。砷用於汲極介面區 3〇及源極介面區32之n型參雜物的實例。汲極介面區3〇及源 極介面區32的η型參雜物適當地部份擴散進入通道22以建 立汲極13及源極15。 第2Ε圖中，閘極互連區40形成於閘極介面區烈上。汲 10極互連區42形成於汲極介面區30上。源極互連區料形成於 源極介面區32上。An每個互連區之實例材料為矽化物。 第3A-3D圖顯示電晶體1〇操作期間的通道活性。井區 20、通道22及鈍化層46被顯示。於所示實例中，汲極電壓 VDD維持於〇·ΐν。第3A圖顯示當〇·〇ν施加至閘極n及當 15 〇.〇V於源極13時，通道22被完全空乏。因此，沒有汲極至 源極的電流。當閘極至源極的電壓VGS增加時，通道22開 啟以提供汲極至源極的電流。 電晶體10之結構去除了在通道頂部之源極與汲極之間 的閘極且提供連接至通道底部的單一閘極。電晶體1〇之閘 20極11遠離且與汲極13、源極丨5及通道22介面接面分隔。如 可見者，閘極11接觸通道22之底部側且通道22之頂部側被 鈍化層46終止。通道22頂部部份被鈍化層46終止以去除習 知接面場效電晶體設計所提供之任何電容，於習知接面場 效電晶體設計中，閘極係形成在汲極及源極之間的通道頂 200849587 p上此外，由去除沒極及源極之間的閘極所省下空間， 通道長度可做得更小。此種結構可提供比導致高跨導的最 小微影術限制更為微小的結構。而且，多⑽介面區的高 度也可去除㈣極及汲極之間的任何角電容。所以，於習 知電晶體結構中所通常發現的閉極収極之間的角電容， 由於間極與;及極的隔離而去除。間極電容比典型之電晶體 結構更加地小，使電容降低達到十倍之多。 第4圖顯示電晶體10的另—結構5〇。結構50使用絕緣層 上覆石夕_)實施方法。就結㈣言，於上述製造方法前: 10 15 基材丨2形成於絕賴52上。料，另—重度參雜的井層Μ 形成於通顧22的下方。井層5悔上糾極介面區28、汲 極介面㈣及雜介面區32建立後被軸。井層Μ以p型參 雜物參雜’參雜之能量使植人物的尖端是如此之深而不合 影響到通道區22。 9 第5圖顯示相較於通道區22之井層54的參雜圖形。 中等劑量的η型參雜物以減量程度參雜通道區U。使用古 劑量之Ρ型參雜物以高能量程度參料料。參雜圖形^ 於約30奈h度之通道區22，峰值雜質程度為m W。參《義轉⑽奈㈣度之井層Μ 雜併 程度為^原子㈤。結構之p_n接面於⑽夺乎的: 度。之使用幫助間極至基材電容的降低。井層54的加: 幫助閘極至汲極電容的降低。 人 第6圖顯示電晶體1〇之另一結構 20及基材12之間的原質區62。介 ")丨於井區 貝[62 )丨面層64以n型參雜物參雜以 20 200849587 提供電晶體10主動區外部之基材12的連續性。原質區62以 參雜程度較基材12及介面層64為低之η型參雜物參雜以幫 助降低閘極至基材的電容。井區20也被適當地參雜以幫助 降低井至基材的電容，其也幫助降低閘極至基材的電容。 5 結構60也包括上述之井層54以幫助降低閘極至汲極的電 容。 因此，很明顯地本發明提供了一種具有上述優點之接 面場效電晶體及其形成方法。雖然本發明已經詳細描述， 但習於此藝者確信可以進行各種改變、取代及更動而仍然 10 沒有逸出本發明的範圍及精神。更且，本發明之範疇僅依 下述申請專利範圍而並不被此處任何的描述或實例所限 制。 【圖式簡單說明】 第1圖顯示接面場效電晶體之頂部圖； 15 第2Α-2Ε圖顯示形成接面場效電晶體的製造方法； 第3A-3D圖顯示接面場效電晶體操作期間的通道活 性； 第4圖顯示接面場效電晶體的另一結構； 第5圖顯示相較於通道區之井層的參雜圖形； 20 第6圖顯示接面場效電晶體之另一結構。 【主要元件符號說明】 10.. .電晶體 13…没極 11.. .閘極 14.··主動區 15…源極 12…紐 10 200849587 16.. .主動區 18…隔離層 20·.·井區 22…通道區 24.. .介面層 26…氮化物層 28.. .閘極介面區 30.. .沒極介面區 32.. .源極介面區 40.. .閘極互連區 42…沒極互連區 44.. .源極互連區 46…鈍化層 50…結構 52.. .絕緣體 54.. .井層 60…結構 62.. .原質區 64.. .介面層

Claims (1)

1. 200849587 十、申請專利範圍： l 一種接面場效電晶體包括： 一基材； 於該基材中之一井區； 5 於該井區中之一通道區； 於該通道區中之一源極區； 於该通道區中且遠離該源極區之一汲極區； 與於該源極、汲極、及通道區處之接面分隔之一閘 極區，該閘極區與部份之該井區接觸。 10 2.如中請專利範圍第丨項之電晶體，其中該井區提供介於 該閘極區及該通道區之底部之間的一導電徑。 3·如申請專利範圍第i項之電晶體，其中該源極、汲極及通 道區具有第—導電型且該閘極及賴具有第二導電型。 B 4.如巾請專利範圍第3項之電晶體，其中該源極及汲極區 具有較該通道區為高的參雜程度且該閘極區具有較該 井區為高的參雜程度。 5·如申請專利範圍第3項之電晶體，其中該第一導電型為n 型且该弟二導電型為Ρ型。 ί0 如申請專利範圍第3項之電晶體，其中該第-導電型如 型且該第二導電型為η型。 •如申凊專利犯圍第i項之電晶體，其中該閘極、源極及 汲極區具有相同高度的表面。 8·如申請專利範圍第1項之電晶體，更包括： 將該閘極區與該源極、汲極及通道區分隔的一隔 12 200849587 離氧化層。 9·如申請專利範圍第8項之電晶體，更包括·· 在該閘極區上之一閘極介面區； 在該源極區上之一源極介面區； 在4 >及極區上之一〉及極介面層。 10.如申請專利範圍第9項之電晶體，更包括： 在該閘極、源極及汲極介面區上之一互連層。 U·如申請專利範圍第10項之電晶體，更包括： 在該隔離層、該閘極介面區、該源極介面區、該汲 枝）丨面£及该通道區上之一純化層。 12_如申請專利範圍第U項之電晶體，其中該通道區之頂部 為该純化層終止。 13·—種製造接面場效電晶體之方法，包括·· 提供一基材； 形成一井區於該基材中； 形成一通道區於該井區上； 形成一源極區於該通道區中； 形成一汲極區該通道區中且遠離該源極區； 形成於該源極、汲極及通道區處之接面分隔且接觸 部份該井區的一閘極區。 4·如申请專利範圍第13項之方法，其中該井區提供介於該 間極區及該通道區之底部之間的一導電徑。 15·如申請專利範圍第13項之方法，其中該源極、汲極及通 以弟一導電型形成且該閘極及井區以第二導電型 13 200849587 形成。 16.如申請專利範圍第15項之方法，其中該源極及汲極區具 有較該通道區為高的參雜程度且該閘極區具有較該井 區為南的參雜程度。 5 17.如申請專利範圍第15項之方法，其中該第一導電型為η 型且該第二導電型為ρ型。 18. 如申請專利範圍第15項之方法，其中該第一導電型為ρ 型且該第二導電型為η型。 19. 如申請專利範圍第13項之方法，其中其中該閘極、源極 10 及沒極區以具有相同南度的表面而形成。 20. 如申請專利範圍第13項之方法，更包括： 形成將該閘極區與該源極、汲極及通道區分隔的一 隔離氧化層。 21. 如申請專利範圍第20項之方法，更包括： 15 在該閘極區上形成一閘極介面區； 在該源極區上形成一源極介面區； 在該汲極區上形成一汲極介面層。 22. 如申請專利範圍第21項之方法，更包括： 在該閘極、源極及汲極介面區上形成一互連層。 20 23.如申請專利範圍第22項之方法，更包括： 在該隔離層、該閘極介面區、該源極介面區、該汲 極介面區及該通道區上形成一鈍化層。 24.如申請專利範圍第23項之方法，其中該通道區之頂部為 該純化層終止。 14