[go: up one dir, main page]

TW200826209A - Flip-chip interconnection through chip vias - Google Patents

Flip-chip interconnection through chip vias Download PDF

Info

Publication number
TW200826209A
TW200826209A TW096135619A TW96135619A TW200826209A TW 200826209 A TW200826209 A TW 200826209A TW 096135619 A TW096135619 A TW 096135619A TW 96135619 A TW96135619 A TW 96135619A TW 200826209 A TW200826209 A TW 200826209A
Authority
TW
Taiwan
Prior art keywords
acoustic
integrated circuit
asic
substrate
circuit package
Prior art date
Application number
TW096135619A
Other languages
English (en)
Inventor
Andrew L Robinson
Richard E Davidsen
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200826209A publication Critical patent/TW200826209A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/521—Constructional features
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S15/00—Systems using the reflection or reradiation of acoustic waves, e.g. sonar systems
    • G01S15/88—Sonar systems specially adapted for specific applications
    • G01S15/89—Sonar systems specially adapted for specific applications for mapping or imaging
    • G01S15/8906—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques
    • G01S15/8909—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration
    • G01S15/8915—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array
    • G01S15/8925—Short-range imaging systems; Acoustic microscope systems using pulse-echo techniques using a static transducer configuration using a transducer array the array being a two-dimensional transducer configuration, i.e. matrix or orthogonal linear arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

200826209 九、發明說明： 【發明所屬之技術領域】 本系統係關於一互連方法及裝置，其使用電互連之一倒 裝晶片類型及通過晶片通道。 【先前技術】 ' 積體t5HIG)之目前最佳狀態係尺寸不斷縮小而複雜度 - 不斷增加。隨著組件之密度增加，由於該實體互連佔用可 用表面區域之一顯著部分而減低此區域内定位電路的能 力，電耦合組件之系統變得非常關鍵。 已知一種電互連技術，其中該互連之一部分係藉由一接 觸凸塊或短柱形成，而該互連之另一部分係藉由一接觸接 點或表面形成。在該製程期間，將該凸塊及接點彼此接觸 以形成電互連。以引用方式整體併入本文中之美國專利第 6,015,652號揭示此-互連系統的—類型’其稱為”倒裝晶 片接合，係用於安裝在一基板上的積體電路。此典型互 ^ 連系統減少與其他電互連系統相關聯之一些問題，但仍然 佔用很多可用表面區域，否則該等可用表面區域可用於電 子組件。當該電互連係直接作用於一積體電路（例如特定 • 應用積體電路（ASIC))時，此問題更加嚴重。 ‘ 以引用方式整體併入本文中之PCT專利申請案wo 2004/052209揭示一系統，該系統將一 ASIC電耦合至複數 個聲學元件中，以形成一小型化的轉換器陣列。在所示系 統中’ 4凸塊係電麵合至該聲學元件或Asic之一者，而古亥 接點係電耦合至該聲學元件或ASIC之另一者。此系統實現 124816.doc 200826209 -小電性封裝，其（例如）可形成用以產生可用於經食道、 腹腔鏡式以及心内檢查之—超音波轉換器。 現有微光束成形（uBF)㈣器的設計普遍利用倒裝晶片 程序來整合聲學元件，例如_聲學感測器，與—微光束成 形ASIC。该程序非常成功地解決將數千種元件互連至 ASIC上的困難問題。然而，該產生之裝置有數個問題。舉 ‘ 例來說，該倒裝晶片程序將ASIC直接置放於該聲學元件後 方，如藉由接合執行之類型（例如，短柱凸塊）所能提供般 地靠近該聲學元件的表面。然而，來自該ASIC的熱量會影 響該聲學元件的性能。因此，就管理該聲學元件之表面溫 度的觀點而言，該典型之倒裝晶片互連將該聲學元件放在 成乎可爿b疋最糟的位置上，即靠近該熱源（例如該Asic)卻 遠離可能的散熱表面。 另外，該聲學元件對該ASIC之主動部分的緊密耦合可 旎有產生藉由該聲學能量耦合至該ASIC所引起的霧化物 (J (haZe artlfaets)的不利影響，而在其中傳播且造成聲學串 擾。因為該ASIC不能直接接合至該聲學元件，在該 與該聲學元件間的該倒裝晶片程序也很複雜。在該ASIC與 - 聲學元件間需要一實體偏移以容許切割公差，其係在該切 . 割程序的一起點至一終點中，藉由該聲學元件之一厚度的 變化及在該切割鋸條之一直徑的變化所引用。該間隔典型 上利用高縱橫比之短柱凸塊或電鍍凸塊來引用，而這使得 該裝配程序變得複雜。 現行uBF ASIC的系統輸入/輸出（1/0)互連係限制於該 124816.doc 200826209 頂。p主動部分上的兩方位角邊緣。此需要分配一 些空間提供給自該ASIC之頂部表面上之接合墊至下一層的 一互連（例如一軟性電路）。互連可利用線接合或使用-各 向異/·生之導電膜的一接合軟性電境來實行，然而在任一情 況中’-完整轉換器(例如，繼、聲學感測器、軟性電 纜）之實體空間限制減少該轉換器之聲學孔徑的可用接觸 面積數量。此外由於空間的考量，軟性電路具有很少的互 連層，典型上係相對簡單的，而其可限制其電性性能及/ 或增加成本。 【發明内容】 本系統之一目的係克服先前技術中之缺點及/或進行改 良。 本系統包括一聲學裝配件及形成該裝配件的-種方法。 該聲學裝配件包括-積體電路封裝，其具有—導電通道， 該通道經組態用以自該積體電路封裝的一主動部分通過該 積體電路封裝的一底部部分。該 1刀这底口P部分係該積體電路封 f之一f板的了底側。一聲學元件係定位在該基板的底侧 ^亥通道係配置成用以將該積體電路封裝的主動部分 電搞合至該聲學元件。在一呈俨音 卩纟具體實把例中，該聲學元件係 /予堆豎。在另一具體實施例中，該聲學元件係一石夕基 微機械超音波轉換器（MUT)。 在形成該聲學裝配件時，該聲學梦 與 于茨卓于扁配件經切割通過該聲 子堆豐並進入該基板。在不考岸整 靜心，人 社小专慮。亥轉凡件與該積體電路 封裝間的麵合距離下，可藉由一反向倒裝晶片互連、一導 124816.doc 200826209 電膠、及/或其他合適之耦合系統將該聲學元件輕合至該 通道。有利地係，一互連裝置可定位在該積體電路封裝的 一頂側，其靠近該主動部分並電耦合至該積體電路封裝的 系統輸入/輸出（I/O)連接。該互連裝置可藉由一倒裝晶片 互連及/或其他合適之耦合系統將其耦合至該系統1/0連 接’而不需線接合及延伸該系統1/0至該積體電路封裝之 邊緣的其他系統。在一具體實施例中，該互連裝置可能係 包括一印刷電路板（PCB)的一軟性電路。該積體電路封裝 可以係用在一轉換器上的一微光束成形ASIC，例如一超音 波轉換器，其可用於經食道、腹腔鏡式、及/或心内檢查 之一超音波轉換器。 【實施方式】 以下係說明性具體實施例的說明，其結合以下圖式，將 不範以上表述以及進一步之特徵及優點。在以下說明中， 其目的為解釋而非限制，所提出之諸如架構、介面、技術 Ο 等之特定細節係用於說明。但是’熟悉此項技術人士應： 白，背離此等細節之其他具體實施例仍應理解為屬於所附 申請專利範圍之㈣。而且，為清晰起見，省略眾所周知 之裝置、電路以及方法之詳細說明，以免模糊本系統之說 外’應清楚瞭解’所包含之圖式係用於說明性目的 ==示本系統之範嘴。在該等附圖與說明中，相同 數子用於指示類似的元件。 圖1顯示-晶圓級積體電路（例如一 ASIC 1〇〇)之 的一說明性透視側該電路係根據本系統之—具^ 124816.doc 200826209 施例來製備。該ASIC 100在一矽基板110上形成，且包括 表示該ASIC 100之一主動部分130的一微通道主動容積， 其中來自一聲學元件之聲學信號的處理在此發生。典型上 該微通道主動容積可能形成一正方形區域，其邊長在100 至4 0 0 um的範圍内（例如2 5 0 um)，且可能具有範圍在5至 20 um間的一深度（例如10 um)。該ASIC 100進一步包括一 接合墊區域120，其典型上用來將該ASIC 100之主動部分 的部分互連至一聲學元件。該ASIC 100可用典型處理動作 來形成，例如包括在所需層作光沈積的微影蝕刻程序、蝕 刻、遮罩、及諸如此類。 在該ASIC 100的晶圓級處理中，可能在該接合墊區域 120中形成該等通過ASIC通道。該等通過ASIC通道提供一 導電路徑，其從位在該ASIC之主動部分130的一感測器輸 入/輸出（I/O)，接著通過該ASIC的一底部表面，然後通過 該基板110。該等通道及導電路徑可用合適之微影蝕刻及 電鍍程序來形成，例如餘刻及電鑛。 圖2顯示根據本系統之一具體實施例之一 ASIC 200的一 說明性透視圖。如圖所示，該ASIC 200包括通過ASIC通道 240，其提供從該ASIC 200的一主動部分202之I/O，並通 過一基板210至該ASIC 200之一底部表面204的一導電路 徑。根據本系統的此方式，典型上耦合至聲學元件（例如 一聲學堆疊）之該ASIC的I/O，其選路通過至ASIC 200的底 部部分204。在形成該通過通道240後，自該晶圓分離該 ASIC 200可獨立出該ASIC 200，以便將該ASIC 200電耦合 124816.doc -10- 200826209 至該聲學元件。 元合至，組件之聲學 板或堆豐350,例如—ASIC 3〇〇。根 統’由於該聲學元件3邱合至該遺則 批
2的一底部部分3°4並遠離—主動部分->，因此在不J 合的高度方面，可利用任何適合之麵合程序將該 耷學兀件355電|禹人$与：Δς!τη μ 口至該ASIC。例如，可在鉛凸塊上利 一導電膠’而不需考慮該互連本身之高度。在一具體實施 例中，料學元件可實際上用反向倒裝晶片接合至該 ASK：。精由術語”反向倒裝晶片接合，’意欲表示本系統係將 孩聲予元件接合至該ASIC的一底側，這與先前之倒裝晶片 接合技術相反，其中將該聲學元件接合至該八81〇：之一頂 (主動）側’其直接靠近該ASIC I/O。不像先前系統，因為 該ASIC的主動部分33〇可藉由該八81(： 3〇〇的一基板31〇與該 聲學το件355分離，本系統不需要一相對大之耦合高度來 適應在該切割程序中所需的公差。因此，在不需考慮該耦 合南度下’電耦合該聲學元件355至該ASIC 300的其他系 統也可適用。 應注意的是，該ASIC 300的主動部分330為典型上熱產 生的位置。根據本系統，該主動部分330之位置距離該聲 學元件355以及由該聲學元件355、ASIC 300等形成之一轉 換器之一表面更遠。以此方式，不像先前系統，管理該轉 換器表面溫度的問題被大幅簡化。此外，該主動部分3 3 〇 也可能定位在較之前可能還靠近一散熱器的位置。以此方 124816.doc -11 - 200826209 式根據本系統，可使至該聲學元件之熱阻增加，而使至該 散熱器之熱阻下降。 在將該聲學元件355電耦合至該ASIC 3〇〇後，一側填滿 可施加以穩定化有關ASIC 3〇〇之板。該側填滿有助於保護 該聲學元件355及該ASIC 300間的電耦合免於受到環境條 件的影響、提供該裝配件額外的機械強度、作為幫助自該 聲學元件355消耗熱能的一散熱器、及有助抵消在該堆疊 之聲學組件355與該ASIC 300間的任何熱膨脹差。 吾人可利用一沈積程序、一微影蝕刻程序、及/或其他 諸如此類的程序提供一二維切割格柵之圖案36〇以促進該 聲學堆璺之切割。如圖4所示，該堆疊3 5〇可用例如一切割 鋸（例如，鑽石粒子鋸）來切開（例如，參見切割47〇)，其可 分離該堆疊350成個別的聲學元件455。應了解該聲學元件 455可能為任何類型及組態，包括一種促進三維（3_d)成像 的組悲，因此其可用在3-D超音波成像應用及/或矩陣轉換 器組態。 電耗合一 ASIC 400至該等聲學元件455之難度典型上係 由上述时論之一所需切割公差所組成。分離該個別之聲學 元件455之該切割470必須夠深，才能將該堆疊35〇分離為 該個別的聲學元件455。數個組件造成需要一較大之切割 深度公差。例如，在該堆疊35〇的厚度之變化。該堆疊典 型上為二或更多種材料的一層板，即一非匹配（de-matching)層452(例如，碳化鎢）、一壓電結晶層454(其係轉 發器）、及一或多個匹配層456(例如，石墨）。該等三個層 124816.doc -12- 200826209 〃有不同的物理特性）可導致聲學堆疊非 此外’進行如此多之切 4» σ (例如，數千次）導致該切割鋸 之鋸條磨損。因此，即使 U ΛΑ 畀已、、Ό冰度之切割，由於該刀 片的磨才貝，該最後切割的 等切名〜度Μ初㈣為淺。為抵消此 “度的㈣’該㈣深度典型上選擇考量 Ο 有先前數個分離程序中接合（例 ㈢壓)在起之多個部件的一結構會有一累積公差的 問題。例如，在該等層之一厚度的一公差，加上在該等層 ，-平坦度的-公差，再加上在一接合厚度中的一公差等 等’其可能從該結構的一部分至該結才籌的另一部分產生一 大的累積變化。此潛在之大變化也必須引用一相應之大的 切割深度公差來適應。
壓材料（例如， 完全的平整。 所有上幻之組件公差典型上相加起來，成為在該堆疊 350及該ASIC 400間所需之一相對大的間隙。在先前系統 中，其要求一大的間隙轉譯至一相應之大的凸塊高度。然 而根據本系統，利用電傳導通過ASIC通道440可將該堆疊 350電|禺合至該ASIC 400。因此，該堆疊350係定位於該 ASIC 400之一基板層410旁的一底部部分4〇4上，其遠離該 ASIC 400之一頂部部分402，該處有該八810 400的一主動 部分430及I/O駐留。由於該基板410不是該ASIC 400的一 主動部分，該堆疊350可被切割該堆疊350而一點點擔心對 該ASIC 400的潛在損害，且仍可藉由切割通過該堆疊35〇 及通過該基板410的一部分來提供切割公差。例如，對厚 124816.doc -13- 200826209 度在50 ums 400 um範圍内的一 ASIC基板層而言，切割 470可立即通過該基板的一部分，而不會衝擊到該ASIC之 一結構或電性完整性的任一者，如圖4所示。 切割該基板的一部分有一附加好處，即藉由聲學能量耦 合至该ASIC所產生之霧化物可藉由該基板41〇之部分的解 搞（分離）來減少。此外，由於該聲學元件455係定位在更加 遠離該主動部分430處，耦合聲學能量至該ASIC 400的可 能性係進一步地降低。 C) / 根據本系統，由於該聲學元件係定位在該ASIC之一底 邛邛分上，其遠離該ASIC的I/O，因此可提供更多彈性來 電輕合至其他I/O，例如該ASIC的感測器1/〇。圖5顯示根 據本系統之一具體實施例之一互連系統的細節。該系統包 括電性組件，例如具有一堆疊5 5 0之聲學元件5 5 5的一 ASIC 5〇〇 ’該堆疊係電耦合至該ASIC 5〇0的一背側5〇4， 留下一頂部部分502用以作為電耦合選項的廣泛選擇。該 1,) ASIC 500包括一基板51〇及一通道54〇。根據本系統所得的 忒軟性互連係勝於先前系統上的一大幅改良，這是由於該 ASIC 500可直接貼附在一互連基板（例如一軟性電路58q、 專專）上，而不需線接合線路、各向異性導電膜等 - 等。這提供改良其電性性能的一能力，其可在更靠近該 ASIC處放置更複雜之互連及電路（旁通電容等等）。利用本 系統二更複雜之互連裝置可放置於儘可能靠近該asic處， 而先前系統因受限制僅能使用相對簡單之軟性電路。藉由 消除需要適應先前系統中聲學元件至該Asic ι/〇的典型近 124816.doc -14 - 200826209 距離而必須使用在該ASIC2頂部表面的線接合、⑽等 等，本系統將一互連放置於緊鄰該ASIC之I/O處的能力也 有助於簡化該互連程序。最後，由於本系統的系統ι/〇不 需圍繞在該ASIC的頂部邊緣以避開聲學元件，根據本系統 之該互連的方法可能消除—種需要：微光束成形陣列之中 介層，其要求鋪設兩列以上之ASIC。 在該說明性具體實施例中所示，提供一硬性_軟性互連 580。圖5說明該互連580’其利用本技術已知之接觸球· 將其耦合至該ASIC 500。另外，該互連58〇可倒裝晶片安 裝至該ASIC 500。 有利地係，根據本系統之互連系統提供一或多個改良之 熱性能、&良之聲學性能、程序簡化、互連改良及互連簡 化。 當然，吾人應瞭解，以上具體實施例或程序之任一者可 依據本系統與一或多個其他具體實施例或程序相結合來提 供更進一步之改良。 最後，以上討論僅係意欲說明本系统，而+應解釋為限 制隨附之申請專利範圍至任何特定之具體實施例或具體實 施例之群組。因此，雖然本系統已參考其特定示範之且^ 實施例（例如，ASIC、聲學元件等）以特定細節加以說明， 亦應瞭解在不背離以下申請專利範圍所提出之本系統之芒 泛及所期望之精神及範疇下，熟悉此項技術人士可作出多 種修改及替代之具體實施例。因& ’本㉟明書及圖式係作 為一說明之方式，而非意欲限制隨附申請專利範圍之範 124816.doc -15- 200826209 疇。 在解釋隨附之，請專利範圍時，吾人應瞭解·· a) 早-’包+ "並不排除一給定請求項令列 作之外之其他元件或動作之存在； " b) —元件前的單詞丨丨一 ”或”一 件之存在； 並不排除複數個此類元 0申請專㈣財的任何參考㈣衫 d)數個"構件，，可驻士眘a ^ ^ ”觀π， 體肖由實細之、，，。構或功能之相同項目或硬 體或I人體加以表示； 體之元件可包含硬體部分(例如，包括離散及積 電子電路）、軟體部分（例如，電腦程式設計）、以及 何組合； 〃 0硬體部分可包含類比與數位部分之-者或兩者； f:何揭示之裝置或其部分可組合在-起或分離成其他 之邛为，除非另外特別說明；以及 Ο )未心欲要求動作或步驟之特定順序，除非特別指明。 【圖式簡單說明】 本發明係、藉由範例並參考附圖進_步詳細解釋，立中·· 圖1顯示根據本系統之一具體實施例製備之一晶圓級積 體電路的_部分之_說明性透視側視圖； 圖2顯示根據本系統之一具體實施例之-ASIC的-說明 性透視圖； 圖3顯不根據本系統之一具體實施例之一說明性元件， 例如麵合至—電性組件之聲學元件的-板或堆疊； 124816.doc -16 - 200826209 圖4顯示根據本系統之一堆疊的聲學元件，其在切割該 堆疊後耦合至一電性組件；及 圖5顯示根據本系統之一具體實施例之一互連系統的細 即 ° 【主要元件符號說明】
ϋ 100 ASIC 110 矽基板 120 接合墊區域 130 主動部分 200 ASIC 202 主動部分 204 底部表面/底部部分 210 基板 240 通道 300 ASIC 304 底部部分 310 基板 330 主動部分 3 50 堆疊 355 聲學元件 360 二維切割格栅圖案 400 ASIC 402 頂部部分 404 底部部分 124816.doc -17- 200826209 410 430 440 452 454 455 456 470 500 502 504 510 540 550 555 580 585 590 基板層 主動部分 通道 非匹配層 壓電結晶層 聲學元件 匹配層 切割
ASIC 頂部部分 背侧 基板 通道 堆疊 聲學元件 軟性電路/硬性-軟性互連
PCB 接觸球 124816.doc -18-

Claims (1)

  1. 200826209 十、申請專利範圍： 1· 一種聲學裝配件，其包含： 一積體電路封裝，其包含一導電通道，該通道經組態 用以自。亥積體電路封裝的一主動#分通過該積體電路封 衣的底邛邛为，其中該底部部分係該積體電路封裝之 一基板的一底側；及 采予元件其係定位在該基板的底側，其中該通道
    係配置成用以將該積體電路封裝的主動部分電麵合至該 聲學元件。 2. :請求項1之聲學裝配件，其中該聲學元件係一聲學堆 且且其中该聲學裝配件經切割通過該聲學堆疊並切判 進該基板。 該聲學元件係藉由一反 該聲學元件係藉由一導 3·如請求項1之聲學裝配件，其中 向倒裝晶片互連耦合至該通道。 4·如請求項1之聲學裝配件，其中 電膠耦合至該通道。 ^求項1之聲學裝配件，其包含定位於該積體電路 裝，了員側並鄰近該主動部分的一互連裝置， 至。亥積體電路封裝之系統輸入/輸出（I/O)連接。 6·如請求項5之棼與 孑予袭配件，其中該互連裝置係藉由— 褒日曰片互連耦合至該系統1/〇互連。 7·如請求項5之声參風 路 《于表配件’其中該互連裝置係一軟性 >L括一印刷電路板（PCB)。 月求項1之聲學裝配件，其中該積體電路封裝係一 124816.doc 200826209 光束成形ASIC。 =成-聲學裝配件的方法，該方法包含以下動作 y. 一 提供一積體電路封裝； 體= 封裝中形成一導電通道，其通過從該積 八 由、、一主動部分至該積體電路封裝的-底部部 該底部部分係該積體電路封裝之—基板的一底 予70牛疋位在該基板的底側上；及 通過该通道將該聲學元件電耦合至該積體電路封裝的 主動部分。 衣们 10 ·如請求項9夕古、、土 ^ , 之方法，其中該聲學元件係一聲學堆疊，該 方法包含切割該聲學裝 *予褒配件的動作，而該切割係通過該 耒子堆豐及通過該基板的一部分。 11 ·如睛求項9之方法 輕合程序的動作。 12·如請求項9之方法 其中耦合包含執行一反向倒裝晶片 其包含以下動作： 钱刻該積體電路封裝的— _ . ^
    我的頂側，该處罪近曝露一系統 入/輸出（I/O)連接的該主動部分；及 沈積電耦合至該系統I/O連接的-接合墊。 13·如請求項12之方法，其包含以下動作·· 在該頂側定位一互連裝置；及 電耦合該互連裝置 如睛求項13之方法， 連接的動作包含執行 14. 至該系統I/O連接。 其中電耦合該互連裝置至該系統1/0 一倒裝晶片耗合程序的動作。 124816.doc 200826209 15. 如請求項13之方法，其中該互連裝置係包括一印刷電路 板（PCB)的一軟性電路。 16. 如請求項15之方法，其中該積體電路封裝係一微光束成 形 ASIC。
    124816.doc
TW096135619A 2006-09-25 2007-09-21 Flip-chip interconnection through chip vias TW200826209A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82681506P 2006-09-25 2006-09-25

Publications (1)

Publication Number Publication Date
TW200826209A true TW200826209A (en) 2008-06-16

Family

ID=39060260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135619A TW200826209A (en) 2006-09-25 2007-09-21 Flip-chip interconnection through chip vias

Country Status (9)

Country Link
US (1) US8242665B2 (zh)
EP (1) EP2070114B1 (zh)
JP (1) JP5175853B2 (zh)
CN (1) CN101517737B (zh)
AT (1) ATE454713T1 (zh)
DE (1) DE602007004242D1 (zh)
RU (1) RU2449418C2 (zh)
TW (1) TW200826209A (zh)
WO (1) WO2008038183A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114126772A (zh) * 2019-07-24 2022-03-01 维蒙股份公司 板式换能器规模封装及其制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12102479B2 (en) 2008-09-15 2024-10-01 Teratech Corporation Ultrasound 3D imaging system
US20120179044A1 (en) 2009-09-30 2012-07-12 Alice Chiang Ultrasound 3d imaging system
US10080544B2 (en) * 2008-09-15 2018-09-25 Teratech Corporation Ultrasound 3D imaging system
US8207652B2 (en) * 2009-06-16 2012-06-26 General Electric Company Ultrasound transducer with improved acoustic performance
US8659148B2 (en) 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
US8575558B2 (en) 2010-11-30 2013-11-05 General Electric Company Detector array with a through-via interposer
KR20140005289A (ko) 2011-02-15 2014-01-14 후지필름 디마틱스, 인크. 마이크로-돔 어레이들을 이용한 압전 변환기들
JP5961246B2 (ja) * 2011-03-22 2016-08-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 基板に対して抑制された音響結合を持つ超音波ｃｍｕｔ
CN103875068B (zh) 2011-10-17 2018-07-10 皇家飞利浦有限公司 穿晶片通路设备以及其制造方法
US8659212B2 (en) * 2012-02-16 2014-02-25 General Electric Company Ultrasound transducer and method for manufacturing an ultrasound transducer
US8742646B2 (en) * 2012-03-29 2014-06-03 General Electric Company Ultrasound acoustic assemblies and methods of manufacture
WO2014151362A2 (en) 2013-03-15 2014-09-25 Butterfly Network, Inc. Monolithic ultrasonic imaging devices, systems and methods
US9667889B2 (en) 2013-04-03 2017-05-30 Butterfly Network, Inc. Portable electronic devices with integrated imaging capabilities
TWI682817B (zh) 2013-07-23 2020-01-21 美商蝴蝶網路公司 可互連的超音波換能器探頭以及相關的方法和設備
TWI671059B (zh) 2014-04-18 2019-09-11 美商蝴蝶網路公司 超音波成像壓縮方法和設備
WO2015161157A1 (en) 2014-04-18 2015-10-22 Butterfly Network, Inc. Architecture of single substrate ultrasonic imaging devices, related apparatuses, and methods
EP3028772B1 (en) * 2014-12-02 2022-12-28 Samsung Medison Co., Ltd. Ultrasonic probe and method of manufacturing the same
KR102373132B1 (ko) * 2014-12-26 2022-03-11 삼성메디슨 주식회사 초음파 프로브 장치 및 초음파 촬영 장치
JP5923205B1 (ja) * 2015-07-07 2016-05-24 日立アロカメディカル株式会社 超音波探触子
CN105097747B (zh) * 2015-09-01 2018-07-06 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及封装方法
US11471911B2 (en) * 2016-05-16 2022-10-18 Baker Hughes, A Ge Company, Llc Phased array ultrasonic transducer and method of manufacture
JP6681784B2 (ja) * 2016-05-20 2020-04-15 新光電気工業株式会社 バッキング部材及びその製造方法と超音波探触子
KR102227329B1 (ko) * 2016-07-26 2021-03-12 지멘스 메디컬 솔루션즈 유에스에이, 인크. 초음파 트랜스듀서 및 그 제조 방법
JP6825290B2 (ja) * 2016-09-29 2021-02-03 Tdk株式会社 圧電素子
CN106558649B (zh) * 2016-11-08 2019-11-26 广东奥迪威传感科技股份有限公司 超声波传感器及其制造方法
US11498096B2 (en) * 2018-11-06 2022-11-15 Siemens Medical Solutions Usa, Inc. Chip-on-array with interposer for a multidimensional transducer array
US10499509B1 (en) * 2018-12-31 2019-12-03 General Electric Company Methods and systems for a flexible circuit
CN111359861A (zh) * 2020-01-15 2020-07-03 中国科学院微电子研究所 一种超声换能器阵列
US11656355B2 (en) * 2020-07-15 2023-05-23 Siemens Medical Solutions Usa, Inc. Direct chip-on-array for a multidimensional transducer array

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744898A (en) * 1992-05-14 1998-04-28 Duke University Ultrasound transducer array with transmitter/receiver integrated circuitry
JP3288815B2 (ja) * 1993-06-30 2002-06-04 株式会社東芝 ２次元アレイ超音波プローブ
US5655538A (en) 1995-06-19 1997-08-12 General Electric Company Ultrasonic phased array transducer with an ultralow impedance backfill and a method for making
US6015652A (en) 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
US6605043B1 (en) * 1998-11-19 2003-08-12 Acuson Corp. Diagnostic medical ultrasound systems and transducers utilizing micro-mechanical components
US6491634B1 (en) 2000-10-13 2002-12-10 Koninklijke Philips Electronics N.V. Sub-beamforming apparatus and method for a portable ultrasound imaging system
GB2368123A (en) * 2000-10-14 2002-04-24 Jomed Imaging Ltd Electrostrictive ultrasonic transducer array suitable for catheter
US6669644B2 (en) 2001-07-31 2003-12-30 Koninklijke Philips Electronics N.V. Micro-machined ultrasonic transducer (MUT) substrate that limits the lateral propagation of acoustic energy
US6784600B2 (en) 2002-05-01 2004-08-31 Koninklijke Philips Electronics N.V. Ultrasonic membrane transducer for an ultrasonic diagnostic probe
US6859984B2 (en) 2002-09-05 2005-03-01 Vermon Method for providing a matrix array ultrasonic transducer with an integrated interconnection means
US7053530B2 (en) * 2002-11-22 2006-05-30 General Electric Company Method for making electrical connection to ultrasonic transducer through acoustic backing material
US20060116584A1 (en) * 2002-12-11 2006-06-01 Koninklijke Philips Electronic N.V. Miniaturized ultrasonic transducer
RU2248644C1 (ru) * 2003-11-28 2005-03-20 Закрытое акционерное общество "Матричные технологии" Способ изготовления индиевых микросфер для сборки интегральных схем
EP1691937B1 (en) * 2003-12-04 2017-03-22 Koninklijke Philips N.V. Ultrasound transducer and method for implementing flip-chip two dimensional array technology to curved arrays
EP1789816A1 (en) * 2004-08-18 2007-05-30 Koninklijke Philips Electronics N.V. Two-dimensional ultrasound transducer arrays
JP2008520316A (ja) * 2004-11-22 2008-06-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 超音波ビームフォーマプローブのためのハイブリッドｉｃ
US7518251B2 (en) 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
WO2006075283A2 (en) * 2005-01-11 2006-07-20 Koninklijke Philips Electronics, N.V. Redistribution interconnect for microbeamformer(s) and a medical ultrasound system
US7449821B2 (en) * 2005-03-02 2008-11-11 Research Triangle Institute Piezoelectric micromachined ultrasonic transducer with air-backed cavities
JP5161773B2 (ja) * 2005-08-05 2013-03-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 曲がった二次元アレイ・トランスデューサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114126772A (zh) * 2019-07-24 2022-03-01 维蒙股份公司 板式换能器规模封装及其制造方法

Also Published As

Publication number Publication date
CN101517737A (zh) 2009-08-26
CN101517737B (zh) 2012-10-31
EP2070114A1 (en) 2009-06-17
WO2008038183A1 (en) 2008-04-03
US8242665B2 (en) 2012-08-14
ATE454713T1 (de) 2010-01-15
EP2070114B1 (en) 2010-01-06
JP5175853B2 (ja) 2013-04-03
DE602007004242D1 (de) 2010-02-25
US20100025785A1 (en) 2010-02-04
JP2010504639A (ja) 2010-02-12
RU2009115685A (ru) 2010-11-10
RU2449418C2 (ru) 2012-04-27

Similar Documents

Publication Publication Date Title
TW200826209A (en) Flip-chip interconnection through chip vias
EP3745961B1 (en) Methods and apparatuses for packaging an ultrasound-on-a-chip
CN1327976C (zh) 用于将声学元件装接到集成电路上的系统
US7741756B2 (en) Ultrasound transducer and method for implementing flip-chip two dimensional array technology to curved arrays
CN103635264B (zh) 超声换能组件及其制造方法
JP4660087B2 (ja) 超微細加工超音波トランスデューサ装置用バッキング材
JP5955537B2 (ja) タイリング可能なセンサアレイ
US6776762B2 (en) Piezocomposite ultrasound array and integrated circuit assembly with improved thermal expansion and acoustical crosstalk characteristics
KR20200130375A (ko) 초음파 트랜스듀서 디바이스들 및 초음파 트랜스듀서 디바이스들을 제조하기 위한 방법들
CN109616458A (zh) 贯通电极基板及利用贯通电极基板的半导体装置
CN101542701A (zh) 基于硅通孔的三维晶圆叠层的键合方法
US20210138506A1 (en) Interposer for an Ultrasound Transducer Array
TW202040701A (zh) 用於超音波晶片裝置的封裝結構和封裝方法
CN113948505A (zh) 用于多维换能器阵列的直接阵列上芯片
CN111147989B (zh) 具有用于多维换能器阵列的中介层的阵列上芯片
TW200807593A (en) Flip-chip interconnection with a small passivation layer opening
US20130020907A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
TW200814209A (en) Flip-chip interconnection with formed couplings
US20240215951A1 (en) Connection for a multi-dimensional matrix transducer
TW587317B (en) Construction and manufacturing of a chip package