SU940296A1

SU940296A1 - A-d converter with automatic correction

Info

Publication number: SU940296A1
Application number: SU803214215A
Authority: SU
Inventors: Юрий Васильевич Малахов; Аркадий Александрович Квасов; Николай Владиславович Лихачев
Original assignee: Предприятие П/Я А-7357
Priority date: 1980-12-10
Filing date: 1980-12-10
Publication date: 1982-06-30

Description

Изобретение относится к вычислительной технике и может быть применено в прецизионных устройствах контроля цифроаналоговых преобразователей устройств ввода-вывода ЦВМ.The invention relates to computer technology and can be used in precision control devices for digital-to-analog converters of digital input-output devices.

Известны аналого-цифровые преобразователи с автоматической коррекцией. Указанные устройства основаны на компенсации сдвига нулевого уровня в цифровой, аналого-цифровой или чисто аналоговой форме [1] ·Known analog-to-digital converters with automatic correction. These devices are based on zero-level shift compensation in digital, analog-to-digital or purely analog form [1] ·

Недостатками известных устройств являются сложность схемной реализации, необходимость обратного преобразования полученного кода в напряжение^ значительное время преобразования.The disadvantages of the known devices are the complexity of the circuit implementation, the need for the reverse conversion of the resulting code into voltage ^ significant conversion time.

Наиболее близким к предлагаемому является аналого-цифровой преобразователь с автоматической коррекцией, содержащий преобразователь код-напряже- ²⁰ние, компаратор, источник опорного напряжения, блок управления, первый выход которого соединен с цифровым входом преобразователя код-нагряжекие [ 2 ] ,Closest to the proposed is an analog-to-digital converter with automatic correction, comprising a code-voltage converter ²⁰ , a comparator, a voltage reference source, a control unit, the first output of which is connected to a digital input of the code-charging converter [2],

В известном устройстве недостаток обусловлен сдвигом нуля к ограниченной величиной коэффициента ослабленной синфазной составляющей, устраняется посредством проведения двух преобразований, ⁵ при которых преобразуемое напряжений подается поочередно на первый и второй , входа компаратора, а точное значение » кода вычисляется как среднее арифмепр₎₀ ческое кодов, полученных при двух преобразованиях.In the known device, the drawback is caused by a zero shift to the coefficient of the attenuated in-phase component limited by the value, which is eliminated by two transformations, ⁵ in which the converted voltage is supplied alternately to the first and second inputs of the comparator, and the exact value of the code is calculated as the arithmetic mean of ₀ codes, obtained by two transformations.

Однако данный преобразователь требует значительного времени преобразования из-за необходимости проведения ₎₅ двух циклов преобразования, кроме того, низка надежность срабатывания отдельных элементов устройства.However, this converter requires a significant conversion time due to the need to _{) 5} two conversion cycles, in addition, the reliability of the operation of individual elements of the device is low.

Цепь изобретения — повышение быстродействия и увеличение надежности преобразователя.The chain of the invention is to increase the speed and reliability of the Converter.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь с автоматической коррекцией, содержащий преобразователь код-напряжение, компаратор, источник опорного напряжения, блок управления, первый выход которого соединен с цифровым входом преобразователя код-напряжение, введены дополнительный идентичный основному преобразователь код-напряжение, входной коммутатор, процессор и запоминающее устройство, при этом выходы источника опорного напряжения, и шина преобразующего сигнала через входной коммутатор подключены соответственно к аналоговым входам основного и дополнительного преобразователей код-напряжение, цифровой вход последнего соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом входного коммутатора, а выход — с первым выходом процессора, причем выходы преобразователей код-напряжение подключены соответственно к входам компаратора, выход которого подключен к первому входу процессора, вторые вход и выход которого соединены с входом и выходом запоминающего устройства.This goal is achieved by the fact that an analog-to-digital converter with automatic correction, comprising a code-voltage converter, a comparator, a reference voltage source, a control unit, the first output of which is connected to a digital input of the code-voltage converter, introduces an additional code-voltage converter identical to the main converter , an input switch, a processor and a storage device, while the outputs of the reference voltage source, and the bus of the converting signal through the input switch are connected correspondingly to the analog inputs of the main and additional code-voltage converters, the digital input of the latter is connected to the second output of the control unit, the third output of which is connected to the control input of the input switch, and the output is connected to the first output of the processor, and the outputs of the code-voltage converters are connected respectively to the inputs a comparator, the output of which is connected to the first input of the processor, the second input and output of which is connected to the input and output of the storage device.

На чертеже изображена блок-схема предлагаемого преобразователя.The drawing shows a block diagram of the proposed Converter.

Устройство содержит источник 1 опорного напряжения, входной коммутатор 2, два идентичных преобразователя 3 и 4 код-напряжение, содержаи&х соответственно декодирующие сетки R -2 R 3 и 4, коммутаторы 5 и 6 разрядов, управляющие регистры 7 и 8, буферные операционные усилители 9 и 10, компаратор 11, блок 12 управления, процессор 13 и запоминающее устройство 14.The device comprises a reference voltage source 1, an input switch 2, two identical code-voltage converters 3 and 4, containing decoding grids R -2 R 3 and 4, switches 5 and 6 bits, control registers 7 and 8, and buffer operational amplifiers 9 and 10, a comparator 11, a control unit 12, a processor 13, and a storage device 14.

Преобразователь работает следующим образом.The converter operates as follows.

Устройство перед началом преобразования входного напряжения производит самокалибровку, при которой запоминает значения собственной абсолютной погрешности в ряде точек в диапазоне входных напряжений и в дальнейшем, при преобразовании входных напряжений учитывает собственную погрешность, алгебраически складывая ее с полученным кодом.Before starting the conversion of the input voltage, the device performs a self-calibration, in which it stores the values of its own absolute error at a number of points in the range of input voltages and subsequently, when converting input voltages, it takes into account its own error, algebraically adding it to the received code.

В режиме самокалибровки входной коммутатор 2, управляемый по сигналам блока 12 управления, подает опорное напряжение положительной или отрицательной полярности от источника 1 опорного напряжения на вход коммутатора 5 разрядов первого преобразователя 3 код-напряжение и на вход коммутатора. 6 разрядов второго преобразователя 4 код-напряжение. Коммутатор 5 разрядов, управляемый регистром 7 по сигналам блока 12 управления, получающего информацию из процессора 13, подключает все входы декодирующей сетки 3 к шине 5 источника опорного напряжения вследствие чего с выхода буферного операционного усилителя 9 на первый вход компаратора 11 подается величина опорного напряжения, смещенная на величину сдвига 10 нулевого уровня, операционного усилителя и компаратора 11, приведенного к первому входа- компаратора .11.In the self-calibration mode, the input switch 2, controlled by the signals of the control unit 12, supplies a reference voltage of positive or negative polarity from the reference voltage source 1 to the input of the switch 5 bits of the first code-voltage converter 3 and to the input of the switch. 6 digits of the second converter 4 code-voltage. A switch of 5 bits, controlled by register 7 according to the signals of the control unit 12 receiving information from the processor 13, connects all the inputs of the decoding grid 3 to the bus 5 of the reference voltage source, as a result of which the reference voltage offset from the output of the buffer operational amplifier 9 is supplied to the first input of the comparator 11 by the amount of shift 10 of the zero level, the operational amplifier and comparator 11, reduced to the first input of the comparator .11.

Коммутатор 6 разрядов, управляемый регистром 8 по сигналам с блока 12 15 управления, подключает все входы декодирующей сетки 4 к шине источника опор'ного напряжения, в результате чего с выхода буферного операционного усилителя 10 на второй вход компаратора 11 2о подается величина опорного напряжения, смещенная на величину сдвига нулевого уровня операционного усилителя 10. С выхода компаратора 11 сигнал подается на вход процессора 13.A 6-bit switch controlled by register 8 by signals from the control unit 12 15 connects all the inputs of the decoding grid 4 to the bus of the reference voltage source, as a result of which the offset voltage value offset from the output of the buffer operational amplifier 10 is supplied to the second input of the comparator 11 2 the amount of shift of the zero level of the operational amplifier 10. From the output of the comparator 11, the signal is fed to the input of the processor 13.

По сигналу компаратора процессор определяет,, на каком из входов компаратора 11 напряжение больше. Коммутатор разрядов (5 или 6) преобразователя код-напряжение той ветви, где на₃₀ пряжение на входе компаратора 11 наибольшее, по сигналам блока 12 управления, получающего информацию от процессора 13, в соответствии с алгоритмом поразрядного уравновешивания, от₃₅ ключает часть разрядов соответствующей декодирующей сетки (3 или 4);According to the signal of the comparator, the processor determines, on which of the inputs of the comparator 11 the voltage is greater. The switch discharges (5 or 6) of the inverter-code voltage of the branches, where ₃₀ voltage into the input of the comparator 11, the largest, the signals of control unit 12 receiving information from the processor 13, in accordance with the algorithm of successive balancing, from ₃₅ turns the portion of bits corresponding to the decoding grids (3 or 4);

в результате чего напряжения на входах компаратора 11 уравновешиваютсяas a result of which the voltages at the inputs of the comparator 11 are balanced

где 1)_оп - опорное напряжение;where 1) _op is the reference voltage;

К - цифровой код в одном из управляющих регистров;K is a digital code in one of the control registers;

Д^ - сдвиг нулевого уровня, приведенный к первому входу компаратора 11;D ^ - zero level shift, reduced to the first input of the comparator 11;

Δ^. “ сдвиг нулевого уровня, приведенный ко второму входу ₅₀ компаратора 11.Δ ^. “A zero level shift reduced to the second input _{50 of the} comparator 11.

Значение цифрового кода определяется как и - -РопThe value of the digital code is defined as - - Rop

U оп θοηU op θοη

Процессор 13 вычисляет значение абсолютной погрешности устройства по формуле . .. ,. .. Δ>| τΔ$The processor 13 calculates the value of the absolute error of the device according to the formula. ..,. .. Δ> | τΔ $

Д- К-1 - t π----/D-K-1 - t π ---- /

940296 6 где Δ — абсолютная погрешность устройства, и подает его в запоминающее устройство 14. Запоминающее устройство 14 хранит значение Δ .940296 6 where Δ is the absolute error of the device, and feeds it to the storage device 14. The storage device 14 stores the value of Δ.

Ступенчато изменяя значения кодов в регистрах 7 и 8 от максимального до минимального и каждый раз производя уравновешивание напряжений на входах компаратора 11, вычисление и заломи· нание величины Δ , устройство получает ряд значений собственной абсолютной погрешности в диапазоне возможных входных напряжений. На этом заканчивается режим самокалибровки.Stepwise changing the values of the codes in registers 7 and 8 from maximum to minimum and each time balancing the voltages at the inputs of the comparator 11, calculating and breaking the value of Δ, the device receives a number of values of its own absolute error in the range of possible input voltages. This ends the self-calibration mode.

В режиме измерения входной коммутатор 2 подает входное напряжение на вход одного из преобразователей коднапряжение, а на вход второго преобразователя соответственно подает опорное напряжение от источника 1 опорного напряжения. В результате выполнения алгоритма поразрядного уравновешиваний устанавливается равенство напряжений на входах компаратора 11 где U_g/ - входное напряжение;In measurement mode, the input switch 2 supplies the input voltage to the input of one of the converters code voltage, and the input of the second Converter, respectively, supplies the reference voltage from the source 1 of the reference voltage. As a result of the bitwise balancing algorithm, equality of voltages at the inputs of the comparator 11 is established where U _{g /} is the input voltage;

|^' - цифровой код в управляющем регистре.| ^ 'is the numeric code in the control register.

Значение цифрового кода определяется из формулы (4) как ^оп и_ОпThe value of the digital code is determined from formula (4) as ^ op and _O p

Точное значение цифрового кода вычисляется в процессоре 13 с учетом значений Δ , хранящихся в запоминающем устройстве 14 и соответствующих, ближайших к полученному (К*) значениям кодов, по формулеThe exact value of the digital code is calculated in the processor 13, taking into account the Δ values stored in the storage device 14 and the corresponding codes closest to the received (K *) values, according to the formula

К --к'г|М₍ где к¹' - точное значение цифрового кода равное в результате подстановки (5) в (6) К¹'·: ’K --k'g | M ₍ where k ¹ 'is the exact value of the digital code equal as a result of substituting (5) in (6) K ¹ ' ·: '

Таким образом, полученное точное значение кода свободно от погрешности, создаваемой сдвигом нулевого уровня компонентов предлагаемого устройства, обусловленного в том числе и ограниченной величиной коэффициента ослабления синфазной' составляющей.Thus, the obtained exact code value is free from the error created by the zero level shift of the components of the proposed device, which is also due to the limited value of the attenuation coefficient of the in-phase component.

Claims

The invention relates to the computing technique and can be applied in precision digit control devices of analog transducers of input-output digital computers. Known analog-to-digital converters with automatic xsurrigant. These devices are based on compensation of zero-level shift in digital, analog-digital or pure analog form rij. The disadvantages of the known devices are the complexity of the circuit implementation, the need to invert the obtained code into a voltage, a considerable conversion time. The closest to the present invention is an analog-digital transmitter with automatic correction, containing a code-voltage converter, a comparator, a source of reference voltage, a control unit, the first output of which is connected to a digital code-converter box — J V due to a zero jr bounded value of the attenuation coefficient with the n-phase component, is eliminated by performing two transformations in which the voltage to be converted; on the first and second inputs of the comparator, and the exact code value is calculated as the arithmetic average of the codes obtained by two transformations. However, this converter requires a significant conversion time due to the need for two conversion cycles, and, moreover, the reliability of operation of the separate elements of the device is low. The aim of the invention is to increase by-speed and increase the reliability of the converter. The goal is achieved by the fact that the analog-to-digital converter with automatic correction, which contains a code-voltage generator, a comparator, a reference voltage source, an uninterruptible power supply unit (or, the first output of which is connected to the digital input of the code-voltage converter, is entered code-voltage identical to the main converter, input commutator, processor and storage device, while the outputs of the reference voltage source and the converter signal bus are connected via an input switch correspondingly to the analog inputs of the main and additional code-converter, the digital input of the latter is connected to the second output of the control unit, the third output of which is connected to the input input of the switch, and the output to the first output of the processor, and the outputs of the code-voltage converters respectively, are connected to the inputs of the compiler, the output of which is connected to the first input of the processor, the second input and output of which are connected to the input and output of the storage device. The drawing shows a block diagram of the proposed Converter. The device contains a source of reference voltage 1, an input switch 2, two identical converters 3 and 4 code-voltage, containing respectively decoding grids R -2 R 3 and 4, switches 5 and 6 bits, control registers 7 and 8, buffer operational amplifiers 9 and 1O, comparator 11, control unit 12, processor 13 and memory 14. The converter operates as follows. Before starting the input voltage conversion, the device performs a self-calibration, pr (and which remembers the values of its own absolute error in a number of points in the input voltage range, and later, when converting the input voltages, it takes into account its own error, algebraically added to it with the obtained code. In the self-calibration mode, the input switch 2, controlled by the signals of the control unit 12, supplies the reference voltage of a positive or negative polarity from the source 1 of the reference voltage switch input 5 bits of the first code converter 3: converter and input of the switch, 6 bits of the second code converter converter 4, Cat, switch, 5 bits, controlled by the register 7 by signals from the control unit 12, which receives information from the processor 13 connects all the inputs of the decoding grid 3 to the bus of the voltage source, as a result of which from the output of the buffer operational amplifier 9 to the first input of the comparator 11 is supplied the value of the reference voltage shifted by the zero level shift, the operational amplifier L 9 and the comparator 11, given to the first input of the comparator .11. The switch 6 bits, controlled by the register 8 by signals from the control unit 12, connects all the inputs of the decoding grid 4 to the voltage of the reference voltage source, with the result that from the output of the buffer operational amplifier 10, the second input of the comparator 11 is supplied shifted by the amount of zero shift of the operational amplifier 10. From the output of the comparator 11, the signal is fed to the input of the processor 13. According to the signal of the comparator, the processor 13 determines which of the inputs of the comparator 11 has more voltage. The switch of bits (5 or b) of the code-voltage converter of the branch where the input voltage of the comparator 11 is the highest, according to the signals of the control unit 3.2 receiving information from the processor 13, in accordance with the bit balancing algorithm, turns off part of the bit Dov corresponding decoding grid (W or 4); whereby the voltages at the inputs of the comparator 11 are balanced,, tl ,,. where Oop is the reference voltage; K - a digital code in one of the control registers; D - zero-level shift, given to the first input to coaparopa 11; D. is the zero level shift, brought to the second input of the comparator 11. The value of the digital code is defined as, Orp t & U2. . J. 1 l -M-II -op on The processor 13 calculates the absolute utility value of the device according to L 4 A-K- t where D is the absolute value of the device, and feeds it to the storage device 14. The storage device stores the value of D in 14. Stepwise changing the value of the codes in registers 7 and 8 from maximum to minimum and each time balancing the voltages at the inputs of the comparator 11, calculating and storing the value of D, the device receives a number of values of its own absolute error in the range of possible input voltages. This is the end of the samoka ibrszhki mode. In the input measurement mode, switch 2 supplies the input voltage to the input of one of the transducers, the voltage, and input B, and the other transducer, respectively, supplies the reference voltage from the source 1 of the reference voltage. As a result of the implementation of the bit-balancing algorithm, the voltages at the inputs of the comparator 11 are equal, where Uf, .. is the input voltage; - the numeric code in the control register. The value of the digital code is determined from formula (4) as. JonUon on The exact value of the digital code is calculated in the processor 13, taking into account the values of D stored in the storage device 14 and the corresponding closest to the received (K) code values, using the formula k -fr // (, UB where k is the exact value of the digital code is equal in the result of the substitution (5) in (6) CN.iol Thus, the obtained exact code value is free from the error created by the zero-level shift of the components of the proposed device, including due to the limited value of the common-mode attenuation coefficient 5 Analog-to-digital converter with automatic correction, comprising a code-voltage converter, a comparator, a reference voltage source, a control unit, the first output is connected to a digital input of a code-voltage converter, characterized in that speed and reliability increase of the converter, an additional one-standard basic code-converter, a switch, a processor and a memory device are introduced into it, and the source outputs are The direct voltage and the prototype signal bus are connected via the input switch to the analog inputs of the main and additional code-voltage converters, the digital input of the latter is connected to the second output of the control unit, the third output of which is connected to the control input of the input switch, and the input to the first output processor, and the outputs of the code converter &amp; ni converters are connected respectively to the inputs of the comparator, the output of which is connected to the first input of the processor, the second input to the output of th soedineshl with input and output memory. Sources of information taken into account in the examination 1.Patent of France No. 2196559, cl. H 03 K 13/02, 1977.

2. USSR author's certificate No. 379979, kp. H 03 K 13/17, 1971 (prototype).

about