SU780165A1 - Генератор импульсных сигналов - Google Patents

Description

;54) ГЕНЕРАТОР ИМПУЛЬСНЫХ СИГНАЛОВ Генератор импульсных сигналов к импульсной технике, может быть использован в качестве задающего гене ратооа в цифровых устройствах. Известен генератор импульсных сигналов/ содержащий два логических элемента НЕ, кварц, резистивный делитель напр жени  и формирователь на логическом элементе НЕ 1. Известные генераторы импульсных сигналов обладают ограниченными функ циональными возможност ми генерирова ни  импульсных сигналов по частоте. В приведенном прототипе дл  генерировани  импульсных сигналов низкой частоты необходимо увеличить емкость врем задающего элемента (конденсатора ) , а дл  генерировани  импульсных сигналов высокой частоты уменьшать емкость конденсатора. Сопротивление второй половины делител  напр жени  и внутреннее сопротивление открытого второгл ЛЪгического элемента И-НЕ по ключены параллельно. Поэтому, общее сопротивление эк.е, выходе второго логического элемента И-НЕ будет мень ше наименьшего. Исход  из того, что посто нна  времени в этой цепи , - 34%.. то генерирование импульсных сигналов

.,эиввв «ЯвЛлг«ж а егЛ

HTS J. . 19 f..it f-. ffv-j./ Т . 4 с низкой частотой или с высокой частотой невозможно. Так как в первом случае увеличение сопротивлени  второй половины .резистивного делител  напр жени  приводит к обратному деистВИЮ - к уменьшению посто нной времени Т , а во втором случае к шунтированию выхода второго логического элемента И-НБ. Непосредственное подключение открытого выхода второго логического элемента И-НЕ к выводу резистивного делител  напр жени  приводит к искажению формы импульса, которое наблюдаетс  на выходе формировател  в виде излома и возможен срыв генерировани  импульсных сигналов, -т.е. режим жесткого возбуждени  генератора. Это приводит к уменьшению надежности в работе. Целью изобретени   вл етс  расширение функциональных возможностей. Дл  достижени  указанной цели в генератор импульсных сигналов, содержащий два логических элемента И-НЕ, врем задающий элемент, подключенный между выходом первого логического элемента И-НЕ и вторым входом второго логического элемента И-НЕ, который также через два последовательно соединенные резистора подключен к об щей шине, а выход ёторого логического элемента соединен с первым входом первого логического элемента И-НЕ, введен диод, анодом соединенный с выходом второго логического элемента И-НЕ, катодом с общей точкой резисторов делител  и с вторым входом пер вого элемента И-НЕ. На фиг. 1 изображена .прин ципиаль на  электрическа  схема генератора импульсных сигналов; на фиг,2 приведены диаграммы по сн ющие работу генератора. В состав схемы генератора импульс ных сигналов входит первый логический элемент И-НЕ 1, второй логически элемент И-НЕ 2, врем задающий элемент - конденсатор 3, резистивный делитель 4 напр жени , диод 5, третий логический элемент И-НЕ б, много эмиттерный транзистор 7, одноэмиттер ные транзисторы 8-10, резисторы 1114 , диоды 15-17. Предлагаемый генератор импульсных сигналов выполнен на интегральных положительных элементах транзисторно-транзисторной логики (ТТЛ). Пусть генератор импульсных сигналов отключен сигналом низкого уровн  напр жени  на управл ющей шине. На выходе логического элемента ИНЕ 2 сигнал высокого уровн  напр жени  V , так как в нем открыт транзистор 7, а транзистор 8 закрыт,поэтому , открыт транзистор 9, а транзистор 10 закрыт. Через выходное сопротивление д;,, закрытого логического элемента И-НЕ 2 - сопротивление резистора 13, сопротивление открытого транзистора 9 и сопротивле ние открытого диода 17 - течет ток Iwxu. Этот ток проходит через диод 5 и сопротивление к второй половины резистивного делител  напр жени  4. вывода резистивного делител  напр же ни  4 снимаетс  напр жение: вЫЧ2 пороговый уровень входного напр жени , при котором отпираетс  логический элемент И-НЕ. На выходе логического элемента ИНЕ 1 сигнал низкого уровн  напр же , нй  и, так как в нем уровн ми напр  жений Uj и и закрыты экшттерныё переходы транзистора 7 и ток через резистор 11, коллекторный переход тран зистора 7 течет в базу транзистора 8 поддержива  его открытым, тогда ток через резистор 12, транзистор 8 тече через резистор 14 и базу транзистора 10 и открывает его, при этом, с помощью диода 17 обеспечиваетс  запира ние транзистора 9. Ток через конденсатор 3 отсутствует. На выходе логического элемента И-НЕ б сигнал низко го уровн  напр жени  U . Поступление на управл ющую шину посто нного сигнала с высоким уровнем напр жени  U приводит к переключению состо ни  генератора противоположно исходному. В момент времени t перепад напр жени  к высокому уровню и с выхода логического элемента ИНЕ 1 (фиг. 2а) скачком прокладываетс  на резистивном делителе напр жени  4 - напр жение ui и ПОР (фиг. 2г). Низкий уровень напр жени  U° с выхода логического элемента И-НЕ 2 (фиг. 26)запирает диод 5. На выходе логического элемента И-НЕ б возникает уровень сигнала U (фиг. 2е). Со времени t в схеме наступает режим квазиравновеси , при котором конденсатор 3 зар жаетс . Ток зар да J, Проходит по цепи: конденсатор 3, резистивный делитель напр жени  4, источник питани  -Еп + Еп, выходное сопротивление vl, закрытого логического элемента И-НЕ 1 - сопротивление резистора 13, сопротивление открытого транзистора 9 и сопротивление открытого диода 17. Посто нна  времени цепи зар да: . ,). где (J - емкость конденсатора 3, R - сопротивление резистивного делител  напр жени  4. Через выходное сопротивление V, открытого логического элемента И-НЕ 2 - сопротивление открытого транзистора 10 - проходит входной ток Зв;, логического элемента И-НЕ 1, который течет в нем через входное сопротивление Vg - резистор 11, базовый и змиттерный переходы транзистора 7. С течением времени ток зар да ij уменьшаетс . При этом уменьшаетс  напр жение ui (фиг. 2г) и увеличиваетс  напр жение Uj на конденсаторе 3 (фиг. 2в). Ко времени t напр жение напр жение U U -тMVf- llOP ( фиг. 2г,д). В момент t закрываетс  логический элемент И-НЕ 2 и, как только нарастание уровн  сигнала U окажетс  достаточным дл  отпирани  диода 5, при этом выводе резистивного делител  напр жени  4 возрастает напр жение Цд ЦПОР , открываетс  логический элемент И-НЕ 1. Перепад напр жени  к низкому уровню и 5 с выхода логического элемента И-НЕ 1 (фиг.2а) скачком прикладываетс  на резистивном делителе напр жени  4 - напр жение и. Unop (фиг. 2г). На выходе логического элемента И-НЕ б возникает сигнал и (фиг. 2е). После переключени  генератора импульсных сигналов в новое состо ние квазиустойчивого равновеси , со времени t происходит процесс,св -. занный с перезар дом конденсатора 3. При ЭТОМток разр да конденсатора 3 VVV; Ток зар да ip проходит по цепи: конденсатор 3, выходное сопротивление

.801X1 открытого логического элемента И-НЕ.1 - сопротивление открытого транзистора 10 - источник питани  -Еп и +ЕП, выходное сопротивление

логического элемента И-НЕ 2, соV ,

6bl.i п от ивление Уд открытого диода 5, сопротивление R первой половины резистивного делител  напр жени  4, подключенного к конденсатору 3. Ток р,азр да ip проходит по цепи: конденсатор 3, выходное сопротивление Vg логического элемента И-НЕ 1, источник питаниЯ-Еп и +ЕП, входное сопротивление . V логического элемента И-НЕ. 2 -

.резистор 11, базовой и эмиттерный переходы транзистора 7. Тогда посто нна  времени общей цепи разр да ,0 ВЫ«1

(,«.)R У„ + V V -tV V :R Вха вЫХД ЙУ2

экь

V -4- V 4- V

А ВХ2

Общее сопротивление цепей подключенных параллельно. С течением времени ,ток разр да ip уменьшаетс . При этом увеличиваетс  напр жение U (фиг. 2г) и уменьшаетс  напр жение УЗ (фиг,2в) . Ко времени to на:пр жение U « (фиг. 2г) . Врезультате , логический элемент И-НЕ 2 закрываетс  и уровень сигнала U; снижаетс , а также и уровень напр жени  и , до уровн  иг,др(фиг. 26,д) . Логический элемент И-НЕ 1 поддерживаетс  в открытом состо нии уровнем напр жени  u(. В момент времени t логический элемент И-НЕ 2 закрыт (фиг. 2б) и сигнал U закрывает диод 5 и логический элемент И-НЕ 1, на выходе сигнал U (фиг. 2а). На выходе логического элемента И-НЕ б возникает сигнал Ug (фиг. 2е).

Далее, со времени t колебательный процесс повтор етс .

Таким образом, автоматический ввод генератора импульсных сигналов в режим колебаний осуществл етс  с помощью предварительной подстраховки уровнем напр жени  Ид, снимаемого с вывода резистивного делител  напр жени  4; с помощью диода 5 регулируетс  уровень напр жени  U дл  своевременного переключени  логического элемента И-НЕ 1 и блокируетс  открытый выход логического элемента И-НЕ 2 от шунтировани  сопротивлением R. Все это повышает надежность в работе .

Дл  предотвращени  отрицательных значений импульсных сигналов на входах логических элемента1х И-НЕ служат диоды 15 и 1б.

Длительность времени импульсного сигнала

,op

а длительность времени паузы между импульсами

t -С i ,,

Так как уровень сигнала U

пор  ка (2-гЗ) и„ор, то ,

t т

Ь

ГТериод повторени  импульсных сигналов

10 jT t 4-t 7iCCR+V Uc(0 +w° 1 и n быт ЭК6 ВЫХ11Частота генерировани  импульсных сигналов

f - -1. . т

15

Номинальное значение сопротивле . ни  первой половины резистивного делител  напр жени  4

ftWH

20

Выбор сопротивлени  второй половины резистивного делител  напр жени  4 производитс  в пределах: у- .. 1/

«;c,.c-i55 NSMH

аыт

Ъ

Таким образом, в результате блокировки открытого выхода логического элемента И-НЕ 2 конденсатор 3 разр жаетс  через полное сопротивление резистивного делител  напр жени  4

R ftUft,

35 величину которого можно изменить дл  получени  низкой или высокой частоты генерировани  импульсных сигналов. Это позвол ет расширить функциональные возможности генератора импульсных сигналов почастоте.

40

Claims (1)

1. Информационно-справочный листок 74-0573 (прототип).

fltfSuu ивгический

Второй логический менент И-М злеиент и-не

Tptmuu /roit/i/ecfi/u элемент n-Hf