SU677099A1

SU677099A1 - Multicnannel voltage- to-code converter

Info

Publication number: SU677099A1
Application number: SU772485924A
Authority: SU
Inventors: Тофик Мамедович Алиев; Джангир Исрафил Дамиров; Халил Аббас Иомайлов; Самид Галдир Салигов; Аркадий Амбарцумович Тер-Хачатуров
Original assignee: Азербайджанский институт нефти и химии им. М.Азизбекова
Priority date: 1977-05-16
Filing date: 1977-05-16
Publication date: 1979-07-30

Description

1one

Изобретение относитс к электроизмерительной технике и может найти применение в качестве прецизионного средства сбора и представлени в цифровой форме большого объема измерительной информации в виде электрического напр жени , поступающей по многим входным каналам.The invention relates to electrical measuring equipment and can be used as a precision means of collecting and presenting in digital form a large amount of measurement information in the form of electrical voltage supplied through many input channels.

Известен многоканальный преобразователь напр жени в код, содержащий коммутатор , схему сравнени , грубый преобразователь напр жени в код (ПНК), реверсивный счетчик, преобразователь кода в напр жение (ПКН), схему управлени , в котором опрос каждого канала осуществл етс за два такта. В первом такте результат грубого цифрового измерени входного сигнала вводитс в реверсивный счетчик, управл ющий напр жением ПКН. Во втором такте измерени с помощью схемы сравнени и схемы управлени , воздействующей на реверсивный счетчик, отрабатываетс до нул разница между входным сигналом и сигналом обратной св зи ПКН 1. Така организаци измерительного процесса дает определенный выигрыщ в быстродействии по сравнению с методами уравновещивани , в которых отработка входного сигнала начинаетс с нул , так как процесс уравновещивани начинаетс с результата измерени в предыдутцем такте, которыйA multichannel voltage converter into a code is known, which contains a switch, a comparison circuit, a rough voltage converter into a code (PNK), a reversible counter, a code to voltage converter (PKN), a control circuit in which each channel is polled in two cycles. In the first cycle, the result of a coarse digital measurement of the input signal is entered into a reversible counter controlling the voltage of the VCP. In the second measurement cycle, using the comparison circuit and the control circuit acting on the reversible counter, the difference between the input signal and the feedback signal of the PCN 1 is processed to zero. Such an organization of the measurement process yields a certain performance gain compared to the balancing methods in which working out the input signal begins with a zero, because the balancing process begins with the measurement result in the previous clock cycle, which

отличаетс от истинного результата на величину погрещности ПНК. Однако при этом результирующа погрешность измерени определ етс не только погрещностьюdiffers from the true result by the magnitude of the PNA error. However, the resulting measurement error is determined not only by the error

ПКН, который можно сделать достаточно точным, но также и точностью схемы сравнени , что в основном Н снижает эффективность такого устройства. Наиболее близким по технической сущности к предлагаемому вл етс устройство, реализующее итерационные методы автоматической коррекции погрешностей и содержащее тракт грубого преобразовани , состо щий из последовательно соединенногоPKN, which can be made sufficiently accurate, but also the accuracy of the comparison circuit, which mainly H reduces the efficiency of such a device. The closest in technical essence to the present invention is a device that implements iterative methods for automatically correcting errors and contains a rough transformation path consisting of a series-connected

двухпозиционного переключател , преобразовател напр жени в код, ключа и реверсивного счетчика, преобразователь кода в напр л ение и блок управлени 2.on / off switch, voltage to code converter, switch and reversible counter, code to voltage converter and control unit 2.

Однако использование одного тракта грубого аналого-цифрового преобразовани ухудшает быстродействие такого устройства , так как дл реализации итерационного алгоритма требуетс осуществить 2п измерений , где п - число входных каналов. Указанное врем может быть снижено до времени, необходимого дл осуществлени (п+1) измерени , путем увеличени числа трактов грубого аналого-цифрового преобразовани по числу входных каналов. ЭтоHowever, the use of a single coarse analog-to-digital conversion path degrades the speed of such a device, since in order to implement an iterative algorithm, 2p measurements are required, where n is the number of input channels. The indicated time can be reduced to the time required to make (n + 1) measurements by increasing the number of coarse analog-to-digital conversion paths by the number of input channels. it

приводит к значительному усложнению технической реализации такого устройства.leads to a significant complication of the technical implementation of such a device.

Цель изобретени - повышение быстродействи .The purpose of the invention is to increase speed.

Поставленна цель достигаетс тем, что в преобразователе, содержащем первый переключатель , одии вход которого соединен с выходом преобразовател кода в напр жение , а выход через нервый преобразователь напр жени в код соединен с сигнальным входом ключа, выход которого соединен с входом первого реверсивного счетчика , выход которого соединен с гниной выходного кода, блок управлени , первый, второй и третий выходы которого соединены соответственно с управл ющими входами первых переключател , ключа и реверсивного счетчика, дополнительно введены коммутатор, вторые переключатель, преобразователь напр жени в код, ключ и реверсивный счетчик, а также блок логических ключей, выход которого соединен с входом преобразовател кода в напр жение , а нервый и второй входы которого соединены соответственно с выходами иервого и второго реверсивных счетчиков, иричем выход второго реверсивного счетчика соединен также с шиной выходного кода, а его вход соединен е выходом второго ключа, сигнальный вход которого через второй преобразователь напр жени в код соединен с выходом второго переключател , одии вход которого соединен с выходом преобразовател кода в напр жение. Другне входы первого и второго переключателей соединены с выходом коммутатора, п сигнальных входов которого подключены к щинам входного сигнала, а управл ющий вход которого соединен с четвертым выходом блока управлени , первый, п тый, шестой и седьмой выходы которого соединены соответственно с управл ющими входами вторых переключател , ключа и реверсивного счетчика и блока логических ключей.The goal is achieved by the fact that in the converter containing the first switch, one input of which is connected to the output of the code to voltage converter, and the output through the nerve voltage converter to the code is connected to the signal input of the key, the output of which is connected to the input of the first reversible counter, the output which is connected to the rot of the output code, the control unit, the first, second and third outputs of which are connected respectively to the control inputs of the first switch, key and reversible counter, complement A switch, a second switch, a voltage converter into a code, a key and a reversible counter, as well as a block of logical keys, the output of which is connected to the input of the code to voltage converter, and the nerve and second inputs of which are connected respectively to the outputs of the first and second reversible counters Irychem, the output of the second reversible counter is also connected to the output code bus, and its input is connected to the output of the second key, the signal input of which is connected via the second voltage converter to the code to the output in orogo switch, odii input coupled to an output of the code converter in the voltage. Alternatively, the inputs of the first and second switches are connected to the output of the switch, the signal inputs of which are connected to the input signal, and the control input of which is connected to the fourth output of the control, the first, fifth, sixth and seventh outputs of which are connected respectively to the control inputs of the second switch, key and reversible counter and logical key block.

На чертеже показана структурна электрическа схема предлагаемого .многоканального иреобразовател напр жени в код.The drawing shows the structural electrical circuit of the proposed multi-channel voltage converter in the code.

Преобразователь содержит коммутатор 1, п сигнальных входов которого соединены с соответствующими щинами входных сигналов , а выход которого соеднен с первым входом нереключател 2 и вторым входом переключател 3, выходы каждого из которых соответственно через нервый преобразователь 4 напр жени в код 4 и второй преобразователь 5 напр жени в код соединены с сигнальными входами первого ключа 6 и второго ключа 7, выходы которых также соответственно соединены с входами первого реверсивного счетчика 8 и второго реверсивного счетчика 9, выходы которых соединены с щинами выходного кода и входами блока 10 логических ключей, выход которого через преобразователь 11 кода в The converter contains switch 1, the signal inputs of which are connected to the corresponding input signal, and the output of which is connected to the first input of the non-switch 2 and the second input of the switch 3, the outputs of each of which are respectively through the nerve voltage converter 4 to the code 4 and the second converter 5 code in connection with the signal inputs of the first key 6 and the second key 7, the outputs of which are also respectively connected to the inputs of the first reversible counter 8 and the second reversible counter 9, the output schinami are connected with the output code and logic unit 10 inputs the keys, the output transducer 11 through a code

напр жение соединен с вторым входом первого ключа 2 и первым входом второго ключа 3, блок управлени 12, выходы с первого по седьмой которого соединены соответственно с управл ющими входами переключателей 2 и 3, ключа 6, реверсивного счетчика 8, коммутатора 1, к.пюча 7, реверсивного счетчика 9 и блока 10 логических ключей.the voltage is connected to the second input of the first key 2 and the first input of the second key 3, the control unit 12, the outputs from the first to the seventh of which are connected respectively to the control inputs of the switches 2 and 3, key 6, the reversing counter 8, switch 1, plug. 7, a reversible counter 9 and a block of 10 logical keys.

Преобразователь работает следующим образом. Первоначально блок 12 управлени устанавливает в нулевое состо ние реверсивные счетчики 8 и 9, а также иреобразователь 11; двухнознционные переключатели 2 и 3 устанавливаютс в положение, подключающее щину 1 к входу преобразователей 4 и 5. Коммутатор 1 подключает первый входной сигнал но входу устройства . Это напр жение в преобразователе 4 преобразуетс в код, который по мере образовани через ключ 6 поступает в реверсивпый счетчик 8, установленный в режим сложени , мину триггер младщего разр да . Таким образом составленный цифровой эквивалент в двоичном реверсивном счетчике 8 сдвигаетс на один разр д н тем самым оказываетс пропорциональным удвоенному значению входного сигнала. Этот код с счетчика 8 снимаетс также без учета младщего разр да и оказываетс нропор-, циональным значению входного сигнала без удвоени . Указанный код через блок 10 логических ключей поступает на преобразователь 11, набира на его выходе соответствуюи1 ,ее напр жение.The Converter operates as follows. Initially, the control unit 12 sets to zero the reversible counters 8 and 9, as well as the transducer 11; the two position switches 2 and 3 are set to the position connecting busbar 1 to the input of converters 4 and 5. Switch 1 connects the first input signal to the input of the device. This voltage in converter 4 is converted into a code, which, as it is formed through key 6, enters the reversible counter 8, which is set to the add-on mode, the younger trigger. The thus constructed digital equivalent in binary reversible counter 8 is shifted by one bit and thus is proportional to twice the value of the input signal. This code from counter 8 is also removed without taking into account the least significant bit and turns out to be the proportional, rational value of the input signal without doubling. The specified code through the block 10 of logical keys is fed to the converter 11, dialing at its output the corresponding 1, its voltage.

Затем переключатели 2 и 3 устанавливаютс в положение, подключающее щину 2 к входам преобразовател 4 и 5, счетчик 8 устанавливаетс в режим вычитани , а счетчик 9 - в режим сложени . Таким образом , на вход преобразовател 4 поступает иапр жение с выхода преобразовател 7, а вход преобразовател 5 оказываетс подключенным к выходу коммутатора 1. Последний подключает второй входной сигнал к входу устройства. Далее цикл измерени по тракту, включающему блоки 3, 5, 7 и 9, осуществл етс аналогично описанному выще, а код из преобразовател 4 поступает на реверсивный счетчик 8 последовательно через триггер младщего разр да. При этом из цифрового эквивалента, хран щегос в счетчике 8, вычитаетс цифровой эквивалент, пропорциональный величине корректирующего напр жени преобразовател 11. Таким образом корректируетс результат цифрового измерени первого входного сигнала.Then switches 2 and 3 are set to the position connecting the busbar 2 to the inputs of the converter 4 and 5, the counter 8 is set to the subtraction mode, and the counter 9 is added to the adding mode. Thus, the input of converter 4 is supplied and output from the output of converter 7, and the input of converter 5 is connected to the output of switch 1. The latter connects the second input signal to the input of the device. Then, the path measurement cycle including blocks 3, 5, 7, and 9 is carried out similarly to the above, and the code from converter 4 is fed to the reversible counter 8 successively through a low-order trigger. Here, a digital equivalent proportional to the magnitude of the correction voltage of the converter 11 is subtracted from the digital equivalent stored in the counter 8. Thus, the digital measurement result of the first input signal is corrected.

Claims

In the next cycle, the counter 8 is set to zero, and the first analog-to-digital converter path, including blocks 2, 4, 6. and 8, measures the double digital equivalent of the third input signal, and the second path (blocks 3, 5, 7 and 9) in parallel, the measurement result of the second input signal is corrected. Subsequently, the device continues to operate in a similar way up to measuring and correcting the signal on the lth channel, alternately performing the measurement and correction functions in each of the previous channels. Thus, the digital equivalents of the path, including blocks 2, 4, 6, and 8, correspond to the corrected signals arriving on odd input channels, and the path, including blocks 3, 5, 7, and 9, on even input channels. The time required for collecting and converting information on the n channels in the device is equal to the time taken (ha + 1) of measurement. This is achieved by introducing only one additional coarse analog-to-digital conversion path. Claims of Invention A multi-channel voltage converter to a code containing a first switch, one input of which is connected to the output of a code to voltage converter, and an output through the first voltage converter to a code connected to a signal input of a key whose output is connected to the input of a first reversible counter, output which is connected to the output code bus, the control unit, the first, second and third outputs of which are connected respectively to the control inputs of the first switch, key and reversible counter, so that, in order to improve speed, it additionally introduces a switch, a second switch, a voltage converter into a code, a key and a reversible counter, as well as a block of logical keys, the output of which is connected to the input of the converter code to the voltage, and the first and second inputs of which are connected respectively to the outputs of the first and second reversible counters, and the output of the second reversible counter is also connected to the output code, and its input is connected to the output of the second key, signal input through which the second voltage converter in the code is connected to the output of the second switch, one input of which is connected to the output of the code to voltage converter, and the other inputs of the first and second switches are connected to the output of the switch, the signal inputs of which are connected to the input signal buses, and The input input of which is connected to the fourth output of the control unit, the first, fifth, and sixth outputs of which are connected respectively to the control inputs of the second switch, key and reverse account ika and logical block keys. Sources of information taken into account during the examination 1. USSR author's certificate No. 155033, cl. H OZK 13/17, 07.07.63.

2. Aliyev TM and Seidel L. R. Automatic correction of the error of digital measuring devices. M., 1975, p. 209, fig. 4-6.